JPH069105B2 - デ−タ打抜装置 - Google Patents
デ−タ打抜装置Info
- Publication number
- JPH069105B2 JPH069105B2 JP57152181A JP15218182A JPH069105B2 JP H069105 B2 JPH069105 B2 JP H069105B2 JP 57152181 A JP57152181 A JP 57152181A JP 15218182 A JP15218182 A JP 15218182A JP H069105 B2 JPH069105 B2 JP H069105B2
- Authority
- JP
- Japan
- Prior art keywords
- punching device
- data
- reference voltage
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はＰＣＭオーディオ機器等のデータ打抜装置に関
するものである。本発明は必ずしもPCMオーディオ機器
のデータ打抜装置に限るものではないが、以下の説明で
は、ＰＣＭオーディオ機器のデータ打抜装置を例にして
説明を行なう。
するものである。本発明は必ずしもPCMオーディオ機器
のデータ打抜装置に限るものではないが、以下の説明で
は、ＰＣＭオーディオ機器のデータ打抜装置を例にして
説明を行なう。
従来例の構成とその問題点 近年、オーディオ機器の分野において、ＰＣＭ録音機の
発展には目ざましいものである。
発展には目ざましいものである。
以下に従来の、ＰＣＭ録音機における、データ打抜装置
について説明する。
について説明する。
第１図は従来のデータ打抜装置のブロック図である。１
はビデオテープレコーダ（ＶＴＲ）より再生されたデジ
タル信号の入力端子、２は基準電圧発生回路、３は入力
信号と基準電圧を比較するコンパレータ、４は出力端子
である。
はビデオテープレコーダ（ＶＴＲ）より再生されたデジ
タル信号の入力端子、２は基準電圧発生回路、３は入力
信号と基準電圧を比較するコンパレータ、４は出力端子
である。
以上の様に構成されたデータ打抜装置について以下にそ
の動作を説明する。
の動作を説明する。
入力端子１に入力されたデジタル信号は、その入力信号
に合わせて適切に設定された基準電圧発生回路２の出力
である基準電圧と、コンパレータ３によって比較され、
入力信号が基準電圧よりも高い時には“１”逆の場合に
は“０”を出力端子４より出力する事により、データ打
抜を行なっている。
に合わせて適切に設定された基準電圧発生回路２の出力
である基準電圧と、コンパレータ３によって比較され、
入力信号が基準電圧よりも高い時には“１”逆の場合に
は“０”を出力端子４より出力する事により、データ打
抜を行なっている。
しかしながら、上記の従来の構成では、基準電圧が一定
の直流電圧である為、入力信号の高周波成分が減衰して
いる場合、入力信号が基準電圧と交叉しない場合がある
為、データ打抜が正常に行なわれないという問題点を有
していた。
の直流電圧である為、入力信号の高周波成分が減衰して
いる場合、入力信号が基準電圧と交叉しない場合がある
為、データ打抜が正常に行なわれないという問題点を有
していた。
発明の目的 本発明は、上記従来の問題点を解消するもので、入力信
号の高周波成分が減衰している場合でも、正常動作可能
なデータ打抜装置を提供する事を目的とする。
号の高周波成分が減衰している場合でも、正常動作可能
なデータ打抜装置を提供する事を目的とする。
発明の構成 本発明は入力デジタル信号を遅延する遅延手段と、その
遅延出力に基づいて基準レベル演算する演算回路と、遅
延前のデジタル信号と上記基準レベルとを比較するコン
パレータとによって構成され、高周波成分の減衰したデ
ジタル信号に対しても正確なデータの打抜きを行なうも
のである。
遅延出力に基づいて基準レベル演算する演算回路と、遅
延前のデジタル信号と上記基準レベルとを比較するコン
パレータとによって構成され、高周波成分の減衰したデ
ジタル信号に対しても正確なデータの打抜きを行なうも
のである。
実施例の説明 第２図に、本発明における第１の実施例のブロック図を
示す。
示す。
１は入力端子、２は基準電圧発生回路、３はコンパレー
タ、４は出力端子、５ａ，５ｂは入力デジタル信号の１
ビット相当の遅延時間を持つ遅延素子、６は加算器、７
は1/Kの減衰器、８は加算器である。
タ、４は出力端子、５ａ，５ｂは入力デジタル信号の１
ビット相当の遅延時間を持つ遅延素子、６は加算器、７
は1/Kの減衰器、８は加算器である。
以上の様に構成された本実施例のデータ打抜装置につい
て、以下にその動作を説明する。
て、以下にその動作を説明する。
ＶＴＲより再生されたデジタル信号は、遅延素子５ａに
入力され、その出力は遅延素子５ｂに入力される。入力
デジタル信号と、遅延素子５ａの出力と、遅延素子５ｂ
の出力との間には、１ビット相当の時間のずれがあり、
以後それらを、上記の順にｄ（ｔ＋Ｔ），ｄ(t)，ｄ
（ｔ−Ｔ）と呼ぶ事にする。ｄ（ｔ＋Ｔ）及びｄ（ｔ−
Ｔ）は、ｄ(t)に対して１ビット先行した信号と、１ビ
ット遅れた信号である。
入力され、その出力は遅延素子５ｂに入力される。入力
デジタル信号と、遅延素子５ａの出力と、遅延素子５ｂ
の出力との間には、１ビット相当の時間のずれがあり、
以後それらを、上記の順にｄ（ｔ＋Ｔ），ｄ(t)，ｄ
（ｔ−Ｔ）と呼ぶ事にする。ｄ（ｔ＋Ｔ）及びｄ（ｔ−
Ｔ）は、ｄ(t)に対して１ビット先行した信号と、１ビ
ット遅れた信号である。
加算器６と、減衰器７と、加算器８と、基準電圧発生回
路２とは、ｄ（ｔ＋Ｔ）とｄ（ｔ−Ｔ）と基準電圧発生
回路２の出力Vrとを入力とする演算回路を構成してお
り、その出力である基準レベルをＲ(t)とすると、Ｒ(t)
とｄ（ｔ＋Ｔ），ｄ（ｔ−Ｔ）の間の関係は下の式で示
される。
路２とは、ｄ（ｔ＋Ｔ）とｄ（ｔ−Ｔ）と基準電圧発生
回路２の出力Vrとを入力とする演算回路を構成してお
り、その出力である基準レベルをＲ(t)とすると、Ｒ(t)
とｄ（ｔ＋Ｔ），ｄ（ｔ−Ｔ）の間の関係は下の式で示
される。
これにより、基準レベルＲ(t)はｄ(t)の前後１ビットの
情報により、データ打抜がより確実になる様に変化す
る。たとえば、ｄ(t)の前後が共に“０”であれば、Ｒ
(t)のレベルは下がり、又逆に、“１”であればＲ(t)の
レベルは上がる。さらに前後のデータが“１”と“０”
である場合にはレベルは中点になる。この処理により、
高周波成分が減衰し、十分な振幅を持たない信号であっ
ても、減衰器７の減衰定数Ｋと、基準電圧Vrを適切な値
に設定する事によりｄ(t)とＲ(t)を、入力データの変化
点で確実に交叉させる事が出来、それらをコンパレータ
３に入力する事によって確実なデータ打抜を行なう事が
出来る。
情報により、データ打抜がより確実になる様に変化す
る。たとえば、ｄ(t)の前後が共に“０”であれば、Ｒ
(t)のレベルは下がり、又逆に、“１”であればＲ(t)の
レベルは上がる。さらに前後のデータが“１”と“０”
である場合にはレベルは中点になる。この処理により、
高周波成分が減衰し、十分な振幅を持たない信号であっ
ても、減衰器７の減衰定数Ｋと、基準電圧Vrを適切な値
に設定する事によりｄ(t)とＲ(t)を、入力データの変化
点で確実に交叉させる事が出来、それらをコンパレータ
３に入力する事によって確実なデータ打抜を行なう事が
出来る。
以上の様に、本実施例によれば、２つの直列接続された
遅延素子５ａ，５ｂによって３種類の信号ｄ（ｔ＋
Ｔ），ｄ(t)＋ｄ（ｔ−Ｔ）を作り、ｄ（ｔ＋Ｔ）とｄ
（ｔ−Ｔ）と基準電圧Vrとによって作られた基準レベル
Ｒ(t)とｄ(t)とをコンパレータ３に入力し、データ打抜
を行なう事によって、ＶＴＲによって再生されたデジタ
ル信号の様に、高周波成分が減衰した信号においても、
確実なデータ打抜を行なう事が出来る。
遅延素子５ａ，５ｂによって３種類の信号ｄ（ｔ＋
Ｔ），ｄ(t)＋ｄ（ｔ−Ｔ）を作り、ｄ（ｔ＋Ｔ）とｄ
（ｔ−Ｔ）と基準電圧Vrとによって作られた基準レベル
Ｒ(t)とｄ(t)とをコンパレータ３に入力し、データ打抜
を行なう事によって、ＶＴＲによって再生されたデジタ
ル信号の様に、高周波成分が減衰した信号においても、
確実なデータ打抜を行なう事が出来る。
又、減衰器７の減衰量Ｋと基準電圧Vrとを可変にする事
により、個々のＶＴＲによる高周波成分の減衰量のバラ
ツキ、及び再生信号のＤＣレベルのばらつきに対して
も、正確なデータ打抜を行なう事が出来る。
により、個々のＶＴＲによる高周波成分の減衰量のバラ
ツキ、及び再生信号のＤＣレベルのばらつきに対して
も、正確なデータ打抜を行なう事が出来る。
発明の効果 以上の説明から明らかな様に、本発明によれば、入力デ
ジタル信号の高周波成分が減衰している場合でも、デー
タの打抜を正確に行なう事が出来る。
ジタル信号の高周波成分が減衰している場合でも、デー
タの打抜を正確に行なう事が出来る。
第１図は従来のデータ打抜装置のブロック図、第２図は
本発明の第１の実施例におけるデータ打抜装置のブロッ
ク図である。 １……入力端子、２……基準電圧発生回路、３……コン
パレータ、４……出力端子、５，５ａ，５ｂ……遅延素
子、６……加算器、７……減衰器、８……加算器。
本発明の第１の実施例におけるデータ打抜装置のブロッ
ク図である。 １……入力端子、２……基準電圧発生回路、３……コン
パレータ、４……出力端子、５，５ａ，５ｂ……遅延素
子、６……加算器、７……減衰器、８……加算器。
Claims (1)
- 【請求項１】入力ディジタル信号を遅延させるべく直列
接続された前段及び後段の遅延手段と、前記入力ディジ
タル信号、前記後段の遅延手段の出力及び基準電圧に基
づいて基準レベルを演算する演算回路と、前記前段の遅
延手段の出力と前記基準レベルとを比較するコンパレー
タとを備えたことを特徴とするデータ打抜装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57152181A JPH069105B2 (ja) | 1982-08-31 | 1982-08-31 | デ−タ打抜装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57152181A JPH069105B2 (ja) | 1982-08-31 | 1982-08-31 | デ−タ打抜装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5942619A JPS5942619A (ja) | 1984-03-09 |
| JPH069105B2 true JPH069105B2 (ja) | 1994-02-02 |
Family
ID=15534818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57152181A Expired - Lifetime JPH069105B2 (ja) | 1982-08-31 | 1982-08-31 | デ−タ打抜装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069105B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04103328A (ja) * | 1990-08-22 | 1992-04-06 | Masao Moriyama | 円錐形二軸押出機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4898760A (ja) * | 1972-03-29 | 1973-12-14 |
-
1982
- 1982-08-31 JP JP57152181A patent/JPH069105B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5942619A (ja) | 1984-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587576A (en) | Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system | |
| JPH069105B2 (ja) | デ−タ打抜装置 | |
| US4761816A (en) | Digital level detecting circuit | |
| JP3169370B2 (ja) | 自動等化器 | |
| JPS623517A (ja) | 巡回形デイジタルフイルタ | |
| JPH026710Y2 (ja) | ||
| JP3077154B2 (ja) | エンハンサ回路 | |
| JP3453907B2 (ja) | ディジタル信号再生装置 | |
| JP2816051B2 (ja) | モータサーボ装置 | |
| JPS5856205A (ja) | デイジタルデ−タ記録再生装置 | |
| JP2834140B2 (ja) | 映像信号記録方法 | |
| JP2821185B2 (ja) | 非線形デイエンフアシス回路 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JP2606262B2 (ja) | パルス発生回路 | |
| JPH0683428B2 (ja) | 映像信号処理装置 | |
| JPS6021520B2 (ja) | 色信号処理回路 | |
| JPS6412152B2 (ja) | ||
| JPS6013621B2 (ja) | ノイズリダクシヨンシステム | |
| JPH0439749B2 (ja) | ||
| JPS61122970A (ja) | 情報信号再生装置 | |
| JPS60258761A (ja) | デジタル磁気記録におけるパルス再生回路 | |
| JPS62297934A (ja) | デイジタル信号処理装置 | |
| JPS5922494A (ja) | ゲ−ト信号発生装置 | |
| JPH0224051B2 (ja) | ||
| JPS6089122A (ja) | 位相比較回路 |