JP3453907B2 - ディジタル信号再生装置 - Google Patents
ディジタル信号再生装置Info
- Publication number
- JP3453907B2 JP3453907B2 JP05501495A JP5501495A JP3453907B2 JP 3453907 B2 JP3453907 B2 JP 3453907B2 JP 05501495 A JP05501495 A JP 05501495A JP 5501495 A JP5501495 A JP 5501495A JP 3453907 B2 JP3453907 B2 JP 3453907B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- supplied
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、記録媒体に記録され
たディジタルビデオ信号、ディジタルオーディオ信号等
を再生する装置、特に、パーシャルレスポンスレベル４
などを利用した符号化方式で磁気テープ上に記録された
ディジタル信号を再生するようなディジタル信号再生装
置に関する。 【０００２】 【従来の技術】現在、ディジタルビデオ信号、ディジタ
ルオーディオ信号等を磁気テープ上に記録する、ディジ
タルＶＣＲ（ビデオカセットレコーダ）が提案されてい
る。このとき、デジタル信号は、適宜に符号化され変調
され記録される。このように記録された信号を再生する
場合に、波形歪を低減するための一つの手段として、パ
ーシャルレスポンスと称される方式が用いられる。これ
は、データをディジタル伝送するときに、受信側の波形
に、符号間干渉、すなわち、異なる時刻のデータの波形
が干渉し合うことを許すことによって効率的なデータ伝
送を行なうものである。 【０００３】このパーシャルレスポンスには、符号間干
渉の与え方によって、１〜５までのレベルに分類され、
磁気テープおよび磁気ディスクなどの記録には、主にレ
ベル４の方式が用いられる。これを、パーシャルレスポ
ンスレベル４（ＰＲ４）と称する。このＰＲ４方式で
は、再生時にデータが（−１，０，＋１）のように３値
検出される。 【０００４】図３は、このＰＲ４方式を用いた磁気テー
プ再生装置の構成の一例を示す。磁気テープ１００に記
録された信号は、ヘッド１０１により再生され、アンプ
１０２を介して積分等化器１０３に供給される。一般に
信号は、磁気テープに記録される際にその特性が微分さ
れる。そのため、再生信号も微分特性を有しており、低
域遮断されているため、この積分等化器１０３によって
微分特性を補償される。微分特性を補償されたこの再生
信号は、ＡＧＣ回路１０４に供給され振幅が一定になる
ように制御される。このＡＧＣ回路１０４の出力がＡ／
Ｄコンバータ１０５および量子化帰還等化器（以下、Ｑ
ＦＢ回路と称する）１０６に共に供給される。 【０００５】ＡＧＣ回路１０４からＱＦＢ回路１０６に
供給された再生信号は、低域等化され矩形波とされる。
このＱＦＢ回路１０６の動作の詳細については、後述す
る。このＱＦＢ回路１０６で矩形波とされた信号は、Ｐ
ＬＬ回路１０７に供給され、クロックを抽出される。こ
のクロックは、Ａ／Ｄコンバータ１０５に供給され、こ
れに基づきＡ／Ｄ変換がなされる。 【０００６】一方、ＡＧＣ回路１０４からＡ／Ｄコンバ
ータ１０５に供給された再生信号は、上述したＰＬＬ回
路１０７から供給されたクロックに基づきＡ／Ｄ変換さ
れ量子化される。この量子化された再生信号は、１−Ｄ
2 回路１０８を介しデータ検出回路１０９に供給され、
（−１，０，＋１）といったように３値検出される。３
値検出されたこの再生信号は、後段（図示しない）に送
られ、復号化処理などが施される。 【０００７】なお、Ａ／Ｄコンバータ１０５には、基準
電圧源１１０からＡ／Ｄコンバータ基準電圧調整器１１
１を介して基準電圧が供給されており、これによりＡ／
Ｄコンバータ１０５の最大の出力レベルが制御される。
例えば、このＡ／Ｄコンバータ１０５が８ビットでＡ／
Ｄ変換する場合、基準電圧が１［Ｖ］であれば、このＡ
／Ｄコンバータ１０５に１［Ｖ］の入力信号が供給され
ると、（２５５）のレベルの信号が出力される。 【０００８】図４は、上述したＱＦＢ回路１０６の構成
の一例を示す。このＱＦＢ回路１０６は、上述した積分
等化器１０３で微分特性を補償された信号から正確なク
ロックが抽出されるように、低域遮断の影響を除去し、
矩形波とするための回路である。ここでは、このＱＦＢ
回路１０６に供給された信号から波形歪を発生させ、こ
れを抽出し元の信号に加算することによって波形の復元
を行なう。 【０００９】微分特性が補償された信号が入力端子２０
０に供給され、それがハイパスフィルタ２０１に供給さ
れる。このハイパスフィルタ２０１に供給されたこの信
号は、低域をカットされ、加算器２０２に供給される。
このときの、図４中の点Ａにおける信号の波形の一例を
図５Ａに示す。このように、信号がハイパスフィルタ２
０１を介されることにより、波形歪が発生される。 【００１０】この加算器２０２の出力は、スライサ２０
３に供給される。このスライサ２０３には、基準電圧が
供給されており（図示しない）、この基準電圧に応じて
出力信号の振幅が制限され２値化される。このスライサ
２０３の出力は、出力端子２０４に供給されると共に、
ローパスフィルタ２０５にも供給される。 【００１１】ローパスフィルタ２０５に供給されたこの
信号は、高域をカットされ加算器２０２に供給される。
このときの、図４中の点Ｂにおける波形を図５Ｂに示
す。このように、ハイパスフィルタ２０１で波形歪を発
生させられた信号がローパスフィルタ２０５を介される
ことにより、波形歪が抽出される。 【００１２】また、この加算器２０２には、上述したよ
うに、ハイパスフィルタ２０１からの出力も供給されて
いる。これらローパスフィルタ２０５からの出力および
ハイパスフィルタ２０１からの出力が加算器２０２で加
算される。これにより、波形の復元が行なわれる。復元
されたこの信号は、スライサ２０３を介し出力端子２０
４に供給され出力される。 【００１３】このように、このＱＦＢ回路１０６におい
ては、加算器２０２、スライサ２０３、およびローパス
フィルタ２０５によって、正帰還回路が形成されてい
る。この正帰還回路においては、直流成分が１００％正
帰還される。そのため、図４中の点Ａにおける入力信号
の振幅ａ（図５Ａ）に対し、点Ｂにおける帰還信号の振
幅ｂ（図５Ｂ）が数式（１）に示す関係を満たしていな
いと、この回路は、発振してしまう。 ｂ＜ａ／２ （１） 【００１４】この関係を満足させるために、このＱＦＢ
回路１０６においては、スライサ２０３で振幅ｂの制御
が行なわれる。上述したように、この振幅の制御は、ス
ライサ２０３に供給されている基準電圧に基づいて行な
われる。そのため、この基準電圧は、厳密に調整されて
いる必要がある。 【００１５】通常、図３に示したような回路は、数個の
ＩＣあるいはＬＳＩによって構成される。この例におい
ては、積分等化器１０３およびＡＧＣ回路１０４がＩＣ
３００で、Ａ／Ｄコンバータ１０５、１−Ｄ2 回路１０
８、データ検出回路１０９、および基準電圧源１１０が
ＩＣ３０１で、また、ＱＦＢ回路１０６がＩＣ３０２
で、それぞれ構成されている。 【００１６】 【発明が解決しようとする課題】上述したように、ＱＦ
Ｂ回路１０６の帰還のゲインが制御されている必要があ
るため、スライサ２０３のレベル調整が必要となる。Ａ
／Ｄコンバータ１０５には内部に基準電圧源１１０が内
蔵されているが、通常これは１０〜２０％のばらつきを
有している。ところが、このディジタル信号再生装置全
体としては、ばらつきが数％に抑えられていなければな
らない。したがって、Ａ／Ｄコンバータ１０５について
もレベルの調整が必要である。また、これらＡ／Ｄコン
バータ１０５およびＱＦＢ回路１０６に供給される入力
信号のレベル調整も必要であるため、ＡＧＣ回路１０４
の出力レベル調整も必要である。 【００１７】ここで、これらの回路の調整方法について
説明する。上述したように、この調整は、ＱＦＢ回路１
０６、Ａ／Ｄコンバータ１０５、およびＡＧＣ回路１０
４の３つの回路についてそれぞれ必要となる。ＡＧＣ回
路１０４の出力レベルを決定するためには、Ａ／Ｄコン
バータ１０５およびＱＦＢ回路１０６の入出力特性が決
定されていなければならない。また、Ａ／Ｄコンバータ
１０５の入出力特性を決定するためには、Ａ／Ｄコンバ
ータ１０５自体が正しいクロックで動作している必要が
あり、そのためには、ＱＦＢ回路１０６から正常に矩形
波が出力されている必要がある。さらに、ＱＦＢ回路１
０６から正常に矩形波が出力されるためには、供給され
る入力信号のレベルも制御されている必要があり、その
ためには、上述したように、ＡＧＣ回路１０４の出力レ
ベルが調整されている必要がある。 【００１８】この例においては、これら３つの回路は、
ＩＣ３００、ＩＣ３０１、およびＩＣ３０２というよう
に、お互いに別々のＩＣに含まれている。これに基づき
具体的な調整の例を説明する。先ず、ＱＦＢ回路１０６
が調整される。ＱＦＢ回路１０６が含まれるＩＣ３０２
の入力端子に、調整用のリファレンス信号が入力され
る。そして、ＱＦＢ回路１０６の出力波形がモニタさ
れ、出力波形が矩形波になるようにＱＦＢ回路１０６の
帰還のゲイン、すなわち、スライサ２０３の出力レベル
が調整される。 【００１９】次に、Ａ／Ｄコンバータ１０５が調整され
る。Ａ／Ｄコンバータ１０５が含まれるＩＣ３０１の入
力端子に、調整用のリファレンス信号が入力される。そ
して、Ａ／Ｄコンバータ１０５の出力レベルがモニタさ
れ、この出力レベルが所定の値になるように、Ａ／Ｄコ
ンバータ基準電圧調整器１１１で基準電圧源１１０の電
圧値が調整される。 【００２０】最後に、ＡＧＣ回路１０４が調整される。
ＡＧＣ回路１０４が含まれるＩＣ３００の入力端子に調
整用のリファレンス信号が入力される。そして、ＡＧＣ
回路１０４の出力波形がモニタされ、この波形のＰｅａ
ｋ ｔｏ Ｐｅａｋの値が所定の値になるように、ＡＧ
Ｃ回路１０４の出力振幅が調整される。 【００２１】上述したように、これら３つの回路が互い
に関連し合っているため、各々に対し、独立にリファレ
ンス信号を入力し、別々に調整しなければならず、調整
に非常に手間がかかった。 【００２２】したがって、この発明の目的は、回路の調
整が簡単で、且つ、安定な動作が保証されるようなディ
ジタル信号再生装置を提供することにある。 【００２３】 【課題を解決するための手段】この発明は、上述した課
題を解決するために、磁気テープに記録されたディジタ
ル信号を再生するようなディジタル信号再生装置におい
て、基準電圧を出力する基準電圧源と、第１の集積回路
に構成され、ＡＧＣゲインが調整可能なＡＧＣ回路と、
第２の集積回路に構成され、基準電圧源から出力された
基準電圧に基づきＡＧＣ回路の出力を量子化するＡ／Ｄ
コンバータと、第３の集積回路に構成され、ＡＧＣ回路
の出力を用いて、基準電圧源から出力された基準電圧に
応じてレベルを制限された矩形波を帰還的に生成する量
子化帰還等化器と、量子化帰還等化器で生成された矩形
波に基づきＡ／Ｄコンバータのクロックを生成するＰＬ
Ｌ回路とを有することを特徴とするディジタル信号再生
装置である。 【００２４】 【００２５】 【作用】この発明は、第３の集積回路に構成された基準
電圧源からＡ／Ｄコンバータおよび量子化帰還等化器の
基準電圧が供給されているために、Ａ／Ｄコンバータお
よび量子化帰還等化器の基準電圧の調整が不要である。 【００２６】また、この発明は、量子化帰還等化器の振
幅制限器が基準電圧源から供給される基準電圧によって
制御されているために、量子化帰還等化器の帰還量を基
準電圧の設定により決めることが出来る。 【００２７】 【実施例】以下、この発明の一実施例を、図面を参考に
しながら説明する。図１は、この実施例によるＰＲ４方
式を用いたディジタル信号再生装置の構成の一例を示
す。この実施例においては、ＱＦＢ回路が含まれるＩＣ
に基準電圧源が設けられており、この基準電圧源から供
給される基準電圧によりＱＦＢ回路およびＡ／Ｄコンバ
ータが制御されている。 【００２８】ヘッド２は、磁気テープ１に記録されてい
る信号を再生するためのものであり、ヘッド２の出力
は、再生アンプ３に供給される。再生アンプ３の出力が
積分等化器４に供給され、積分等化器４の出力がＡＧＣ
回路５に供給される。ＡＧＣ回路５の出力は、Ａ／Ｄコ
ンバータ６の信号入力端およびＱＦＢ回路７に共に供給
される。ＱＦＢ回路７の出力がＰＬＬ回路８に供給さ
れ、ＰＬＬ回路８の出力がＡ／Ｄコンバータ６のクロッ
ク入力端に供給される。Ａ／Ｄコンバータ６の出力が１
−Ｄ2 回路９に供給され、１−Ｄ2 回路９の出力がデー
タ検出回路１０に供給され、データ検出回路１０の出力
が後段の復号化回路（図示しない）などに出力される。
また、基準電圧源１１の出力がＡ／Ｄコンバータ６およ
びＱＦＢ回路７に供給される。 【００２９】なお、この例においては、積分等化器４お
よびＡＧＣ回路５がＩＣ３０に、Ａ／Ｄコンバータ６、
１−Ｄ2 回路９、およびデータ検出回路１０がＩＣ３１
に、また、ＱＦＢ回路７および基準電圧源１１がＩＣ３
２にそれぞれ含まれる構成とされている。 【００３０】磁気テープ１に記録されている信号は、ヘ
ッド２により再生され、アンプ３を介して積分等化器４
に供給される。磁気テープに記録される際にその特性が
微分され低域遮断されたこの再生信号は、この積分等化
器４によって微分特性を補償され、ＡＧＣ回路５に供給
される。ＡＧＣ回路５に供給されたこの再生信号は、振
幅が一定になるように制御され、Ａ／Ｄコンバータ６お
よびＱＦＢ回路（量子化帰還等化器）７に共に供給され
る。 【００３１】ＡＧＣ回路５からＱＦＢ回路７に供給され
た再生信号は、低域等化され矩形波とされる。このＱＦ
Ｂ回路７で矩形波とされた信号は、ＰＬＬ回路８に供給
され、クロックを抽出される。このクロックは、Ａ／Ｄ
コンバータ６に供給され、これに基づきＡ／Ｄ変換の際
のクロックが作られる。 【００３２】一方、ＡＧＣ回路５からＡ／Ｄコンバータ
６に供給された再生信号は、上述したＰＬＬ回路８から
供給されたクロックに基づきＡ／Ｄ変換され量子化され
る。この場合、ＰＲ４方式においては低域特性が余り重
視されないので、この例においては、ＱＦＢ回路等によ
る波形の整形が行なわれない。この量子化された再生信
号は、１−Ｄ2 回路９を介しデータ検出回路１０に供給
され、（−１，０，＋１）といったように３値検出され
る。３値検出されたこの再生信号は、後段（図示しな
い）に送られ、復号化処理などが施される。 【００３３】なお、上述したように、この実施例におい
ては、ＱＦＢ回路７が含まれるＩＣ３２に基準電圧源１
１が設けられている。この基準電圧源１１からＱＦＢ回
路７に対し基準電圧が供給され、ＱＦＢ回路７における
帰還のレベルが制御される。また、この基準電圧源１１
からは、Ａ／Ｄコンバータ６に対しても基準電圧が供給
されており、これによりＡ／Ｄコンバータ６の出力レベ
ルが制御される。 【００３４】図２は、この実施例におけるＱＦＢ回路７
の構成の一例を示す。これは、基準電圧源１１が同じＩ
Ｃ３２内に設けられている点を除いては、上述した従来
技術によるＱＦＢ回路１０６とその動作および構成が全
く同一のものである。 【００３５】すなわち、再生信号が入力される入力端子
２０がハイパスフィルタ２１に接続されており、ハイパ
スフィルタ２１の出力が加算器２２の一方の入力端に供
給される。この加算器２２のもう一方の入力端には、ロ
ーパスフィルタ２４の出力が供給される。加算器２２の
出力がスライサ２３に供給され、このスライサ２３の出
力が出力端２５に供給されると共にローパスフィルタ２
４にも供給される。また、基準電圧源１１の基準電圧出
力がスライサ２３の基準電圧入力端に供給される。 【００３６】微分特性が補償された信号が入力端子２０
に供給され、それがハイパスフィルタ２１に供給され
る。このハイパスフィルタ２１に供給されたこの信号
は、波形歪を発生させられ加算器２２に供給される。こ
の加算器２２の出力は、スライサ２３に供給される。こ
のスライサ２３には、基準電圧源１１により基準電圧が
供給されており、この基準電圧に応じて出力信号の振幅
が所定の値に制限され、２値化される。 【００３７】このスライサ２３の出力は、出力端子２４
に供給されると共に、ローパスフィルタ２５にも供給さ
れる。ローパスフィルタ２５に供給されたこの信号は、
波形歪が抽出され加算器２２に供給される。この加算器
２２には、ハイパスフィルタ２１によって波形歪を発生
させられた出力も供給されている。これらローパスフィ
ルタ２５からの出力およびハイパスフィルタ２１からの
出力が加算器２２で加算され、波形の復元が行なわれ、
スライサ２３を介し出力端子２４に供給され出力され
る。 【００３８】次に、このような構成のディジタル信号再
生回路を調整する方法について説明する。ＱＦＢ回路７
の点Ａおよび点Ｂにおける波形の関係は、上述したよう
に、数式（１）の関係を満たしている必要がある。ただ
し、回路に入力される信号のレベルがある値以上であれ
ば、クロックの出力が可能である。すなわち、数式
（１）におけるａの値は、大きい分には問題が無い。 【００３９】そこで、ＱＦＢ回路７を、スライサ２３か
らの出力の振幅が基準電圧源１１から供給される基準電
圧に対応するように、例えば比例関係になるように設計
する。このＱＦＢ回路７には、ＡＧＣ回路５から信号が
供給される。後述するが、このＡＧＣ回路５には調整時
にリファレンス信号が供給され、あるレベル以上の信号
が出力される。そこで、この基準電圧源１１を、この予
想される入力レベルに対しＱＦＢ回路７が十分動作可能
になるような基準電圧が出力されるように、予め設定し
ておく。こうすることによって、ＱＦＢ回路７は、特別
な調整をすること無く動作可能とされる。 【００４０】このように、ＱＦＢ回路７が調整無しで動
作可能とされているので、それに伴い、Ａ／Ｄコンバー
タ６は、最初から動作可能とされる。したがって、実際
の調整方法は、次のようになる。先ず、ＡＧＣ回路５が
含まれるＩＣ３０の入力端子にリファレンス信号を供給
することにより、上述したように、ＡＧＣ回路５にリフ
ァレンス信号が供給される。入力されたこのリファレン
ス信号は、ＡＧＣ回路５によって振幅を制御されＡ／Ｄ
コンバータ６が含まれるＩＣ３１の入力端子を介してＡ
／Ｄコンバータ６に供給される。 【００４１】Ａ／Ｄコンバータ６の出力がモニタされ、
この出力が所定の値になるようにＡＧＣ回路５の出力振
幅が調整される。例えば、このＡ／Ｄコンバータ６が８
ビットでＡ／Ｄ変換するようなものであって、ある基準
電圧に対応した入力電圧、例えば１［Ｖ］がＡ／Ｄコン
バータ６に供給されるとＡ／Ｄコンバータ６が最大の出
力値（２５５）を出力するような場合、ＡＧＣ回路５の
最大の出力振幅が１［Ｖ］となるようにＡＧＣ回路５が
調整される。 【００４２】このようにすると、Ａ／Ｄコンバータ６に
供給されている基準電圧が一定であれば所定の出力を得
ることが出来る。この例においては、この基準電圧は、
ＱＦＢ回路７が含まれるＩＣ３２に内蔵されている基準
電圧源１１から供給されるため固定とされている。その
ため、基準電圧の調整すら必要なく、ＡＧＣ回路５の出
力振幅を調整するだけで一連の調整が完了する。 【００４３】なお、この発明は、上述した構成に限られ
るものではなく、例えば、基準電圧源は、ＱＦＢ回路７
およびＡ／Ｄコンバータ６に一括して安定な基準電圧が
供給されるような構成であれば、他の構成でも実施可能
である。例えば、外部にレギュレータＩＣなどを設けて
これから供給するような構成としてもよい。 【００４４】また、この発明は、磁気テープに記録され
たディジタルデータを再生するようなディジタル信号再
生装置だけに利用が限定されるものではない。すなわ
ち、ＡＧＣ回路で振幅制限された信号からＱＦＢ回路に
よって矩形波を生成し、それによって、ＡＧＣ回路から
供給された信号をＡ／ＤコンバータでＡ／Ｄ変換するた
めのクロックを発生するような構成を有する装置であれ
ば、どんなものにも利用可能である。 【００４５】 【発明の効果】以上説明したように、この発明によれ
ば、ＱＦＢ回路がその構成中のスライサからの出力の振
幅が基準電圧源から供給される基準電圧に対応するよう
に設計されている。そのため、この基準電圧を予め所定
の値に設定しておくことにより、調整無しでＱＦＢ回路
回路を動作させることが出来る。そのため、最初からＡ
／Ｄコンバータを動作させることが出来る。また、Ａ／
Ｄコンバータに供給される基準電圧がＱＦＢ回路が含ま
れるＩＣに内蔵の基準電圧源から供給される。そのた
め、Ａ／Ｄコンバータで独自に基準電圧の調整の必要が
無い。 【００４６】したがって、従来３箇所必要だった調整箇
所が１箇所に減り、調整に要する工数が減る効果があ
る。 【００４７】また、その１箇所の調整についても、Ａ／
Ｄコンバータでディジタル化されたデータをモニタしな
がら行なうことが出来るので、調整を速く正確に、且つ
容易に行なうことが出来る。 【００４８】さらに、上述した２つの効果により、製造
コストを抑えることが出来る効果がある。
たディジタルビデオ信号、ディジタルオーディオ信号等
を再生する装置、特に、パーシャルレスポンスレベル４
などを利用した符号化方式で磁気テープ上に記録された
ディジタル信号を再生するようなディジタル信号再生装
置に関する。 【０００２】 【従来の技術】現在、ディジタルビデオ信号、ディジタ
ルオーディオ信号等を磁気テープ上に記録する、ディジ
タルＶＣＲ（ビデオカセットレコーダ）が提案されてい
る。このとき、デジタル信号は、適宜に符号化され変調
され記録される。このように記録された信号を再生する
場合に、波形歪を低減するための一つの手段として、パ
ーシャルレスポンスと称される方式が用いられる。これ
は、データをディジタル伝送するときに、受信側の波形
に、符号間干渉、すなわち、異なる時刻のデータの波形
が干渉し合うことを許すことによって効率的なデータ伝
送を行なうものである。 【０００３】このパーシャルレスポンスには、符号間干
渉の与え方によって、１〜５までのレベルに分類され、
磁気テープおよび磁気ディスクなどの記録には、主にレ
ベル４の方式が用いられる。これを、パーシャルレスポ
ンスレベル４（ＰＲ４）と称する。このＰＲ４方式で
は、再生時にデータが（−１，０，＋１）のように３値
検出される。 【０００４】図３は、このＰＲ４方式を用いた磁気テー
プ再生装置の構成の一例を示す。磁気テープ１００に記
録された信号は、ヘッド１０１により再生され、アンプ
１０２を介して積分等化器１０３に供給される。一般に
信号は、磁気テープに記録される際にその特性が微分さ
れる。そのため、再生信号も微分特性を有しており、低
域遮断されているため、この積分等化器１０３によって
微分特性を補償される。微分特性を補償されたこの再生
信号は、ＡＧＣ回路１０４に供給され振幅が一定になる
ように制御される。このＡＧＣ回路１０４の出力がＡ／
Ｄコンバータ１０５および量子化帰還等化器（以下、Ｑ
ＦＢ回路と称する）１０６に共に供給される。 【０００５】ＡＧＣ回路１０４からＱＦＢ回路１０６に
供給された再生信号は、低域等化され矩形波とされる。
このＱＦＢ回路１０６の動作の詳細については、後述す
る。このＱＦＢ回路１０６で矩形波とされた信号は、Ｐ
ＬＬ回路１０７に供給され、クロックを抽出される。こ
のクロックは、Ａ／Ｄコンバータ１０５に供給され、こ
れに基づきＡ／Ｄ変換がなされる。 【０００６】一方、ＡＧＣ回路１０４からＡ／Ｄコンバ
ータ１０５に供給された再生信号は、上述したＰＬＬ回
路１０７から供給されたクロックに基づきＡ／Ｄ変換さ
れ量子化される。この量子化された再生信号は、１−Ｄ
2 回路１０８を介しデータ検出回路１０９に供給され、
（−１，０，＋１）といったように３値検出される。３
値検出されたこの再生信号は、後段（図示しない）に送
られ、復号化処理などが施される。 【０００７】なお、Ａ／Ｄコンバータ１０５には、基準
電圧源１１０からＡ／Ｄコンバータ基準電圧調整器１１
１を介して基準電圧が供給されており、これによりＡ／
Ｄコンバータ１０５の最大の出力レベルが制御される。
例えば、このＡ／Ｄコンバータ１０５が８ビットでＡ／
Ｄ変換する場合、基準電圧が１［Ｖ］であれば、このＡ
／Ｄコンバータ１０５に１［Ｖ］の入力信号が供給され
ると、（２５５）のレベルの信号が出力される。 【０００８】図４は、上述したＱＦＢ回路１０６の構成
の一例を示す。このＱＦＢ回路１０６は、上述した積分
等化器１０３で微分特性を補償された信号から正確なク
ロックが抽出されるように、低域遮断の影響を除去し、
矩形波とするための回路である。ここでは、このＱＦＢ
回路１０６に供給された信号から波形歪を発生させ、こ
れを抽出し元の信号に加算することによって波形の復元
を行なう。 【０００９】微分特性が補償された信号が入力端子２０
０に供給され、それがハイパスフィルタ２０１に供給さ
れる。このハイパスフィルタ２０１に供給されたこの信
号は、低域をカットされ、加算器２０２に供給される。
このときの、図４中の点Ａにおける信号の波形の一例を
図５Ａに示す。このように、信号がハイパスフィルタ２
０１を介されることにより、波形歪が発生される。 【００１０】この加算器２０２の出力は、スライサ２０
３に供給される。このスライサ２０３には、基準電圧が
供給されており（図示しない）、この基準電圧に応じて
出力信号の振幅が制限され２値化される。このスライサ
２０３の出力は、出力端子２０４に供給されると共に、
ローパスフィルタ２０５にも供給される。 【００１１】ローパスフィルタ２０５に供給されたこの
信号は、高域をカットされ加算器２０２に供給される。
このときの、図４中の点Ｂにおける波形を図５Ｂに示
す。このように、ハイパスフィルタ２０１で波形歪を発
生させられた信号がローパスフィルタ２０５を介される
ことにより、波形歪が抽出される。 【００１２】また、この加算器２０２には、上述したよ
うに、ハイパスフィルタ２０１からの出力も供給されて
いる。これらローパスフィルタ２０５からの出力および
ハイパスフィルタ２０１からの出力が加算器２０２で加
算される。これにより、波形の復元が行なわれる。復元
されたこの信号は、スライサ２０３を介し出力端子２０
４に供給され出力される。 【００１３】このように、このＱＦＢ回路１０６におい
ては、加算器２０２、スライサ２０３、およびローパス
フィルタ２０５によって、正帰還回路が形成されてい
る。この正帰還回路においては、直流成分が１００％正
帰還される。そのため、図４中の点Ａにおける入力信号
の振幅ａ（図５Ａ）に対し、点Ｂにおける帰還信号の振
幅ｂ（図５Ｂ）が数式（１）に示す関係を満たしていな
いと、この回路は、発振してしまう。 ｂ＜ａ／２ （１） 【００１４】この関係を満足させるために、このＱＦＢ
回路１０６においては、スライサ２０３で振幅ｂの制御
が行なわれる。上述したように、この振幅の制御は、ス
ライサ２０３に供給されている基準電圧に基づいて行な
われる。そのため、この基準電圧は、厳密に調整されて
いる必要がある。 【００１５】通常、図３に示したような回路は、数個の
ＩＣあるいはＬＳＩによって構成される。この例におい
ては、積分等化器１０３およびＡＧＣ回路１０４がＩＣ
３００で、Ａ／Ｄコンバータ１０５、１−Ｄ2 回路１０
８、データ検出回路１０９、および基準電圧源１１０が
ＩＣ３０１で、また、ＱＦＢ回路１０６がＩＣ３０２
で、それぞれ構成されている。 【００１６】 【発明が解決しようとする課題】上述したように、ＱＦ
Ｂ回路１０６の帰還のゲインが制御されている必要があ
るため、スライサ２０３のレベル調整が必要となる。Ａ
／Ｄコンバータ１０５には内部に基準電圧源１１０が内
蔵されているが、通常これは１０〜２０％のばらつきを
有している。ところが、このディジタル信号再生装置全
体としては、ばらつきが数％に抑えられていなければな
らない。したがって、Ａ／Ｄコンバータ１０５について
もレベルの調整が必要である。また、これらＡ／Ｄコン
バータ１０５およびＱＦＢ回路１０６に供給される入力
信号のレベル調整も必要であるため、ＡＧＣ回路１０４
の出力レベル調整も必要である。 【００１７】ここで、これらの回路の調整方法について
説明する。上述したように、この調整は、ＱＦＢ回路１
０６、Ａ／Ｄコンバータ１０５、およびＡＧＣ回路１０
４の３つの回路についてそれぞれ必要となる。ＡＧＣ回
路１０４の出力レベルを決定するためには、Ａ／Ｄコン
バータ１０５およびＱＦＢ回路１０６の入出力特性が決
定されていなければならない。また、Ａ／Ｄコンバータ
１０５の入出力特性を決定するためには、Ａ／Ｄコンバ
ータ１０５自体が正しいクロックで動作している必要が
あり、そのためには、ＱＦＢ回路１０６から正常に矩形
波が出力されている必要がある。さらに、ＱＦＢ回路１
０６から正常に矩形波が出力されるためには、供給され
る入力信号のレベルも制御されている必要があり、その
ためには、上述したように、ＡＧＣ回路１０４の出力レ
ベルが調整されている必要がある。 【００１８】この例においては、これら３つの回路は、
ＩＣ３００、ＩＣ３０１、およびＩＣ３０２というよう
に、お互いに別々のＩＣに含まれている。これに基づき
具体的な調整の例を説明する。先ず、ＱＦＢ回路１０６
が調整される。ＱＦＢ回路１０６が含まれるＩＣ３０２
の入力端子に、調整用のリファレンス信号が入力され
る。そして、ＱＦＢ回路１０６の出力波形がモニタさ
れ、出力波形が矩形波になるようにＱＦＢ回路１０６の
帰還のゲイン、すなわち、スライサ２０３の出力レベル
が調整される。 【００１９】次に、Ａ／Ｄコンバータ１０５が調整され
る。Ａ／Ｄコンバータ１０５が含まれるＩＣ３０１の入
力端子に、調整用のリファレンス信号が入力される。そ
して、Ａ／Ｄコンバータ１０５の出力レベルがモニタさ
れ、この出力レベルが所定の値になるように、Ａ／Ｄコ
ンバータ基準電圧調整器１１１で基準電圧源１１０の電
圧値が調整される。 【００２０】最後に、ＡＧＣ回路１０４が調整される。
ＡＧＣ回路１０４が含まれるＩＣ３００の入力端子に調
整用のリファレンス信号が入力される。そして、ＡＧＣ
回路１０４の出力波形がモニタされ、この波形のＰｅａ
ｋ ｔｏ Ｐｅａｋの値が所定の値になるように、ＡＧ
Ｃ回路１０４の出力振幅が調整される。 【００２１】上述したように、これら３つの回路が互い
に関連し合っているため、各々に対し、独立にリファレ
ンス信号を入力し、別々に調整しなければならず、調整
に非常に手間がかかった。 【００２２】したがって、この発明の目的は、回路の調
整が簡単で、且つ、安定な動作が保証されるようなディ
ジタル信号再生装置を提供することにある。 【００２３】 【課題を解決するための手段】この発明は、上述した課
題を解決するために、磁気テープに記録されたディジタ
ル信号を再生するようなディジタル信号再生装置におい
て、基準電圧を出力する基準電圧源と、第１の集積回路
に構成され、ＡＧＣゲインが調整可能なＡＧＣ回路と、
第２の集積回路に構成され、基準電圧源から出力された
基準電圧に基づきＡＧＣ回路の出力を量子化するＡ／Ｄ
コンバータと、第３の集積回路に構成され、ＡＧＣ回路
の出力を用いて、基準電圧源から出力された基準電圧に
応じてレベルを制限された矩形波を帰還的に生成する量
子化帰還等化器と、量子化帰還等化器で生成された矩形
波に基づきＡ／Ｄコンバータのクロックを生成するＰＬ
Ｌ回路とを有することを特徴とするディジタル信号再生
装置である。 【００２４】 【００２５】 【作用】この発明は、第３の集積回路に構成された基準
電圧源からＡ／Ｄコンバータおよび量子化帰還等化器の
基準電圧が供給されているために、Ａ／Ｄコンバータお
よび量子化帰還等化器の基準電圧の調整が不要である。 【００２６】また、この発明は、量子化帰還等化器の振
幅制限器が基準電圧源から供給される基準電圧によって
制御されているために、量子化帰還等化器の帰還量を基
準電圧の設定により決めることが出来る。 【００２７】 【実施例】以下、この発明の一実施例を、図面を参考に
しながら説明する。図１は、この実施例によるＰＲ４方
式を用いたディジタル信号再生装置の構成の一例を示
す。この実施例においては、ＱＦＢ回路が含まれるＩＣ
に基準電圧源が設けられており、この基準電圧源から供
給される基準電圧によりＱＦＢ回路およびＡ／Ｄコンバ
ータが制御されている。 【００２８】ヘッド２は、磁気テープ１に記録されてい
る信号を再生するためのものであり、ヘッド２の出力
は、再生アンプ３に供給される。再生アンプ３の出力が
積分等化器４に供給され、積分等化器４の出力がＡＧＣ
回路５に供給される。ＡＧＣ回路５の出力は、Ａ／Ｄコ
ンバータ６の信号入力端およびＱＦＢ回路７に共に供給
される。ＱＦＢ回路７の出力がＰＬＬ回路８に供給さ
れ、ＰＬＬ回路８の出力がＡ／Ｄコンバータ６のクロッ
ク入力端に供給される。Ａ／Ｄコンバータ６の出力が１
−Ｄ2 回路９に供給され、１−Ｄ2 回路９の出力がデー
タ検出回路１０に供給され、データ検出回路１０の出力
が後段の復号化回路（図示しない）などに出力される。
また、基準電圧源１１の出力がＡ／Ｄコンバータ６およ
びＱＦＢ回路７に供給される。 【００２９】なお、この例においては、積分等化器４お
よびＡＧＣ回路５がＩＣ３０に、Ａ／Ｄコンバータ６、
１−Ｄ2 回路９、およびデータ検出回路１０がＩＣ３１
に、また、ＱＦＢ回路７および基準電圧源１１がＩＣ３
２にそれぞれ含まれる構成とされている。 【００３０】磁気テープ１に記録されている信号は、ヘ
ッド２により再生され、アンプ３を介して積分等化器４
に供給される。磁気テープに記録される際にその特性が
微分され低域遮断されたこの再生信号は、この積分等化
器４によって微分特性を補償され、ＡＧＣ回路５に供給
される。ＡＧＣ回路５に供給されたこの再生信号は、振
幅が一定になるように制御され、Ａ／Ｄコンバータ６お
よびＱＦＢ回路（量子化帰還等化器）７に共に供給され
る。 【００３１】ＡＧＣ回路５からＱＦＢ回路７に供給され
た再生信号は、低域等化され矩形波とされる。このＱＦ
Ｂ回路７で矩形波とされた信号は、ＰＬＬ回路８に供給
され、クロックを抽出される。このクロックは、Ａ／Ｄ
コンバータ６に供給され、これに基づきＡ／Ｄ変換の際
のクロックが作られる。 【００３２】一方、ＡＧＣ回路５からＡ／Ｄコンバータ
６に供給された再生信号は、上述したＰＬＬ回路８から
供給されたクロックに基づきＡ／Ｄ変換され量子化され
る。この場合、ＰＲ４方式においては低域特性が余り重
視されないので、この例においては、ＱＦＢ回路等によ
る波形の整形が行なわれない。この量子化された再生信
号は、１−Ｄ2 回路９を介しデータ検出回路１０に供給
され、（−１，０，＋１）といったように３値検出され
る。３値検出されたこの再生信号は、後段（図示しな
い）に送られ、復号化処理などが施される。 【００３３】なお、上述したように、この実施例におい
ては、ＱＦＢ回路７が含まれるＩＣ３２に基準電圧源１
１が設けられている。この基準電圧源１１からＱＦＢ回
路７に対し基準電圧が供給され、ＱＦＢ回路７における
帰還のレベルが制御される。また、この基準電圧源１１
からは、Ａ／Ｄコンバータ６に対しても基準電圧が供給
されており、これによりＡ／Ｄコンバータ６の出力レベ
ルが制御される。 【００３４】図２は、この実施例におけるＱＦＢ回路７
の構成の一例を示す。これは、基準電圧源１１が同じＩ
Ｃ３２内に設けられている点を除いては、上述した従来
技術によるＱＦＢ回路１０６とその動作および構成が全
く同一のものである。 【００３５】すなわち、再生信号が入力される入力端子
２０がハイパスフィルタ２１に接続されており、ハイパ
スフィルタ２１の出力が加算器２２の一方の入力端に供
給される。この加算器２２のもう一方の入力端には、ロ
ーパスフィルタ２４の出力が供給される。加算器２２の
出力がスライサ２３に供給され、このスライサ２３の出
力が出力端２５に供給されると共にローパスフィルタ２
４にも供給される。また、基準電圧源１１の基準電圧出
力がスライサ２３の基準電圧入力端に供給される。 【００３６】微分特性が補償された信号が入力端子２０
に供給され、それがハイパスフィルタ２１に供給され
る。このハイパスフィルタ２１に供給されたこの信号
は、波形歪を発生させられ加算器２２に供給される。こ
の加算器２２の出力は、スライサ２３に供給される。こ
のスライサ２３には、基準電圧源１１により基準電圧が
供給されており、この基準電圧に応じて出力信号の振幅
が所定の値に制限され、２値化される。 【００３７】このスライサ２３の出力は、出力端子２４
に供給されると共に、ローパスフィルタ２５にも供給さ
れる。ローパスフィルタ２５に供給されたこの信号は、
波形歪が抽出され加算器２２に供給される。この加算器
２２には、ハイパスフィルタ２１によって波形歪を発生
させられた出力も供給されている。これらローパスフィ
ルタ２５からの出力およびハイパスフィルタ２１からの
出力が加算器２２で加算され、波形の復元が行なわれ、
スライサ２３を介し出力端子２４に供給され出力され
る。 【００３８】次に、このような構成のディジタル信号再
生回路を調整する方法について説明する。ＱＦＢ回路７
の点Ａおよび点Ｂにおける波形の関係は、上述したよう
に、数式（１）の関係を満たしている必要がある。ただ
し、回路に入力される信号のレベルがある値以上であれ
ば、クロックの出力が可能である。すなわち、数式
（１）におけるａの値は、大きい分には問題が無い。 【００３９】そこで、ＱＦＢ回路７を、スライサ２３か
らの出力の振幅が基準電圧源１１から供給される基準電
圧に対応するように、例えば比例関係になるように設計
する。このＱＦＢ回路７には、ＡＧＣ回路５から信号が
供給される。後述するが、このＡＧＣ回路５には調整時
にリファレンス信号が供給され、あるレベル以上の信号
が出力される。そこで、この基準電圧源１１を、この予
想される入力レベルに対しＱＦＢ回路７が十分動作可能
になるような基準電圧が出力されるように、予め設定し
ておく。こうすることによって、ＱＦＢ回路７は、特別
な調整をすること無く動作可能とされる。 【００４０】このように、ＱＦＢ回路７が調整無しで動
作可能とされているので、それに伴い、Ａ／Ｄコンバー
タ６は、最初から動作可能とされる。したがって、実際
の調整方法は、次のようになる。先ず、ＡＧＣ回路５が
含まれるＩＣ３０の入力端子にリファレンス信号を供給
することにより、上述したように、ＡＧＣ回路５にリフ
ァレンス信号が供給される。入力されたこのリファレン
ス信号は、ＡＧＣ回路５によって振幅を制御されＡ／Ｄ
コンバータ６が含まれるＩＣ３１の入力端子を介してＡ
／Ｄコンバータ６に供給される。 【００４１】Ａ／Ｄコンバータ６の出力がモニタされ、
この出力が所定の値になるようにＡＧＣ回路５の出力振
幅が調整される。例えば、このＡ／Ｄコンバータ６が８
ビットでＡ／Ｄ変換するようなものであって、ある基準
電圧に対応した入力電圧、例えば１［Ｖ］がＡ／Ｄコン
バータ６に供給されるとＡ／Ｄコンバータ６が最大の出
力値（２５５）を出力するような場合、ＡＧＣ回路５の
最大の出力振幅が１［Ｖ］となるようにＡＧＣ回路５が
調整される。 【００４２】このようにすると、Ａ／Ｄコンバータ６に
供給されている基準電圧が一定であれば所定の出力を得
ることが出来る。この例においては、この基準電圧は、
ＱＦＢ回路７が含まれるＩＣ３２に内蔵されている基準
電圧源１１から供給されるため固定とされている。その
ため、基準電圧の調整すら必要なく、ＡＧＣ回路５の出
力振幅を調整するだけで一連の調整が完了する。 【００４３】なお、この発明は、上述した構成に限られ
るものではなく、例えば、基準電圧源は、ＱＦＢ回路７
およびＡ／Ｄコンバータ６に一括して安定な基準電圧が
供給されるような構成であれば、他の構成でも実施可能
である。例えば、外部にレギュレータＩＣなどを設けて
これから供給するような構成としてもよい。 【００４４】また、この発明は、磁気テープに記録され
たディジタルデータを再生するようなディジタル信号再
生装置だけに利用が限定されるものではない。すなわ
ち、ＡＧＣ回路で振幅制限された信号からＱＦＢ回路に
よって矩形波を生成し、それによって、ＡＧＣ回路から
供給された信号をＡ／ＤコンバータでＡ／Ｄ変換するた
めのクロックを発生するような構成を有する装置であれ
ば、どんなものにも利用可能である。 【００４５】 【発明の効果】以上説明したように、この発明によれ
ば、ＱＦＢ回路がその構成中のスライサからの出力の振
幅が基準電圧源から供給される基準電圧に対応するよう
に設計されている。そのため、この基準電圧を予め所定
の値に設定しておくことにより、調整無しでＱＦＢ回路
回路を動作させることが出来る。そのため、最初からＡ
／Ｄコンバータを動作させることが出来る。また、Ａ／
Ｄコンバータに供給される基準電圧がＱＦＢ回路が含ま
れるＩＣに内蔵の基準電圧源から供給される。そのた
め、Ａ／Ｄコンバータで独自に基準電圧の調整の必要が
無い。 【００４６】したがって、従来３箇所必要だった調整箇
所が１箇所に減り、調整に要する工数が減る効果があ
る。 【００４７】また、その１箇所の調整についても、Ａ／
Ｄコンバータでディジタル化されたデータをモニタしな
がら行なうことが出来るので、調整を速く正確に、且つ
容易に行なうことが出来る。 【００４８】さらに、上述した２つの効果により、製造
コストを抑えることが出来る効果がある。
【図面の簡単な説明】
【図１】この発明によるディジタルデータ再生装置の構
成の一例を示すブロック図である。 【図２】この発明によるＱＦＢ回路の構成の一例を示す
ブロック図である。 【図３】従来技術によるディジタルデータ再生装置の構
成の一例を示すブロック図である。 【図４】従来技術によるＱＦＢ回路の構成の一例を示す
ブロック図である。 【図５】ＱＦＢ回路の動作における信号波形を説明する
ための略線図である。 【符号の説明】 ５ ＡＧＣ回路 ６ Ａ／Ｄコンバータ ７ ＱＦＢ回路 １１ 基準電圧源 ２１ ハイパスフィルタ ２３ スライサ ２４ ローパスフィルタ
成の一例を示すブロック図である。 【図２】この発明によるＱＦＢ回路の構成の一例を示す
ブロック図である。 【図３】従来技術によるディジタルデータ再生装置の構
成の一例を示すブロック図である。 【図４】従来技術によるＱＦＢ回路の構成の一例を示す
ブロック図である。 【図５】ＱＦＢ回路の動作における信号波形を説明する
ための略線図である。 【符号の説明】 ５ ＡＧＣ回路 ６ Ａ／Ｄコンバータ ７ ＱＦＢ回路 １１ 基準電圧源 ２１ ハイパスフィルタ ２３ スライサ ２４ ローパスフィルタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11B 5/09
G11B 20/10 - 20/16
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 磁気テープに記録されたディジタル信号
を再生するようなディジタル信号再生装置において、基準電圧を出力する基準電圧源と、 第１の集積回路に構成され、ＡＧＣゲインが調整可能な
ＡＧＣ回路と、 第２の集積回路に構成され、上記基準電圧源から出力さ
れた上記基準電圧に基づき上記ＡＧＣ回路の出力を量子
化するＡ／Ｄコンバータと、 第３の集積回路に構成され、上記ＡＧＣ回路の出力を用
いて、上記基準電圧源から出力された上記基準電圧に応
じてレベルを制限された矩形波を帰還的に生成する量子
化帰還等化器と、 上記量子化帰還等化器で生成された上記矩形波に基づき
上記Ａ／Ｄコンバータのクロックを生成するＰＬＬ回路
と を有することを特徴とするディジタル信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05501495A JP3453907B2 (ja) | 1995-02-20 | 1995-02-20 | ディジタル信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05501495A JP3453907B2 (ja) | 1995-02-20 | 1995-02-20 | ディジタル信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08221703A JPH08221703A (ja) | 1996-08-30 |
| JP3453907B2 true JP3453907B2 (ja) | 2003-10-06 |
Family
ID=12986815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05501495A Expired - Fee Related JP3453907B2 (ja) | 1995-02-20 | 1995-02-20 | ディジタル信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3453907B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3692961B2 (ja) * | 2001-04-13 | 2005-09-07 | ソニー株式会社 | 磁気記録データ再生装置及び方法 |
-
1995
- 1995-02-20 JP JP05501495A patent/JP3453907B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08221703A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209099B1 (ko) | 오디오신호의 양자화오차저감장치 | |
| JP3334419B2 (ja) | ノイズ低減方法及びノイズ低減装置 | |
| JPH08163181A (ja) | 情報再生回路 | |
| US6941333B2 (en) | Digital signal processing apparatus and method | |
| JP3453907B2 (ja) | ディジタル信号再生装置 | |
| JP3089476B2 (ja) | オーディオ信号の量子化誤差低減装置 | |
| JP3169370B2 (ja) | 自動等化器 | |
| JP3331871B2 (ja) | ノイズ低減方法、ノイズ低減装置及び記録媒体 | |
| JP3033150B2 (ja) | オーディオ信号の量子化誤差低減装置 | |
| JPH0572028B2 (ja) | ||
| JP2822264B2 (ja) | 自動利得制御回路 | |
| JP3166407B2 (ja) | ノイズ低減装置 | |
| KR0144870B1 (ko) | 노이즈 제거장치 | |
| JPS58191548A (ja) | デルタ変調変換方式 | |
| JPH08147610A (ja) | 適応等化回路および方法 | |
| JP3821151B2 (ja) | １ビットオーディオ信号生成装置及び１ビットオーディオ信号生成方法 | |
| JP3286025B2 (ja) | ディジタル信号検出回路 | |
| JPH01307974A (ja) | デイジタル信号記録装置 | |
| JPH08190765A (ja) | 記録装置及び再生装置 | |
| JPH0683269B2 (ja) | 信号識別装置 | |
| JPS58215711A (ja) | デイジタル信号の再生処理装置 | |
| JPH07320207A (ja) | データ記録方法、データ記録再生方法及びデータ記録再生装置 | |
| JPH06169232A (ja) | 自動等化装置 | |
| JPH09139675A (ja) | Ａ／ｄコンバータ、デジタル信号処理装置及びデジタル記録装置 | |
| JPH1064194A (ja) | 復号回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |