JP3020147B2 - 電荷結合型半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】 【０００１】本発明は、半導体層上に絶縁層を介して転
送電極が設けられる電荷結合型半導体装置の製造方法に
関する。 【０００２】 【従来の技術】電荷結合型半導体装置（Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：ＣＣＤ）は、簡単なＭ
ＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）構造でもって自己走査機能と記憶機能とを併せ
持つ機能素子であり、撮像デバイス、アナログ遅延素
子、ディジタルフィルタ等に使用されている。ＣＣＤ
は、チャネル形成場所によって表面チャネル型ＣＣＤと
埋込みチャネル型ＣＣＤとに分類され、また転送駆動方
式によって単相式、２相式等に分類される。 【０００３】埋込みチャネル型ＣＣＤは、電荷の転送が
シリコン基板中の一定の深さ位置で行われるため、表面
チャネル型ＣＣＤに比べて、シリコン基板とこの表面の
ＳｉＯ２膜との界面の影響が少なく、電荷転送効率及び
暗電流（Ｄａｒｋ Ｃｕｒｒｅｎｔ）が少ないとされて
いる。 【０００４】 【発明が解決しようとする課題】しかしながら、従来の
ＣＣＤは、上記した形式のいずれにおいても、暗電流が
依然として多く、しかも埋込み型のものでも実用レベル
まで暗電流が減少していないのが実状である。この対策
として、シリコン基板に結晶欠陥を生ぜしめること等に
よるシリコン基板ゲッタリング（Ｉｎｔｒｉｎｓｉｃ
Ｇｅｔｔｅｒｉｎｇ）や、重金属ドーピング等による外
部ゲッタリング（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉ
ｎｇ）等の技術を駆使した暗電流低減の試みがなされて
いるが、その効果は未だ不十分である。 【０００５】このように、従来のＣＣＤでは、暗電流が
減少しないために、たとえば撮像デバイスとして使用し
た場合はコントラストや色調等が劣化してしまい、高画
質を得るうえで大きな障害となっている。 【０００６】本発明は、かかる問題点に鑑みてなされた
もので、暗電流を十分に減少させた電荷結合型半導体装
置の製造方法を提供することを目的とする。 【０００７】 【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電荷結合型半導体装置の製造方法は、シ
リコン基板の一主面上に絶縁層を形成する工程と、不活
性ガスイオンおよび水素イオンを含むプラズマイオン中
にて高周波電力を印加することにより前記水素イオンを
前記シリコン基板と前記絶縁層との間の界面部に侵入さ
せ、前記界面部での再結合順位に結合させて前記界面部
の界面順位を低減する工程と、前記界面順位低減工程の
後に、前記絶縁層上に互いに間隔をおいて複数の転送電
極を形成する工程とを有する工程とした。 【０００８】 【発明の実施の形態】以下、添付図を参照して本発明の
実施例を説明する。 【０００９】図１および図２につき、本発明の実施例に
おける界面準位低減処理法を説明する。図１はこの処理
法を全面に施す場合であり、図２は局所的（特に転送電
極位置）に施す場合である。 【００１０】図１の例では、先ず図１の（Ａ）に示すよ
うに、シリコン基板１上に絶縁層としてのＳｉＯ２膜２
を熱酸化技術等により通常の厚さに形成する。そうする
と、この時点で、シリコン基板１とＳｉＯ２膜２との界
面には多数の界面準位が生じる。 【００１１】次に、図１の（Ｂ）に示すように、シリコ
ン基板１をヘリウムイオン（Ｈｅ^＋）等の不活性ガスイ
オンまたは中性ガスイオンとシランガス（ＳｉＨ４）等
による水素イオン（Ｈ^＋）とを含むプラズマイオン中に
置き、かつ一定の高周波電力（たとえば５インチスライ
ス１枚当たり１００〜２００ＷのＲＦパワー）を印加す
ると、プラズマガス中の水素イオン（Ｈ^＋）６が上記高
周波電力によってエネルギー的に賦活化され、ＳｉＯ２
膜２を通ってシリコン基板１との界面にまで侵入し、同
界面でのトラップセンター（再結合準位）に結合し、界
面準位を大きく低減させる。 【００１２】界面準位の測定には、チャージーポンピン
グ（Ｃｈａｒｇｅ−Ｐｕｍｐｉｎｇ）法を使用すること
ができる。この方法は、電子−ホールの再結合による基
板電流を測定することによって、Ｓｉ−ＳｉＯ２の界面
準位の値を求める測定法である。 【００１３】たとえば、図１で述べたのと同様の処理を
Ｓｉ−ＳｉＯ２の界面に施したＭＯＳ構造の試料を作成
し、この試料においてソースおよびドレイン領域に共通
のバイアス電圧（Ｖｓｄ＞０）を印加し、かつゲートに
はＶｇ＞Ｖｓｄのバイアス電圧（Ｖｇ）を印加してゲー
ト下のシリコン表面に電子を集める。 【００１４】そして、Ｖｇ＜０に切り換えて、シリコン
基板中にあるホールを前記電子と再結合させ、この際に
流れる基板電流（再結合電流）を測定する。この基板電
流の値が少ない程、再結合される電子の数、すなわちＳ
ｉ−ＳｉＯ２の界面準位が少ないことになる。 【００１５】本実施例においては、このチャージーポン
ピング法による測定の結果、Ｓｉ−ＳｉＯ２の界面準位
（トラップ密度）が約２０〜３０％低減されることが確
認されている。 【００１６】このように界面準位を低減させることによ
って、暗電流を減少させることが可能となる。なお、暗
電流の測定は、ＣＣＤを遮光した状態でオシロスコープ
により出力電流を測定することによって行う。 【００１７】図１の（Ｃ）は、上記のような界面準位低
減処理後に、Ｓｉ０２膜２上にポリシリコン転送電極３
を設けてＣＣＤ回路を構成した状態を示す。かかるポリ
シリコン転送電極３を形成するには、ＣＶＤ（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法で
不純物ドープド低抵抗ポリシリコン層３を被着させ、こ
のポリシリコン層３をフォトエッチングでストライブ状
にパターニングすればよい。 【００１８】図２の例では、ＳｉＯ２膜２上に、転送電
極位置以外の領域をマスク７で覆って、上記した図１の
例と同様にして所定のプラズマイオンと高周波電力を与
えることにより、プラズマイオン中の水素イオン
（Ｈ^＋）６を作用させてマスク７のない領域のＳｉ−Ｓ
ｉＯ２界面の界面準位を選択的に低減させる。マスク７
を除去した後、界面準位の低減した領域上に、ポリシリ
コン転送電極を形成する。 【００１９】次に本発明を適用したＣＣＤとして、埋込
みチャネル型ＣＣＤを図３〜図７について具体的に説明
する。 【００２０】図３にフレームトランスファー型撮像デバ
イスの一般的なレイアウトを示す。この撮像デバイスで
は、撮像部３０に隣接して蓄積部３１が配され、シリア
ルレジスタ部２２から信号が増幅部２３へ送られる。 【００２１】図４および図５に、ヴァーチャルフェイズ
（Ｖｉｒｔｕａｌ Ｐｈａｓｅ）ＣＣＤと称される単相
式デバイスの撮像部の一部分を示す。 【００２２】この撮像部では、たとえばＰ型シリコン基
板１０上に設けたＮ型シリコン層１１に、Ｐ⁻型半導体
領域１２とこれに連設されたＰ型半導体領域１３とが形
成され、これによって折曲パターン状の仮想電極部１４
が構成されている（なお、図中の１５はＰ^＋型チャネル
ストッパ領域である）。仮想電極部１４は、不純物濃度
の異なる両領域１２及び１３で構成されるが、それぞれ
に対応した固定電位をシリコン層１１中に形成するもの
である。 【００２３】また、Ｎ型シリコン層１１上のＳｉＯ_２膜
２上には、上述した如きポリシリコン転送電極３と、ア
ンチブルーミング電極１６とが上記の仮想電極部１４の
ない領域上にて交互に設けられている。アンチブルーミ
ング電極１６は、過剰のキャリアを吸収するために設け
られているが、転送電極３と同様の不純物ドープドポリ
シリコンによって同じ工程で形成されてよい。 【００２４】このように構成された撮像部において、本
発明にしたがって、アンチブルーミング電極１６の領域
を除く転送電極３および仮想電極部１４（領域１２およ
び１３）の領域でのシリコン層１１とＳｉＯ_２膜２との
界面に、上述したような界面準位低減処理が選択的に施
されている。この処理領域１７は図４では理解容易のた
めに斜線で示されている。なお、この処理領域１７は転
送電極３下のみであってもよい。 【００２５】図６につき、このヴァーチャルフェイズＣ
ＣＤの動作をする。先ず、撮像時（光照射時）には、転
送電極３にはクロックパルス（Ｖｃｌ）を与えず、その
直下のシリコン表面電位を“Ｌ”レベルに固定してお
く。 【００２６】今、シリコン層１１中を多数キャリアとし
ての電子を矢印１８方向へ転送する場合を考えると、撮
像時に仮想電極部１３の位置に存在する電子［−］は、
クロックパルス（Ｖａｂｇ）によりアンチブルーミング
電極１６下の表面電位がハイレベル−ロウレベル間で交
互に切換えられる際、その一部が矢印１９で示す如くに
ハイレベルに捕獲される。そして、次にロウレベルに切
換わった時に、光照射で生じたホール［＋］と再結合せ
しめられて消滅する。これによって過剰の電子がアンチ
ブルーミング電極１６下にて消滅（吸収）せしめられ、
過剰キャリアによる弊害（特に撮像管におけるハレーシ
ョン）を防止することができる。 【００２７】次に、キャリア転送時は、アンチブルーミ
ング電極１６下の表面電位を破線２０でしめすレベルに
固定し、かつ転送電極３にはハイレベル“Ｈ”とロウレ
ベル“Ｌ”とを交互に切換えるクロック電圧（Ｖｃｌ）
を印加すると、キャリアとしての電子は破線２１で示す
ように転送電極３下へ転送され（“Ｈ”レベル時）、次
の“Ｌ”レベル時に更に図面左方向へ転送される。な
お、転送電極３下の表面電位がステップ状となっている
ことが重要であるが、これは表面の不純物濃度を異なら
せることによって実現できる。 【００２８】上記したようにして、撮像部においては、
撮像とキャリアの転送とを行うが、特に転送電極３およ
び仮想電極部１４におけるＳｉ−ＳｉＯ_２の界面準位が
予め低減されているので、光の非照射時（或いはキャリ
ア転送時）にキャリアが界面準位を通してリークする暗
電流が大幅に減少する。したがって、たとえば被写体の
像に忠実に対応した信号を良好に取り出すことができ
る。 【００２９】なお、上記した蓄積部１１（図３）は、図
７に示すような構造からなっていてもよい。すなわち、
図５に示す撮像部と比べて、アンチブルーミング電極１
６を設けないこと以外は同一である。 【００３０】以上、本発明を例示したが、上述の実施例
は本発明の技術的思想に基いて更に変形が可能である。 【００３１】上述した界面準位の低減処理は、ＣＣＤに
おいて暗電流が問題となる領域には少なくとも施す必要
がある。ただし、適用するＣＣＤの種類によっては、全
面に同処理を施すことができる。上述した各層、各膜の
材質も変更してよく、半導体の導電型、キャリアの極性
も変換してよい。また、上述の例では、単相式のＣＣＤ
について主として述べたが、本発明は２相式、３相式等
の他の駆動方式や、埋込み型以外の表面チャネル型にも
勿論適用可能である。 【００３２】 【発明の効果】以上説明したように、本発明における電
荷結合型半導体装置の製造方法によれば、不活性ガスイ
オンおよび水素イオンを含むプラズマイオン中にて高周
波電力を印加することにより、水素イオンをシリコン基
板と絶縁層膜との間の界面部に侵入させて、該界面部で
の再結合順位に結合させて界面部の界面順位を低減さ
せ、その後で絶縁層上に複数の転送電極を形成するよう
にしたので、電荷結合型半導体装置において暗電流を十
分に減少させることが可能であり、撮像画像コントラス
トや色調の劣化を防止し、高画質を得ることができる。

【図面の簡単な説明】 【図１】本発明の一実施例によるＣＣＤの製造プロセス
を示す断面図である。 【図２】別の実施例によるＣＣＤの製造プロセスを示す
断面図である。 【図３】実施例によるＣＣＤ撮像デバイスのレイアウト
を示す略平面図である。 【図４】実施例におけるＣＣＤデバイスの撮像部の要部
を示す平面図である。 【図５】図４のＩＸ−ＩＸ線についての断面図である。 【図６】実施例におけるＣＣＤデバイスの撮像部の動作
を説明するための図である。 【図７】実施例におけるＣＣＤデバイスの蓄積部の要部
を示す断面図である。 【符号の説明】 １、１０ シリコン基板 ２ ＳｉＯ_２膜 ３ ポリシリコン層（転送電極） ６ 水素イオン １２ Ｐ⁻型半導体領域 １３ Ｐ型半導体領域 １４ 仮想電極部 １６ アンチブルーミング電極 １７ 界面準位低減処理領域 ３０ 撮像部 ３１ 蓄積部

Claims (1)

1. (57)【特許請求の範囲】 １．シリコン基板の一主面上に絶縁層を形成する工程
   と、 不活性ガスイオンおよび水素イオンを含むプラズマイオ
   ン中にて高周波電力を印加することにより前記水素イオ
   ンを前記シリコン基板と前記絶縁層との間の界面部に侵
   入させ、前記界面部での再結合順位に結合させて前記界
   面部の界面順位を低減する工程と、前記界面順位低減工程の後に、 前記絶縁層上に互いに間
   隔をおいて複数の転送電極を形成する工程とを有する電
   荷結合型半導体装置の製造方法。