JP2773733B2 - 固体撮像装置の製造方法 - Google Patents

固体撮像装置の製造方法

Info

Publication number
JP2773733B2
JP2773733B2 JP8086167A JP8616796A JP2773733B2 JP 2773733 B2 JP2773733 B2 JP 2773733B2 JP 8086167 A JP8086167 A JP 8086167A JP 8616796 A JP8616796 A JP 8616796A JP 2773733 B2 JP2773733 B2 JP 2773733B2
Authority
JP
Japan
Prior art keywords
polysilicon layer
polysilicon
electrode
insulating film
electrode group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8086167A
Other languages
English (en)
Other versions
JPH09283733A (ja
Inventor
泰明 穂苅
智弘 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8086167A priority Critical patent/JP2773733B2/ja
Priority to KR1019970012853A priority patent/KR100263979B1/ko
Priority to US08/835,412 priority patent/US5904494A/en
Publication of JPH09283733A publication Critical patent/JPH09283733A/ja
Application granted granted Critical
Publication of JP2773733B2 publication Critical patent/JP2773733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42396Gate electrodes for field effect devices for charge coupled devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864Annealing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、固体撮像装置の製
造方法に関し、特に転送電極であるポリシリコン電極層
間の絶縁膜の耐圧を改善する手段を提供することに係る
固体撮像装置の製造方法に関する。
【0002】
【従来の技術】図4は、従来のCCD型2次元固体撮像
装置の構成を説明する図であって、その従来装置の平面
図である。図4において、101は光電変換を行うフォト
ダイオ−ド,102は電荷を垂直方向に転送する垂直CC
Dレジスタ,103は電荷を水平方向に転送する水平CC
Dレジスタ,104は電荷を検知する電荷検出部,105は増
幅器である。また、110,111,112の矢印は電荷の転送
方向を示す。
【0003】上記図4に示す固体撮像装置の動作は、概
略次の通りである。まず固体撮像装置上に画像パタ−ン
が投影され、2次元に配列された各フォトダイオ−ド10
1に入射する光の強度に応じた電荷が各フォトダイオ−
ド101に蓄積される。そして、所定時間経過した後、こ
の蓄積された電荷は、図4の矢印110に示すように、垂
直CCDレジスタ102に転送される。
【0004】続いて、当該電荷は、垂直CCDレジスタ
102の内部を図4の矢印111に示すように下方向に転送さ
れ、次に、水平CCDレジスタ103により水平方向に転
送され(図4中の矢印112参照)、電荷検出器104で電圧に
変換された後、増幅器105を経て出力される。
【0005】図5は、図4のA−A線断面図であって、
従来のCCD型2次元固体撮像装置の単位画素部の断面
構造を説明する図である。図5において、11はN型半導
体基板、13はフォトダイオ−ドとなるN型不純物領域,
15はCCDチャネルとなるN型不純物層,21はP型ウエ
ル、23はP型不純物層,24は素子を分離する高濃度P型
不純物層,25はSi/SiO2界面で発生する電流を抑制する
ためのフォトダイオ−ド(N型不純物領域13)の表面に設
けられた高濃度P型不純物層,26はMOSトランジスタ
のチャネルとなるP型不純物領域,31は絶縁膜,33は層
間絶縁膜,41は多結晶シリコンからなる電荷転送電極,
51はCCDレジスタ(N型不純物層15)への光の侵入を防
止するために設けられた遮光膜である。また、61の矢印
は光路を示す。
【0006】当該構造素子では、N型不純物領域13とP
型ウエル21とでpn接合のフォトダイオ−ドを構成し、
N型不純物領域13に光路61から入射した光により光電変
換され、発生した電子が当該N型不純物領域13に蓄積さ
れる。電荷転送電極41は、N型不純物領域13とCCDチ
ャネル(N型不純物層15)及びトランジスタのチャネル領
域(P型不純物領域26)とでMOSトランジスタを構成
し、この電荷転送電極41に10〜15Vの電圧パルスを加え
ることで、フォトダイオ−ド(N型不純物領域13)に蓄積
された電子をCCDチャネル(N型不純物層15)に転送す
る。
【0007】その後、CCDチャネル(N型不純物層15)
の表面に設けられた電荷転送電極41群に-5〜-10Vの電
圧パルスを加えることにより、CCDチャネル内に紙面
に垂直方向に電子が転送される。この時、MOSトラン
ジスタのチャネルとなるP型不純物領域26は、カットオ
フ条件となるため、フォトダイオ−ド(N型不純物領域1
3)に蓄積中の電荷がCCDチャネル(N型不純物層15)に
流出することはない。
【0008】図6は、図4のB−B線断面図であって、
従来のCCD型2次元固体撮像装置のCCDレジスタ部
の断面構造を説明する図である。図6において、1はP
型半導体基板,2はN型不純物層,3はゲ−ト絶縁膜,
4は第1のポリシリコン層よりなる転送電極,5は第2
のポリシリコン層よりなる転送電極,6は酸化膜(絶縁
膜),7a〜7dは電圧供給線(配線)をそれぞれ示す。
【0009】第1のポリシリコン層よりなる転送電極4
群と第2のポリシリコン層よりなる転送電極5群とは、
例えば図6では4本の電圧供給線7a〜7dに電極配列
の順番に従って接続される。
【0010】CCDレジスタとして動作させるには、こ
のような4本の電圧供給線7a〜7dに図7(CCDレジ
スタの転送電極に印加するパルス波形)に示すΦa〜Φd
の4相のパルス電圧を印加する。パルス電圧としては、
例えば基準電位が“0V”,波高値が“-5〜-10V”のパ
ルス電圧を用いる。このようなパルス電圧を加えること
により、図6に示す接続の場合にはCCDチャネルであ
るN型不純物層2中を電子が右方向に転送される。
【0011】図8は、前掲の図6に示した断面構造を有
する従来のCCDレジスタ部を形成する工程を説明する
図であって、工程A〜Dからなる工程順断面図である。
なお、P型半導体基板1として“P型シリコン”を用い
るものとして説明する。
【0012】従来のCCDレジスタは、まず図8工程A
に示すように、P型半導体基板1の表面に周知の技術に
よりN型不純物層2を設け、続いて、ゲ−ト絶縁膜3を
設ける。このゲ−ト絶縁膜3としては、P型半導体基板
1を熱酸化して形成したSiO2を用いるが、SiO2とSi3N4
とを積層した「酸化膜/窒化膜からなる構造の膜」又は
「酸化膜/窒化膜 /酸化膜からなる構造の膜」を用い
ることもできる。
【0013】次に、図8工程Bに示すように、第1のポ
リシリコン膜(図示せず)をCVD法など周知の技術を用
いて堆積し、選択的に除去することで第1のポリシリコ
ン層からなる転送電極4を形成する。(なお、第1のポ
リシリコン膜は、この膜の堆積時にリンなどの不純物を
含ませない場合、膜堆積後に熱拡散法によりリンなどの
不純物を拡散する工程を付加する必要がある。) 続いて、熱酸化を行う。この熱酸化により、図8工程B
に示すように、第1のポリシリコン層からなる転送電極
4の表面に酸化膜6が形成される。
【0014】次に、図8工程Cに示すように、第2のポ
リシリコン膜5aを堆積する。続いて、図8工程Dに示
すように、第2のポリシリコン膜5aを選択的に除去
し、これにより「第2のポリシリコン層5aからなる転
送電極5」を形成する。
【0015】従来のCCDレジスタ(前掲の図6に示し
た断面構造を有するCCDレジスタ)は、上記図8工程
A〜Dによって形成されている。
【0016】
【発明が解決しようとする課題】ところで、従来のCC
Dレジスタは、図5を参照して説明したように、CCD
レジスタの電荷転送電極41は、フォトダイオ−ド(N型
不純物領域13)から垂直CCDチャネル(N型不純物層1
5)への電荷読み出しとCCDチャネル中の電荷転送の機
能とを兼ねている。従って、第1のポリシリコン電極層
と第2のポリシリコン電極層とを絶縁分離する絶縁膜に
は、最大で15Vのパルス電圧が加わることになる。
【0017】そして、図8を参照して説明したように、
この絶縁膜(酸化膜6)は、第1のポリシリコン電極層を
熱酸化して形成されるが(図8工程B参照)、一般にポリ
シリコンを熱酸化した膜は、耐圧が弱く1〜2MV/cm
程度の電界強度が得られるのが一般的である。従って、
15Vの耐圧を得るためには、1ポリシリコン上の酸化膜
は少なくとも0.2μmの厚さにする必要があった。特に
大面積の固体撮像装置では、この酸化膜の耐圧不良が歩
留まりを大きく低下させており、従来からその改善が求
められていた。
【0018】前掲の図5からも理解できるように、酸化
膜の膜厚が厚いと、第1層と第2層のポリシリコン電極
が重なる部分と、これら電極が形成されないフォトダイ
オ−ド部分との段差が1μmにもなる。このため、電極
上部に設けられる遮光のための金属電極膜は、段差部で
カバレ−ジが悪くなり、この段差部で薄くなる。このよ
うに薄い部分があると、光がCCDレジスタに洩れ込む
ことになり、CCDレジスタ内での光電変換により生じ
た電荷が信号電荷に加わるため、偽信号となり、S/N
が劣化するという問題がある。
【0019】さらに、遮光に用いる金属電極を配線とし
て用いる場合には、上記段差部で配線切れが生じるた
め、電圧が加わらないという問題がある。以上の事実か
ら、薄くてかつ耐圧に優れた絶縁膜の形成が、今日強く
要求されているところである。
【0020】本発明は、上記要望に鑑み成されたもので
あって、その目的とするところは、・第1に、従来の前
記した問題点を解消する点にあり、特に、多層に形成さ
れたポリシリコン層からなる電極間の絶縁膜の耐圧を改
善する方法を提供することにあり、・第2に、固体撮像
装置におけるポリシリコン電極層間の酸化膜の耐圧を改
善し、歩留りを向上させる手段を提供することにあり、
・第3に、上記酸化膜の膜厚を薄膜化することにより、
配線下の段差を低減し、配線のカバレ−ジ劣化や段切れ
を防止することができる方法を提供することにある。
【0021】
【課題を解決するための手段】本発明は、上記第1〜第
3の目的を達成するため、第1のポリシリコン層表面に
形成された絶縁膜の上に第2のポリシリコン層を設けた
状態で急速アニ−ルを行うことを特徴とする。
【0022】即ち、本発明に係る方法は、「転送電極
が、第1のポリシリコン層からなる電極群と絶縁膜を介
して設けられた第2のポリシリコン層からなる電極群と
から構成されたCCDレジスタを含む固体撮像装置の製
造方法において、(1) 前記第1のポリシリコン層からな
る電極群を形成した後に当該電極を熱酸化し、絶縁膜を
形成する工程、(2) 前記第2のポリシリコン層を設け、
リンなどの不純物を拡散し導電性を持たせた後、1000℃
以上の高温でランプ加熱の短時間アニ−ルを行う工程、
(3) 前記第2のポリシリコン層をパタ−ン形成し、電極
群を設ける工程、を含むことを特徴とする固体撮像装置
の製造方法。」(請求項1)を要旨とする。
【0023】また、本発明に係る方法は、「転送電極
が、第1のポリシリコン層からなる電極群と絶縁膜を介
して設けられた第2のポリシリコン層からなる電極群と
から構成されたCCDレジスタを含む固体撮像装置の製
造方法において、(1) 前記第1のポリシリコン層からな
る電極群を形成した後に当該電極を熱酸化し、絶縁膜を
形成する工程、(2) 前記第2のポリシリコン層からなる
電極群を形成する工程、(3) 前記第2のポリシリコン層
からなる電極群の表面に絶縁膜を設け、又は、設けない
状態で1000℃以上の高温でランプ加熱の短時間アニ−ル
を行う工程、を含むことを特徴とする固体撮像装置の製
造方法。」(請求項2)を要旨とする。
【0024】以下、本発明について詳細に説明する。本
発明は、前記した第1〜第3の目的を達成するため、特
に、多層に形成されたポリシリコン層からなる電極間の
絶縁膜の耐圧を改善する方法を提供するため、第1のポ
リシリコン層表面に形成された酸化膜(絶縁膜)の上に第
2のポリシリコン層を設けた状態で急速アニ−ルを行う
ことを特徴とするものである。
【0025】一般に、ポリシリコン上に形成した酸化膜
の耐圧が悪い原因としては、熱酸化後の“ポリシリコン
/酸化膜”の界面部分でポリシリコン表面の凹凸が大き
いことが挙げられる。これを改善するために従来から行
われている手段として、(A);「J.Applied.phys.,48
巻」の4834頁に記載されているように、1000℃以上の高
い温度で酸化する方法が提案されている。この方法によ
れば、高温での酸化により“ポリシリコン/酸化膜”の
界面で生じる機械的歪が緩和され、この界面における凹
凸を低減させることができると解されている。
【0026】また、(B);「J.Electrochem.Soc.,132
巻」の2185頁に記載されているように、ポリシリコン中
のリン濃度を最適となるように選定すること、又は、酸
化前にアニ−ルを行うことにより、ポリシリコン膜の結
晶粒径を拡大し、膜表面を平滑化するという方法が提案
されている。さらには、(C)「J.Electrochem.Soc.,130
巻」の1597頁に記載されているように、酸化後に高温の
アニ−ルを行うことにより、ポリシリコンと酸化膜との
界面の凹凸を低減し、耐圧を改善する方法が提案されて
いる。
【0027】しかしながら、上記(A)〜(C)の従来法で
は、いずれも1000℃以上の高温での熱処理が必要である
ため、これらの従来法を固体撮像装置に適用するにはp
n接合の拡散深さに制約があり、実施することができな
かった。唯一、最近実用化されるようになったランプ加
熱による高温急速アニ−ルの手法が適用可能であるだけ
である。
【0028】ここで、本発明者等が行った実験につい
て、図9を参照して説明する。図9は、本発明者等が実
験した結果を示す図であって、耐圧の評価結果を示す図
である。即ち、「第1層ポリシリコン電極/絶縁膜/第
2層ポリシリコン電極」構造のいわゆるMIM構造にお
ける“電極間の耐圧を評価した結果”を示す図である。
実験水準としては、MIM構造を形成する一連の工程に
おいて、高温急速アニ−ルを行う工程順序を変えて行っ
たものである。
【0029】図9の水準Aは、第1のポリシリコン層か
らなる電極群を850〜950℃の温度で熱酸化して2000Åの
酸化膜を形成し、続いて、第2のポリシリコン電極群を
形成した水準である。この水準Aでは、高温の急速アニ
−ルを行っていないものであり、そして、図9から明ら
かなように、耐圧は、14〜15Vであって要求値には不足
していることが認められる。
【0030】図9の水準Bは、第1のポリシリコン層か
らなる電極群を前記水準Aと同一の条件で熱酸化した
後、1100℃,30秒の急速アニ−ルを行い、続いて、第2
のポリシリコン電極群を形成した水準である。この水準
Bでは、耐圧は18〜19Vであり、従来から報告されてい
るように“高温のアニ−ルを行わない前記水準A”より
も改善されていることが認められる。
【0031】図9の水準Cは、第1のポリシリコン層か
らなる電極群を前記水準Aと同一の条件で熱酸化した
後、第2層のポリシリコン膜を形成し、電極パタ−ンを
形成する前に1100℃,30秒の急速アニ−ルを行い、その
後に電極パタ−ンを形成した水準である。この水準Cで
は、耐圧は20〜22Vであって前記水準Bよりも改善され
ていることが認められる。
【0032】図9の水準Dは、第1のポリシリコン層か
らなる電極群を前記水準Aと同一の条件で熱酸化した
後、第2層のポリシリコン電極群を形成し、カバ−酸化
膜を形成した後に1100℃,30秒の急速アニ−ルを行った
水準である。この水準Dでは、耐圧は21〜23Vであって
前記水準Cよりもさらに向上していることが認められ
る。
【0033】以上の図9に示す水準A〜Dの結果から、
従来行われている“熱酸化後にアニ−ルする手法の水準
B”よりも、水準Cや水準Dの方が「耐圧改善効果が高
い」という事実が判明した。
【0034】酸化後に1000℃以上の温度でアニ−ルを行
う効果としては、高温アニ−ルにより酸化膜を流動化せ
しめ、酸化により生ずる酸化膜/ポリシリコン界面の機
械的歪みを緩和させることにより、平滑な界面にするこ
とができる点にある。この流動化は、高温ほど顕著とな
る。従って、ランプ加熱により加えられる熱を如何に効
率良く酸化膜の加熱に利用できるかが、耐圧改善効果に
かかわってくるということができる。
【0035】酸化膜耐圧を改善するために行われるアニ
−ルは、前記水準Bのように、酸化膜を形成した直後に
行われるのが通常である。これに対して、前記水準C,
Dでは、水準Bよりも耐圧がより改善されているが、こ
の事実は、本発明者等が初めて見出したものである。こ
のような結果を得る理由については、次のように考える
ことができる。
【0036】ランプ加熱による急速アニ−ル装置では、
一般に、半導体基板の表面と裏面とからハロゲンランプ
を用いて加熱される。
【0037】ところで、前記水準Bでは、前掲の図8工
程Bに続いてアニ−ルを行う場合に相当し、このアニ−
ルについて図8工程Bを参照して説明する。水準Bにお
ける“ランプ加熱によるアニ−ル”は、第1のポリシリ
コン層からなる電極4群の表面に酸化膜6が形成された
後に行われる。そして、表面から照射された光は、この
酸化膜6を透過し、ポリシリコン膜やシリコン基板(P
型半導体基板1)で吸収されてこれらを加熱する。従っ
て、酸化膜6は、ポリシリコン膜とシリコン基板からの
熱輻射で加熱されることになる。即ち、酸化膜6は、片
面から加熱されることになり、加熱効率が悪いというこ
とができる。
【0038】一方、前記水準Cでは、前掲の図8工程C
に続いてアニ−ルを行う場合に相当し、表面に酸化膜6
が設けられた第1のポリシリコン層からなる電極4群の
上に第2のポリシリコン膜5aが設けられた状態でラン
プ加熱される。即ち、この構造では、照射された光は、
第2のポリシリコン膜5aに一部吸収され、さらに基板
シリコン(P型半導体基板1)にも吸収されることで加熱
が行われる。従って、第1のポリシリコン層からなる電
極4群の表面に形成された酸化膜6は、上・下から加熱
されることになり、このため酸化膜6が効率良く熱せら
れると考えられ、耐圧が水準Bよりも改善されたと推定
することができる。
【0039】また、前記水準Dは、前掲の図8工程Dに
続いてアニ−ルを行う場合に相当し、第2のポリシリコ
ン層からなる電極5が形成された後に急速アニ−ルされ
る。このような場合にも、耐圧に関係する酸化膜6の領
域は、第1のポリシリコン電極層と第2のポリシリコン
電極層で挟まれており、酸化膜6が効率良く加熱された
ために耐圧が改善されたものと推定される。
【0040】以上の推論から、また、本発明者等が行っ
た前記水準A〜水準Dの結果(前掲の図9参照)から、本
発明者等は、ポリシリコンを熱酸化した酸化膜の耐圧を
改善するには、第1のポリシリコン層からなる電極上に
形成された酸化膜の表面に第2のポリシリコン層もしく
は第2のポリシリコン層からなる電極群を設け、この状
態で急速アニ−ルするのが好適であるという事実を見い
出して本発明を完成したものである。
【0041】即ち、本発明は、第1のポリシリコン層表
面に形成された絶縁膜の上に第2のポリシリコン層を設
けた状態で急速アニ−ルを行うことを特徴とする。そし
て、本発明の上記構造でのアニ−ルは、照射される光に
より酸化膜の上と下のポリシリコン層が加熱されること
になり、このため、ランプより供給される熱を有効に利
用することができ、その結果、耐圧をより一層改善する
ことができる作用効果が生じる。
【0042】従って、本発明によれば、酸化膜の厚さを
より薄くすることができ、ポリシリコン電極端部での段
差が低減できるため、遮光膜の局所的薄膜化による光の
洩れ込みや金属配線の段切れが防止できる作用効果が生
じる。さらに、本発明は、装置の性能を向上すると共に
歩留まりの改善にも大きく寄与する利点を有する。
【0043】
【実施例】次に、本発明の実施例を挙げ、本発明を具体
的に説明するが、本発明は、以下の実施例により限定さ
れるものではなく、前記した本発明の要旨の範囲内で種
々の変更,変形が可能である。
【0044】(実施例1)図1は、本発明の一実施例
(実施例1)である固体撮像装置の製造方法を説明する図
であって、工程A〜Bからなる工程順断面図である。な
お、図1の符号のうち前掲の図6,図8と同一の符号に
ついては、その物質,機能を含めて同一であり、重複す
るのでその説明を省略する。
【0045】本実施例1では、まず図1工程Aに示すよ
うに、第1のポリシリコン層よりなる転送電極4をCV
D法など周知の技術により形成し、続いて、800℃〜950
℃の温度で熱酸化してこの電極4の表面に酸化膜6を形
成する。この酸化膜6の厚さは、電極に印加する電圧に
より選択(選定)する必要があるが、0.1〜0.15μmが好
適である。
【0046】次に、全面に第2のポリシリコン層5aを
設け、その後、ハロゲンランプによる急速アニ−ルを行
う。この第2のポリシリコン層5aからなるポリシリコ
ン膜は、その膜の堆積時にリンなどの不純物を含ませる
手法を採用すれば、膜堆積直後に急速アニ−ルを行うこ
とができる。一方、ポリシリ膜堆積時にリンを含ませな
い場合には、堆積後に熱拡散法によりリンを拡散し、そ
の後急速アニ−ルを行う。
【0047】本実施例1において、上記アニ−ルは、で
きるだけ高温であるのが望ましいが、1000℃〜1200℃で
数10秒が適する条件である。雰囲気としては、N2や不
活性ガス中でも良いが、O2を含む雰囲気であっても本
発明の目的には支障はない。なお、このような急速アニ
−ルを行う際に、第2のポリシリコン膜5aの表面に別
途絶縁膜を設けても本発明の効果を妨げるものではな
い。このような絶縁膜を設けることにより、ポリシリコ
ン中のリンが雰囲気中に放出されるのを防止できる利点
があるので好ましい。
【0048】急速アニ−ルの後に、周知の技術を用いて
第2のポリシリコン層5aを所望のパタ−ンにエッチン
グし、これにより転送電極5群を形成し、図1工程Bに
示す構造を得る。
【0049】(実施例2)図2は、本発明の他の実施例
(実施例2)を説明する固体撮像装置の断面図である。な
お、図2の符号のうち前掲の図6,図8と同一の符号に
ついては、その物質,機能を含めて同一であり、重複す
るのでその説明を省略する。
【0050】本実施例2では、まず、前掲の図8工程A
〜D(従来法)と同一方法で、図8工程Dに示す第2のポ
リシリコン層からなる転送電極5形成まで行う。次に、
図2に示すように、第2のポリシリコン層からなる転送
電極5の層を含む基板表面に絶縁膜8を設け、その後、
急速アニ−ルを行う。アニ−ルの条件は、前記実施例1
と同様である。なお、急速アニ−ルを行う際に絶縁膜8
を設けずに行っても良く、その選択は自由である。
【0051】(実施例3)図3は、本発明のその他の実
施例(実施例3)を説明する固体撮像装置の断面図であ
る。なお、図3の符号のうち前掲の図6,図8と同一の
符号については、その物質,機能を含めて同一であり、
重複するのでその説明を省略する。
【0052】本実施例3では、図3に示すように、第2
のポリシリコン層からなる転送電極5の表面にのみ絶縁
膜8を形成した後、急速アニ−ルを行った例である。こ
れによっても本発明の目的を達成することができる。
【0053】
【発明の効果】本発明は、以上詳記したとおり、第1の
ポリシリコン層表面に形成された絶縁膜(酸化膜)の上に
第2のポリシリコン層を設けた状態で急速アニ−ルを行
うことを特徴とし、これにより、両ポリシリコン層がラ
ンプ光を吸収し、加熱された熱が効率良く絶縁膜(酸化
膜)に加えられるため、高いアニ−ル効果が得られると
いう効果を有する。そして、本発明の上記特徴とする手
法を採用することにより、ポリシリコン電極層間の絶縁
膜(酸化膜)の耐圧が従来法よりも1.5倍向上させること
ができるという効果が生じる。
【0054】従来の大面積の固体撮像装置では、その歩
留まりは、ポリシリコン電極間の耐圧不良に大きく依存
しているが、本発明によれば、歩留まりを飛躍的に向上
させることができる。また、本発明によれば、酸化膜厚
を薄膜化することができるため、配線電極下の装置表面
段差を低減することが可能であり、配線のカバレ−ジ劣
化や段切れを防止することができる。このため、光がC
CDレジスタに洩れ込むことによるS/N劣化や段差部
での配線切れが防止できるという効果が生じる。
【図面の簡単な説明】
【図1】本発明の一実施例(実施例1)である固体撮像装
置の製造方法を説明する図であって、工程A〜Bからな
る工程順断面図。
【図2】本発明の他の実施例(実施例2)を説明する固体
撮像装置の断面図。
【図3】本発明のその他の実施例(実施例3)を説明する
固体撮像装置の断面図。
【図4】従来のCCD型2次元固体撮像装置の構成を説
明する図であって、その従来装置の平面図。
【図5】図4のA−A線断面図であって、従来装置の単
位画素部の断面構造を説明する図。
【図6】図4のB−B線断面図であって、従来装置のC
CDレジスタ部の断面構造を説明する図。
【図7】CCDレジスタの転送電極に印加するパルス波
形を示す図。
【図8】従来のCCDレジスタ部を形成する工程を説明
する図であって、工程A〜Dからなる工程順断面図。
【図9】耐圧の評価結果を示す図。
【符号の説明】
1 P型半導体基板 2 N型不純物層 3 ゲ−ト絶縁膜 4 転送電極(第1のポリシリコン層よりなる転送電極) 5 転送電極(第2のポリシリコン層よりなる転送電極) 5a 第2のポリシリコン膜 6 酸化膜 7a〜7d 電圧供給線(配線) 8 絶縁膜 11 N型半導体基板 13 N型不純物領域 15 N型不純物層 21 P型ウエル 23 P型不純物層 24 高濃度P型不純物層 25 高濃度P型不純物層 26 P型不純物領域 31 絶縁膜 33 層間絶縁膜 41 電荷転送電極 51 遮光膜 61 光路 101 フォトダイオ−ド 102 垂直CCDレジスタ 103 水平CCDレジスタ 104 電荷検出部 105 増幅器 110,111,112 電荷の転送方向
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768 H01L 21/26

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 転送電極が、第1のポリシリコン層から
    なる電極群と絶縁膜を介して設けられた第2のポリシリ
    コン層からなる電極群とから構成されたCCDレジスタ
    を含む固体撮像装置の製造方法において、(1) 前記第1
    のポリシリコン層からなる電極群を形成した後に当該電
    極を熱酸化し、絶縁膜を形成する工程、(2) 前記第2の
    ポリシリコン層を設け、リンなどの不純物を拡散し導電
    性を持たせた後、1000℃以上の高温でランプ加熱の短時
    間アニ−ルを行う工程、(3) 前記第2のポリシリコン層
    をパタ−ン形成し、電極群を設ける工程、を含むことを
    特徴とする固体撮像装置の製造方法。
  2. 【請求項2】 転送電極が、第1のポリシリコン層から
    なる電極群と絶縁膜を介して設けられた第2のポリシリ
    コン層からなる電極群とから構成されたCCDレジスタ
    を含む固体撮像装置の製造方法において、(1) 前記第1
    のポリシリコン層からなる電極群を形成した後に当該電
    極を熱酸化し、絶縁膜を形成する工程、(2) 前記第2の
    ポリシリコン層からなる電極群を形成する工程、(3) 前
    記第2のポリシリコン層からなる電極群の表面に絶縁膜
    を設け、又は、設けない状態で、1000℃以上の高温でラ
    ンプ加熱の短時間アニ−ルを行う工程、を含むことを特
    徴とする固体撮像装置の製造方法。
JP8086167A 1996-04-09 1996-04-09 固体撮像装置の製造方法 Expired - Fee Related JP2773733B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8086167A JP2773733B2 (ja) 1996-04-09 1996-04-09 固体撮像装置の製造方法
KR1019970012853A KR100263979B1 (ko) 1996-04-09 1997-04-08 Ccd 레지스터를 가진 고체 촬상장치의 제조 방법
US08/835,412 US5904494A (en) 1996-04-09 1997-04-09 Fabrication process for solid-state image pick-up device with CCD register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8086167A JP2773733B2 (ja) 1996-04-09 1996-04-09 固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09283733A JPH09283733A (ja) 1997-10-31
JP2773733B2 true JP2773733B2 (ja) 1998-07-09

Family

ID=13879205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8086167A Expired - Fee Related JP2773733B2 (ja) 1996-04-09 1996-04-09 固体撮像装置の製造方法

Country Status (3)

Country Link
US (1) US5904494A (ja)
JP (1) JP2773733B2 (ja)
KR (1) KR100263979B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084000B2 (en) 2003-12-16 2006-08-01 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for manufacturing the same
US20050274996A1 (en) * 2004-06-14 2005-12-15 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for manufacturing the same
JP2006041117A (ja) * 2004-07-26 2006-02-09 Matsushita Electric Ind Co Ltd 固体撮像素子の製造方法
US8124502B2 (en) * 2008-10-23 2012-02-28 Applied Materials, Inc. Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
CN111987117A (zh) * 2020-09-01 2020-11-24 中国电子科技集团公司第四十四研究所 Ccd图像传感器的输出节点结构及其制作工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624709B2 (ja) * 1987-10-07 1997-06-25 株式会社日立製作所 半導体装置の製造方法
JPH0567767A (ja) * 1991-03-06 1993-03-19 Matsushita Electron Corp 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
JPH09283733A (ja) 1997-10-31
KR100263979B1 (ko) 2000-08-16
US5904494A (en) 1999-05-18

Similar Documents

Publication Publication Date Title
JP2755176B2 (ja) 固体撮像素子
JP2724702B2 (ja) 電荷結合型半導体装置の製造方法
JPH05206437A (ja) 固体撮像装置及びその製造方法
JPH0567767A (ja) 固体撮像装置およびその製造方法
JP2773733B2 (ja) 固体撮像装置の製造方法
US20030197228A1 (en) CMOS image sensor and method of fabricating the same
US20070284624A1 (en) Optical semiconductor device with sensitivity improved
JP3655760B2 (ja) 赤外線固体撮像素子
JP3399250B2 (ja) 固体撮像素子の製造方法
JPH03174772A (ja) 固体撮像装置
JPH06140615A (ja) 固体撮像装置の製造方法
JP4067265B2 (ja) 固体撮像装置およびその製造方法
McNutt Edge leakage control in platinum-silicide Schottky-barrier diodes used for infrared detection
JP2003142676A (ja) 固体撮像素子およびその製造方法
JP2773739B2 (ja) 固体撮像装置の製造方法
JP4191817B2 (ja) 固体撮像装置の製造方法。
JP2002324899A (ja) 固体撮像素子の製造方法
JP3360984B2 (ja) 半導体装置
JP2975648B2 (ja) 電荷結合装置
JP2002190587A (ja) 固体撮像装置の製造方法
JP2936826B2 (ja) 固体撮像装置
JP2003234464A (ja) 固体撮像素子及びその制御方法
JPS5819078A (ja) 固体撮像装置およびその製造方法
JPH04158575A (ja) 固体撮像装置
JPH07106543A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees