KR100263979B1 - Ccd 레지스터를 가진 고체 촬상장치의 제조 방법 - Google Patents

Ccd 레지스터를 가진 고체 촬상장치의 제조 방법 Download PDF

Info

Publication number
KR100263979B1
KR100263979B1 KR1019970012853A KR19970012853A KR100263979B1 KR 100263979 B1 KR100263979 B1 KR 100263979B1 KR 1019970012853 A KR1019970012853 A KR 1019970012853A KR 19970012853 A KR19970012853 A KR 19970012853A KR 100263979 B1 KR100263979 B1 KR 100263979B1
Authority
KR
South Korea
Prior art keywords
layer
polycrystalline silicon
electrode
forming
imaging device
Prior art date
Application number
KR1019970012853A
Other languages
English (en)
Inventor
야스아끼 호까리
지히로 오가와
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR100263979B1 publication Critical patent/KR100263979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에 따른 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법에서는, 먼저, 반도체 기판 상에 제1 전송 전극을 선택적으로 형성한 다음에, 열 산화층을 형성하기 위해서 850 내지 950℃의 온도에서 상기 제1 전송 전극의 표면을 열적으로 산화시킨다. 그 후에 기판 위에 다결정 실리콘층을 피착시킨 후에 할로겐 램프에 의해서 상기 제1 전송 전극, 열 산화층 및 다결정 실리콘층을 급속 어닐링 처리한다. 이어서 다결정 실리콘층을 제2 전송 전극으로 형성한 후 램프에 의한 가열에 의해서 어닐링 처리한다. 그래서, 열 산화층의 상부 측에 위치된 다결정 실리콘층 및 그 뒷면에 위치된 제1 전극으로부터의 조사 열에 의하여 열 산화층이 효과적으로 가열될 수 있다. 따라서, 열 산화층의 내 전압이 향상될 수 있으며 열 산화층의두께가 더욱 박막화 될 수 있다.

Description

CCD 레지스터를 가진 고체 촬상장치의 제조 방법
본 발명은 전송 전극들 사이에 형성되는 절연층의 내 전압을 향상시킬 수 있는 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법에 관한 것이다.
제1도는 종래의 CCD형의 2차원 고체 촬상 장치의 구성을 보여주는 평면도이다. 기판 상에 광전 변환용의 복수의 포토 다이오드(101)가 매트릭스 어레이의 형태로 배열되어 있다. 포토 다이오드들(171)의 각 행 간에는 수직 방향으로 전하를 전송하기 위한 수직 CCD 레지스터(102)가 제공되어 있다. 수평 방향으로 전하를 전송하기 위한 수평 CCD 레지스터(173)는 수직 CCD 레지스터(102)에 접속된다. 전하를 검출하기 위한 전하 검출기(104)와 전하 검출기(104)의 출력을 증폭하기 위한 증폭기(105)는 수평 CCD 레지스터(103)의 일단(end)에 접속되어 있다.
상술한 바와 같이 구성된 고체 촬상 장치에서는 먼저 고체 촬상 장치 상으로 이미지 패턴이 투영된다. 그 후에, 매트릭스 어레이 형태로 배열된 포토 다이오드(101) 각각에 입사 광의 강도에 따른 전하가 개개의 각 포토 다이오드(101)에 축적된다. 이어서, 시간이 경과함에 따라서, 화살표(110)로 도시한 방향으로 축적된 전하가 이동되어 수직 CCD 레지스터(102)로 전송된다.
이어서, 화살표(111)로 도시한 방향으로 수직 CCD 레지스터(102)로 전송된 전하가 수평 CCD 레지스터(103)에 도달한다. 그 후에, 화살표(112)로 도시한 방향으로 전하가 수평 CCD 레지스터(103)에 전송된다. 그리고, 이 전하는 전하 검출기(104)에서 전압으로 변환된 후에 증폭기(105)를 통해서 출력된다.
제2도는 제1도의 II-II를 따라 절취한 단면의 일부를 보여 주는 도면이다. 이하 제2도를 참조하여 종래의 CCD형의 2차원 고체 촬상 장치의 단위 픽셀의 구조에 대해서 설명한다. N형 반도체 기판(11)의 표면 위에 P-형 웰층(21)이 형성된다.
이 웰층(21)의 표면 위에는 포토 다이오드가 될 N-형 불순물 영역(13)이 선택적으로 형성된다. 이 N형 불순물 영역(13)의 표면 위에는 고밀도의 P형 불순물 영역(25)이 형성된다. P형 불순물 영역(25)의 일측은 N형 불순물 영역(13)의 내측에 제공되고 P형 불순물 영역(25)의 다른 측은 N형 불순물 영역(13)의 측면에 도달한다.
MOS 트랜지스터의 채널이 되는 P형 불순물 영역(26)은 N형 불순물 영역(13)의 일측에 인접한 보다 얕은 영역에 형성된다. CCD 레지스터를 형성하는 N형 불순물송(15)은 P형 불순물 영역(26)에 인접한 곳에 형성된다. 또한, p형 불순물층(23)은 N형 불순물층(15)의 하부면과 마주하는 영역에 형성된다. 소자를 분리하는 고밀도의 P형 불순물층(24)은 N형 불순물 영역(13)의 다른 측에 인접하게 형성된다. CCD 레지스터를 형성하는 N형 불순물층(15) 및 P형 불순물층(23)은 P형 불순물층(24)을 개재하여 형성된다.
또한, 게이트 절연층(37)은 전 표면 위에 형성된다. 다결정 실리콘의 전하 전송 전극 그룹(41)은 게이트 절연층(31)의 표면 위의 P형 불순물 영역(25)과 정렬된 영역을 제외하고 선택적으로 형성된다. 이들의 전 표면 위에는 층간 절연층(33)이 형성된다. CCD 채널(N-형 불순물층(15) 내로 광이 침투해 들어가는 것을 방지하기 위한 차광층(51)이 층간 절연층(33)의 표면 위의 전하 전송 전극 그룹(41)과 정렬된 영역에 형성되어 있다.
상술한 바와 같이 구성된 단위 픽셀에서는 N형 불순물 영역(13)과 P형 웰층(21)에 의해서 pn접합 포토 다이오드가 형성된다. 따라서, 소자의 상부면으로부터의 N형 불순물 영역(13)의 입사광(61)이 광전 변환된다. 이렇게 발생된 전자는 N형 불순물 영역(13) 내에 축적된다. 이 때에, 고밀도의 P형 불순물 영역(25)은 Si/Si02계면에서 발생된 전류를 열화시킨다.
다른 한편으로, MOS 트랜지스터는 N형 불순물 영역(13), CCD 채널(N형 불순물층 15) 및 P형 불순물 영역(26)에 의하여 형성된다. 따라서, 10 내지 15V 범위의 전압 펄스가 전하 전송 전극 그룹(41)에 가해질 때 포토 다이오드(N형 불순물 영역 13)에 축적된 전하가 CCD 채널(N형 불순물층 15)로 전송될 수 있다.
이어서, -5 내지 -lOV 범위의 전압 펄스를 전하 전송 전극 그룹(41)에 인가하면, 제1도의 화살표(111)로 도시한 방향으로 전자가 CCD 채널(N형 불순물층 15) 내로 전송된다. 이때에는 MOS 트랜지스터의 채널로서 작용하는 P채널 불순물 영역(26)이 차단 상태로 되므로, 포토 다이오드(N형 불순물 영역 13)에 축적된 전하가 CCD 채널로 유출되는 일이 없다.
제3도는 제1도의 III-III을 따라 절취한 단면도이다. 종래의 CCD형의 2차원 고체 촬상 장치의 CCD 레지스터의 구조에 대해서 제3도를 참조하여 설명한다. 제3도에서는 제2도에 도시된 N형 반도체 기판(11) 및 P형 불순물층(23)이 무시되었다.
제3도에 도시한 바와 같이, P형 웰층(반도체 기판)(21)의 표면 위에는 N형 불순물층(15)이 형성된다. N형 불순물층(15)의 표면에 게이트 절연층(31)이 형성되어 있다.
먼저, 다결정 실리콘으로 이루어진 전송 전극(4)은 게이트 절연층(31)의 표면 위에 소정의 간격으로 형성되며, 그 표면은 열 산화층(6)으로 커버된다. 다결정 실리콘으로 이루어진 제2 전송 전극(5)은 제1 전송 전극(4) 각각 사이에 열 산화층(6)을 개재하여 형성된다. 전하 전송 전극 그룹(41)은 이들의 제1 전송 전극(4)과 제2전송 전극(5)으로 형성된다. 또, 제1 전송 전극(4)과 제2 전송 전극(5)은 4개의 전압 공급 라인 7a, 7b, 7c 및 7d에 전극 배열 순번에 따라 접속된다.
상술한 바와 같이 구성된 CCD 레지스터에 있어서, -5V 내지 -lOV 범위의 상술한 전압 펄스는 전하 전송 전극 그룹(41)을 형성하는 제1 전송 전극(4) 및 제2전송 전극(5)에 인가된다. 제4도는 전압 공급 라인 7a 내지 7d로부터 전송 전극에 인가되는 전압 펄스 파형을 나타내는 도면이다. φa 내지 φd의 4개의 위상 펄스 전압은 4개의 전압 공급 라인 7a 내지 7d로부터 인가된다. 펄스 전압으로서는 예를들면 기준 전압이 OV이고 크기가 -5 내지 -lOV의 펄스 전압이 사용될 수 있다. 따라서, CCD 채널인 N형 불순물층(15)으로 전자가 화살표(111)로 도시한 방향으로 전송된다.
제5(a)도 내지 제5(d)도는 CCD 레지스터의 제조 방법을 순서에 따라 도시한 단면도이다. 제5(a)도에 도시한 바와 같이, N형 불순물층(15)은 공지의 기술을 사용하여 P형 웰층(21)의 표면 위에 형성된다. 그 다음에, 게이트 절연층(31)이 상기 N형 불순물층(15) 위에 형성된다.
이어서, 제5(b)도에 도시된 바와 같이, 다결정 실리콘층(도시 생략)이 CVD 방법 등에 의해서 게이트 절연층(31)의 표면 위에 피착된다. 상기 다결정 실리콘층을 선택적으로 제거하므로써, 제1 전송 전극(4)이 형성된다. 다결정 실리콘의 피착시에, 인 등의 불순물이 다결정 실리콘층에 도핑되지 않는 경우에 다결정 실리콘층의 피착 후에 열 확산 방법에 의해서 인 등의 불순물을 확산하는 처리 공정을 부가할 필요가 있다. 이어서, 열 산화층(6)이 제1 전송 전극(4)의 표면의 열 산화에 의해서 형성된다.
이어서, 이들 표면 위에, 다결정 실리콘층(5a)이 피착된다.
이어서, 제5(d)도에 도시된 바와 같이, 제1 전송 전극(4) 위의 다결정 실리콘층(5a)의 일부분이 선택적으로 제거된다. 이러한 제거에 의해서 제2 전송 전극(5)이 형성된다. 이러한 방식으로 종래의 CCD 레지스터가 제조된다.
종래의 CCD 레지스터에서는 전하 전송 전극 그룹(41)이 포토 다이오드(N형 불순물층 13)으로부터 수직 CCD 채널(N형 불순물총 15)로의 전하를 판독하고 CCD 채널 내로의 전하를 전송하는 기능을 갖는다. 따라서, 15V까지의 범위의 펄스 전압이 제1 전송 전극(4)과 제2 전송 전극(4) 사이를 절연 분리하는 열 산화층(6)에 인가 된다.
그러나, 다결정 실리콘으로 이루어진 제1 전송 전극(4)의 표면의 열 산화에 의해서 형성된 열 산화층(6)이 낮은 내 전압을 갖고, 일반적으로 약1 내지 2(MV/cm)의 전계 강도를 얻을 수 있다. 따라서, 15V의 내전압을 얻기 위해서는 열 산화층(6)이 0.2㎛ 이상 혹은 0.2㎛ 정도의 두께로 형성되어야 한다. 특히, 대면적의 고체촬상 장치의 경우에서는 이 열산화층(6)의 내 전압의 불량이 효율을 크게 저하시키므로 종래부터 그 개선이 요구되고 있다.
내 전압을 향상시키기 위해서 열 산화층(6)의 두께를 증가시킬 경우, 제1 및 제2 전송 전극(4.5)이 서로 중첩되어 있는 부분과 전송 전극이 형성되어 있지 않은 부분(포토 다이오드 부분) 간의 단차가 1㎛ 이상이 된다. 이에 의하여 전하 전송 전극 그룹(41)의 표면에 형성될 금속 전극층(차광층 51)의 커버리지가 단차 부분에 서 낮게 되고 금속 전극층이 단차 부분의 근처에서 얇게 된다. 이 얇은층 부분이 금속 전극층에 형성되면, 광이 CCD 레지스터 속으로 침투하게 되고 침투한 광이 CCD에서의 광전 변환에 의해서 전하로 변환된다. 이에 따라서, 이러한 전하가 신호 전하에 가해져서 의사 신호로 되므로써 S/N 비가 낮게 되는 원인이 된다.
금속 전극층(차광층 51)을 배선으로서 사용하는 경우에는 단차 부분에서 배선이 끊어질 수 있다. 이에 의해서 전송 전극으로 전압이 인가되지 않을 수 있다.
이러한 사실로부터, 전송 전극이 될 다결정 실리콘층 간의 절연층으로서, 두께가 얇고 내 전압이 우수한 절연층을 형성하는 것이 강력하게 요구되고 있다.
일반적으로, 다결정 실리콘층 상에 형성되는 열 산화층(절연층)의 낮은 내 전압의 원인의 하나로서는 열산화 후의 다결정 실리콘층과 열 산화층간의 계면에서의 다결정 실리콘층의 표면이 평탄하지 않다는 점이다. 열 산화층의 내 전압을 향상시키기 위해 다결정 실리콘층의 표면을 평탄화하기 위한 방법으로서, 1000℃이상의 고온에서 전송 전극이 될 다결정 실리콘층의 표면을 산화 처리하는 방법이 제안되어 있다(알. 엠. 앤더슨 등(R.M. Anderson et al.,"Evidence for surface asperity mechanism of conductivity in oxide grown on polycrystalline silicon", Journal of Applied Physics. Vol.48, No.11 1977, p.p 4834-4836). 이하, 이 방법을 제1 종래 기술(first prior art)이라 한다.
제1 종래 기술에 의해서 열 산화층을 형성하면, 다결정 실리콘층과 열 산화층의 계면에서 생기는 기계적 편차가 고온에서의 산화 처리에 의해 감소되어 계면에서의 비 평탄성을 저감시킬 수 있다.
또한, 다결정 실리콘층의 표면을 평탄화하는 방법이 제안되어 있다(케이. 신 아다 등(K. shinada et al., 산화에 앞서 어닐링 처리에 의해서 폴리실리콘 산화 누설 전류의 저감(Reduction in Polysilicon Oxide Leakage Current by Annealing Prior to Oxidation), Journal of Electrochemical Society, SOLID-STATE SCIENCE AND TECHNOLOGY, Vol. 132, No. 9, 1985, PP 2185-2188). 제안된 기술은 다결정 실리콘의 표면을 평탄화하기 위해서 다결정 실리콘 내의 인 농도를 최적이 되도록 한정하거나 혹은 다결정 실리콘층의 표면의 산화 전에 다결정 실리콘층에 어닐링 처리를 하므로써 다결정 실리콘층의 결정 입경을 확대하는 것이다. 이하, 이 기술을 제2 종래 기술(second prior art)이라 한다.
또한, 다결정 실리콘층의 산화 후에 고온에서 열 산화층에 어닐링 처리를 제공하므로써 다결정 실리콘과 열 산화층 간의 계면의 비 평탄성을 감소시켜 내 전압을 향상시키는 방법이 제안되어 있다(디. 케이. 브라운 등(D.K. Brown et al.), "Ramp Breakdown Study of Double Polysilicon RAM's as a Function of Fabrication Parameters" Jorunal of Electrochemical Society, SOLID-STATE SCIENCE AND TECHNOLOGY, Vol.130, No.7, 1983, PP1597-1603). 이하, 이 방법을 제3 종래 기술(third prior art)이라 한다. 그러나, 상술한 제1 내지 제3의 종래기술에 의해서도 절연층의 내 전압을 충분히 향상시키는 것이 가능하지 않다.
본 발명의 목적은 다결정 실리콘으로 이루어진 전극들 간에 형성된 절연층의 내 전압을 향상시키고 수율을 향상시키면서 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 절연층의 두께를 얇게 할 수 있고, 각 전극층들 간의 단차를 줄이고, 전극층 상에 형성된 금속 배선(차광층)의 차광 능력을 향상시키며, 배선을 단선으로부터 보호할 수 있는 CCD 레지스터를 가진 고체 촬상 장치의 제조방법을 제공하기 위한 것이다.
본 발명에 따른 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법은, 먼저 다결정 실리콘의 제1 전극을 반도체 기판에 선택적으로 형성한다 상기 제1 전극의 표면을 열적으로 산화시켜서 열 산화층을 형성한다. 이어서, 상기 기판 위에 다결정 실리콘층을 형성한다. 이어서, 1000℃이상의 고온으로 제1 전극, 열 산화층 및 다결정 실리콘층을 램프에 의해서 가열하여 어닐링 처리한다. 그 다음에, 다결정 실리콘층을 패터닝하여 제1 전극들 사이에 제2 전극을 형성한다.
본 발명의 제조 방법은 상기 다결정 실리콘층의 형성 단계와 어닐링 처리하는 단계 사이에 다결정 실리콘층에 불순물을 확산시키는 단계를 더 포함할 수 있다. 절연층은 상기 불순물을 확산시키는 단계와 어닐링 처리하는 단계 사이에서는 다결정 실리콘의 표면 상에 있을 수 있다.
열 산화층을 형성하는 단계는 800 내지 950℃의 온도에서 제1 전극의 표면을 열적으로 산화하는 단계일 수 있다. 열 산화층의 두께는 0.1 내지 0.15㎛일 수 있다. 또한, 어닐링은 1000 내지 1200℃ 범위의 온도에서 행해질 수 있다. 그러나, 상술한 층의 두께 및 온도는 필수적인 것이 아니며 본 발명은 특정한 범위에 제한되지 않음을 주목해야 한다.
본 발명에 따른 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법은 먼저, 반도체 기판 위에 선택적으로 다결정 실리콘의 제1 전극을 형성한다. 이어서, 제1의 전극들의 표면을 열적으로 산화시켜 열 산화층을 형성한다. 그 다음에, 상기 기판 전체에 다결정 실리콘층을 형성한다. 이어서, 다결정 실리콘층을 패터닝하여 제1 전극 사이에 제2 전극을 형성한다. 그 후에 램프에 의해 1000℃ 이상의 고온으로 가열하여 제1 전극, 열 산화층 및 제2 전극을 어닐링 처리한다.
본 발명의 제조 방법은 다결정 실리콘층의 형성 단계와 제2 전극을 형성하는 단계 사이에 다결정 실리콘층 내에 불순물을 확산시키는 단계를 더 포함할 수 있다.
또한, 본 발명의 제조 방법은 제2 전극의 형성 단계와 어닐링 처리하는 단계 사이에 제2 전극의 표면 위에 절연층을 형성하는 단계를 더 포함할 수 있다.
상기 열 산화층을 형성하는 단계는 800 내지 950℃의 온도로 제1 전극의 표면을 열적으로 산화시키는 단계일 수 있다. 열 산화층의 두께는 0.1 내지 0.15㎛일 수 있다. 또한, 어닐링은 1000 내지 1200℃ 범위의 온도에서 행해질 수 있다. 그러나, 상술한 층 두께 및 온도는 필수적인 것이 아니며 본 발명은 특정한 범위에 제한 되지 않음을 주목해야 한다.
본 발명에서는 열 산화층을 개재하여 제1 전극의 표면상에 제2 전극이 된다. 결정 실리콘층을 형성한 후에 램프에 의해 가열하여 어닐링 처리하므로써, 제1 전극측 및 제2 전극이 될 다결정 실리콘층 측으로부터 열 산화층이 효과적으로 가열될 수 있다. 따라서, 열 산화층의 내전압이 향상되고 열 산화층의 두께가 감소될 수 있다.
또한, 대면적을 가진 고체 촬상 장치에서는 전극들 간의 열 산화층의 내전압의 불량이 제조 시의 수율에 상당한 영향을 끼친다. 본 발명에서는 내 전압이 향상 될 수 있으므로 고체 촬상 장치의 제조시의 수율이 상당히 개선될 수 있다.
게다가, 본 발명에서는 열 산화층을 얇게 형성할 수 있으므로 전극들이 형성되는 영역과 전극들이 형성되지 않은 영역간의 단차가 감소될 수 있다. 따라서, 전극들의 표면에 형성될 차광층을 국부적으로 얇게 하므로써 광이 전극들 속으로 침투해 들어가는 것을 만족스럽게 방지할 수 있다.
차광층을 금속 배선으로서 형성하면 단차 부분에서의 배선의 단선을 만족스럽게 방지할 수 있다.
이하의 상세한 설명 및 본 발명의 양호한 실시예의 첨부한 도면으로부터 본 발명을 더욱 용이하게 이해할 수 있을 것이다. 그러나 이것은 본 발명에 대한 제한적인 의미로 받아들여서는 안되며 단지 설명 및 이해의 차원에서 받아들여야 한다.
제1도는 종래의 CCD형의 2차원 고체 촬상 장치의 구성을 보여주는 평면도.
제2도는 제1도의 II-II선을 따라 절취한 단면의 일부를 보여주는 도면.
제3도는 제1도의 III-III선을 따라 절취한 단면도.
제4도는 전압 공급 라인 7a 내지 7d로부터 전송 전극으로 인가된 전압 펄스의 파형을 보여 주는 도면.
제5(a)도 내지 제5(d)도는 종래의 CCD 레지스터의 제조 방법의 공정 단계를 순차적으로 보여 주는 단면도.
제6(a)도 및 제6(b)도는 본 발명에 따른 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법의 제1 실시예의 공정 단계를 순차적으로 보여 주는 단면도.
제7도는 본 발명에 따른 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법의 제2 실시예를 보여 주는 단면도.
제8도는 본 발명에 따른 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법의 제3 실시예를 보여 주는 단면도.
제9도는 열 산화층의 내 전압을 나타내는 수직 축과 조건을 나타내는 수평 축에 의하여, 여러 가지 조건에서 제조된 CCD 레지스터의 열 산화층의 내 전압을 보여 주는 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 반도체 기판 2 : N형 불순물층
3 : 게이트 절연층 4 : 제1 전송 전극
5 : 제2 전송 전극 5a : 다결정 실리콘층
6 : 열 산화층 8 : 절연층
이하, 첨부한 도면을 참조하여 본 발명의 양호한 실시예에 대하여 상세히 설명한다. 다음의 설명에서 다수의 상세는 본 발명의 완전한 이해를 제공하기 위한 것이다. 그러나, 본 기술 분야에 숙련된 자는 이들 상세 없이도 본 발명이 실시될 수 있음을 명백히 알 수 있을 것이다. 가령, 본 발명을 불필요하게 모호하게 하지 않도록 공지의 구조는 상세하게 나타내지 않았다.
제6(a)도 및 제6(b)도는 본 발명에 따른 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법의 제1 실시예의 제조 단계를 보여주는 단면도들이다.
제6(a)도에 도시된 바와 같이, N형 불순물층(2)은 공지의 기술에 의해서 P형 반도체 기판(1)의 표면에 형성된다. 게이트 절연층(3)은 N형 불순물층(2)의 표면에 형성된다. 게이트 절연층(3)으로서는 P형 반도체 기판(1)의 표면의 열 산화에 의해 얻어지는 SiO2층이 사용될 수 있다. 또한, 게이트 절연층(3)은 SiO2층 및 Si3N4를 적층해서 형성한 산화물층/질화물층 혹은 산화물층/질화물층/산화물 층으로 이루어진 층으로 형성될 수 있다.
이어서, 다결정 실리콘층(도시 생략)은 CVD 방법 등에 의해서 게이트 절연층(3)의 표면 위에 피착된다. 제1 전송 전극(4)은 다결정 실리콘층을 선택적으로 제거하므로써 형성된다. 이어서, 열 산화층(6)은 800 내지 950℃ 범위의 온도에서 제1전송 전극의 표면의 열 산화에 의해서 형성된다. 열 산화층(6)의 두께는 전극에 인가될 전압에 따라 선택되며, 그 두께는 0.1 내지 0.15㎛ 범위가 바람직하다.
그 후에, 전 표면 위에 다결정 실리콘층(5a)을 피착시킨 후에 할로겐 램프에 의해서 전 표면에 대하여 급속 어닐링 처리를 실시한다. 인 등과 같은 불순물이 다결정 실리콘층(5a)의 피착시에, 즉, 층(5a)의 피착 직후에 다결정 실리콘층(5a)에 도핑될 때 급속 어닐링 처리가 실시될 수 있다. 다른 한편으로, 인 등이 피착시에 다결정 실리콘층(5a)에 도핑되지 않을 때 열 확산 방법에 의해서 인 등을 다결정 실리콘층(5a)속으로 확산한 후에 급속 어닐링 처리가 실시된다.
가능한 한 고온에서 어닐링 처리를 하는 것이 바람직하며, 바람직한 조건은 수십초 동안 1000 내지 1200℃ 범위의 온도에서 어닐링 처리하는 것이 좋다. 어닐링 처리는 N2가스 혹은 불활성 가스 분위기에서 실시할 수 있지만, 02함유 분위기 에서 어닐링 처리를 실시해도 본 발명의 효과에 대해서는 악 영향을 끼치지 않는다.
급속 어닐링을 실시하기 전에 다결정 실리콘층(5a)의 표면에 절연층을 형성해도 본 발명의 효과에는 악 영향을 끼치지 않음을 주목해야 한다. 어닐링 처리 전에 다결정 실리콘층의 표면에 절연층을 형성할 때, 이 절연층이 다결정 실리콘층 내의 인등이 외부로 유출되는 것을 방지한다.
이어서, 제6(b)도에 도시한 바와 같이, 제1 전송 전극(4) 위의 다결정 실리콘층(5a)의 일부가 선택적으로 에칭에 의해서 제거되어 제2 전송 전극(5)을 형성한다.
도시된 실시예에서는, 제1 전송 전극(4)이 될 다결정 실리콘층을 형성하고, 제2 전송 전극(5)이 될 열 산화층(6) 및 다결정 실리콘층을 형성한 후 급속 어닐링 처리가 실시된다. 이러한 급속 어닐링 처리에 의해서 열 산화층이 유동되어 다결정 실리콘층과 열 산화층 간의 계면이 평탄화된다. 따라서, 열 산화층(6)을 형성하므로써 계면 상에서 발생되는 기계적 변형이 감소되어 열 산화층(6)의 내 전압이 향상된다.
열 산화층의 내 전압을 향상시키기 위한 어닐링 처리는 통상적으로 열 산화층의 형성 직후에 실시된다. 도시된 실시예에서는 열 산화층(6)에 다결정 실리콘층(5a)을 형성한 후에 어닐링 처리를 위한 램프 가열이 실시된다. 따라서, 조사된 광의 일부가 다결정 실리콘층(5a)에 흡수된다. 이 조사된 광은 P형 반도체 기판(1) 속으로도 흡수된다 따라서, 램프에 의해서 공급된 열이 열 산화층의 상부 표면측 및 뒷면측을 가열시키는데 효과적으로 사용될 수 있다. 이와 같이 열 산화층(6)이 열산화층의 내 전압을 더 향상시키도록 효과적으로 가열될 수 있다.
열 산화층(6)의 내 전압이 상술한 바와 같이 향상될 수 있으므로, 열 산화층(6)의 두께가 더 얇게 설정될 수 있다. 따라서, 제1 전송 전극(4) 및 제2 전송 전극(5)이 중첩된 부분과 전극이 형성되어 있지 않은 부분간의 단차가 감소될 수 있다.
따라서, 차광층에는 전극(4. 5)으로의 광의 침투를 만족스럽게 방지하는 박막 부분이 국부적으로 형성되지 않을 수 있다. 또한, 금속 배선으로서의 차광층이 전극 상에 형성될 때는 단차 부분에서의 배선의 단선이 효과적으로 방지될 수 있다.
상술한 도시된 실시예에 의해서 본 발명의 장치의 성능이 향상되고 제조 수율이 개선될 수 있다.
제7도는 본 발명에 따른 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법의 제2 실시예를 보여주는 단면도이다. 제7도에 도시된 CCD 레지스터에 있어서 제6(a)도 및 제6(b)도에 도시된 CCD 레지스터의 것과 동일한 요소에 대해서는 동일한 도면 참조 번호를 병기하고 그에 대한 상세한 설명은 생략하였다.
제2 실시예는 어닐링 처리를 행하는 타이밍에서만 제1 실시예와 구별된다.
즉, 제6(a)도에 도시된 바와 같이, 제1 전송 전극(4)에 열 산화층(6)을 개재하여 다결정 실리콘층(5a)을 형성하는 단계까지는 제1 실시예의 방법과 그 방법이 동일하다.
그 후에, 제1 전송 전극(4) 위의 다결정 실리콘층(5a)의 일부분이 선택적으로 제거된다. 이러한 제거에 의해서 제2 전송 전극(5)이 형성된다. 이어서, 제7(a)도에 도시한 바와 같이, 전체 표면 위에 절연층(8)을 형성한 후에 급속 어닐링 처리가 실시된다. 어닐링 처리의 조건은 제1실시예의 조건과 유사할 수 있다. 이와 같이하여 제1 실시예와 유사하게 열 산화층(6)의 내 전압이 향상될 수 있다. 도시된 실시예에서는 절연층(8)의 형성 후에 급속 어닐링 처리가 실시되지만, 절연층을 형성하지 않고 급속 어닐링 처리를 실시하는 것이 가능함을 주목해야 한다.
제8도는 본 발명에 따른 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법의 제3 실시예를 보여주는 단면도이다. 제8도에 도시된 제3 실시예는 절연층(8)이 제2전송 전극의 표면에만 형성되어 있다는 점에서만 제2 실시예와 구별된다. 따라서, 제8도에 도시된 CCD 레지스터에 있어서 제7도에 도시된 것과 동일한 요소에 대해서는 동일한 도면 참조 번호를 병기하고 그에 대한 상세한 설명은 생략하였다.
즉, 도시된 실시예에서는 절연층(8)이 제2 전송 전극(5)의 형성 후에 제2 전송 전극의 표면에만 형성된다. 그 후에, 기판(1)의 상부면으로부터의 광에 의한 가열에 의해서 급속 어닐링 처리가 실시된다. 제3 실시예에서도 제1 및 제2 실시예와 유사하게 열 산화층(6)의 내 전압이 향상될 수 있다.
이하, 본 발명에 따른 CCD 레지스터를 가진 고체 촬상 장치의 제조 방법의 실시예와 비교 실시예를 비교하여 설명한다.
먼저, CCD 레지스터를 가진 고체 촬상 장치를 여러 가지 제조 방법으로 제조하였다. 각 고체 촬상 장치에서 열산화층 등의 내 전압이 평가되었다. 고체 촬상 장치에서의 CCD 레지스터는 제1 전송 전극, 열 산화층(절연층) 및 제2 전송 전극이 순서대로 적층되어 있는 구조(MIM 구조)를 갖고 있다. 이 테스트는 MIM 구조를 형성하는 공정에 있어서 고온의 급속 어닐 처리를 실시하는 타이밍이 변화된 상태에서 행해진 것이다.
제9도는 수직축을 열 산화총의 내 전압으로 하고 수평축을 조건으로 한 상태에서 다양한 조건에서 제조된 CCD 레지스터의 열산화층의 내 전압을 보여주는 그래프이다. 제9도에서 조건 A 및 B는 비교예이며, 조건 C 및 D는 본 발명의 실시예 들이다.
조건 A에서의 CCD 레지스터는 제5(a)도 내지 제5(d)도에 도시된 종래의 CCD 레지스터의 제조 방법과 유사하게 다음의 제조 방법에 의해서 제조된다. 먼저, 제1 전송 전극이 기판의 표면 상에 선택적으로 형성된다. 이어서, 850 내지 950℃의 온도에서 표면의 열 산화 의해서 2000Å의 두께로 열 산화층이 형성된다. 이어서, 인접한 제1 전송 전극 사이에 제2 전송 전극이 형성된다. 그러나, 조건 A에서는 고온의 급속 어닐링 처리가 실시되지 않는다.
조건 B에서의 CCD 레지스터는 다음의 제조 방법을 통해서 제조된다. 먼저, 제1 전송 전극이 기판의 표면에 선택적으로 형성된다. 이어서, 상술한 조건 A와 유사한 방식으로 표면이 열적 산화된다. 이어서, 1100℃의 온도에서 30초 동안 급속 어닐링 처리가 실시된다. 그 후에, 조건 A와 동일한 조건에서 제2 전송 전극이 형성 된다.
조건 C에서의 CCD레지스터는 다음의 제조 방법에 따라 제조된다. 제5(a)도 내지 제5(c)도에 도시된 바와 같이, 먼저, 제1 전송 전극이 기판의 표면에 선택적으로 형성된다. 이어서, 조건 A와 동일한 방법에 의해서 표면에 대한 열적 산화가 실시된다. 이어서, 조건 A와 유사하게, 제2 전송 전극이 될 다결정 실리콘층이 형성된다. 이어서 30초 동안 1100℃의 온도에서 급속 어닐링 처리가 실시된다. 다음으로, 다결정 실리콘층이 패턴되어 제2 전송 전극을 형성한다.
조건 D에서의 CCD레지스터는 다음의 제조 방법을 통해서 제조된다. 먼저, 조건A와 유사하게, 기판 상에 제1 전송 전극, 열 산화층 및 제2 전송 전극이 형성된다. 이어서, 제2 전송 전극의 표면 위에 피복된 산화층을 형성한 후에 30초 동안 1100℃의 온도에서 급속 어닐링 처리를 실시한다.
제9도에 도시한 바와 같이, 조건 A 상태에서는 열 산화충의 내 전압이 14 내지 15V이었기 때문에 요구되는 내 전압을 만족시킬 수 없다. 한편으로, 조건 B에서는 열 산화층의 내 전압이 18 내지 19V로, 조건 A에서의 열 산화층의 내 전압 보다 내 전압이 높게 나타났는데, 이것은 고온의 어닐링 처리에 의해서 열 산화층이 유동해서 다결정 실리콘층의 계면이 평활해졌기 때문이다.
다른 한편으로, 조건 C에서 제조된 CCD 레지스터에서는 열 산화층의 내 전압이 20 내지 22V, 조건 D에서 제조된 CCD 레지스터에서는 열 산화충의 내 전압이 21 내지 23V였다.
상술한 바와 같이 조건 C 및 D에서의 내 전압이 조건 B와 비교하여 향상되었음을 보여주는데, 이는 제1 전송 전극의 표면에 대한 열 산화 직후에 어닐링 처리가 실시되었기 때문이다. 다음의 설명이 그 이유로서 고려될 수 있다.
조건 B에서는 제1 전송 전극의 표면에 열 산화층을 형성한 후 램프에 의한 가열에 의해서 어닐링 처리가 실시되었다. 열 산화층의 표면으로 조사된 광이 열산화층을 통과하여 제1 전송 전극을 형성하는 다결정 실리콘층 및 반도체 기판을 가열하도록 이들 속으로 흡수된다. 따라서, 열 산화층이 다결정 실리콘층 및 반도체 기판으로부터의 조사열에 의해서 가열된다. 즉, 열 산화층이 일측으로부터 가열 되므로 가열 효율이 낮게 된다.
다른 한편으로, 조건 C에서는 조사된 광의 일부가 제2 전송 전극이 될 다결정 실리콘층 내로, 및 반도체 기판속으로 흡수된다. 따라서, 열 산화층은 그 상부측에 위치한 다결정 실리콘층 및 뒷면에 위치한 제1 전극으로부터의 조사열에 의해서 가열된다. 따라서 가열 효율이 향상될 수 있다. 또한, 조건 D에서는 내 전압에 영향을 받는 영역에서의 열 산화층이 제1 전송 전극과 제2 전송 전극 사이에 배치되어 있다. 따라서, 열 산화층이 효과적으로 가열되어 그의 내 전압이 향상될 수 있다.
이제까지 그 실시예와 관련하여 본 발명을 예시하고 설명하였지만, 본 기술분야에 숙련된 자는 본 발명의 정신 및 영역을 벗어남이 없이 본 발명에 대한 여러가지 변형 실시예가 있을 수 있음을 이해할 것이다 따라서, 본 발명은 상술한 특정 실시예에 제한되지 않고, 첨부한 청구 범위에 제시된 특징과 관련된 영역 및 그 등가물에 의해서 구현될 수 있는 모든 가능한 실시예들을 포함하는 것으로 해석되어야 한다.

Claims (18)

  1. CCD 레지스터를 가진 고체 촬상 장치의 제조 방법에 있어서, 반도체 기판 상에 다결정 실리콘의 제1 전극을 선택적으로 형성하는 단계, 상기 제1 전극의 표면을 열적으로 산화시켜 열 산화층을 형성하는 단계, 상기 기판 위에 다결정 실리콘층을 형성하는 단계, 램프에 의한 가열에 의해 1000℃ 이상의 온도에서 상기 제1 전극, 상기 열산화층 및 상기 다결정 실리콘층을 어닐링 처리하는 단계, 및 상기 제1 전극들 사이에 제2 전극을 형성하기 위해서 상기 다결정 실리콘층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  2. 제1항에 있어서, 상기 다결정 실리콘층을 형성하는 단계와 상기 어닐링 처리하는 단계 사이에 상기 다결정 실리콘층 속으로 불순물을 확산시키는 단계를 더 포함하는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  3. 제2항에 있어서, 상기 불순물 확산 단계와 상기 어닐링 처리 단계 사이에 상기 다결정 실리콘층의 표면 위에 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  4. 제1항에 있어서, 상기 열 산화층 형성 단계는 800 내지 950℃의 온도에서 상기 제1 전극의 표면을 열적으로 산화시키는 단계인 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  5. 제1항에 있어서, 상기 열 산화층의 두께는 0.1 내지 0.15㎛인 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  6. 제1항에 있어서, 상기 어닐링 처리는 1000 내지 1200℃ 범위의 온도에서 행해지는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  7. 제1항에 있어서, 상기 제1 전극의 형성 단계 전에 상기 반도체 기판의 표면 위에 게이트 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  8. 제7항에 있어서, 상기 게이트 절연층은 산화층으로 이루어져 있는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  9. 제7항에 있어서, 상기 게이트 절연층은 산화층과 질화층의 적층층으로 이루어져 있는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  10. CCD 레지스터를 가진 고체 촬상 장치의 제조 방법에 있어서, 반도체 기판 상에 다결정 실리콘의 제1 전극을 선택적으로 형성하는 단계, 상기 제1 전극의 표면을 열적으로 산화시켜 열 산화층을 형성하는 단계, 상기 기판 위에 다결정 실리콘층을 형성하는 단계, 상기 제1 전극들 사이에 제2 전극을 형성하기 위해서 상기 다결정 실리콘층을 패터닝하는 단계, 및 램프에 의한 가열에 의하여 1000℃ 이상의 온도에서 상기 제1 전극, 상기 열산화층 및 상기 제2 전극을 어닐링 처리하는 단계를 포함하는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  11. 제10항에 있어서, 상기 다결정 실리콘층을 형성하는 단계와 상기 제2 전극형성 단계 사이에 상기 다결정 실리콘층 속으로 불순물을 확산시키는 단계를 더 포함하는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  12. 제10항에 있어서, 상기 제2 전극 형성 단계와 상기 어닐링 처리 단계 사이에 상기 제2 전극의 표면 위에 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  13. 제10항에 있어서, 상기 열 산화층 형성 단계는 800 내지 950℃의 온도에서 상기 제1 전극의 표면을 열적으로 산화시키는 단계인 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  14. 제10항에 있어서, 상기 열 산화층의 두께는 0.1 내지 0.15㎛인 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  15. 제10항에 있어서, 상기 어닐링 처리는 1000 내지 1200℃ 범위의 온도에서 행해지는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  16. 제10항에 있어서, 상기 제1 전극의 형성 단계 전에 상기 반도체 기판의 표면위에 게이트 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  17. 제16항에 있어서, 상기 게이트 절연층은 산화층으로 이루어져 있는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
  18. 제16항에 있어서, 상기 게이트 절연층은 산화층과 질화층의 적층층으로 이루어져 있는 것을 특징으로 하는 CCD 레지스터를 가진 고체 촬상 장치 제조 방법.
KR1019970012853A 1996-04-09 1997-04-08 Ccd 레지스터를 가진 고체 촬상장치의 제조 방법 KR100263979B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8086167A JP2773733B2 (ja) 1996-04-09 1996-04-09 固体撮像装置の製造方法
JP96-086167 1996-04-09

Publications (1)

Publication Number Publication Date
KR100263979B1 true KR100263979B1 (ko) 2000-08-16

Family

ID=13879205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970012853A KR100263979B1 (ko) 1996-04-09 1997-04-08 Ccd 레지스터를 가진 고체 촬상장치의 제조 방법

Country Status (3)

Country Link
US (1) US5904494A (ko)
JP (1) JP2773733B2 (ko)
KR (1) KR100263979B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084000B2 (en) 2003-12-16 2006-08-01 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for manufacturing the same
US20050274996A1 (en) * 2004-06-14 2005-12-15 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for manufacturing the same
JP2006041117A (ja) * 2004-07-26 2006-02-09 Matsushita Electric Ind Co Ltd 固体撮像素子の製造方法
US8124502B2 (en) * 2008-10-23 2012-02-28 Applied Materials, Inc. Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
CN111987117A (zh) * 2020-09-01 2020-11-24 中国电子科技集团公司第四十四研究所 Ccd图像传感器的输出节点结构及其制作工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194667A (ja) * 1987-10-07 1989-04-13 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567767A (ja) * 1991-03-06 1993-03-19 Matsushita Electron Corp 固体撮像装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194667A (ja) * 1987-10-07 1989-04-13 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5904494A (en) 1999-05-18
JP2773733B2 (ja) 1998-07-09
JPH09283733A (ja) 1997-10-31

Similar Documents

Publication Publication Date Title
US8354693B2 (en) Solid state imaging device and method for fabricating the same
US9269735B2 (en) Method of manufacturing solid-state imaging device, solid-state imaging device, and electronic apparatus
US7393715B2 (en) Manufacturing method for image pickup apparatus
US7522801B2 (en) Semiconductor device and semiconductor device manufacturing method
KR100982823B1 (ko) 광전 변환 장치의 제조 방법
US20190244959A1 (en) Imaging device and manufacturing method thereof
TW201138072A (en) Solid-state imaging device and method of manufacturing the same
KR0171625B1 (ko) 고체촬상장치의 제조방법
KR100218849B1 (ko) 고체촬상소자의제조방법
TW200929530A (en) Solid-state image sensor, solid-state image sensing device and method of producing the same
KR100263979B1 (ko) Ccd 레지스터를 가진 고체 촬상장치의 제조 방법
US20070284624A1 (en) Optical semiconductor device with sensitivity improved
JP2959460B2 (ja) 固体撮像装置
US7387952B2 (en) Semiconductor substrate for solid-state image pickup device and producing method therefor
US6469329B1 (en) Solid state image sensing device and method of producing the same
US20060151773A1 (en) Solid-state imager and method for manufacturing same
US7084000B2 (en) Solid-state imaging device and method for manufacturing the same
US9997553B2 (en) Semiconductor device configuring a back-illuminated solid state imaging device and semiconductor device manufacturing method thereof
JP2008300537A (ja) 固体撮像装置
US6515317B1 (en) Sidewall charge-coupled device with multiple trenches in multiple wells
JP2525780B2 (ja) 積層型固体撮像装置
US6348720B1 (en) Solid state image sensing device and method of manufacturing the same
JP2795241B2 (ja) 固体撮像装置およびその製造方法
JP2003142676A (ja) 固体撮像素子およびその製造方法
JP2009140996A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030509

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee