KR0171625B1 - 고체촬상장치의 제조방법 - Google Patents

고체촬상장치의 제조방법 Download PDF

Info

Publication number
KR0171625B1
KR0171625B1 KR1019930002227A KR930002227A KR0171625B1 KR 0171625 B1 KR0171625 B1 KR 0171625B1 KR 1019930002227 A KR1019930002227 A KR 1019930002227A KR 930002227 A KR930002227 A KR 930002227A KR 0171625 B1 KR0171625 B1 KR 0171625B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
interlayer insulating
etching
forming
Prior art date
Application number
KR1019930002227A
Other languages
English (en)
Other versions
KR930018738A (ko
Inventor
카즈요시 미즈시마
히로유키 오카다
Original Assignee
단죠 카즈마
마쯔시다덴시코교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단죠 카즈마, 마쯔시다덴시코교 가부시기가이샤 filed Critical 단죠 카즈마
Publication of KR930018738A publication Critical patent/KR930018738A/ko
Application granted granted Critical
Publication of KR0171625B1 publication Critical patent/KR0171625B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은, 반도체 기판에 포토다이오드를 형성하는 공정과, 상기 포토다이오드에 대해서 소정의 간격을 두고 상기 반도체 기판에 전송채널을 형성하는 공정과, 상기 반도체기판위에 게이트절연막을 형성하는 공정과, 상기 게이트절연막을 개재해서 상기 전송채널위에 전송게이트전극을 형성하는 공정과, 상기 전송게이트전극위에 층간막을 형성하는 공정과, 상기 층간막위에 상기 전송채널을 차광하는 제1차광막을 형성하는 공정과, 상기 제1차광막위에 층간절연막을 형성하는 공정과, 상기 층간절연막을 열적으로 평탄화하여 에칭하는 공정과, 상기 층간절연막위에 제2차광막을 형성하는 공정을 구비한 고체촬상장치의 제조방법에 있어서, 상기 층간절연막을 형성하는 공정은, 제2층간 절연막을 형성한 다음에 제1층간 절연막을 형성하는 다층박막공정을 적어도 포함하고, 상기 제1 및 제2의 층간절연막을 에칭하는 공정에 있어서, 상기 제2의 층간절연막의 에칭레이트가 상기 제1의 층간절연막의 에칭레이트보다도 작고, 상기 제2층간절연막을 에칭스토퍼로써 기능하는 것을 특징으로 하는 고체촬상장치의 제조방법을 제공하는 것이다.

Description

고체촬상장치의 제조방법
제1도는 본 발명의 고체촬상장치의 일실시예의 평면도.
제2도는 본 발명의 고체촬상장치의 일실시예의 단면도.
제3도는 본 발명의 고체촬상장치의 제조방법의 일실시예의 공정단면도.
제4도는 본 발명의 고체촬상장치의 제조방법의 일실시예의 공정단면도.
제5도는 본 발명의 고체촬상장치의 제조방법의 일실시예의 공정단면도.
제6도는 본 발명의 고체촬상장치의 제조방법의 일실시예의 공정단면도.
제7도는 본 발명의 고체촬상장치의 제조방법의 일실시예의 공정단면도.
제8도는 본 발명의 반도체장치의 제조방법의 일실시예의 공정단면도.
제9도는 종래의 고체촬상장치의 단면도.
제10도는 종래의 고체촬상장치의 제조방법의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 21, 31, 51, 71 : N형 반도체기판 2, 32 : 포토다이오드
3 : 전송채널 4, 34, 59, 76 : 게이트 절연막
5, 22, 35, 36 : 전송게이트전극 6, 36a, 36b, 60a, 60b : 층간막
7, 37, 61 : 제1차광막 8, 25, 64 : 층간절연막
9, 39, 66, 80 : 콘택트홀 10 : 확산층
11, 26, 41, 81 : 배선층 12, 42 : 제2차광막
13, 43, 68 : 최종보호막 23 : 포토다이오드
24 : 콘택트홀 27 : 차광막
28 : 펄스구동회로 33 : 전송채널
38, 63, 78 : 제1층간절연막 40 : N형 확산층
44, 62, 78 : 제2층간절연막 45, 53 : 제1의 P형확산층
46, 55 : 제2의 P형확산층 47, 57 : 제3의 P형확산층
48, 58 : 제4의 P형확산층 52 : 열산화막
54 : 포토다이오드 56 : 전송채널(전송게이트전극)
65 : 배선층(N형 확산층) 72 : 소자분리영역
73 : 채널확산층 74 : 소스확산층
75 : 드레인 확산층 77 : 게이트전극
본 발명은, 층간절연막과 그것을 사용한 반도체장치와 고체촬상장치 및 그 제조방법에 관한 것이다.
종래의 반도체장치의 구조에 대하여는, 고체촬상장치의 단면도의 일예로서 제9도를 참조하면서 설명한다.
N형 반도체기판(1)에 불순물을 선택적으로 주입하고, 열확산을 행하여 포토다이오드(2)와 전송채널(3)이 형성되어 있다. 포토다이오드(2)는 외부로부터 입사한 광을 내부에서 광전변환하여 포토캐리어를 생성한다. 다음에 N형 반도체기판(1)의 전송채널(3)의 상부에 게이트 절연막(4)을 개재해서 전송게이트전극(5)가 형성되어 있다. 전송게이트전극(5)에 소정의 전압펄스를 인가하면, 포토다이오드(2)에서 형성된 포토패리어는 전송채널(3)에 전송된다. 전송게이트전극(5)를 덮도록 층간막(6)이 형성되어 있다. 층간막(6) 위의 소정영역에 형성된 제1차광막(7)은 광이 전송채널(3)로 들어오는 것을 차광하도록 형성되어 있다. 그 결과, 고체촬상장치의 스미어잡음특성(smear noise characteristic)을 개선한다. 이에 대하여 일본국 특개평2-156670호 공보에 개시되어 있다. 게이트 절연막(4), 층간막(6) 및 층간절연막(8)을 제거해서 N형 반도체 기판(1)과 접촉하는 부분에는, 콘택트홀(9)이 형성되어 있다. 이 콘택트홀(9)의 바닥면에는 N형 반도체기판(1) 위에 형성된 확산층(10)이 노출되어 있다. 이 콘택트홀(9)를 개재해서 배선층(11)이 확산층(10)과 접속되어 있다. 확산층(10)은, N형 반도체기판(1)과 배선층(11)을 전기적으로 양호하게 접속하기 위하여 형성되어 있다. 제2차광막(12)은 층간절연막(8)을 개재해서 제1차광막(7)위에 형성되어 있다. 따라서, 고체촬상장치의 스미어잡음을 저감할 수 있다.
또한, 최종보호막(13)은 고체촬상장치의 최상부면을 보호하기 위하여 형성되어 있다.
다음에, 제10도를 참조하면서 종래의 고체촬상장치의 제조방법에 대해서 설명한다.
제10도(a)에서는 N형 반도체기판(1)으로서 N형 실리콘기판을 사용한다. 이 N형 실리콘기판에 포토다이오드(2) 및 전송채널(3)이 이온주입과 열확산에 의해서 형성되어 있다. 다음에, N형 실리콘기판위에, 게이트절연막(4), 전송게이트전극(5), 층간막(6), 제1차광막(7) 및 층간절연막(8)을 차례로 형성한다(제10도(b)). 다음에, 질소(N2)분위기에서 900℃이상의 평탄화열처리를 행한다. 이 열처리에 의해서, 층간절연막(8)이 평탄화된다. 이 결과, 매트릭스의 볼록부분에는 층간절연막(8)의 막두께가 감소한다. 예를들면, 제1차광막(7)이 형성되는 단차의 어깨부분 A에는 층간절연막(8)의 막두께가 대단히 얇게된다(제10도(c)).
다음에, 플라즈마에칭에 의해서 N형 실리콘기판의 콘택트홀(9)를 개구한다. 이후, 조성중에 인을 함유한 가스, 예를들면 포스핀(PH3) 등의 분위기 속에서, 900℃ 이상의 열처리를 행하여 표면전체에 인유리막(P2O3막)(도시되지 않음)을 형성한다. 동시에 이 인유리막으로부터 인을 N형 실리콘기판내로 열확산시킨다. 이와같이 해서 N형 확산층을 N형 확산층(10)으로 형성한다.
다음에, 20:1로 혼합된 물과 불산의 혼합용액을 사용해서 인유리막을 웨트에칭에 의해 제거한다. 웨트에칭에서는 미세한 콘택트홀의 바닥부분에서 혼합용액의 순환이 일어나기 어렵다. 이 때문에 인유리막이 잔류하지 않도록 오버에칭을 충분하게 행한다. 혼합용액을 사용하는 경우, 경험적으로 약 20초의 에칭시간이 요구된다. 혼합액의 순환이 원활하게 진행하는 영역에서는 인유리막이 신속하게 제거되기 때문에, 층간절연막(8)도 에칭된다(제10도(d)).
다음에, 스퍼터링법에 의해 알루미늄막을 1㎛의 막두께로 기판전체면에 퇴적시킨다. 이후, 레지스트패턴(도시생략)을 마스크로 사용하고 플라즈마에칭에 의해 배선층(11)과 제2차광막(12)를 형성한다. 마지막으로, 장치의 최상부면에 플라즈마 CVD법에 의해 최종보호막(13)으로서 산화실리콘막(SiO2)막을 형성한다.
그러나, 상기 종래의 기술에서는, 층간절연막(8)의 막두께가 두껍게 형성되어 있으면, 층간절연막(8)에 형성된 콘택트홀(9)의 가로세로비율이 크게 된다. 이 때문에 보다 적절한 에칭을 행하는 것이 곤란하게 된다. 또 가로세로비율이 크기 때문에, 콘택트홀(9) 위의 배선층(11)에 단차가 형성된다. 이와같은 동일한 현상이 고체촬상장치 뿐만아니라 다른 반도체장치에서도 발생한다.
또한, 고체촬상장치의 고유한 문제점으로서, 층간절연막(8)이 두껍게 형성되면, 층간절연막(8)의 경사진 방향으로부터 제1차광막(7)에 광이 입사한다. 제1차광막(7)은 가공성을 고려해서 알맞게 박막화되어 있기 때문에 이 광의 일부가 제1차광막(7)을 투과해서 CCD고체촬상장치의 스미어잡음특성을 열화시킨다고 하는 문제가 생긴다.
그러나, 종래의 반도체장치의 구조 및 그 제조방법을 고체촬상장치에 적용하고자 하는 경우, 층간절연막(8)의 충분한 층간절연내압을 얻기 위해서는, 평탄화처리에 의해서 발생하는 매트릭스의 볼록부분에서 막두께가 감소하는 것을 고려해서, 미리 층간절연막(8)은 두껍게 형성되어야 한다.
또, 일반적으로 웨트에칭은 에칭레이트의 변동이 크기 때문에, 인유리막의 제거시에 오버에칭에 의해서 층간절연막(8)의 막두께를 감소할 때 큰변동이 발생한다. 경험적으로는, 층간절연막(8)의 막두께는, 웨이퍼의 내부, 웨이퍼의 사이 및 로트사이에서 20㎚~ 40㎚ 정도의 범위내에서 변동된다. 이와같은 막두께의 변동 및 특정한 층간절연내압을 얻는 필요성에 기인하여 층간절연막(8)을 얇게 형성하는 것이 한층 더 곤란하게 되어 있다.
본 발명은 이와같은 층간절연막의 박막화의 곤란한 문제를 해결한 반도체장치에 관한 것이다.
상기 층간절연막의 박막화의 곤란함에 관한 문제를 해결하기 위하여, 본 발명은, 반도체기판에 형성되거나 또는 이 반도체기판위에 형성된 제1도전층과 이 제1도전층의 상부에 형성된 제2도전층과의 사이에 적어도 배치된 층간절연막에 있어서, 상기 층간절연막은 적어도 제1층간절연막과 제2층간절연막의 다층박막으로 구성되고, 상기 제1층간절연막은 상기 제2층간절연막보다 에칭레이트가 높은 열평탄화재료로 형성되고, 상기 제2층간절연막은, 상기 제1층간절연막의 하부에 형성되어 소정의 에칭시에 에칭스토퍼로서 기능하는 것을 특징으로 하는 층간절연막을 제공한다.
또한, 상기 문제점을 해결하기 위하여, 본 발명은, 반도체기판과, 상기 반도체기판에 형성된 분리영역과, 상기 분리영역에 의해서 전기적으로 분리된 액티브영역과, 상기 액티브영역에 형성된 1개이상의 확산층과, 상기 액티브영역 위에 게이트절연막을 개재해서 형성된 게이트전극과, 상기 게이트전극과 상기 분리영역 및 상기 게이트전극의 영역을 제외한 상기 게이트절연막에 의해서 적어도 형성된 단차와, 상기 단차위에 형성된 층간절연막과, 상기 층간절연막을 관통하여 형성된 콘택트홀과, 상기 층간절연막위에 형성되고, 또한 상기 콘택트홀을 통하여 확산층에 접속된 배선층을 구비한 반도체장치에 있어서, 상기 층간절연막은 적어도 제1층간절연막과 제2층간절연막의 다층박막으로 구성되고, 상기 제1층간절연막은, 제2층간절연막보다 에칭레이트가 높은 열평탄화재료로 향성되고, 상기 제2층간절연막은, 상기 제1층간절연막의 하부에 형성되어 소정의 에칭시에 에칭 스토퍼로서 기능하는 것을 특징으로 하는 반도체장치를 제공한다.
또한, 상기 문제점을 해결하기 위하여, 본 발명은, 반도체기판과, 상기 반도체 기판에 형성된 포토다이오드와, 상기 포토다이오드에 대해서 소정의 간격을 두고 상기 반도체기판에 형성된 전송채널과, 상기 반도체기판위에 형성된 게이트절연막과, 상기 게이트절연막위에 형성된 전송게이트전극과, 상기 전송게이트전극위에 형성된 층간막과, 상기 층간막위에 형성되고 상기 전송채널을 차광하는 제1차광막과, 상기 제1차광막위에 형성된 층간절연막과, 상기 층간절연막위에 형성된 제2차광막을 구비한 고체촬상장치에 있어서, 상기 층간절연막은, 적어도 제1층간절연막과 제2층간절연막의 다층박막으로 구성되고, 상기 제1층간절연막은, 상기 제2층간절연막보다 에칭레이트가 높은 열평탄화재료로 형성되고, 상기 제2층간절연막은, 상기 제1층간절연막의 하부에 형성되어 소정의 에칭시에 에칭 스토퍼로서 기능하는 것을 특징으로 하는 고체촬상장치를 제공한다.
또한, 상기 문제점을 해결하기 위하여, 본 발명은, 반도체 기판에 포토다이오드를 형성하는 공정과, 상기 포토다이오드에 대해서 소정의 간격을 두고 상기 반도체기판에 전송채널을 형성하는 공정과, 상기 반도체기판위에 게이트절연막을 형성하는 공정과, 상기 게이트절연막을 개재해서 상기 전송채널위에 전송게이트전극을 형성하는 공정과, 상기 전송게이트전극위에 층간막을 형성하는 공정과, 상기 층간막 위에 상기 전송채널을 차광하는 제1차광막을 형성하는 공정과, 상기 제1차광막 위에 층간절연막을 형성하는 공정과, 상기 층간절연막을 열적으로 평탄화하는 공정과, 상기 층간절연막과 층간막 및 게이트절연막을 관통하여 콘택트홀을 형성하는 공정과, 반도체장치의 전표면을 소정의 혼합가스 분위기에서 열처리하여 소정의 유리막을 형성하고, 이에 의해 콘택트홀을 통하여 반도체기판에 확산층을 형성하는 공정과, 상기 소정의 유리막을 에칭에 의해 제거하는 에칭공정과, 상기 층간절연막 위에 2차광막을 형성하는 공정을 구비한 고체촬상장치의 제조방법에 있어서, 상기 층간절연막을 형성하는 공정은, 제2층간절연막을 형성한 다음에 제1층간절연막을 형성하는 다층박막공정을 적어도 포함하고, 상기 층간절연막을 열적으로 평탄화하는 공정은, 상기 제1층간절연막을 열적으로 평탄화하는 공정으로 이루어지고, 상기 에칭공정시에 상기 제2층간절연막은 에칭스토퍼로서 기능하는 것을 특징으로 하는 고체촬상장치의 제조방법을 제공한다.
본 발명에 의한 반도체장치의 구조 및 그 제조방법에 의하면, 소정의 에칭에 의해 제1층간절연막이 제거되고, 상기 소정의 에칭이 제2층간절연막에까지 영향을 주는경우에도, 제2층간절연막의 막두께는 거의 감소하지 않는다. 따라서, 제2층간절연막이 특정한 층간절연내압을 가진 막두께로 형성하기 때문에, 제1층간절연막에 대해서는 층간절연내압을 고려한 막두께는 요구되지 않는다. 이 때문에 소망하는 평탄화형상을 달성할 수 있는 정도로 충분히 얇은 막두께를 형성할 수 있다. 이 때문에 본 발명을 사용한 고체촬상장치에서는 스미어잡음특성을 대폭적으로 개선할 수 있다.
이하, 본 발명의 일실시예에 대해서 고체촬상장치를 예로들어, 도면을 참조하면서 설명한다. 제1도는 본 발명을 설명하기 위한 평면구조도이다. 제1도는 기본적인 구성부분에서 고체촬상장치의 구성을 설명하는 것이다. 제2도는 제1도의 선(A-A′)을 따라서 취한 단면구조도를 표시하고 있다.
N형 반도체기판(21) 위에는 전송게이트전극(22)이 형성되어 있다. 전송게이트전극(22)은 제1전송게이트전극과 제2전송게이트전극이 1쌍으로 되어 있다. 이 1쌍의 전송게이트전극(22)은, 층간절연막(25)의 양쪽에 대해서 도면의 수직방향으로 직선형상으로 배치되어 있다. 전송게이트전극(22)과 인접해서 포토다이오드(23)가 형성되어 있다. 즉, 도면의 가로방향으로 전송게이트전극(22)과 포토다이오드는(23)가 1쌍으로 되고, 이 한쌍이 가로방향으로 직선형상으로 배열되어 있다. 이와같이 전송게이트전극(22)과 포토다이오드(23)는 N형 반도체기판(21)위에 매트릭스형상으로 형성되어 있다. 촬상영역의 1피치는 포토다이오드(23)와 이 포토다이오드(23)와 인접하는 전송게이트전극(22)가 한유니트로 되어 있다. 이와같이 촬상영역의 1피치인 유니트셀의 사이즈는 약 6㎛×약 6㎛이다.
제1도의 고체촬상장치는 4상의 구동펄스가 전송게이트전극에 인가되어 동작한다. 전송게이트전극(22)이 세로방향으로 인접하는 전송게이트전극(22)과 전기적으로 접속되어 전송게이트전극의 그룹을 형성한다. 전송게이트전극(22)의 표면에는 층간막(도시되지 않음)이 형성되고, 또한, 전송게이트전극(22)은 차광막(27)과 배선층(26)으로부터 전기적으로 절연되어 있다. 전송게이트전극의 그룹의 좌측단에서 층간막을 에칭에 의해 제거해서 콘택트홀(24)이 형성되어 있다. 도면의 수직방향으로 콘택트홀(24)의 치수는 약 1㎛이다. 전송게이트전극(22)은 콘택트홀(24)을 개재해서 배선층(26)과 접속된다. 고체촬상장치를 동작시키는 4상의 구동펄스에 대응해서, 4개의 배선층(26)이 형성되어 있다. 전송게이트전극의 그룹은, 도면의 세로방향으로 오버랩한 2개의 전송게이트전극(22)과, 층간절연막(25)의 양쪽에 형성된 2개의 전송게이트전극(22)으로 구성된 4개의 전송게이트전극(22)이 1조로 되어 있다. 상이한 위상이 구동펄스가 배선층(26)으로부터 각각의 전극에 인가된다. 구동펄스는 펄스구동회로(28)로부터 배선층(26)을 통하여 전송게이트전극의 그룹에 공급된다. 이 구동펄스는 H(High), M(Medium)와 L(Low)의 3개의 신호전압을 발생시킨다. 본 실시예에서는 각각 15V, 0V, -7V로 한다. 도면에는 도시되지 않았지만, 마찬가지의 콘택트홀, 배선층, 구동회로가 전송게이트전극그룹의 우측단에도 형성되어, 구동회로(28)로부터 공급되는 것과 동일한 구동펄스를 공급한다. 이와같이, 전송게이트전극그룹의 양쪽으로부터 구동펄스를 공급함으로써, 구동펄스가 전송게이트전극(22)를 통하여 전파하는 동안에 구동펄스의 파형이 변형되고, 이에 의해 전송효율이 열화하는 것을 방지하고 있다.
차광막(27)은 상기 절연막을 개재해서 전송게이트전극(22)위에 형성되어 있다. 차광막(27)은, 전송게이트전극(22) 하부의 N형 반도체기판(21)내에 형성된 N형 확산층인 전송채널(도시되지 않음)에 외부로부터 광이 입사하는 것을 차광한다. 전송게이트전극(22)의 제조시에 1개의 전송게이트전극(22)에 대해서 다른 전송게이트전극(22)을 자체 정렬하여 형성하기 때문에, 전송게이트전극(22)의 세로방향으로 인접하는 전송게이트전극(22)가 오버랩해서 형성된다. 전송게이트 전극(22)의 형상은 절연막(25)를 대칭선으로 해서, 상부쪽의 전송게이트전극(22)의 면적이 하부쪽의 전송게이트의 면적보다 크게 형성되어 있다. 이것은 포토다이오드(23)에서 발생한 전하를 절연막(25)의 상부에 형성된 전송게이트전극(22)에 의해서 전송게이트전극(22)의 하부의 N형 반도체기판(21) 내에 형성된 전송채널에 판독출력하기 때문이다.
따라서, 포토다이오드(23)에서 발생한 전하를 보다 쉽게 연출하기 위해서는, 인출을 행하는 전송게이트전극(22)은 포토다이오드(23)에 보다 가깝게 배치된다. 이와같은 이유에서 전송게이트전극(22)의 면적은 절연막(25)의 양쪽에서 다르다.
이와같이 구성된 고체촬상장치에 있어서는, 면적이 넓은 상부의 전송게이트전극(22)에 15V를 인가함으로써 포토다이오드(23)로부터 전송채널에 신호전하를 판독출력할 수 있다. 다음에, 0V와 -7V가 교호로 반복하는 4상의 구동펄스를 각 전송게이트전극(22)에 각각 인가함으로써 전송채널에 판독출력된 신호전하를 특정한 출력위치까지 순차적으로 전송할 수 있다.
다음에, 제2도를 참조하면서 본 발명을 적용한 고체촬상장치의 실시예에 대해서 상세히 설명한다.
먼저, N형 반도체기판(1)은 면방위(100)이며, 불순물의 농도는 약 1014㎝-3이다. N형 반도체기판(31)에 제1의 P형 확산층(45)이 형성되어 있다. 제1의 P형 확산층(45)의 깊이는 약 5㎛이다. 또, 제1의 P형 확산층(45)의 불순물의 농도는 약 1015㎝-3이다. 제1의 P형 확산층(45)은 포토다이오드(32)에서 오버플로우된 전하를 배출하기 위해 형성되어 있다. 즉, 포토다이오드(32)는 N형 반도체기판(31)에 N형 확산층으로 형성되어 있다. 포토다이오드(32)에서는 외부로부터 입사한 광에 의해서, 전하(포토캐리어)가 형성되어, 내부에 일시적으로 축적된다. 전하가 다량으로 발생하여 포토다이오드(32)에 축적할 수 있는 전하량보다 많아지면, 포토다이오드(32)로부터 다른 영역으로 유입된다. 이와 같은 전하는, N형 확산층에서 형성된 전송채널(33)에 들어가면, 블루밍(blooming)을 발생시키는 원인이 된다.이와같은, 블루밍의 발생은 제1의 P형 확산층(45)를 형성함으로써 방지할 수 있다. 제1의 P형확산층(45)는 0V로 고정되어 있다. 이 때문에 이들 영역내에 형성되는 퍼텐셜의 분포는, 포토다이오드(32)에서 발생한 전하가 제1의 P형 확산층(45)를 통과하여 N형 반도체기판(31)에 배출되도록 분포된다. 제1의 P형 확산층(45)의 불순물농도를 특정한 값으로 설정하면, 이 고체촬상장치가 동작할 때에, 포토다이오드(32)를 용이하게 공핍화시킬 수 있어, 광전변환신호량을 증가시킬 수 있다. 제1의 P형 확산층(45)의 깊이는, 포토다이오드(32)의 깊이와 그 양자간의 내압에 의해서 결정된다. 가시광영역의 광이 입사하였을때 충분한 광전변환효율을 얻기위해서는, 포토다이오드(32)의 깊이는, 약 2㎛로 되는 것이 필요하다.
제1의 P형 확산층(45)에는 포토다이오드(32)인 N형 확산층이 형성되어 있다. 포토다이오드(32)에 광이 입사하면, 포토다이오드(32)의 공핍층내부에 전자와 홀의 전자쌍(electron pair)이 발생한다. 전자는 인접하는 전송채널(33)를 통하여 신호전하로 된다. 홀은 제1의 P형 확산층(45)을 통해서 N형 반도체기판(31)의 외부로 인출된다. 이와같이 해서, 포토다이오드(32)는 입사광을 신호전하로 변환한다. 또, 제1의 P형 확산층(45)내부에는 제2의 P형 확산층(46)이 형성되어 있다. 제2의 P형 확산층(46)은 N형 반도체기판(31)내에서 발생하는 신호중에서 잡음으로 되는 전하가 전송채널(33)로 확산하는 것을 방지한다. 여기서, 제2의 P형 확산층(46)의 확산깊이는 약 1㎛이다. 또, 제2의 P형 확산층(46)의 불순물농도는 1016㎝-3이다.
제2의 P형 확산층(46)은 N형 확산층으로 이루어진 전송채널(33)을 둘러싸는 데 사용한다. 일반적으로 이와같은 구조를 Hi-C 구조라고 칭한다. 제2의 P형 확산층(46)의 확산깊이를 열처리에 의해 증가시키면, 가로방향으로의 확산이 동시에 촉진된다. 이 때문에, 제2의 P형 확산층(46)은 포토다이오드(32)의 N형 확산층까지 침입한다. 포토다이오드(32)에 제2의 P형 확산층(46)이 진입하면, 광전변환출력이 낮아진다. 전송채널(33)은 포토다이오드(32)에 형성된 신호전하를 소정의 영역으로 전송한다.
여기서, 전송채널(33)의 확산깊이는 약 0.5㎛이다. 또 전송채널(33)의 불순물농도는 1016~1017㎝-3이다.
상기 Hi-C 구조를 실현하기 위해서는, 제2의 P형 확산층(46)은 전송채널(33)보다 넓게 설정되어야 한다.
포토다이오드(32)에서 발생한 신호전하를 전송채널(33)에 판독출력할 때, 전송채널(33)의 퍼텐셜을 포토다이오드(32)의 퍼텐셜보다 낮게 설정한다. 또, 전송채널(33)에 운반된 신호전하가 포토다이오드(32)에 역류되거나, 또는 전송채널(33)에 신호전하가 존재하는 경우에, 포토다이오드(32)에서 형성된 신호전하가 전송채널(33)로 유입되지 않도록 할 필요가 있다. 따라서, 판독출력시의 퍼텐셜을 제어하는 제3의 P형 확산층(47)이 포토다이오드(32)와 전송채널(33) 사이에 형성된다. 포토다이오드(32)로부터 전송채널(33)에 신호전하가 전송되는 경우는, 제3의 P형 확산층(47) 내부의 퍼텐셜이 포토다이오드(32)의 퍼텐셜보다 낮게 되도록 제어되고, 또한 전송채널(33)의 퍼텐셜과 동일하거나 약간 높게되도록 제어되고 있다. 전송채널(33)에 신호전하가 축적되면, 신호전하가 포토다이오드(32)에 역류하지 않도록 제3의 P형 확산층(47)의 퍼텐셜은 포토다이오드(32)의 퍼텐셜보다 높게되도록 제어되고, 또한 전송채널(33)의 퍼텐셜보다 높게되도록 제어된다.
여기서, 제3의 P형 확산층(4)의 확산층깊이는 약 1㎛이다. 또 실리콘 기판 표면에서 제3의 P형 확산층(47)의 표면농도는 1016~1017㎝-3이다.
고체촬상장치를 동작시키는 구동펄스의 전압이 0V 또는 15V일때에, 전송채널(33)로부터 포토다이오드(32)에 전하가 역류하는 것을 방지하거나, 또는 포토다이오드(32)로부터 전송채널(33)에 전하를 유입시키는 것이 필요하다. 각각의 상태에서 최적한 퍼텐셜분포를 유지할 수 있는 임계치전압을 달성하기 위해 제3의 P형확산층(47)의 확산층깊이와 불순물농도를 설정한다. 제3의 P형 확산층(47)의 폭은 약 1㎛이하로 하는 것이 바람직하다. 제3의 P형 확산층(47)의 폭이 1㎛보다 큰 경우에는, 트랜지스터의 gm특성이 악화된다. gm특성이 악화됨에 따라, 포토다이오드(32)에 축적된 신호전하를 완전히 판독출력하는 것이 불가능하게 된다. 이에 대해서, 제3의 P형 확산층(47)의 폭이 약 1㎛보다 작은 경우에는 쇼트채널효과(short channel effect)가 발생한다. 쇼트채널효과에 의해서, 펀치두루(punchthrough)가 발생하기 쉽게 되고, 그 결과, 포토다이오드(32)의 광전변환출력치는 작게 된다.
고체촬상장치에서는 포토다이오드(32)와 전송채널(33)은, 1쌍을 구성하고 또한 매트릭스형상으로 형성되어 있다. 이 한쌍과 인접하는 한쌍과의 사이를 전기적으로 분리하기 위하여 제4의 P형 확산층(48)이 형성되어 있다. 제4의 P형 확산층(48)은 이온주입에 의해 형성된다. 여기서, 제4의 P형 확산층(48)의 깊이는 약 1㎛이다. 또, 제4의 P형 확산층(48)의 표면농도는 1017~1018㎝-3이다.
제4의 P형 확산층(48)의 표면농도는, 인접한 포토다이오드(32)에 축적된 신호전하가 유입되지 않도록 하기 위해 상기 범위로 설정하여야 한다. 포면농도가 1017㎝-3보다 낮은 경우에는, 인접한 포토다이오드(32)의 신호전하가 유입한다. 또, 표면농도가 1018㎝-3보다 높은 경우에는 인접한 전송채널(33)에 좁은 채널효과가 발생한다. 좁은 채널효과의 결과로서 전송채널(33)의 전송용량이 저하한다. 이 때문에, 고체촬상장치의 다이내믹레인지가 작게되어, 전송효율이 열화된다.
제4의 P형 확산층(48)의 폭은 약 1㎛ 이하로 되어야 한다. 제4의 P형 확산층(48)의 폭이 1㎛보다 큰 경우에는, 전송채널(33)의 전송영역이 감소한다. 즉, 포토다이오드(32)에 축적된 신호전하를 완전히 판독출력할 수 없다. 이에 대해서, 제4의 P형 확산층(48)의 폭이 1㎛보다 작은 경우에는, 쇼트채널효과가 발생한다. 쇼트채널효과에 의해서 인접한 포토다이오드(32)와 전송채널(33) 사이에 펀치두루가 발생하기 쉽다. 그 결과, 인접한 포토다이오드(32)의 정보를 판독출력하고, 해상도가 저하한다. 또한, 포토다이오드(32)의 출력도 저하한다.
N형 반도체기판(31) 위에는 실리콘산화막에 의해서 게이트 절연막(34)이 성장된다. 게이트절연막(34)은 파이로산화법(pyrogenic oxidation method)에 의해서 형성된다. 게이트 절연막(34)의 막두께는 약 50㎚이다. 게이트절연막(34)의 막두께는 프린징효과(fringing effect)를 이용해서 전송효율을 올리기 위해서는 50㎚ 이상으로 하는 것이 바람직하다.
전송게이트전극(35)은 감압 CVD법을 사용해서 성장한 폴리실리콘을 패터닝해서 형성된다. 전송게이트전극(35)의 시트저항은 수 10Ω이다. 또 전송게이트전극(35)의 막두께는 약 500㎚이다. 전송게이트전극(35)은 포토다이오드(32)에서 형성된 신호전하를 전송채널(33)에 판독출력하여, 전송하기 위한 구동펄스를 인가하는 전극으로서 사용된다. 이와 같이 전송게이트전극(35)은 될 수 있는 한 낮은 저항인 것이 바람직하다. 그러나, 저항을 낮게하기 위하여 인의 도프량을 증가하면, 전송게이트전극(35)의 표면은 산화되고 또한 형성된 층간막(36a)의 내압이 열화하므로, 인의 도프량은 상기의 값으로 하는 것이 바람직하다. 전송게이트전극(35)의 표면에는 폴리실리콘산화막으로 이루어진 층간막(36a)이 성장된다.
층간막(36a)은 파이로산화법에 의해 전송게이트 전극(35)의 표면을 산화해서 성장되어 있다. 층간막(36a)의 막두께는 약 200㎚이다. 층간막(36a)은, 층간막의 내압을 유지하기 위하여 형성되어 있다, 또, 전송게이트전극(35)의 형성시의 에칭에 의해서 생성된 폴리실리콘막의 에칭잔류물(etching residue)에 기인해서, 구동전압을 인가하였을 때, 폴리실리콘막위에 에칭잔류물을 통해서 누설이 발생한다. 층간막(36a)의 형성시에 이와같은 폴리실리콘의 에칭잔류물을 모두 태움으로써 누설을 방지할 수 있다. 전송게이트전극(35)에 인가된 4상의 구동펄스는 -7V와 0V 및 +15V등의 레벨로 변화하므로, 층간막(36b)은 22V의 최대전압차보다 큰 내압을 가진다.
층간막(36a)의 표면에는 층간막(36b)이 폴리실리콘화막에 의해 형성된다. 층간막(36b)의 막두께는 약 100㎚이다. 층간막(36b)은 CVD법에 의해서 형성된다. 층간막(36a)의 핀홀등에 기인하여 국부적으로 내압이 낮아지는 것을 방지하기 위하여 층간막(36b)이 형성된다. 제1차광막(37)의 에칭시에 에칭잔류물을 감소시키기 위해서는, 층간막(36b)의 단차부에서 스텝커버레이지를 양호하게 할 필요가 있다. 층간막(36b)의 성장방법으로서 상압 CVD법 보다는 감압 CVD법이 적당하다. 층간막(36b)을 두껍게 할수록, 제1차광막(37)과 N형 반도체기판(31)사이의 틈이 증가하고, 전송채널(33)에 경사진 방향으로부터 입사하는 광이 증가하고, 이에 의해 스미어 잡음을 증가시킨다. 스미어잡음의 저감을 중요시할 때에는, 층간막(36b)이 상기 막두께를 크게 초과하는 것은 바람직하지 않다.
전송채널(33)에 광이 입사해서 스미어 잡음으로 되는 것을 피하기 위하여 제1차광막(37)이 형성된다. 본 발명에서는, 제1차광막(37)으로서 폴리실리콘막과 텅스텐실리사이드막의 적층에 의한 텅스텐폴리사이드막을 사용하였다. 제1차광막(37)의 하부층을 형성하는 폴리실리콘막(이하, 하부층폴리실리콘막)은 감압 CVD법에 의해서 성장한다. 하부층폴리실리콘막의 막두께는 약 100㎚이다. 베이스의 층간막(36b)과 제1차광막(37)의 상부층을 형성하는 텅스텐실리사이드막(이하, 상부층텅스텐실리사이드막) 사이에 작용하는 응력을 완화해서, 상부층실리사이드막이 박리하는 것을 방지할 수 있도록 상기 막두께가 결정된다. 텅스텐실리사이드막의 광학적 투과특성으로부터, 스미어잡음의 저감(텅스텐실리사이드막의 차광특성의 향상)을 위해서는, 텅스텐실리사이드막을 후막화하는 것이 필요하나, 다음 공정에서 텅스텐폴리사이드막의 가공성이나 막의 박리방지등을 고려하여, 막두께를 200㎚로 형성하였다. 200㎚의 막두께로 가시광의 투과율은 약 0.01%로 되고, 또한 이 막두께는 차광막으로서 사용하는데 있어 문제가 되지 않는다. 상부층 텅스텐실리사이드막은, 스퍼터법에 의해서 형성해도 되나, 전송게이트전극(35)의 단차부분에서 막두께가 얇게되어 차광특성이 열화하지 않도록 커버리지에 양호한 CVD법으로 형성하는 것이 보다 적절하다. 전송채널(33)에 광이 입사해서 발생하는 포토케리어는 스미어잡음성분으로 된다. 전송채널(33)에 광이 입사하는 것을 방지해서, 스미어잡음이 발생하지 않도록 제1차광막(37)이 형성되어 있다. 제1차광막(37)은, 층간막(36b)위에 형성되고, 또한 전송게이트전극(35)을 덮는 형상과 포토다이오드(32)의 상부에 개구영역으로 형성하는 형상으로 형성된다. 제1차광막(37)의 단부와 포토다이오드(32)의 단부사이의 위치관계는, 고체촬상장치의 감도에 대한 스미어잡음특성의 트레이드오프(trade-off)의 관계에 있다, 제1차광막(37)의 단부가 포토다이오드(32)위로 돌출되면, 포토다이오드(33) 위에 입사된 광이 감소하므로, 감도가 저하된다, 한편, 전송채널(33)로 입사되는 광이 감소하므로 스미어잡음이 감소된다. 제1차광막(37)의 단부가 포토다이오드(32)의 단부부근에 도달하지 않는 경우, 감도의 개선없이 스미어잡음특성이 열화한다. 따라서, 제2도에 표시한 바와 같이 제1차광막(37)의 단부는 적어도 포토다이오드(32)의 단부부근으로 도달하는 것이 바람직하다.
제1차광막(37)위와 제1차광막(37)의 개구영역의 층간막(36b)위에는, 실리콘산화막으로 이루어진 제2층간절연막(44)이 형성된다. 제2층간절연막(44)은 감압 CVD법이나 상압 CVD법에 의해 성장된다. 제2층간절연막(44)의 두께는 200㎚이다. 이 막두께는, 제2층간절연막(44)에 의해서만 다음의 두 목적을 달성할 수 있도록 결정된 것이다. 제1목적은, 제2차광막(42)을 패터닝하는 드라이에칭에 의한 에칭손상이 포토다이오드(32)에 결정결함을 발생시키는 것을 방지하는 완충층을 형성하는 데 있다. 본 실시예에서는, 제2차광막으로서 실리콘함유 알루미늄막을 사용하고 있기 때문에, 통상적으로 이와같은 에칭손상을 회복하는 약 900℃의 열처리를 실시할 수 없다. 이와같은 포토다이오드(32)내의 결정결함은 휘점불량으로서 촬상화면에 나타나는 심각한 문제를 야기한다. 제2목적은, 제1차광막(37)과 제2차광막(42) 및 배선층(41)을 포함하는 배선층과 전송게이트전극(35) 사이의 절연내압을 유지하는데 있다. 본 실시예의 고체촬상장치의 경우, 제2층간절연막(44)은 약 30V의 절연내압을 필요로 한다. 한편, 이들 두 목적을 달성하기 위하여, 제2층간절연막(44)의 두께를 증가하여도 되나, 이 해결책은 다음의 점에서 그다지 바람직한 것은 아니다. 즉, 제2층간절연막(44)을 개재해서 경사진 방향으로부터 제1차광막(37)에 입사하는 광이 증가한다. 이 경사진 입사광의 강도가 크면 광의 일부는 제1차광막(37)을 투과해서 스미어잡음으로 된다. 스미어잡음 특성은 고체촬상장치의 여러 특성중에서도 특히 중요시되고 있으므로, 상당히 낮은 레벨로 억제할 필요가 있고, 따라서 제2층간절연막(44)의 두께를 증가하는 것은 적절하지 않다.
제2층간절연막(44)위에는 붕소포스포규산염 유리(이하, BPSG)막으로 이루어진 제1층간절연막(38)이 형성되어 있다. 제1층간절연막(38)은 상압 CVD법에 의해 퇴적된다. 제1층간절연막(38)은 600㎚의 두께로 성장되나, 이 막두께는 평탄한 영역에서의 막두께이다. 상압 CVD의 단차피복성의 결핍에 기인해서, 최상부면이 오목형상을 이루는 영역에서는 막두께가 얇게된다. 예를들면, 포토다이오드(32) 상부의 제2층간절연막(44)위에서는, 가장 얇은 부분에서 약 400㎚밖에 성장하지 않는다. 제1층간절연막(38)은 N2분위기에서 900℃의 열처리에 의해서 최상부면이 평탄화된다. 제1층간절연막(38)을 구성하는 BPSG막은 퇴적시에 붕소와 인은 각각 약 3wt% 와 약 6wt%의 농도를 함유하고 있다. BPSG막내의 붕소 및 인의 농도가 높을수록 평탄화열처리에 의한 최상부면의 평탄화효과는 크나, 평탄화열처리중에 붕소 및 인은 막으로부터 외부로 확산되고, 기상으로 반응하여 BPSG 막 표면에 입자형상의 이물질을 발생한다. 따라서, 제1층간절연막(38)의 붕소 및 인농도는 상기의 값이하로 하는 것이 바람직하다. 한편, 붕소와 인을 상기 농도보다 낮게해도 되나, 이 경우, 제1층간절연막(38)의 최상부면의 평탄화형상은 열화한다. 다음의 평탄화의 요건을 충족하는 범위에서 붕소 및 인의 저농도화가 가능하다. 평탄화형상은 특히 붕소농도에 의존하고 있으며, 본 실시예에서는 약 1.2wt%가 하한계이다. 제1층간절연막(38)의 두께를 증가시켜서 평탄화형상을 개선해도 되나, 제2층간절연막(44)의 경우와 마찬가지로 스미어잡음특성의 관점에서 막두께를 두껍게하는 것은 바람직하지 않다.
제1층간절연막(38)의 최상부면을 평탄화하는 이유는, 제2차광막(42)을 균열없이 피복성이 양호하게 형성하고 또한 제2차광막(42) 및 배선층(41)을 패터닝하는 드라이에칭공정에서 오버에칭을 단축하기 위해서이다. 제1층간절연막(38)의 최상부면의 평탄성이 나쁠수록, 배선층(41) 및 제2차광막(42)의 에칭시에 오버에칭의 연장이 필요하게 된다. 이것은, 포토다이오드(32)로부터 많은 에칭손상을 주어서 휘점불량을 증가하는 요인으로 된다. 본 실시예의 고체촬상장치의 구조에서는, 제1층간절연막(38)의 최상부면의 최대구배는 약 70도이고, 고체촬상장치의 평탄영역에서의 적절한 에칭시간에 대한 오버에칭시간은 동일한 에칭조건에서 60%정도로 충분하고, 에칭잔류물 및 휘점불량의 발생이 없는 에칭을 행할 수 있다. 구배가 클수록 오버에칭시간의 연장이 필요하게 되며, 이것은 휘점불량의 원인이 되기 쉽다. 제1층간절연막(38)의 최상면의 형상은 오버행형상으로 되어서는 안된다.
제1층간절연막(38)의 두께는 60㎚로 퇴적되나, 평탄화처리시의 점성유동에 기인하여 베이스그라운드의 단차부분에서는 이 막두께보다 얇게된다. 예를들면, 평탄화열처리한 후 제1차광막(37)의 어깨부분에서는 제1층간절연막(38)의 막두께는 약 30㎚이다.
또한, 제2도에 표시한 고체촬상장치의 단면도에서는, 제1차광막(37)의 어깨부분에서 제1층간절연막(38)이 제거되고, 제2차광막(42)과 제2층간절연막(44)이 접촉되어 있다. 이것은 다음과 같은 이유에 의한다. 본 고체촬상장치의 제조공정중 제1층간절연막(38)의 최상부면에 대해서 특정한 에칭을 행함으로써 막두께가 감소된다. 이 특정한 에칭과 제1층간절연막(38)의 막두께 감소사이의 관계에 대해서는 후에 상세하게 설명한다.
제1차광막(37)의 상부의 제1층간절연막(38)위에 제2차광막(42)이 형성된다. 제2차광막(42)은 실리콘을 1%함유하는 알루미늄막으로 형성된다. 제2차광막(42)으로서 실리콘을 함유하는 알루미늄막을 사용하는 것은, 공정의 간략화를 위해 배선층(41)과 동일한 막형성공정과 에칭공정에 의해 형성하기 때문이다.
배선층(41)과 다른 막형성공정 및 에칭공정에서 제2차광막(42)를 형성하는 경우는, 예를 들면 순알루미늄을 사용해도 된다. 이 경우, 실리콘함유 알루미늄에 열처리를 실시하였을 경우에 볼 수 있는 실리콘모듈(silicon module)에 기인한 광투과율 증대의 문제를 피할 수 있다. 제2차광막(42)를 형성하는 실리콘함유 알루미늄의 막두께는 1㎛이다. 이 막두께일 때, 제2차광막(42)의 광투과율은 0.01%가 되어, 실용상 충분한 차광특성을 가진다. 제1차광막(37)은 전송채널(33)에 경사진 방향으로부터 광입사를 방지하는 작용을 가지는 반면에, 제2차광막(42)은 주로 수직방향으로부터 강한 광이 제1차광막(37)을 투과해서 전송채널(33)에 입사하는 것을 방지하기 위하여 형성된다. 제2차광막(42)은 적어도 전송채널(33)의 위쪽은 모두 피복하는 형상으로 형성된다. 제2차광막(42)의 단부는, 포토다이오드(32)의 감도를 저하하지 않도록 제1차광막(37)의 단부를 넘어서 포토다이오드(32)의 상부방향으로 돌출하지 않아야 하는 것이 바람직하다.
콘택트홀(39)은 게이트절연막(34), 층간막(36a), 층간막(36b), 제2층간절연막(44) 및 제1층간절연막(38)을 에칭제거하여 개구된다. 콘택트홀(39)은 고체촬상장치의 주변부에 존재하고 또한 고체촬상장치의 촬상영역과의 위치관계가 명확하게 규정되어 있는 것은 아니다. 제2도는 편의상 고체촬상장치의 촬상영역에 근접시켜서 도시한 것이다. 콘택트홀(39)의 크기는 약 5㎛×약 5㎛이다.
또한, 제2도에는 표시되어 있지 않으나, 제1도에서 설명한 바와 같이 전송게이트전극(35)에 구동펄스를 인가하기 위하여 형성되는 콘택트홀의 최소직경은 약 1㎛이고, 층간막(35a), 층간막(36b), 제2층간절연막(44) 및 제1층간절연막(38)을 에칭제거해서 개구된다.
콘택트홀(39)의 바닥부분에는 인을 열확산해서 형성한 N형 확산층(40)이 존재한다. 콘택트홀(39)을 개구한 후 POCl3이나 PH3등의 인함유분위기에서 열처리를 행함으로써 N형 확산층(40)이 형성된다. N형 확산층(40)은, 실리콘 함유 알루미늄으로 형성된 배선층(41) 및 N형 반도체기판(31)이 정류성을 나타내지 않는 오믹콘택트를 얻기 위하여 형성되어 있다. N형 확산층(40)의 시트저항은 약 5~10Ω/?이다. N형 확산층(40)은 깊이 약 2㎛의 확산을 가진다.
배선층(41)은 실리콘함유 알루미늄으로 형성되어 있다. 배선층(41)의 실리콘함유량은 약 1%이다. 배선층(41)의 막두께는 약 1㎛이다. 배선층(41)은 콘택트홀(39)을 개재해서 N형 반도체기판(31)에 접속해서 전압을 인가한다.
N형 반도체기판(31)에는 통상 약 10V의 전압이 인가되어, 포토다이오드(32)에서 발생한 포토캐리어를 전송채널(33)에 오버플로 되지 않도록 N형 반도체기판(31)쪽으로 인도하고 있다. 수직회수동작(vertical withdrawing action)시에는, N형 반도체기판(31)에 약 30V의 전압이 인가된다. 여기서 수직회수동작이란, N형 반도체기판(31)에 약 30V의 전압을 인가함으로써 포토다이오드(32)에 축적된 포토케리어를 모두 N형 반도체기판(31)에 강제적으로 회수하는 소위 고체촬상장치의 셔터동작을 나타낸다.
고체촬상장치의 최상부면에는 플라즈마 CVD법에 의해서 성장한 실리콘산화막에 의해서 최종보호막(43)이 형성되어 있다. 최종보호막(43)의 막두께는 400㎚이다. 최종보호막(43)은, 고체촬상장치의 치상부면을 보호하고 있으며, 예를들면 외부로부터 이동이온의 침입으로부터 고체촬상장치를 보호하는 작용을 한다.
이상과 같이 구성된 고체촬상장치의 동작에 대해서 설명한다. N형 반도체기판(31)에 형성된 포토다이오드(32)에 광이 외부로부터 신호로서 입사한다.
포토다이오드(32)내부에서는 광전변환을 일으켜서 광의 광량에 의존하는 포토캐리어가 생성되어 축적된다. 이 상태에서 전송게이트전극(35)에 +15V의 펄스전압을 인가하면, 포토케리어는 전송채널(33)에 판독출력된다. 다음에, 0V와 7V의 전압이 교호로 반복되는 펄스전압을 전송게이트전극(35)에 인가해서 전송채널(33)내부의 포토캐리어를 소정의 출력부까지 전송할 수 있다. 제1차광막(37) 및 제2차광막(42)에는 각각 소정의 전압이 인가되어 있다.
N형 반도체기판(31)에는, 배선층(41)로부터 소정의 전압이 인가된다. 통상적으로는 약 10V의 전압이 인가되고, 포토다이오드(32)로부터 오버플러우된 포토캐리어를 N형 반도체기판(31)에 인도하여, 전송채널(33)에는 유입되는 일이 없다. 수직으로 회수하는 전자셔터동작시에 약 30V의 전압이 인가된다. 이것은, 포토다이오드(32)의 내부에 축적된 포토캐리어를 모두 N형 반도체기판(31)으로 회수하여 고체촬상장치의 셔터동작을 시키기 위해서이다.
본 발명의 실시예에 있어서의 고체촬상장치에서는, 소정의 층간절연막이 제1층간절연막(38)과 제2층간절연막(44)의 적층막으로 구성되어 있다. 또, 소정의 에칭에 있어서, 제1층간 절연막(38)의 에칭레이트보다 제2층간절연막(44)의 에칭레이트가 충분히 느린 재료를 사용하는 것을 특징으로 하고 있다. 이와같은 층간절연막의 구성을 가지는 고체촬상장치에 있어서는 소정의 에칭을 실시한 후에 제1층간절연막(38)이 평탄화처리에 의해서 얇게된 부분에서 제거되고, 또 이 소정의 에칭이 제2층간절연막(44)에 까지 도달하였을 경우에도, 제2층간절연막(44)의 에칭은 거의 진행하지 않는다. 이하, 이와 같은 효과에 의해서 본 실시예의 고체촬상장치는 고품질이고 안정된 수율을 얻게되는 것에 대해서, 이하에 상세히 설명한다.
본 고체촬상장치의 제조공정에서는, 평탄화열처리후에 제1층간절연막(38)의 최상부면에 대해서 소정의 에칭이 실시된다. 이 소정의 에칭이란 다음과 같은 것이며, 제2차광막(42)이 형성되기전에 실시되는 것이다. N형 확산층(40)은 고체촬상장치 전체면에 성장한 인유리(P2O5)막(도시생략)으로부터 인의 고상확산(solid phase diffusion)에 의해 형성한다. 이 인유리막은, N형 확산층(40)의 형성후에는 불필요하게 되므로, 물(H2O)과 불산의 혼합액을 사용한 웨트에칭에 의해서 제거한다. 여기서 물: 불산의 혼합비는 20:1로 한다. 이 혼합비는 에칭레이트의 제어성과 처리능력을 고려해서 결정한 것이다. 성장되는 인유리막의 막두께는 약 50㎚이하이며 이 화학용액에 대한 에칭레이트를 정확히 측정하는 것은 어렵다. 그러나, 예를 들면 본 고체촬상장치에서 최소직경 1㎛(가로세로비율 약1)를 가지고 개구되어 있는 전송게이트전극(35)의 콘택트홀과 같이 화학용액의 순환이 느린 영역에서 이 인유리막을 완전히 제거하기 위해서는, 로트간의 변동과 화학용액의 피로도의 변동의 영향을 포함해서 약 20초가 적절하다는 것을 알고 있다. 한편, 제1층간절연막(38)을 형성하는 BPSG막, 제2층간절연막(44)를 형성하는 실리콘산화막에 대한 이 화학용액의 에칭레이트는 각각 450㎚/분과 30㎚/분이다. 그러나, 제1층간절연막(38)에는 표면으로부터 깊이 약 200㎚까지 상기 인유리막으로부터 인의 확산이 일어나고, 이 영역의 평균에칭레이트가 약 100㎚/분까지 증가하고 있는 것을 확인하고 있다.
웨트에칭은 소정의 카세트에 수용한 복수개의 반도체기판을 소정의 에칭액으로 채우고 순환시킨 용액용기에 투입해서 행하는 배치처리(batch processing)가 일반적이다. 이 방법은 장치가 저렴하다고 하는 이점이 있는 반면에, 에칭의 개시시점과 종료시점의 제어성이 나쁘고, 에칭처리를 반복할 때마다 화학용액이 피로하게 된다. 또 화학용액의 순환이 투입하는 반도체기판의 매수와 배치에 의존한다. 또, 에칭레이트를 변동시키는 요인이 상당히 큰 것도 알려져 있다. 이들의 요인은 특히 에칭시간이 짧을 때에는 상당히 큰 막의 감소량이 불균일을 초래한다. 또, 제1층간절연막(38)의 표면으로부터 깊이 20㎚까지 연장된 상기 인확산층도 막의 감소량의 변동원인으로 되어 있다. 이 웨트에칭에 의한 제1층간절연막(38)의 막의 감소량은, 변동이 제어되는 경우에도 200㎚~ 400㎚의 범위내에서 발생한다. 특히, 화학용액의 투입과 인출을 복수의 작업자에 의해 수동조작으로 행하는 경우에는 실질적인 에칭시간에 개인차가 나타난다. 이 때문에 막의 감소량의 변동이 더욱 확대된다. 제1차광막(37)의 어깨부분과 같이 베이스재료의 볼록부에서는 평탄화열처리에 의해서 제1층간절연막(38)의 막두께는 300㎚까지 감소하고 있다. 이 때문에 막감소량이 큰쪽으로 치우쳤을때에는 제2도에 도시한 바와 같이 에칭제거되고, 제2층간절연막(44)이 노출한다. 또, 포토다이오드(32)의 상부에 베이스재료가 오목형상이고, 퇴적의 초기보다 제1층간절연막(38)의 막두께가 얇은 영역에서도 제2층간절연막(44)이 노출한다. 노출한 제2층간 절연막(44)까지 에칭되는 경우 막의 감소량은 대단히 작다. 즉, 제2층간절연막(44)을 형성하는 실리콘산화막의 에칭레이트는 30㎚/분 이므로, 에칭에 의해서 노출한 영역의 막감소량은 10㎚이하이다. 이와같이, 제2층간절연막(44)은 에칭에 대한 스토퍼로 역할한다. 상기한 바와같이, 제2층간절연막(44)은 단독으로도 층간절연내압을 유지하고 또한 에칭손상의 완충층으로 역할한다. 이 때문에, 제1층간절연막(38)이 얇은 영역에서 제거되는 경우에도 문제되지 않는다.
한편, 베이스재료의 단자의 볼록부로부터 점성유동막이 유입하여, 제1층간절연막(38)의 막두께가 증가한다. 제1층간절연막(38)은, 상기 막두께의 변동이 상기 범위내에 있으면, 소실하는 일은 없다. 결과로서, 제1층간절연막(38)의 최상면의 평탄화형상은 거의 열화되지 않고, 제2차광막(42)의 단차피복형상의 열화나 균열의 발생시 또는 제2차광막(42)의 에칭시에 적어도 오버에칭시간이 연장되지 않는다.
종래의 고체촬상장치의 구조에서는, 다음과 같은 불편이 발생하고 있다. 종래의 고체촬상장치에 있어서는 제1차광막(37)과 제2차광막(42) 사이에 개재하는 층간 절연막은 BPSG막(이하, 층간 BPSG막)으로 구성되어 있다. 층간절연내압 및 에칭 손상의 완충에 대한 문제를 해결하기 위해서는, 층간 BPSG막 두께는 적어도 20㎚로 되어야 하고 이 막두께를 얻을 수 있는 퇴적조건은 막두께 900㎚이다. 이 막두께는 평탄화에 의해 베이스의 볼록부에서 막두께가 감소하는 사실 및 제어성이 양호한 경우 상기 인유리막의 에칭제거에 따른 막감소량이 최대 400㎚로 되는 사실로부터 견적되는 수치이다. 실제로는 제품의 생산시에 작업자의 작업수순의 개인차에 기인하는 변동까지 고려한 마진을 막두께에 포함하지 않으면 안되고, 층간 BPSG막의 에칭레이트가 450㎚/분으로서 비교적 빠르기 때문에 막두께를 더욱 두껍게하여야 한다. 층간 BPSG막의 형성공정에서 퇴적의 막두께의 변동까지 고려하였을 경우, 퇴적막두께는 1100㎚이상으로 할 필요가 있다.
그러나 일반적으로 상압 CVD법으로 BPSG막을 성장시킬 때에, 기상반응에 의해서 발생하는 입자기 막두께의 증가와 함께 증가하고, 이에 의해 수율이 저하된다. 한편, 층간BPSG막을 에칭제거해서 개구되는 콘택트홀은 CHF3등의 플루오로히드로카본가스를 에칭가스로서 사용한 반응성이온에칭에 의해 행하나, BPSG막의 두께의 증가에 수반하여 에칭영역에 비정상적인 퇴적물이 형성하기 쉽다고 하는 것이 경험적으로 판명되고 있다. 이 비정상적인 퇴적물은, 탄소와 불소를 주성분으로 해서 성장한 폴리머이고 특히 BPSG막에서 흔히 발견되는 트러블이 있고, 그 밖의 상세에 대해서는 불명하나, 수율저하의 한 원인으로 되고 있다.
또, 상기한 바과 같이 제1차광막(37)과 제2차광막(42) 사이에 개재하는 층간 절연막의 두께를 두껍게하면 고체촬상장치의 스미어잡음특성이 열화한다. 종래의 고체촬상장치의 구조에서는, 중간 BPSG막의 성장시의 막두께를 최저한계인 900㎚형성하여 생산하였을 때, 층간내압에 관한 양품으로서 얻게된 것은 실시예의 구조중에서 고체촬상장치의 제1층간절연막(38) 및 제2층간 절연막(44)과 동등한 층간절연막으로 완성되어, 스미어잡음값도 동등하게 얻고 있으나, 층간내압의 불량발생이나 휘점의 불량발생에 의해 수율이 저하되었다.
이에 대해서, 본 발명을 적용한 고체촬상장치에서는, 제1층간절연막(38)이 에칭스토퍼로 가능하여 층간절연내압이나 에칭손상완충에 지장을 초래하는 일이 없다. 따라서, 제1층간절연막(38)은 마진을 유지하기 위하여 두께를 두껍게 할 필요가 없으므로, 막성장시의 입자나 콘택트홀을 에칭할 때에 폴리머가 퇴적되지 않고, 스미어잡음열화도 발생하지 않는다. 이 때문에, 고품질의 고체촬상장치를 안정한 수율로 생산할 수 있다.
이하, 본 발명의 제조방법에 대해서 제3도 내지 제7도를 참조하면서 설명한다.
먼저, N형 반도체기판(51)의 주요표면위에 액 100㎚의 열산화막(52)을 형성한다. N형 반도체기판(51) 위에 포토레지스트(도시되지 않음)를 도포하고, 제 1의 P형 확산층(53)의 영역을 노광하고 현상해서 레지스트패턴을 형성한다.
이 레지스트패턴을 마스크로 사용해서 붕소이온을 주입한다. 이 때의 이온주입조건은, 가속전압이 100kev, 주입량이 약 1012㎝-2이다. 이후, N2분위기에서 열처리온도 1100℃ 이상에서 수시간동안 열처리를 행하여, 주입한 붕소를 N형 반도체기판(51)의 깊이 약 5㎛까지 확산시켜서, 제1의 P형 확산층(53)을 형성한다.
동시에, 이 열처리에 의해서 이온주입된 붕소를 활성화시킨다(제3도).
다음에, N형 반도체기판(51) 위에 포토레지스트(도시되지 않음)을 도포하고, 포토다이오드(54)를 형성하는 영역을 노광하고 현상해야 레지스트패턴을 형성한다. 이 레지스트패턴을 마스크로 사용하요 인이온을 주입한다. 이 때의 이온주입조건은, 가속전압이 수 100keV, 주입량이 약 1012㎝-2이다. 이후, N2분위기에서 1000℃ 이상의 열처리를 행한다. 이에 의해서 포토다이오드(54)의 주입깊이는 약 2㎛로 된다. 이와 같이 해서 제1의 P형 확산층(53)의 소정영역에 포토다이오드(54)가 형성된다.
다음에 N형 반도체기판(51)위의 레지스트를 제거하고, 재차 N형 반도체기판(51)위에 포토레지스트(도시되지 않음)를 형성한다. 제2의 P형 확산층(55)의 영역을 노광하고 현상해서 레지스트패턴을 형성한다. 이 레지스트패턴을 마스크로 사용하여 붕소이온을 주입한다. 이 때의 이온주입조건은, 가속전압이 약 100keV, 주입량이 1012㎝-2이다. 이에 의해서 제2의 P형 확산층(55)의 확산깊이는 최종적으로 약 1㎛로 된다. 이와같이 해서 N형 반도체기판(51)에서 발생하는 잡음으로되는 전하가 전송채널에 확산하는 것을 방지하는 제2의 P형 확산층(55)이 P형 웰인 제1의 P형 확산층(53)에 형성된다.
또, N형 반도체기판(51)위의 레지스트패턴을 제거하고, N형 반도체기판(51)위에 포토레지스트(도시되지 않음)를 형성한다. 전송채널(56)영역을 노광하고 현상해서 레지스트패턴을 형성한다. 이 레지스트패턴을 마스크로 사용하여 인이온을 주입한다. 이 때의 이온주입조건은, 가속전압이 약 100keV, 주입량이 약 1012㎝-2이다. 이에의해 전송채널(56)의 확산깊이는 약 0.5㎛로 된다. 이와같이 해서 전송채널(56)이 형성된다.
다음에 N형 반도체기판(51)위의 포토레지스트를 제거하고, 재차 N형 반도체기판(51)에 포토레지스트(도시되지 않음)를 형성한다. 제3의 P형 확산층(57)의 영역을 노광하고 현상해서 레지스트패턴을 형성한다. 이 레지스트패턴을 마스크로 사용하여 붕소이온을 주입한다. 이 때의 이온주입조건은, 가속전압이 수10keV, 주입량이 약 1012㎝-2이다. 이에 의해 제3의 P형 확산층(57)의 주입깊이는 약 1㎛로 된다. 이와같은 조건으로 주입함으로써, 포토다이오드(54)와 전송채널(56) 사이이 임계치전압을 제어할 수 있다. 이와 같이 해서, 포토캐리어를 포토다이오드(54)로부터 전송채널(56)에 판독출력하기 위한 퍼텐셜의 제어를 행하는 제3의 P형 확산층(57)이 포토다이오드(54)와 전송채널(56) 사이에 형성된다.
다음에 N형 반도체기판(51)위의 포토레지스트를 제거하고, 재차 N형 반도체기판(51)위에 포토레지스트(도시되지 않음)를 도포한다. 제4의 P형 확산층(58)의 영역을 노광하고 현상해서 레지스트패턴을 형성한다. 이 레지스트패턴에 붕소이온을 주입한다. 이 때의 주입조건은, 가속전압이 수10keV, 주입량이 약 1013㎝-2이다. 이에 의해서 제4의 P형 확산층(58)의 주입깊이는 약 1㎛로 된다. 제4의 P형 확산층(58)은 인접한 소자로부터 분리되므로 동작시에 인가되는 전압으로 도통하지 않도록, 임계치전압을 높게 설정한다. 이 목적을 위해 제4의 P형 확산층(58)의 불순물농도를 비교적 높게 설정한다. 특히, 제3의 P형 확산층(57)의 불순물농도보다 높게 설정되어야 한다(제4도).
다음에 게이트절연막(59)으로서 실리콘산화막을 파이로산화법에 의해 약 50㎚성장한다. 그 위에 폴리실리콘막을 감압 CVD법에 의해 약 600㎚성장하고, 인의 도핑에 의해 시트저항을 약 10Ω로 조정한다. 이 폴리실리콘막위에 포토레지스트를 도포하고, 노광하고 현상해서 전송게이트전극(56)의 레지스트패턴을 형성한다. 이 레지스트패턴을 마스크로 사용하여 폴리실리콘막을, 불소계가스와 클로로플루오로카본계가스와의 혼합분위기에서 반응성이온에칭을 행하여, 전송게이트전극(56)을 형성한다.
이후, 층간막(60a)으로서 막두께 약 200㎚의 실리콘산화막을 파이로산화법에 의해서 성장시킨다. 이 폴리실리콘산화막의 핀홀등에 기인하여 발생하는 전기적내압의 저하를 방지하기 위하여, 감압 CVD법에 의해서 실리콘산화막계의 층간막(60b)을 약 100㎚퇴적한다. 층간막(60a)을 형성하는 폴리실리콘산화막의 막두께는 약 200㎚이다. 이 값은 구동펄스를 인가하였을 때에 발생하는 동상의 누설(in-phase leak)을 방지하기 위하여 설정된다. 본 실시예에서는, 실리콘산화막계의 층간막(60b)으로서 TEOS 가스를 사용한 실리콘 산화막을 퇴적시킨다. 실리콘산화막계의 층간막(60b)의 막두께를 100㎚로하면, 그 내압을 30V이상으로 설정할 수 있다.
다음에, 제1차광막(61)으로서 텅스텐폴리사이드막을 성장한다. 이 텅스텐폴리사이드막의 하부층으로서 폴리실리콘막(이하, 하부층폴리실리콘막)을 약 100㎚성장한다. 하부층실리콘막의 막두께를 100㎚로 형성한 것은, 하부층 폴리실리콘막의 막두께를 더 얇게하면, 다음에 성장하는 텅스텐실리사이드막(이하, 상부층텅스텐실리사이드막)의 응력에 의해서 박리를 발생하는 것을 방지하기 위해서이다. 또한, 하부층 폴리실리콘막의 성장시의 온도는 900℃ 이하로 저온에서 성장시키기 때문에, N형반도체기판(51)내의 확산층의 불순물프로파일은 거의 변화하지 않는다. 만일 불순물프로파일이 열에 의해서 확산되거나 변화하면, 고체촬상장치의 판독특성에서 포화출력치가 저하하는 원인으로 된다.
다음에 CVD법에 의해 상부층 텅스텐실리사이드막을 약 200㎚성장한다. 구체적으로는 6불화텅스텐가스와 수소가스사이의 환원반응에 의해서 얻게된다. 이 막두께로 광의 투과율은 0.02%이다. 또한, 상부층 텅스텐실리사이드막은, CVD법에 의하지 않고, 20mTorr이하의 아르곤가스분위기에서 방전을 사용하는 스퍼터법에 의해서 텅스텐실리사이드타게트를 퇴적하여도 된다. 그러나, CVD법에서는 스텝커버리지가 양호하므로, 텅스텐실리사이드막은 전송게이트전극(36)측면의 단차부에서 막두께가 얇게되지 않고, 평탄한 막의 경우와 마찬가지로 높은 차광성을 표시한다고 하는 이점이 있다.
다음에, 이와 같이 성장한 폴리사이드막위에 포토레지스트(도시되지 않음)를 도포하고, 노광과 현상에 의해 제1차광막(61)에 레지스트패턴을 형성한다. 이 레지스트패턴을 마스크로 사용해서 불소계가스와 클로로플루오로카본계가스의 혼합분위기에서 반응성이온에칭을 행하여 제1차광막(61)을 형성한다.
그리고, 제2층간절연막(62)으로 사용되는 실리콘산화막을 실란가스와 산소를 사용한 상압 CVD법에 의해서 약 200㎚퇴적한다. 상압 CVD법을 사용하는 것은, 상압 CVD법에 의해서 성장하는 제1층간절연막(63)과 동시에 동일장치에 의해서 성장을 행함으로써 공정의 간략화를 도모할 수 있기 때문이다. 또한, 예를 들면, TEOS가스를 사용한 감압 CVD법에 의해서 퇴적한 실리콘산화막을 제2층간절연막(62)으로서 사용하여도 된다. 제2층간절연막(62)의 막두께는 단독으로 다음의 두목적을 달성할 수 있다. 첫 번째로 후공정에서 제2차광막(64)를 패터닝하는 드라이에칭시에 에칭손상에 의해 포토다이오드(54)에 결정결함을 발생시키는 것을 방지하는 완충층으로 된다. 두 번째로, 제1차광막(61)과 제2차광막(64) 및 배선층(65)을 구성하는 배선층과 전송게이트전극(56) 사이의 절연내압을 유지한다. 한편, 상기 목적을 위하여 제2층간절연막(62)의 두께를 증가하면, 경사진 방향으로부터 제1차광막(61)에 입사해서 투과하는 광이 증가해서 스미어 잡음이 발생하므로, 필요이상으로 두께를 증가하는 것은 바람직하지 않다.
다음에, 실란가스와 포스핀가스 및 디보란가스의 혼합가스를 사용한 상압 CVD법에 의해 제1층간절연막(63)으로서 BPSG막을 형성한다. 실란가스와 포스핀가스 및 디보란가스와의 혼합비는 BPSG막의 붕소 및 인의 농도가 각각 약 3wt% 및 6wt%로 되도록 결정되어 있다. 이 BPSG막의 두께는 약 600㎚이다. 다음에, N2분위기에서 900℃의 열처리에 의해 이 BPSG막에 플로를 발생하여 제1층간절연막(63)의 최상부면을 평탄화한다. 이 때 점성유등의 결과 제1차광막(61)의 단차부분에서 제1층간막(63)의 막두께는 약 30㎚로 된다. 900℃ 이상에서 열처리를 행하면, 지금까지 N형 반도체기판(51)에 형성한 확산층의 불순물프로파일이 변화해서 고체촬상장치의 판독특성과 포화출력치가 저하한다. 또, 여기서 보다 바람직한 평탄화형상을 얻을 수 있는 파이로분위기에서 열처리를 행하지 않고, N2분위기에서 열처리를 행하고 있는 이유는, 제1층간절연막(63)과 제2층간절연막(62)을 투과한 파이로분자가 제1차광막(61)을 구성하는 상부층 실리사이드막을 산화해서 형상을 손상하기 때문이다(제5도).
다음에, 제1층간절연막(63) 위에 포토레지스트(도시되지 않음)를 도포해서 콘택트홀(66)을 포함하는 소망의 콘택트홀영역을 노광하고 현상해서 콘택트홀의 레지스트패턴을 형성한다. 이 레지스트패턴을 마스크로 사용해서 플루오로히드로카본가스에 의해 반응성이온에칭을 행한다. 이와같이 해서, 콘택트홀(66)이 형성된다.
다음에, POCl3과 O2의 혼합가스분위기에서 900℃의 열처리를 행하면 반도체장치의 표면에 약 50㎚의 인유리막(P2O5막)(도시되지 않음)이 성장한다. 동시에 이 인유리막으로부터 인이 고상으로 확산되어 N형확산층(65)이 형성된다. 이 열처리는, N형 반도체기판(51)에 지금까지 형성된 여러 가지의 확산층이 열적으로 확산하지 않도록, 900℃에서 행하는 것이 바람직하다. N형 확산층(65)의 시트저항은 5~10Ω/?이다. 또한, 이때 N형반도체기판(51)의 뒷면(도시되지 않음)에도 마찬가지로 고상으로 확산된다. 이 인의 확산층에 의해서, 소자에 악영향을 미치는 불순물인 중금속원소나 결정결함을 게터링하는 게터링층(gettering layer)을 형성하고, 이것은 매우 유용하다. 이 게터링층의 시트저항도 또한 5~10Ω/이다.
다음에 불산과 물의 혼합액을 사용해서 이 고체촬상장치 전체면에 성장하고 있는 인유리막을 제거한다. 물: 불산의 혼합비는, 에칭의 제어성과 처리능력의 관점에서 볼 때 20:1 정도가 바람직하다. 불산의 혼합비가 이것보다 적은 경우는 에칭시간을 연장해서 대응하면 된다. 불산의 혼합비가 이것보다 클수록 에칭의 제어성은 나빠진다. 이 혼합비에서 에칭시간은 약 15초정도로 된다. 이 때에, 제1층간절연막(63)도 에칭되어 적어도 20㎚ 내지 40㎚의 범위내에서 막이 감소되므로, 제1차광막(61)의 단차영역에서 제2층간절연막(62)이 노출되는 일이 있다(제6도).
다음에 실리콘을 1%함유한 알루미늄막을 20mTorr이하의 아르곤의 분위기에서 방전으로 스퍼터링함으로써, 실리콘함유 알루미늄막을 퇴적하고, 또 포토레지스트를 도포해서 (도시되지 않음), 제2차광막(64)과 배선층(65)의 레지스트패턴을 형성한다. 이 레지스트패턴을 마스크로 사용해서 염소계가스로 반응성이온에칭을 행하여, 제2차광막(64)과 배선층(65)을 형성한다. 이 에칭에 의해 포토다이오드(54)에 결정결함이 발생하여도, 결정결함을 회복하는 약 900℃의 고온열처리는 적용할 수 없다. 이 때문에 이 에칭은 예를들면 방전의 RF파워를 낮은 레벨로 억제해서 저손상화를 도모하는 것이 바람직하다.
마지막으로, 실란가스와 N2O이 혼합가스에 의한 플라즈마 CVD법에 의한 실리콘 산화막을 약 400㎚ 퇴적하여 최종보호막(68)을 형성하고, 이에 의해 본 발명을 적용한 고체촬상장치는 완성한다(제7도).
이상의 본 실시예에서는, 제1층간절연막(63)에 실시되는 소정의 에칭으로서 인유리막을 제거하는 웨트에칭공정을 취급하고 있으나, 그 외의 공정에서 제1층간절연막(68)에 소정의 에칭이 실시될 때, 이 소정의 에칭에서 제2층간절연막(62)의 에칭레이트가 제1층간절연막(63)의 에칭레이트보다 느린 경우에는, 본 실시예와 마찬가지인 효과를 얻게된다.
또한, 본 발명에서는, 제1차광막(61)으로서 텅스텐 폴리사이드막을 사용하였으나, 이에 한정되는 것은 아니다. 약 900℃의 열처리에 내성을 가지는 차광재료이면 되고, 예를들면 보다 차광특성의 양호한 몰리브덴폴리사이드막을 사용해도 된다. 또, 고융점금속폴리사이드막에 한정되지 않고, 예를들면, 텅스텐이나 몰리브덴 등의 고융점 금속막을 단독으로 사용해도 된다. 이 경우 고융점 금속폴리사이드막보다도 보다 차광성이 높으므로, 스미어잡음에 대한 효과를 향상시킬 수 있다.
몰리브덴실리사이드막이나 텅스텐막을 사용하는 경우에도, 상기한 텅스텐실리사이드막과 동일한 방법으로 형성할 수 있다. 그러나, 본 실시예에 있어서는, 고융점금속실리사이드막의 산화를 방지하기 위하여, 제1층간절연막(63)의 평탄화처리를 N2분위기에서 행하였으나, 이들 고융점금속막을 1층만 사용해서 제1차광막(61)을 형성하였을 경우에는, 평탄화처리를 파이로분위기에서 행하여도 된다.
마찬가지로 본 발명에서는, 층간막(60b)으로서 실리콘산화막계의 절연막을 사용하였으나, 예를들면 보다 절연성이 높은 실리콘질화막을 감압 CVD법에 의해 퇴적하면, 막두께의 박막화를 행하여, 스미어잡음을 저감하는 것도 가능하다.
또한, 본 실시예에 있어서는 제2층간절연막(62)으로서 CVD법에 의해서 성장한 실리콘산화막을 사용하였으나 이에 한정되는 것은 아니다. 소정의 에칭에 대한 에칭레이트가 제1층간절연막(63)에 비해서 충분히 느린 절연막중에서 포토다이오드(54)에 입사광을 투과하는 성질을 가지는 절연막이면 된다.
예를들면 감압 CVD법에 의해서 퇴적한 실리콘질화막이나 실리콘질화산화막을 사용해도 된다. 본 실시예에 사용한 물: 불산의 20:1의 혼합액에 대한 에칭 레이트는, 실리콘화막에서는 약 0.2㎚/분이므로, 에칭의 스토퍼로서 충분히 기능한다.
본 실시예에서는 제1층간절연막(63)으로서 BPSG막을 사용하였으나, 예를들면 포스핀가스와 실란가스와의 상압 CVD법에 의해서 성장시킨 포스포규산염유리(PSG)막을 사용해도 된다. 제1층간절연막(63)으로서 사용하는 PSG막의 인의 함유율은 약 8wt%이하로 하는 것이 바람직하다. 왜냐하면, 이 이상의 인함유율에서는 평탄화열처리시에 외부로 확산한 인이 막표면에서 반응해서 입자형상의 이물질이 발생하거나, 또는 인이 배선층(65)나 제2차광막(64)을 형성하는 알루미늄을 부식시키는 등의 문제를 발생한다. 단 PSC막을 사용하였을 경우, 열처리에 의한 평탄화형상이 BPSG막의 경우보다도 열화하므로, 이 경우 미리 전송게이트전극(56) 및 제1차광막(61)을 박막화함으로써 단자의 저감을 도모할 필요가 있다. 또한, 열처리온도의 상승 및 열처리시간의 연장에 의해 평탄화형상을 개선하는 것은 가능하나, N형 반도체기판(51)내의 확산층의 불순물프로파일을 변화시켜서 소자특성이 열화하므로 바람직하지 않다.
또, 제1층간절연막(63)으로서 오존과 데오스가스(TEOS gas)를 사용한 CVD막과 같이 성장과 평탄화가 동시에 일어나는 막을 사용하여도 된다. 이 경우에는 약 900℃에서 행하는 평탄화의 열처리는 불필요하다. 또 이 오존 데오스막(ozone TEOS film)을 사용하였을 경우, 본 실시예에서 사용한 물:불산의 20:1 의 혼합액에 대한 에칭레이트는 약 150㎚/분이다.
또한, 본 실시예에서는 제2차광막(64)과 배선층(65)을 동일공정에서 형성하고, 패터닝하였으나, 이 방법에 한정되는 것은 아니다. 예를들면, 제2차광막(64)으로서 순알루미늄을 사용하고, 배선층(65)으로서 실리콘함유알루미늄 또는 실리콘 및 구리알루미늄을 사용해도 된다. 이 경우, 제2차광막(64)과 배선층(65)은 별도의 공정으로 제조된다. 양자의 레이아우트는 평면적으로 교차하지 않으므로, 양자간에 새로운 층간절연막을 형성할 필요는 없다. 이 경우, 본 실시예에서와 같이 동일한 막형성공정과 패터닝공정을 한번 더 반복하여도 된다.
이상은 고체촬상장치를 사용한 실시예를 설명하였으나, 다른 반도체장치에 있어서도, 다층구조를 가진 층간절연막을 형성함으로써, 층간절연막을 박막화하는 것이 가능하게 된다. 이것에 대해서 제8도를 참조하면서 상세히 설명한다. 제8도는 제2실시예의 반도체장치인 MOS트랜지스터의 단면도를 표시한다.
이하에, 본 발명의 반도체장치의 구조에 따른 MOS트랜지스터의 구성 및 동작에 대해서 설명한다. (71)은 반도체기판, (72)는 소자분리영역, (73)은 채널확산층, (74)는 도전층인 소스확산층, (75)는 도전층인 드레인 확산층, (76)은 게이트절연막, (77)은 게이트전극, (78)은 제1층간절연막, (79)는 제2층간절연막, (80)은 콘택트홀, (81)은 배선층을 표시하고 있다.
제1극성을 가진 반도체기판(71)위에, MOS 트랜지스터를 형성하는 소정영역(액티브영역)을 전기적으로 분리하는 소자분리영역(72)이 형성되어 있다. 이 액티브영역의 반도체기판(71)의 표면근방에는, 소정의 임계치전압을 얻기 위한 채널확산층(73)이 형성되어 있다. 반도체기판(71)과 반대극성인 제2극성을 가진 소스확산층(74)과 드레인 확산층(75)이 서로 떨어져서 형성되어 있고, 또한, 양확산층은 채널확산층(73)에 접속되어 있다. 채널확산층(73)위에는 게이트절연막(76)을 개재해서 게이트전극(77)이 형성되어 있다. 게이트전극(77) 위에는 제1층간절연막(78)과 제2층간절연막(79)이 차례로 적층되고 있다. 이 적층된 절연막에 의해서 게이트전극(77)과 배선층(81)을 절연하고 있다. 제1층간절연막(78)은 소정의 에칭시에 제2층간절연막(79)에 대한 에칭레이트가 충분히 작은 재료로 형성되어 있고, 제2층간절연막(79)는 최상면이 평탄화된 형상을 가지고 있다. 소스확산층(74) 및 드레인확산층(75)은 콘택트홀(80)을 개재해서 배선층(81)과 접속되어 있다. 콘택트홀(80)은, 게이트절연막(76)과 제1층간절연막(78) 및 제2층간절연막(79)의 모든층을 관통해서 형성되어 있다, 이 배선층(81)으로부터 소정의 전압이 인가된다. MOS트랜지스터의 온상태와 오프상태는 게이트전극(77)에 인가된 전압과 배선층(81)으로부터 인가되는 소정의 전압과의 대소관계에 의해서 결정된다.
다음에, 제1층간절연막(78)과, 제2층간절연막(79)으로 이루어진 2층구조에 의한 층간절연막의 구성의 상세와 그 효과에 대해서 설명한다. 제2층간절연막(79)은 최상면을 소망하는 형상으로 평탄화함에 의해 형성되어 있다. 제1층간절연막(78)은, 제2층간절연막(79)을 평탄화하기 위해 적용되는 소정의 에칭에 대한 에칭레이트의 점에 특징이 있다. 소정의 에칭에 대해서, 제1층간절연막(78)은 제2층간절연막(79)보다 충분히 낮은 에칭레이트이다. 즉, 제1층간절연막(78)은 소정의 에칭에 대해서 제2층간절연막(79)보다 충분히 낮은 에칭레이트를 가지고 있다, 여기서, 구체적인 구성에 관해서는 제1실시예와 마찬가지이고, 예를들면, 제1층간절연막(78)은 NSC막을, 제2층간절연막(79)은 BPSG막을 사용한다. 이와같은 2층구조를 가진 층간절연막에서는 소정의 에칭을 행하여도 제1층간절연막(78)이 에칭되지 않는다. 즉, MOS 트랜지스터에서는 게이트전극(77)이 형성되면, 기판위에 단차가 형성된다. 이 단차가 발생하고 있는 부분에서는 , 제2층간절연막(79)을 퇴적하였을때에, 그 부분의 막두께는 주변의 평탄부에 비해서 얇게된다. 이 상태에서 균일한 에칭을 행하면, 주위의 막두께보다 얇은 볼록부분인 제2층간절연막(79)은 소실한다. 제2의 층간절연막(79)이 소실하면, 그 하부의 제1층간절연막(78)도 에칭이 진행된다. 그러나, 제1층간절연막(78)은 제2층간절연막(79)보다 에칭내성이 높으므로, 에칭되지 않는다. 이 때문에 소정의 층간절연내압을 실현하는 막두께로 제1층간절연막(78)을 형성함으로써, 제2층간절연막(79)은 층간절연내압에 관계없이 소망의 평탄화형상을 얻을 수 있는 최소의 막두께로 형성될 수 있다.
또, 제1층간절연막(78)은 소정의 에칭을 정지시키도록 기능하므로, 2층구조의 층간절연막의 막두께의 변동을 억제할 수 있다.
또한, 본 실시예에 개시된 전형적인 MOS 트랜지스터 이외에도, 여러 가지 MOS 트랜지스터의 구성이 실현가능하나, 본 발명에 있어서의 2층구조에 의한 층간절연막을 적용함으로써 마찬가지의 효과를 얻을 수 있다. 또, 본 실시예는 반도체장치의 상부방향에 2층의 도전층을 가진 MOS 트랜지스터를 예에 관한 것이나, 반도체장치의 상부방향에 3층이상의 도전층을 가진 MOS 트랜지스터에 대해서도 본 발명의 2층구조에 의한 층간절연막을 사용해도 마찬가지의 효과를 얻을 수 있다.
또한, 상기 두실시예에서는, 제1층간절연막으로서 BPSG막을 사용하였고, 제2층간절연막으로서 상압 NSG막을 사용하였으나, 이들 재료에 한정되는 것이 아니다. 예를들면, 제1층간절연막으로서 포스포규산염유리(PSG막)등의 열처리에 의해서 평탄화가 가능한 재료를 사용해도 된다. 또, 본 실시예에서는, 제1층간절연막을 퇴적한 후, 열처리에 의해서 최상면을 평탄화하였으나, 이 처리에 한정되는 것이 아니고, 예를들면, 오존(O3)과 TEOS(Si(OC2H5)4)의 혼합가스를 사용한 상압 CVD법 또는 감압 CVD법에 의해서 퇴적한 SiO2등과 같이 퇴적과 최상면의 평탄화가 동시에 진행하는 재료를 사용하여 제1층간절연층을 형성해도 된다. 또, 제2층간절연막으로서는 막의 구조가 치밀한 재료가 적합하며, 예를들면, 실리콘질화막이나 실리콘산화질화막등을 사용해도 된다.
또한, 상기 두 실시예에서는, 제1층간절연막과 제2층간절연막의 2층구조에 의해서 층간절연막을 형성하고 있으나, 본 발명에 의한 제1층간절연막과 제2층간절연막을 구성요소로서 구비하고 있으면, 3층이상의 다층구조에 의해서 층간절연막을 구성해도 된다.
본 발명의 반도체장치에서는, 최상면이 소망하는 형상으로 평탄화된 재료로 형성된 제1층간절연막을 상부층에 가지고, 소정의 에칭시에 제1층간절연막에 대한 에칭레이트가 충분히 작은 재료를 사용해서 형성된 제2층간절연막을 하부층에 형성되는 다층구조에 의한 층간절연막을 가짐으로써, 상기 소정의 에칭에 의해서 상기 제1층간절연막이 소실하고, 상기 소정의 에칭이 상기 제2층간절연막에 까지 도달하였을 경우에도, 상기 제2층간절연막에 막의 감소를 발생하는 일은 없다. 따라서, 상기 제1층간절연막을 소정의 층간절연내압을 실현할 수 있는 막두께로 형성함으로써, 상기 소정의 층간절연내압을 고려하지 않고 소망하는 평탄화형상을 실현할 수 있는 범위내에서 제2층간절연막을 최소의 막두께로 박막화하는 것이 가능하게 되고, 또한, 상기 2층구조에 의한 층간절연막의 두께의 변동을 억제하는 것이 가능하게 된다.
이상 특정한 바람직한 실시예를 참조하면서 본 발명을 상세히 설명하였으나, 기타의 변형도 가능하다.
따라서, 이하의 특허청구의 기술사상과 기술적범위는 상기 바람직한 실시예의 설명에만 한정되어서는 안된다.

Claims (6)

  1. 반도체기판에 포토다이오드를 형성하는 공정과, 상기 포토다이오드에 대해서 소정의 간격을 두고 상기 반도체기판에 전송채널을 형성하는 공정과, 상기 반도체기판에 게이트절연막을 형성하는 공정과, 상기 게이트절연막을 개재해서 상기 전송채널위에 전송게이트전극을 형성하는 공정과, 상기 전송게이트전극위에 층간막을 형성하는 공정과, 상기 층간막위에 상기 전송채널을 차광하는 제1차광막을 형성하는 공정과, 상기 제1차광막위에 층간절연막을 형성하는 공정과, 상기 층간절연막을 열적으로 평탄화하여 에칭하는 공정과, 상기 층간절연막위에 제2차광막을 형성하는 공정을 구비한 고체촬상장치의 제조방법에 있어서, 상기 층간절연막을 형성하는 공정은, 제2층간절연막을 형성한 다음에 제1층간절연막을 형성하는 다층박막공정을 적어도 포함하고, 상기 제1 및 제2의 층간절연막을 에칭하는 공정에 있어서, 상기 제2의 층간절연막의 에칭레이트가 상기 제1의 절연막의 에칭레이트보다 작고, 상기 제2층간절연막은 에칭스토퍼로서 기능하는 것을 특징으로 하는 고체촬상치의 제조방법.
  2. 제1항에 있어서, 상기 제1층절연막의 열평탄화처리온도는 상기 제1층간절연막에 함유된 불순물이 외부로 확산하고, 기상에 의해서 반응하지 않는 온도로 하는 것을 특징으로 하는 고체촬상장치의 제조방법.
  3. 제1항에 있어서, 상기 제1층간절연막의 붕소농도는 1.2wt%이상인 것을 특징으로 하는 고체촬상장치의 제조방법.
  4. 제1항에 있어서, 상기 제1층간절연막은 N2분위기중에서 900℃의 열처리에 의해서 평탄화되는 재료인 것을 특징으로 하는 고체촬상장치의 제조방법.
  5. 제1항에 있어서, 상기 제1층간절연막은 상기 전송채널상에서 촬상면형상이 테이퍼형상인 것을 특징으로 하는 고체촬상장치의 제조방법.
  6. 제1항에 있어서, 상기 제1 및 제2의 층간절연막을 에칭하는 공정에 있어서, 상기 제1의 층간절연막이 상기 제1의 차광막 끝위에서 중단되고, 상기 제2의 층간절연막이 노출하는 것을 특징으로 하는 고체촬상장치의 제조방법.
KR1019930002227A 1992-02-20 1993-02-18 고체촬상장치의 제조방법 KR0171625B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-33069 1992-02-20
JP3306992 1992-02-20

Publications (2)

Publication Number Publication Date
KR930018738A KR930018738A (ko) 1993-09-22
KR0171625B1 true KR0171625B1 (ko) 1999-02-01

Family

ID=12376442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002227A KR0171625B1 (ko) 1992-02-20 1993-02-18 고체촬상장치의 제조방법

Country Status (4)

Country Link
US (1) US5448097A (ko)
EP (1) EP0557098B1 (ko)
KR (1) KR0171625B1 (ko)
DE (1) DE69318202T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571018B2 (ja) * 1994-05-31 1997-01-16 日本電気株式会社 固体撮像装置の製造方法
US5855811A (en) * 1996-10-03 1999-01-05 Micron Technology, Inc. Cleaning composition containing tetraalkylammonium salt and use thereof in semiconductor fabrication
JP3702611B2 (ja) * 1997-10-06 2005-10-05 ソニー株式会社 固体撮像素子及びその製造方法
US6169317B1 (en) 1998-02-13 2001-01-02 Canon Kabushiki Kaisha Photoelectric conversion device and image sensor
US6130422A (en) * 1998-06-29 2000-10-10 Intel Corporation Embedded dielectric film for quantum efficiency enhancement in a CMOS imaging device
US6558570B2 (en) 1998-07-01 2003-05-06 Micron Technology, Inc. Polishing slurry and method for chemical-mechanical polishing
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US6348706B1 (en) 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
EP1608023B1 (en) * 2003-03-06 2012-01-18 Sony Corporation Solid state image sensing device and production method therefor
US6812539B1 (en) * 2003-04-10 2004-11-02 Micron Technology, Inc. Imager light shield
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
US7385167B2 (en) * 2004-07-19 2008-06-10 Micron Technology, Inc. CMOS front end process compatible low stress light shield
US7132352B1 (en) * 2004-08-06 2006-11-07 Advanced Micro Devices, Inc. Method of eliminating source/drain junction spiking, and device produced thereby
EP1997147A2 (en) * 2006-03-02 2008-12-03 Icemos Technology Corporation Front side electrical contact for photodetector array and method of making same
KR100788381B1 (ko) * 2006-12-22 2008-01-02 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
US9041841B2 (en) * 2008-10-10 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor having enhanced backside illumination quantum efficiency
JP2013084713A (ja) * 2011-10-07 2013-05-09 Sony Corp 固体撮像素子および製造方法、並びに撮像ユニット
US10763298B2 (en) * 2016-10-28 2020-09-01 Canon Kabushiki Kaisha Photoelectric conversion apparatus and image pickup system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5819129B2 (ja) * 1975-12-10 1983-04-16 株式会社東芝 ハンドウタイソウチノ セイゾウホウホウ
JPS59159563A (ja) * 1983-03-02 1984-09-10 Toshiba Corp 半導体装置の製造方法
FR2555364B1 (fr) * 1983-11-18 1990-02-02 Hitachi Ltd Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
US4694185A (en) * 1986-04-18 1987-09-15 Eastman Kodak Company Light sensing devices with lenticular pixels
JPS63111668A (ja) * 1986-10-30 1988-05-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPS63174359A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd 固体撮像装置
JPH0666452B2 (ja) * 1987-09-04 1994-08-24 株式会社東芝 固体撮像装置の製造方法
JPS6484644A (en) * 1987-09-28 1989-03-29 Oki Electric Ind Co Ltd Manufacture of semiconductor element
JP2822393B2 (ja) * 1988-07-30 1998-11-11 ソニー株式会社 固体撮像装置及びその駆動方法
JPH02156670A (ja) * 1988-12-09 1990-06-15 Sharp Corp 固体撮像素子
JPH03190272A (ja) * 1989-12-20 1991-08-20 Matsushita Electron Corp 固体撮像装置
JPH04211120A (ja) * 1990-02-19 1992-08-03 Matsushita Electric Ind Co Ltd コンタクトの形成方法およびそれを用いた半導体装置の製造方法
JPH0567767A (ja) * 1991-03-06 1993-03-19 Matsushita Electron Corp 固体撮像装置およびその製造方法
US5169491A (en) * 1991-07-29 1992-12-08 Micron Technology, Inc. Method of etching SiO2 dielectric layers using chemical mechanical polishing techniques

Also Published As

Publication number Publication date
DE69318202T2 (de) 1998-11-12
EP0557098A1 (en) 1993-08-25
US5448097A (en) 1995-09-05
KR930018738A (ko) 1993-09-22
DE69318202D1 (de) 1998-06-04
EP0557098B1 (en) 1998-04-29

Similar Documents

Publication Publication Date Title
KR0171625B1 (ko) 고체촬상장치의 제조방법
KR100399952B1 (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
TWI393251B (zh) 固態成像裝置及製造固態成像裝置之方法
KR100982823B1 (ko) 광전 변환 장치의 제조 방법
KR20030040865A (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
KR20030059080A (ko) 고체 촬상 장치의 제조 방법
KR20090095513A (ko) 고체 촬상 장치 및 그 제조 방법
US20120146116A1 (en) Back side illumination type solid state imaging device and method of manufacturing the same
JPH08288496A (ja) 固体撮像装置およびその製造方法
EP0555020B1 (en) Solid-state image pickup device and manufacturing method of the same
EP0502521B1 (en) Solid-state image pickup device and method of manufacturing the same
US20230387163A1 (en) Method for forming light pipe structure with high quantum efficiency
JP7076971B2 (ja) 撮像装置およびその製造方法ならびに機器
JPH0817929A (ja) 半導体装置の製造方法
KR100697290B1 (ko) 이미지 센서의 형성 방법
KR20070059234A (ko) 암전류를 감소시키기 위한 이미지 센서의 제조 방법
JP3381291B2 (ja) 固体撮像装置およびその製造方法
KR101024825B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
US7045872B2 (en) Semiconductor light receiving device and manufacturing method for the same
JPH0745806A (ja) 固体撮像装置およびその製造方法
JP4705791B2 (ja) 固体撮像素子の製造方法
JPH08116045A (ja) 固体撮像装置
JP2003142676A (ja) 固体撮像素子およびその製造方法
KR0140632B1 (ko) 전하결합소자 제조방법
JP2009140996A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041012

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee