JP2724702B2 - 電荷結合型半導体装置の製造方法 - Google Patents
電荷結合型半導体装置の製造方法Info
- Publication number
- JP2724702B2 JP2724702B2 JP60136509A JP13650985A JP2724702B2 JP 2724702 B2 JP2724702 B2 JP 2724702B2 JP 60136509 A JP60136509 A JP 60136509A JP 13650985 A JP13650985 A JP 13650985A JP 2724702 B2 JP2724702 B2 JP 2724702B2
- Authority
- JP
- Japan
- Prior art keywords
- interface
- insulating layer
- charge
- semiconductor device
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- -1 hydrogen ions Chemical class 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 238000003384 imaging method Methods 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 238000005247 gettering Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910008065 Si-SiO Inorganic materials 0.000 description 4
- 229910006405 Si—SiO Inorganic materials 0.000 description 4
- 238000001444 catalytic combustion detection Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005086 pumping Methods 0.000 description 3
- 238000011946 reduction process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1062—Channel region of field-effect devices of charge coupled devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/91—Controlling charging state at semiconductor-insulator interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
イ．産業上の利用分野
本発明は、半導体層上に絶縁層を介して転送電極が設
けられている電荷結合型半導体装置の製造方法に関する
ものである。 ロ．従来技術 電荷結合型半導体装置としては、チャネル形成場所に
よる分類では表面チャネル型CCD（Charge Coupled Devi
ce）と埋込みチャネル型CCDとが知られ、また転送信号
による分類では単相式、２相式等が存在している。これ
らのCCDはいずれも、簡単なMOS（Metal Oxide Semicond
uctor）構造で自己走査機能と記憶機能とを併せ持つ機
能素子であり、撮像デバイス、アナログ遅延素子、ディ
ジタルフィルタ等に適用されている。 CCDのうち埋込みチャネル型CCDは、表面チャネル型CC
Dに比べて電荷の転送がシリコン基板中の一定の深さ位
置で行われるため、シリコン基板とこの表面のSiO2膜と
の界面の影響が少なく、電荷転送効率及び暗電流（Dark
Current）が少ないとされている。 しかしながら、従来のCCDは、上記した型式のいずれ
においても暗電流が依然として多く、しかも埋込み型の
ものでも実用レベルまで暗電流が減少していないのが実
情である。この対策として、シリコン基板に結晶欠陥を
生ぜしめること等によるシリコン基板ゲッタリング（In
trinsic Gettering）や、重金属ドーピング等による外
部ゲッタリング（Extrinsic Gettering）等の技術を駆
使した暗電流低減の試みがなされているが、その効果は
未だ不十分である。 このように従来のCCDでは、暗電流が減少しないため
に、例えば撮像デバイスとして使用した場合にコントラ
ストや色調等が劣化してしまい、高画質を得るための大
きな障害となっている。 ハ．発明の目的 本発明の目的は、暗電流を十分に減少させることがで
きる電荷結合型半導体装置の製造方法を提供することに
ある。 ニ．発明の構成及びその作用効果 本発明の電荷結合型半導体装置の製造方法は、半導体
基板の一主面上に絶縁層を形成する工程と、前記絶縁層
上に互いに間隔をおいて複数の転送電極を形成する工程
と、シアンガスとアンモニアガスとの混合ガスを多量の
水素イオンを含むプラズマ状態として前記絶縁層及び前
記転送電極上に窒化シリコン層を被着することにより、
前記水素イオンを前記半導体基板と前記絶縁層との間に
界面部に侵入させ、前記界面部に位置するダングリング
ボンドと結合させて前記界面部の界面準位を低減する工
程と、前記窒化シリコン層を除去する工程とを有する。 本発明者は、本発明に到達する過程で、次の如き極め
て重要な事実を見出した。つまり、本発明者は、例えば
CCDのシリコン基板とこの表面のSiO2膜との界面におけ
る界面準位と暗電流との間に相関関係があることをつき
止め、界面準位を低減させることによって暗電流を減少
させ、特性を大きく向上させ得ることを見出したのであ
る。これは、従来のゲッタリング技術とは根本的に異な
る事実に基く画期的な認識である。本発明は、この認識
に立脚して、上記した界面、特に少なくとも転送電極位
置での界面に対して、後述する如き界面準位低減処理を
積極的に施し、上記した目的を達成せんとするものであ
る。 ホ．実施例 以下、本発明の実施例を図面について詳細に説明す
る。 まず、CCDにおける暗電流を減少させるための界面準
位低減処理の例を第１図について説明する。 第１図の例によれば、第1A図のように、シリコン基板
１上に、絶縁層としてのSiO2膜２を熱酸化技術等により
通常の厚さに形成し、更にCVD（Chemical Vapour Depos
ition）法で不純物ドープド低抵抗ポリシリコン層３を
被着させる。このポリシリコン層はフォトエッチングで
ストライプ状にパターニングして、転送電極（又は相電
極）に加工する。この時点では既に（具体的にはSiO2膜
２の形成時点で）、シリコン基板１とSiO2膜２との界面
には×印で模式的に示す界面準位が全面に多数発生して
いる。 そこで、第1A図に示す断面構造のCCD回路の形成後
に、プラズマCVD技術により第1B図のように窒化シリコ
ン膜（特にSi3N4膜）４を被着させると、意外にも上記
界面準位が大幅に減少することが判明した。 このプラズマCVDに際しては、例えばSiH4ガスとNH3ガ
スと約（1:6）の割合でシリコン基板上に供給しなが
ら、約600Wの高周波電力、2.0 Torrの圧力下で反応ガス
をプラズマ状態となし、プラズマナイトライドを析出さ
せる。このとき、反応ガス中には多量の水素イオン
（H+）が含まれていて、この水素イオンが窒化シリコン
膜４中に高濃度に（１×1022／cm3以上）とり込まれ
る。そして、この水素イオンが下地のポリシリコン層
３、SiO2膜２を通して、シリコン基板１とSiO2膜２との
界面に移動し、上記した界面準位を形成しているシリコ
ンのダングリングボンド（界面に存在するシリコンの切
れた結合手）と結びつくことによって、界面準位が大き
く減少するものと考えられる。実際には、後述のチャー
ジ−ポンピング（Charge-Pumping）法での測定によれ
ば、界面準位が10％以下となることが分っている。 このように、プラズマナイトライドによる界面準位低
減処理を行なった後は、第1C図のように窒化シリコン膜
４をエッチングで除去するのが望ましい。即ち、仮に窒
化シリコン膜４を残したままでは、特に撮像素子として
望ましくない結果を招く。例えばSi3N4は屈折率が約2.0
であって青色光を吸収してしまい、撮像性能を劣化させ
るからである。 上記した界面準位を測定するチャージ−ポンピング法
を説明すると、この方法は、電子−ホールの再結合によ
る基板電流を測定することによってSi-SiO2の界面準位
の値を求めることができるものである。例えば、第１図
で述べたと同様の処理をSi-SiO2の界面に施したMOS構造
の試料を作成し、この試料においてソース及びドレイン
領域に共通のバイアス電圧（Vsd＞Ｏ）を印加し、かつ
ゲートにはVg＞Vsdのバイアス電圧（Vg）を印加してゲ
ート下のシリコン表面に電子を集める。そして、Vg＜Ｏ
に切換えて、シリコン基板中にあるホールを前記電子と
再結合させ、この際に流れる基板電流（再結合電流）を
測定する。この基板電流の値が少ない程、再結合される
電子の数、即ちSi-SiO2の界面準位が少ないことにな
る。このチャージ−ポンピング法による測定の結果、第
１図に述べたプラズマナイトライドによる処理で、Si-S
iO2の界面準位が1/2以下に低減することが確認された。
また界面トラップ密度の量は、約90％も減少することが
確認されている。 そして、CCDとしての暗電流は1/2以下に減少すること
が分ったが、これは、上記した如くに界面準位が10％以
下に低減したことと良く対応している。従って、本実施
例のようにして界面準位を低減させれば、これに対応し
て暗電流を大幅に減少させることが可能となるのであ
る。なお、暗電流の測定は、CCDを遮光した状態でオシ
ロスコープにより出力電流を測定することによって行な
う。 次に、本発明を適用したCCDとして、埋込みチャネル
型CCDを第２図〜第６図について具体的に説明する。 第２図はフレームトランスファー型撮像デバイスの一
般的なレイアウトを示し、撮像部30に隣接して蓄積部31
が配され、シリアルレジスタ部22からの信号が増幅部23
へ送られる。 第３図及び第４図は、ヴァーチャルフェイズ（Virtua
l Phase）CCDと称される単相式デバイスの撮像部の一部
分を示すものである。 この撮像部では、例えばＰ型シリコン基板10に設けた
Ｎ型シリコン層11に、P-型半導体領域12とこれに連設さ
れたＰ型半導体領域13とが形成され、これによって折曲
パターン状の仮想電極部14が構成されている（なお、図
中の15はP+型チャネルストッパ領域である）。仮想電極
部14は、不純物濃度の異なる両領域12及び13で構成され
るが、夫々に対応した固定電位をシリコン層11中に形成
するものである。また、Ｎ型シリコン層11上のSiO2膜２
上には、上述した如きポリシリコン転送電極３と、アン
チブルーミング電極16とが上記の仮想電極部14のない領
域上にて交互に設けられている。アンチブルーミング電
極16は過剰のキャリアを吸収するために設けられるが、
転送電極３と同様の不純物ドープドポリシリコンによっ
て同じ工程で形成されてよい。 このように構成された撮像部において、本発明に基
き、アンチブルーミング電極16の領域を除く転送電極３
及び仮想電極部14（領域12及び13）の領域でのシリコン
層11とSiO2膜２との界面に、上述した如き界面準位低減
処理が選択的に施されている。この処理領域17は第３図
では理解容易のために斜線で示されている。なお、この
処理領域は転送電極３下のみであってもよい。 このヴァーチャルフェイズCCDの動作を第５図で説明
すると、まず撮像時（光照射時）には、転送電極３には
クロックパルス（Vcl）を与えず、その直下のシリコン
表面電位を“L"レベルに固定しておく。今、シリコン層
11中を多数キャリアとしての電子を矢印18方向へ転送す
る場合を考えると、撮像時に仮想電極部13の位置に存在
する電子は、クロックパルス（Vabg）によりアンチブ
ルーミング電極16下の表面電位がハイレベル−ロウレベ
ル間で交互に切換えられる際、その一部分が矢印19で示
す如くにハイレベルに捕獲される。そして、次にロウレ
ベルに切換わったときに、光照射で生じたホールと再
結合せしめられて消滅する。これによって過剰の電子が
アンチブルーミング電極16下にて消滅（吸収）せしめら
れ、過剰キャリアによる弊害（特に撮像管におけるハレ
ーション）を防止することができる。次に、キャリア転
送時は、アンチブルーミング電極16下の表面電位を破線
20で示すレベルに固定し、かつ転送電極３にはハイレベ
ル“H"とロウレベル“L"とを交互に切換えるクロック電
圧（Vcl）を印加すると、キャリアとしての電子は破線2
1で示すように転送電極３下へ転送され（“H"レベル
時）、次の“L"レベル時に更に図面左方向へ転送され
る。なお、転送電極３下の表面電位がステップ状となっ
ていることが重要であるが、これは表面の不純物濃度を
異ならせることによって実現できる。 上記した如くにして、撮像部においては、撮像とキャ
リアの転送とを行なうが、特に転送電極３及び仮想電極
部14におけるSi-SiO2の界面準位が予め低減されている
ので、光の非照射時（或いはキャリア転送時）にキャリ
アが界面準位を通してリークする暗電流が大幅に減少す
る。従って、例えば被写体の像に忠実に対応した信号を
良好に取出すことができる。 なお、上記した蓄積部11（第２図）は、第６図に示す
如き構造からなっていてよい。即ち、第４図に示す撮像
部に比べ、アンチブルーミング電極16を設けないこと以
外は同一である。但し、転送電極は上記のようにポリシ
リコンで形成してもよいが、アルミニウム等の金属電極
であってよい。 以上、本発明を例示したが、上述の実施例は本発明の
技術的思想に基いて更に変形が可能である。 上述した界面準位の低減処理は、CCDにおいて暗電流
が問題となる領域には少なくとも施す必要がある。但
し、適用するCCDの種類によっては、全面に同処理を施
すことができる。また、界面準位を低減させる方法は上
述したものに限られることはない。上述した各層、各膜
の材質も変更してよく、半導体の導電型、キャリアの極
性も変換してよい。また、上述の例では、単相式のCCD
について主として述べたが、本発明は２相式、３相式等
の他の駆動方式や、埋込み型以外の表面チャネル型にも
勿論適用可能である。
けられている電荷結合型半導体装置の製造方法に関する
ものである。 ロ．従来技術 電荷結合型半導体装置としては、チャネル形成場所に
よる分類では表面チャネル型CCD（Charge Coupled Devi
ce）と埋込みチャネル型CCDとが知られ、また転送信号
による分類では単相式、２相式等が存在している。これ
らのCCDはいずれも、簡単なMOS（Metal Oxide Semicond
uctor）構造で自己走査機能と記憶機能とを併せ持つ機
能素子であり、撮像デバイス、アナログ遅延素子、ディ
ジタルフィルタ等に適用されている。 CCDのうち埋込みチャネル型CCDは、表面チャネル型CC
Dに比べて電荷の転送がシリコン基板中の一定の深さ位
置で行われるため、シリコン基板とこの表面のSiO2膜と
の界面の影響が少なく、電荷転送効率及び暗電流（Dark
Current）が少ないとされている。 しかしながら、従来のCCDは、上記した型式のいずれ
においても暗電流が依然として多く、しかも埋込み型の
ものでも実用レベルまで暗電流が減少していないのが実
情である。この対策として、シリコン基板に結晶欠陥を
生ぜしめること等によるシリコン基板ゲッタリング（In
trinsic Gettering）や、重金属ドーピング等による外
部ゲッタリング（Extrinsic Gettering）等の技術を駆
使した暗電流低減の試みがなされているが、その効果は
未だ不十分である。 このように従来のCCDでは、暗電流が減少しないため
に、例えば撮像デバイスとして使用した場合にコントラ
ストや色調等が劣化してしまい、高画質を得るための大
きな障害となっている。 ハ．発明の目的 本発明の目的は、暗電流を十分に減少させることがで
きる電荷結合型半導体装置の製造方法を提供することに
ある。 ニ．発明の構成及びその作用効果 本発明の電荷結合型半導体装置の製造方法は、半導体
基板の一主面上に絶縁層を形成する工程と、前記絶縁層
上に互いに間隔をおいて複数の転送電極を形成する工程
と、シアンガスとアンモニアガスとの混合ガスを多量の
水素イオンを含むプラズマ状態として前記絶縁層及び前
記転送電極上に窒化シリコン層を被着することにより、
前記水素イオンを前記半導体基板と前記絶縁層との間に
界面部に侵入させ、前記界面部に位置するダングリング
ボンドと結合させて前記界面部の界面準位を低減する工
程と、前記窒化シリコン層を除去する工程とを有する。 本発明者は、本発明に到達する過程で、次の如き極め
て重要な事実を見出した。つまり、本発明者は、例えば
CCDのシリコン基板とこの表面のSiO2膜との界面におけ
る界面準位と暗電流との間に相関関係があることをつき
止め、界面準位を低減させることによって暗電流を減少
させ、特性を大きく向上させ得ることを見出したのであ
る。これは、従来のゲッタリング技術とは根本的に異な
る事実に基く画期的な認識である。本発明は、この認識
に立脚して、上記した界面、特に少なくとも転送電極位
置での界面に対して、後述する如き界面準位低減処理を
積極的に施し、上記した目的を達成せんとするものであ
る。 ホ．実施例 以下、本発明の実施例を図面について詳細に説明す
る。 まず、CCDにおける暗電流を減少させるための界面準
位低減処理の例を第１図について説明する。 第１図の例によれば、第1A図のように、シリコン基板
１上に、絶縁層としてのSiO2膜２を熱酸化技術等により
通常の厚さに形成し、更にCVD（Chemical Vapour Depos
ition）法で不純物ドープド低抵抗ポリシリコン層３を
被着させる。このポリシリコン層はフォトエッチングで
ストライプ状にパターニングして、転送電極（又は相電
極）に加工する。この時点では既に（具体的にはSiO2膜
２の形成時点で）、シリコン基板１とSiO2膜２との界面
には×印で模式的に示す界面準位が全面に多数発生して
いる。 そこで、第1A図に示す断面構造のCCD回路の形成後
に、プラズマCVD技術により第1B図のように窒化シリコ
ン膜（特にSi3N4膜）４を被着させると、意外にも上記
界面準位が大幅に減少することが判明した。 このプラズマCVDに際しては、例えばSiH4ガスとNH3ガ
スと約（1:6）の割合でシリコン基板上に供給しなが
ら、約600Wの高周波電力、2.0 Torrの圧力下で反応ガス
をプラズマ状態となし、プラズマナイトライドを析出さ
せる。このとき、反応ガス中には多量の水素イオン
（H+）が含まれていて、この水素イオンが窒化シリコン
膜４中に高濃度に（１×1022／cm3以上）とり込まれ
る。そして、この水素イオンが下地のポリシリコン層
３、SiO2膜２を通して、シリコン基板１とSiO2膜２との
界面に移動し、上記した界面準位を形成しているシリコ
ンのダングリングボンド（界面に存在するシリコンの切
れた結合手）と結びつくことによって、界面準位が大き
く減少するものと考えられる。実際には、後述のチャー
ジ−ポンピング（Charge-Pumping）法での測定によれ
ば、界面準位が10％以下となることが分っている。 このように、プラズマナイトライドによる界面準位低
減処理を行なった後は、第1C図のように窒化シリコン膜
４をエッチングで除去するのが望ましい。即ち、仮に窒
化シリコン膜４を残したままでは、特に撮像素子として
望ましくない結果を招く。例えばSi3N4は屈折率が約2.0
であって青色光を吸収してしまい、撮像性能を劣化させ
るからである。 上記した界面準位を測定するチャージ−ポンピング法
を説明すると、この方法は、電子−ホールの再結合によ
る基板電流を測定することによってSi-SiO2の界面準位
の値を求めることができるものである。例えば、第１図
で述べたと同様の処理をSi-SiO2の界面に施したMOS構造
の試料を作成し、この試料においてソース及びドレイン
領域に共通のバイアス電圧（Vsd＞Ｏ）を印加し、かつ
ゲートにはVg＞Vsdのバイアス電圧（Vg）を印加してゲ
ート下のシリコン表面に電子を集める。そして、Vg＜Ｏ
に切換えて、シリコン基板中にあるホールを前記電子と
再結合させ、この際に流れる基板電流（再結合電流）を
測定する。この基板電流の値が少ない程、再結合される
電子の数、即ちSi-SiO2の界面準位が少ないことにな
る。このチャージ−ポンピング法による測定の結果、第
１図に述べたプラズマナイトライドによる処理で、Si-S
iO2の界面準位が1/2以下に低減することが確認された。
また界面トラップ密度の量は、約90％も減少することが
確認されている。 そして、CCDとしての暗電流は1/2以下に減少すること
が分ったが、これは、上記した如くに界面準位が10％以
下に低減したことと良く対応している。従って、本実施
例のようにして界面準位を低減させれば、これに対応し
て暗電流を大幅に減少させることが可能となるのであ
る。なお、暗電流の測定は、CCDを遮光した状態でオシ
ロスコープにより出力電流を測定することによって行な
う。 次に、本発明を適用したCCDとして、埋込みチャネル
型CCDを第２図〜第６図について具体的に説明する。 第２図はフレームトランスファー型撮像デバイスの一
般的なレイアウトを示し、撮像部30に隣接して蓄積部31
が配され、シリアルレジスタ部22からの信号が増幅部23
へ送られる。 第３図及び第４図は、ヴァーチャルフェイズ（Virtua
l Phase）CCDと称される単相式デバイスの撮像部の一部
分を示すものである。 この撮像部では、例えばＰ型シリコン基板10に設けた
Ｎ型シリコン層11に、P-型半導体領域12とこれに連設さ
れたＰ型半導体領域13とが形成され、これによって折曲
パターン状の仮想電極部14が構成されている（なお、図
中の15はP+型チャネルストッパ領域である）。仮想電極
部14は、不純物濃度の異なる両領域12及び13で構成され
るが、夫々に対応した固定電位をシリコン層11中に形成
するものである。また、Ｎ型シリコン層11上のSiO2膜２
上には、上述した如きポリシリコン転送電極３と、アン
チブルーミング電極16とが上記の仮想電極部14のない領
域上にて交互に設けられている。アンチブルーミング電
極16は過剰のキャリアを吸収するために設けられるが、
転送電極３と同様の不純物ドープドポリシリコンによっ
て同じ工程で形成されてよい。 このように構成された撮像部において、本発明に基
き、アンチブルーミング電極16の領域を除く転送電極３
及び仮想電極部14（領域12及び13）の領域でのシリコン
層11とSiO2膜２との界面に、上述した如き界面準位低減
処理が選択的に施されている。この処理領域17は第３図
では理解容易のために斜線で示されている。なお、この
処理領域は転送電極３下のみであってもよい。 このヴァーチャルフェイズCCDの動作を第５図で説明
すると、まず撮像時（光照射時）には、転送電極３には
クロックパルス（Vcl）を与えず、その直下のシリコン
表面電位を“L"レベルに固定しておく。今、シリコン層
11中を多数キャリアとしての電子を矢印18方向へ転送す
る場合を考えると、撮像時に仮想電極部13の位置に存在
する電子は、クロックパルス（Vabg）によりアンチブ
ルーミング電極16下の表面電位がハイレベル−ロウレベ
ル間で交互に切換えられる際、その一部分が矢印19で示
す如くにハイレベルに捕獲される。そして、次にロウレ
ベルに切換わったときに、光照射で生じたホールと再
結合せしめられて消滅する。これによって過剰の電子が
アンチブルーミング電極16下にて消滅（吸収）せしめら
れ、過剰キャリアによる弊害（特に撮像管におけるハレ
ーション）を防止することができる。次に、キャリア転
送時は、アンチブルーミング電極16下の表面電位を破線
20で示すレベルに固定し、かつ転送電極３にはハイレベ
ル“H"とロウレベル“L"とを交互に切換えるクロック電
圧（Vcl）を印加すると、キャリアとしての電子は破線2
1で示すように転送電極３下へ転送され（“H"レベル
時）、次の“L"レベル時に更に図面左方向へ転送され
る。なお、転送電極３下の表面電位がステップ状となっ
ていることが重要であるが、これは表面の不純物濃度を
異ならせることによって実現できる。 上記した如くにして、撮像部においては、撮像とキャ
リアの転送とを行なうが、特に転送電極３及び仮想電極
部14におけるSi-SiO2の界面準位が予め低減されている
ので、光の非照射時（或いはキャリア転送時）にキャリ
アが界面準位を通してリークする暗電流が大幅に減少す
る。従って、例えば被写体の像に忠実に対応した信号を
良好に取出すことができる。 なお、上記した蓄積部11（第２図）は、第６図に示す
如き構造からなっていてよい。即ち、第４図に示す撮像
部に比べ、アンチブルーミング電極16を設けないこと以
外は同一である。但し、転送電極は上記のようにポリシ
リコンで形成してもよいが、アルミニウム等の金属電極
であってよい。 以上、本発明を例示したが、上述の実施例は本発明の
技術的思想に基いて更に変形が可能である。 上述した界面準位の低減処理は、CCDにおいて暗電流
が問題となる領域には少なくとも施す必要がある。但
し、適用するCCDの種類によっては、全面に同処理を施
すことができる。また、界面準位を低減させる方法は上
述したものに限られることはない。上述した各層、各膜
の材質も変更してよく、半導体の導電型、キャリアの極
性も変換してよい。また、上述の例では、単相式のCCD
について主として述べたが、本発明は２相式、３相式等
の他の駆動方式や、埋込み型以外の表面チャネル型にも
勿論適用可能である。
【図面の簡単な説明】
図面は本発明の実施例を示すものであって、
第1A図、第1B図及び第1C図は第１の実施例によるCCDの
製造プロセスを示す各断面図、 第２図は実施例におけるCCD撮像デバイスのレイアウト
図、 図３図は同撮像デバイスの撮像部の要部拡大平面図、 第４図は第４図のIX-IX線断面図、 第５図は同撮像部の動作を説明する第５図と同様の断面
図、 第６図は同撮像デバイスの蓄積部の要部断面図 である。 なお、図面に示す符号において、 １、10……シリコン基板 ２……SiO2膜 ３……ポリシリコン層又は転送電極 ４……プラズマナイトライド膜 12……P-型半導体領域 13……Ｐ型半導体領域 14……仮想電極部 16……アンチブルーミング電極 17……界面準位低減処理領域 30……撮像部 31……蓄積部 である。
製造プロセスを示す各断面図、 第２図は実施例におけるCCD撮像デバイスのレイアウト
図、 図３図は同撮像デバイスの撮像部の要部拡大平面図、 第４図は第４図のIX-IX線断面図、 第５図は同撮像部の動作を説明する第５図と同様の断面
図、 第６図は同撮像デバイスの蓄積部の要部断面図 である。 なお、図面に示す符号において、 １、10……シリコン基板 ２……SiO2膜 ３……ポリシリコン層又は転送電極 ４……プラズマナイトライド膜 12……P-型半導体領域 13……Ｐ型半導体領域 14……仮想電極部 16……アンチブルーミング電極 17……界面準位低減処理領域 30……撮像部 31……蓄積部 である。
フロントページの続き
(56)参考文献 特開 昭50−117313（ＪＰ，Ａ)
特開 昭55−117241（ＪＰ，Ａ)
特開 昭56−18475（ＪＰ，Ａ)
特開 昭60−28247（ＪＰ，Ａ)
特開 昭60−66856（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．半導体基板の一主面上に絶縁層を形成する工程と、 前記絶縁層上に互いに間隔をおいて複数の転送電極を形
成する工程と、 シアンガスとアンモニアガスとの混合ガスを多量の水素
イオンを含むプラズマ状態として前記絶縁層及び前記転
送電極上に窒化シリコン層を被着することにより、前記
水素イオンを前記半導体基板と前記絶縁層との間に界面
部に侵入させ、前記界面部に位置するダングリングボン
ドと結合させて前記界面部の界面準位を低減する工程
と、 前記窒化シリコン層を除去する工程と、 を有する電荷結合型半導体装置の製造方法。 ２．前記シアンガスと前記アンモニアガスとの混合比は
約1:6であり、前記プラズマ状態は約2.0Torrの圧力下で
約600Wの高周波電力を印加することにより発生される請
求項１に記載の電荷結合型半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136509A JP2724702B2 (ja) | 1985-06-21 | 1985-06-21 | 電荷結合型半導体装置の製造方法 |
| US07/112,354 US4806498A (en) | 1985-06-21 | 1987-10-22 | Semiconductor charge-coupled device and process of fabrication thereof |
| US07/240,394 US4872043A (en) | 1985-06-21 | 1988-08-29 | Charge coupled device with reduced surface state at semiconductor-insulator interface |
| US07/331,701 US4952523A (en) | 1985-06-21 | 1989-03-31 | Process for fabricating charge-coupled device with reduced surface state at semiconductor-insulator interface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136509A JP2724702B2 (ja) | 1985-06-21 | 1985-06-21 | 電荷結合型半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9211286A Division JP3020147B2 (ja) | 1997-07-22 | 1997-07-22 | 電荷結合型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61294865A JPS61294865A (ja) | 1986-12-25 |
| JP2724702B2 true JP2724702B2 (ja) | 1998-03-09 |
Family
ID=15176828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60136509A Expired - Fee Related JP2724702B2 (ja) | 1985-06-21 | 1985-06-21 | 電荷結合型半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US4872043A (ja) |
| JP (1) | JP2724702B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8701528A (nl) * | 1987-06-30 | 1989-01-16 | Philips Nv | Halfgeleiderinrichting voozien van een ladingsoverdrachtinrichting. |
| US5114833A (en) * | 1988-08-29 | 1992-05-19 | Eastman Kodak Company | Charge-coupled device and process of making the device |
| US5330924A (en) * | 1993-11-19 | 1994-07-19 | United Microelectronics Corporation | Method of making 0.6 micrometer word line pitch ROM cell by 0.6 micrometer technology |
| US5764288A (en) * | 1995-01-06 | 1998-06-09 | Integrated Data Systems, Inc. | Analog processing element (APE) and related devices |
| JPH1070123A (ja) * | 1996-06-17 | 1998-03-10 | Siemens Ag | 表面状態の不動態化を容易にする層を有する装置構造 |
| US6559007B1 (en) * | 2000-04-06 | 2003-05-06 | Micron Technology, Inc. | Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide |
| US7265397B1 (en) * | 2000-08-30 | 2007-09-04 | Sarnoff Corporation | CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture |
| US6544908B1 (en) * | 2000-08-30 | 2003-04-08 | Micron Technology, Inc. | Ammonia gas passivation on nitride encapsulated devices |
| KR100399063B1 (ko) * | 2000-12-30 | 2003-09-26 | 주식회사 하이닉스반도체 | 암전류를 감소시킬 수 있는 이미지 센서 제조 방법 |
| US6603181B2 (en) * | 2001-01-16 | 2003-08-05 | International Business Machines Corporation | MOS device having a passivated semiconductor-dielectric interface |
| US7474045B2 (en) * | 2002-05-17 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having TFT with radiation-absorbing film |
| JP2004061751A (ja) * | 2002-07-26 | 2004-02-26 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| JP4857561B2 (ja) * | 2005-01-06 | 2012-01-18 | パナソニック電工株式会社 | 光検出素子、光検出素子の制御方法 |
| CN201009716Y (zh) * | 2006-11-21 | 2008-01-23 | 周大陆 | 汽车防晒专用套 |
| TWI348730B (en) * | 2007-07-17 | 2011-09-11 | Ind Tech Res Inst | Method of fabricating polysilicon film |
| US9431455B2 (en) | 2014-11-09 | 2016-08-30 | Tower Semiconductor, Ltd. | Back-end processing using low-moisture content oxide cap layer |
| US9379194B2 (en) | 2014-11-09 | 2016-06-28 | Tower Semiconductor Ltd. | Floating gate NVM with low-moisture-content oxide cap layer |
| FR3098343B1 (fr) * | 2019-07-01 | 2021-06-04 | Commissariat Energie Atomique | Procédé de passivation |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE792589A (fr) * | 1971-10-06 | 1973-03-30 | Ibm | Procede d'obtention de structures semiconductrices par implantation d'ions |
| US4290187A (en) * | 1973-10-12 | 1981-09-22 | Siemens Aktiengesellschaft | Method of making charge-coupled arrangement in the two-phase technique |
| US4210922A (en) * | 1975-11-28 | 1980-07-01 | U.S. Philips Corporation | Charge coupled imaging device having selective wavelength sensitivity |
| GB1596184A (en) * | 1976-11-27 | 1981-08-19 | Fujitsu Ltd | Method of manufacturing semiconductor devices |
| JPS5375862A (en) * | 1976-12-17 | 1978-07-05 | Fuji Electric Co Ltd | Surface stabilization method of semiconductor |
| JPS542070A (en) * | 1977-06-07 | 1979-01-09 | Toshiba Corp | Manufacture for semiconductor element |
| JPS5420676A (en) * | 1977-07-15 | 1979-02-16 | Mitsubishi Electric Corp | Production of semiconductor heat-sensitive switching elements |
| US4240843A (en) * | 1978-05-23 | 1980-12-23 | Western Electric Company, Inc. | Forming self-guarded p-n junctions by epitaxial regrowth of amorphous regions using selective radiation annealing |
| JPS5518064A (en) * | 1978-07-26 | 1980-02-07 | Sony Corp | Charge trsnsfer device |
| JPS5618475A (en) * | 1979-07-23 | 1981-02-21 | Toshiba Corp | Charge storage type semiconductor device and manufacture thereof |
| EP0023656B1 (en) * | 1979-07-23 | 1984-05-09 | Kabushiki Kaisha Toshiba | Charge storage type semiconductor device |
| DE2932569C2 (de) * | 1979-08-10 | 1983-04-07 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen |
| NL8000998A (nl) * | 1980-02-19 | 1981-09-16 | Philips Nv | Vaste stof opneemcamera met een halfgeleidende photogevoelige trefplaat. |
| US4392011A (en) * | 1980-04-30 | 1983-07-05 | Rca Corporation | Solar cell structure incorporating a novel single crystal silicon material |
| US4447272A (en) * | 1982-11-22 | 1984-05-08 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating MNOS structures utilizing hydrogen ion implantation |
| GB2140202A (en) * | 1983-05-16 | 1984-11-21 | Philips Electronic Associated | Methods of manufacturing semiconductor devices |
| JPS6028247A (ja) * | 1983-07-27 | 1985-02-13 | Hitachi Ltd | 半導体装置 |
| US4679212A (en) * | 1984-07-31 | 1987-07-07 | Texas Instruments Incorporated | Method and apparatus for using surface trap recombination in solid state imaging devices |
| JPS61294866A (ja) * | 1985-06-21 | 1986-12-25 | Nippon Texas Instr Kk | 電荷結合型半導体装置 |
-
1985
- 1985-06-21 JP JP60136509A patent/JP2724702B2/ja not_active Expired - Fee Related
-
1988
- 1988-08-29 US US07/240,394 patent/US4872043A/en not_active Expired - Lifetime
-
1989
- 1989-03-31 US US07/331,701 patent/US4952523A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4952523A (en) | 1990-08-28 |
| JPS61294865A (ja) | 1986-12-25 |
| US4872043A (en) | 1989-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724702B2 (ja) | 電荷結合型半導体装置の製造方法 | |
| KR100239188B1 (ko) | 높은 불순물 농도의 소자분리 영역을 갖는 고체 이미지센서 및 그 제조방법 | |
| EP0570090B1 (en) | Image sensor and manufacturing method thereof | |
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| US5712498A (en) | Charge modulation device | |
| JPS61294866A (ja) | 電荷結合型半導体装置 | |
| JP3020147B2 (ja) | 電荷結合型半導体装置の製造方法 | |
| JPS58500388A (ja) | Ｐｎ接合を有するプレ−ナ半導体デバイス | |
| JPH0680811B2 (ja) | Ｃｃｄ画像感知器 | |
| JPH05226631A (ja) | Ｃｃｄ映像素子の製造方法 | |
| JP2773733B2 (ja) | 固体撮像装置の製造方法 | |
| JP3648518B2 (ja) | 固体撮像装置 | |
| JPS6160592B2 (ja) | ||
| JPS6312162A (ja) | 半導体装置およびその製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP4277572B2 (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| JP2641416B2 (ja) | 光電変換装置 | |
| JP3196430B2 (ja) | 電荷検出装置 | |
| JP4215596B2 (ja) | 固体撮像装置 | |
| JP2975648B2 (ja) | 電荷結合装置 | |
| JP3302189B2 (ja) | 電荷結合素子 | |
| JPH04369230A (ja) | 電荷結合装置 | |
| JP2885296B2 (ja) | 電荷転送素子 | |
| JPH0316264A (ja) | 固体撮像装置 | |
| JPH10200086A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |