JPS58500388A - Pn接合を有するプレ−ナ半導体デバイス - Google Patents
Pn接合を有するプレ−ナ半導体デバイスInfo
- Publication number
- JPS58500388A JPS58500388A JP57501228A JP50122882A JPS58500388A JP S58500388 A JPS58500388 A JP S58500388A JP 57501228 A JP57501228 A JP 57501228A JP 50122882 A JP50122882 A JP 50122882A JP S58500388 A JPS58500388 A JP S58500388A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- semiconductor
- layer
- thin film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 230000005684 electric field Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004576 sand Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
PN接合を有するプレーナ半導体デバイス本発明は半導体Pλ接合デバイスに係
る。デバイスは主表面上に誘電体薄膜を有するプレーナシリコン基体を備え、該
誘電体薄膜は該主表面上の第1のシリコン酸化物層及び該シリコン酸化物層上の
シリコン窒化物の第2の層を含む。該デバイスは該誘電体薄膜上及びPN接合基
体上及び隣接するP及びN導電影領域の一部分上に。
導電性薄膜から成る電界印加用電極を有する。
デバイスの能動表面に二重の誘電体層を形成することにより、シリコン半導体デ
バイスの表面を保護するプロセスは、良く知られている。典型的な場合、この誘
電体層は通常シリコン表面上に成長したシリコン酸化物の第1層とその上の窒化
シリコンの堆積層から成る。それ自身の酸化物は基本的には、デバイス表面を電
気的に安定化するために形成され、一方窒化シリコンの層はある種のかんこな能
動イオン、持にナトリウムに対する障壁となる。
伝導性領域間の電位が数ボルト典型的な場合約50ボルトを越えるデバイスにお
いては、デバイス表面あるいはその近くの導電性チャネル形成が防止できるか否
かが尺度としてとられる。そのようなチャネルは電圧降伏と漏れ電流を起す。デ
バイス表面又はその近くて、電荷の蓄積とその結果による導電形の反転を防止す
るため。
7)紺j 58−5(JIJE88 (2)そのようなデバイスでは、電界用電
極が設けられる。電界用電極は典型的な場合、誘電体層上面上に形成された導電
体薄膜から成り、PN接合の一方の側から、ある程度の距離にある比較的低濃度
ドープ伝導影領域の少くとも一部上に重なり、基体中のより高濃度ドープ領域に
。
導電的に接続される。
電界用電極下のN+P又はP”N接合でよいPN接合に。
高逆バイアスが印加された時、より高濃度ドープ領域からより低濃度ドープの領
域へ、少数キャリヤが注入される。誘電体層中にトラップ中心が存在し、低濃度
ドープ領域に導電性′チャネルが形成されない限り1通常問題は起らない。導電
性チャネルが形成されると、奸才しくない高逆方向漏れ電流が生じる。二酸化シ
リコン−窒化シリコン界面及び窒化シリコン層それ自身が1通常そのようなトラ
ップ中心を含み、特にナトリウムが存在する時。
トラップ中心を含む。
従って9本発明が解決を目ざす問題は、上に述べたような状況下で、導電性チャ
ネルの形成を防止するこ°とである。
本発明に従うと、この問題は上に述べたようなPN接合デバイスにおいて解決さ
れる。本発明は窒化シリコンの第2層が、電界用電極下のストライプから省かれ
、PN接合境界から空間的に分離される。窒化シリコン層の一部を省くことによ
り、トラップ中心が存在しない間隙が生じ、従って導電性鎖板表面全体にチャネ
ルが形成されることはない。
第1図は本発明に従う実施例に組み込まれた5領域シリコン半導体デバイスの断
面図。
第2図は第1図のデ′バイスの平面図である。
図面に示されたデバイスは、ゲート制御半導体デバイスの種類で7通常約50ボ
ルトを越える比較的高電圧で動作する。図示された具体的なデ′バイスはトライ
アックとよばれ、基本的には導電形が交互に変る5つの領域から成る。チップ(
10)は比較的高濃度ドープP影領域(12)、N形導電形の比較的低濃度ドー
プ中間領域(1ろ)及び低濃度ドープP形ベース領域(14)を有するプレーナ
シリコン半導体基体から成る。典型的な場合、低濃度ドープ領域に対応する濃度
は約10”ないし10゛原子/ccで、高濃度ドープ領域に対応する濃度は約1
0目ないし10゛9原子/ CCである。P形ベース領域(14)内に、比較的
高濃度ドープN形エミッタ領域(15)及び(16)が形成される。チップ(1
o)の裏面に隣接して、P影領域(12)の一部分内に、比較的高lA度ドープ
N形領域(11)が形成される。N形領 ・域(15,16)及び(11)は典
型的な場合、約1019原子/ CCの不純物濃度を有する。金属薄膜電極(2
4)により、裏面への接触が行われる。
上に金属相互接続パターンが形成されるチップ(1o)の最上部主表面は、電極
接続を除いて、二重誘電体層で被覆される。この層はシリコン表面に直接形成さ
れた二酸化シリコンの第1層(17)から成る。この二酸化シリコン層(17)
は熱成長により、シリコン自身を材料とする薄膜として生成され、約8000オ
ングストロームないしはそれ以上の厚さを有する。周知のように、そのような薄
膜は半導体表面を安定化する働きをもつ。二酸化シリコン層(17)の上に、窒
化シリコンの第2層(18)がある。この層は通常は適当な反応性化合物の熱分
解又は熱的手段による窒化物の直接堆積により堆積され数千オングストロームま
での厚さを有する。奸才しい実施例において、窒化シリコン層は2000オング
ストロームの厚さを有する。半導体デバイス表面の不活性化及び保護に対するこ
の制限は、よく知られている。
最後に9部分(19)(20)及び(21)を有する導電性薄膜が形成される。
この薄膜は半導体表面の特定の部分への電極となり、かつ誘電体層の特定の部分
上の電界用電極として働く。具体的には、第2図の平面図において、線(51)
及び(ろ2)間に規定された最も外側の環状薄膜である部分(19)は、PN接
合境界に重畳する電界用電極を構成する。この導電性薄膜(19)はP影領域(
12)への電極である。
薄膜部分(20)はPN接合境界(38)上の第2の電界電極から成り、エミッ
タ領域(15)及びP形べ一ス鎖板(14)の両方への導電性電極となる主端子
である。この電界電極(20)は、第2図の平面図において。
線(33)及び(34)の間に規定される。最後に、薄膜部分(21)はゲート
端子であり、P形ベース領域(14)とともにN影領域(16)への導電性電極
とな他の導電性材料から成ってよい。
第1図に具体的に示されるように9本発明に従うと。
窒化シリコン層は環状ストライプ(22)及び(23)中では省かれ、それらは
導電性薄膜の部分で置き代えられる。窒化物が除かれたストライプ(22)及び
(26)は、第1図及び第2図において、省かれたように示されている。窒化物
が除かれた環状ストライプ(22)及び(23)は、電界電極下にあり、低濃度
ドープN影領域(15)に重なり、ストライプ(23)の場合は、外側0)P
N接合(38)の境界から、またストライプ(22)の場合は、内側のPN接合
(38)の境界から、空間的に分離されている。典型的な場合、ストライプ(2
2)及び(26)は1ミル程度又はそれ以下の幅を有する。
窒化シリコンのこれら2つのストライプを省くことにより、N影領域(16)上
の界面に沿った電子捕獲中心の存在は、有効に防止される。窒化シリコン層を省
くことにより、界面が除去される。界面はそのような捕獲中心を作ることかわか
っており、低濃度ドープN形組域(10)に渡り導電性チャネルを形成すること
が明らかになっている。そのような領域が存在すると、その上の電界用電極の効
果を実効的にそこなうことになる。一方、電界用電極がより高濃度にドープされ
た導電性領域に、導電的に接続されることは重要である。
本発明を用いたデバイスの製作は比較的直接的で、環状ストライプ(22)及び
(25)のパターンの電極窓を規定するマスクを、単に加えることだけが必要で
ある。
熱リン酸のような適当な選択エッチ液あるいは各種のドライエツチング・プロセ
スを用いることにより、マスクされない部分から、窒化物が選択的に除去される
。
FIG、/
国際調査報告
Claims (1)
- 【特許請求の範囲】 体(10)を備え、該誘電体薄膜は該主表面上のシリコン酸化物の第1の層(1 7)及び該シリコン酸化砂層上の窒化シリコンの第2の層(18)を含み、更に PN接合境界(38,39)及び隣接するP及びN導電形の部分に重なり該誘電 体薄膜上の導電性薄膜から成る電界用電極(19,20)を備えた半導体PN接 合デバイスにおいて。 窒化シリコンの該第2の層は、電界用電極の下でかつPN接合境界から離れたス トライプ(22,23)から除かれることを特徴とする半導体PN接合デバイス 。 2 請求の範囲第1項に記載されたデバイスにおいて。 電界用電極下のPN接合境界及びストライプ;ま、ともに環状であることを更に 特徴とする半導体PN接合デバイス。 3 請求の範囲第1項に記載された半導体デバイスにおいて。 該ストライプは該基体中の比較的低濃度にドープされた導電性領域に重なること を更に特徴とする半導体PN接合デバイス。 4 請求の範囲第6項に記載された半導体デバイスにおいて。 (8) 前記比較的低濃度にドープされた導電性領域はN形であることを更に特徴とする 半導体PN接合デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/247,519 US4430663A (en) | 1981-03-25 | 1981-03-25 | Prevention of surface channels in silicon semiconductor devices |
US247519NLNO | 1981-03-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58500388A true JPS58500388A (ja) | 1983-03-10 |
Family
ID=22935219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57501228A Pending JPS58500388A (ja) | 1981-03-25 | 1982-03-10 | Pn接合を有するプレ−ナ半導体デバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US4430663A (ja) |
JP (1) | JPS58500388A (ja) |
GB (1) | GB2109633A (ja) |
NL (1) | NL8220117A (ja) |
WO (1) | WO1982003496A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5994869A (ja) * | 1982-11-24 | 1984-05-31 | Toshiba Corp | 光点弧形双方向サイリスタ |
US4783694A (en) * | 1984-03-16 | 1988-11-08 | Motorola Inc. | Integrated bipolar-MOS semiconductor device with common collector and drain |
US4824797A (en) * | 1985-10-31 | 1989-04-25 | International Business Machines Corporation | Self-aligned channel stop |
USH665H (en) | 1987-10-19 | 1989-08-01 | Bell Telephone Laboratories, Incorporated | Resistive field shields for high voltage devices |
US4864379A (en) * | 1988-05-20 | 1989-09-05 | General Electric Company | Bipolar transistor with field shields |
US4994885A (en) * | 1988-07-01 | 1991-02-19 | Sanken Electric Co., Ltd. | Bidirectional triode thyristor |
JPH02170469A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | 半導体装置 |
SE466078B (sv) * | 1990-04-20 | 1991-12-09 | Ericsson Telefon Ab L M | Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen |
JP2825169B2 (ja) * | 1990-09-17 | 1998-11-18 | キヤノン株式会社 | 半導体装置 |
JPH08316414A (ja) * | 1995-05-19 | 1996-11-29 | Rohm Co Ltd | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3302076A (en) * | 1963-06-06 | 1967-01-31 | Motorola Inc | Semiconductor device with passivated junction |
CA941074A (en) * | 1964-04-16 | 1974-01-29 | Northern Electric Company Limited | Semiconductor devices with field electrodes |
US3454795A (en) * | 1967-08-25 | 1969-07-08 | Teledyne Inc | Semiconductive field-controlled diode device |
US3573571A (en) * | 1967-10-13 | 1971-04-06 | Gen Electric | Surface-diffused transistor with isolated field plate |
US3602782A (en) * | 1969-12-05 | 1971-08-31 | Thomas Klein | Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer |
US3906539A (en) * | 1971-09-22 | 1975-09-16 | Philips Corp | Capacitance diode having a large capacitance ratio |
US3841926A (en) * | 1973-01-02 | 1974-10-15 | Ibm | Integrated circuit fabrication process |
GB2011178B (en) * | 1977-12-15 | 1982-03-17 | Philips Electronic Associated | Fieldeffect devices |
-
1981
- 1981-03-25 US US06/247,519 patent/US4430663A/en not_active Expired - Lifetime
-
1982
- 1982-03-10 WO PCT/US1982/000300 patent/WO1982003496A1/en active Application Filing
- 1982-03-10 GB GB08233293A patent/GB2109633A/en not_active Withdrawn
- 1982-03-10 JP JP57501228A patent/JPS58500388A/ja active Pending
- 1982-03-10 NL NL8220117A patent/NL8220117A/nl unknown
Also Published As
Publication number | Publication date |
---|---|
NL8220117A (nl) | 1983-02-01 |
WO1982003496A1 (en) | 1982-10-14 |
GB2109633A (en) | 1983-06-02 |
US4430663A (en) | 1984-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0450306B1 (en) | High-speed diode and method for producing the same | |
CA1175953A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
US6190948B1 (en) | Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability | |
US4688323A (en) | Method for fabricating vertical MOSFETs | |
US4607270A (en) | Schottky barrier diode with guard ring | |
JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH0457111B2 (ja) | ||
JPS58500388A (ja) | Pn接合を有するプレ−ナ半導体デバイス | |
US4766089A (en) | Method of manufacturing a charge-coupled device | |
GB2084397A (en) | Semiconductor integrated circuit | |
JPS648469B2 (ja) | ||
JPS5989464A (ja) | サイリスタ | |
JPS6290964A (ja) | 集積回路保護構造 | |
JPH09199721A (ja) | 電界効果トランジスタ | |
JPH08116049A (ja) | 絶縁ゲート型半導体装置 | |
JP2712098B2 (ja) | 半導体装置 | |
JP3435171B2 (ja) | 高耐圧半導体素子 | |
JP2881907B2 (ja) | 電力用半導体装置 | |
JP3899157B2 (ja) | トンネル・トランジスタ | |
JPS62126663A (ja) | 入力保護回路 | |
JP2883779B2 (ja) | 半導体装置 | |
JPH03171774A (ja) | 高耐圧プレーナ素子 | |
JPS62165363A (ja) | 高耐圧パワ−集積回路 | |
JP2917687B2 (ja) | 縦型電界効果トランジスタ | |
US5075754A (en) | Semiconductor device having improved withstanding voltage characteristics |