JPH0449054B2 - - Google Patents

Description

【発明の詳細な説明】 〔利用分野〕 本発明は光検出器信号の制御、更に詳細に言え
ば撮像システムのある部分を通過する輻射線を受
けるセンサとして用いられる光検出器からの信号
の制御に関する。本発明において制御される信号
は、特にシステム光学系を伝播する電磁輻射線を
サンプルするセンサに関するものである。

〔先行技術〕

光検出器から得られる信号の処理に電荷転送装
置技術を用いることは多くの利点がある。第１
に、電荷転送装置、特に電荷結合装置はシリコ
ン、モノリシツク集積回路中に比較的容易に作る
ことができ、個々の装置を高密度で設けることが
できる。アナログ信号に対して電荷転送装置は、
アナログ信号を直接に処理するサンプリング装置
となる。従つて、一般に検出する電磁エネルギに
関連したアナログ電気出力信号を生じる光検出器
に対する電荷転送装置のインターフエースは比較
的簡単なものとすることができる。これに加え
て、電荷転送装置内で取り扱われるアナログサン
プルはデイジタルクロツク回路で制御できるの
で、アナログサンプルの処理にかなりの自由度が
ある。

光検出器からの信号処理に電荷結合装置技術を
用いる場合には、用いる光検出器としては、本質
的にはキヤパシタンスである導体−絶縁層−半導
体（CIS）検出器が最も便利である。このような
光検出器では、半導体材料が絶縁層を支持し、こ
の絶縁層が導電体を支持するようになつていて、
この導電体の絶縁層とは反対側の面にまず検出対
象となる電磁輻射線が照射される。導電体は電極
として使われるが、これと絶縁層とは、輻射線が
半導体材料表面に到達できるように、この輻射線
を透過させる性質を有している。光検出器の電極
として働く導電体と半導体材料との間に電圧を印
加して半導体材料にデプレツシヨン領域を形成す
ると、検出位置における半導体材料表面には、こ
の表面に到達した輻射線の量に比例した電荷が集
まる。導電体に電圧が印加されていると、半導体
材料表面にポテンシヤルが生じるので、輻射線に
より誘起された電荷は集積状態に保持される。代
表的な光検出システムでは、導電体の電圧は、零
電圧とある電圧レベルとの間で変化する繰返し電
圧パルスであつて、各検出位置上の導電体に与え
られるようになつている。従つて、このように、
サンプル・データ・光検出システムでは、入力輻
射線をその位相面にわたる様々な点でサンプルす
るようになつている。

しかし、輻射線により誘起される電荷の集積量
には、検出位置にとつて望ましい最大量が存在す
る。というのは、（）光検出器は検出位置に与
えられている電圧に応じた電荷量以上の電荷は集
めることができず、（）電荷結合装置信号処理
回路は、ある時間期間中に集められた最大電荷量
により、すなわちサンプリング期間中のサンプル
を表す電荷パケツトの最大のものにより、動作し
得るだけの設計だからである。一つの可能な方法
として、検出位置に照射される輻射線により誘起
される電荷の集積のための時間期間を固定する考
えがある。しかしこの処理方法では、サンプリン
グ中に検出位置に集められる電荷の過剰集積を常
に避け得るわけではない。これは、検出位置に入
射する輻射線強度が未知の場合が多いからであ
り、また、撮像されるシーンの全般にわたつて輻
射線強度が様々に異つているのが普通であつて、
多くの場合、シーン中の絶対最大強度乃至最大強
度位置を予知することができないからである。固
定された時間期間中にサンプルとして集められる
最大電荷量が予知できないだけでなく、どの検出
位置にそのような最大サンプルが生ずるのかも予
知することはできない。

そこで、他の可能な方法として、電荷結合シフ
トレジスタにおいて、各検出位置から次の位置へ
集積電荷乃至サンプルを転送する際に、選択され
たモニタ点で各電荷パケツトの大きさをモニタす
る考えがある。そして、このモニタ点へやつて来
た電荷パケツトの大きさによつて時間期間を変え
るのである。しかし、モニタの結果、電荷パケツ
トがサンプリング期間中での規定の最大の大きさ
でなかつた場合には、その電荷パケツトは更に集
積を続けるためそのサンプリング期間中において
モニタが過剰を検出する以前に既に過大の電荷の
集積が行なわれてしまつているという不利な可能
性が高くなつてしまう。さらに、モニタ処理は余
計な時間を要するから、光検出器の信号処理を害
し、この光検出器の信号処理システムの時間応答
性を制限することになつて撮像されたシーン中に
検出される信号の変換率を制限してしまう。

従つて、光検出器信号システムとしては、様々
な検出位置に生ずる電荷パケツトの大きさを、こ
れら電荷の集積と並行的に制御できるものである
ことが望ましい。そして又、各検出位置に集めら
れる電荷を同時にモニタすることができて、アレ
イ内のすべての検出位置の電荷パケツトの大きさ
に依存して、当該のサンプリング期間を終了させ
る時点、すなわち、電荷の集積を何時やめるか、
についての決定ができる光検出信号処理システム
であることが望ましい。

〔発明の概要〕

本発明は、各フレームにおいて、複数の光検出
器の各々からのサンプリング出力を予測し、全体
的に考えた光検出器の出力の大きさに基づいてサ
ンプリング期間すなわち電荷の集積時間を設定し
ようとするものである。複数の光検出器は共通の
検出用電極を有し、この電極を介して各光検出器
内に輻射線が透過できるようになつており、この
電極にはフレームの初期に電圧を印加し、その後
この電極をモニタしてフレーム初期に印加の前記
電圧からの低減程度の決定をなすものである。そ
して、十分に低減したと決定されると、そのフレ
ームでのサンプリングを終了する。

本発明の装置は、電荷転送装置、特に電荷結合
装置を用いたモノリシツク集積回路に適用するこ
とができる。光検出器としては導体−絶縁層−半
導体（CIS）光検出器を用いることができ、この
場合、その各々の導体は共通の検出用電極とな
る。光検出器それぞれから、それぞれに集積され
た電荷パケツトの転送を受けるために、電荷結合
形の入力シフトレジスタが、光検出器の配列面と
ほぼ同じ面において光検出器それぞれに隣接した
位置に設けられる。この電荷結合形の入力シフト
レジスタには、各フレームにおいて入射輻射線に
よる電荷の集積すなわちサンプリングが完了した
後に、集積された電荷パケツトが転送される。更
に、各光検出器の検出用電極に選択された値の電
圧を印加するスイツチ手段と、このスイツチ手段
により印加された検出用電極の電圧がどの程度低
減しているのかを指示するバツフア手段を有して
いる。

〔実施例〕

第１図は、導体−絶縁層−半導体（CIS）光検
出器のアレイが製造されているモノリシツク集積
回路の断面である。このアレイには電極として働
く共通の導電体を有する複数のCIS光検出器が設
けられており、電磁輻射線は、その導電体乃至電
極を光検出位置にて透過し、この導電体乃至電極
を半導体材料の本体から分離している絶縁層を更
に透過して、その下の半導体材料の本体に至るよ
うになつている。第１図の断面図は、後述する第
４図の−線に沿う断面に相当し、第４図に示
される相互接続したCIS光検出器１〜Ｎの一部
（４と５）に沿つて、さらに詳細に言えば検出用
の共通導電体乃至電極とそのすぐ下にある構成を
切断した断面図である。

モノリシツク集積回路は、半導体材料の本体１
０として働くドープされたシリコンに形成されて
いる。半導体材料の本体は、選択された領域を除
いて、第１の導電形（ここではボロン原子がドー
プされてｐ形の導電率）を有している。この導電
率は代表的には、９〜13Ω−cmの範囲、すなわち
ほぼ１×10¹⁵ボロン原子／cm³である。

半導体材料本体１０の主面上には絶縁層１２が
形成されている。絶縁層１２はシリコン酸化膜か
ら成り、主面１１に沿つて厚さが変化している。
このように、デイバイスのフイールド領域におい
て絶縁層のフイールド領域部分１２′は光の検出
位置を囲み、一方光の検出位置となるデイバイス
の特定部分の一部を絶縁層の特定領域部分１２″
が構成している。絶縁層のフイールド領域部分１
２′の厚さは、6700〓のオーダで、一方、絶縁層
の特定領域部分１２″の厚さは1100〓のオーダで
ある。

又、絶縁層１２の主面１３上には、電極として
働くドープされた多結晶シリコン導電体１４が設
けられている。この導電体すなわち電極１４は各
CIS光検出器に共通している検出用電極となる。
電極１４は、第４図を参照して後述するように、
幅が拡大されていて光検出器１〜Ｎの構成部分と
なる特定領域部分と、特定領域部分の相互間の接
続領域部分１４_Jとを含む。光検出器により検出
される電磁輻射線は検出位置においてこの電極を
通過する。検出用電極１４を形成する多結晶シリ
コンは、15〜50Ω／口のシート抵抗率を得るよう
な濃度にリンがドープされて、多結晶シリコンに
導電性を持たせて電極１４とする。電極１４の厚
さは5000〓である。

検出用の電極１４の主面１５には表面安定化用
絶縁層１６が形成されている。この絶縁層はシリ
コン酸化膜から成り、この厚さは4000〓である。

最後に、絶縁層１６の主面１７上には電磁輻射
線バリア１８が形成されている。このバリアは、
光を通さないアルミニウムである。バリア１８の
厚さは1.2μmである。バリア１８は、電極１４と
ともに絶縁層の特定領域部分１２″および絶縁層
１６を光が通過して半導体材料本体１０の特定領
域の光の検出位置に到達するようにこれら位置に
開口を有している。

又、電極１４への電圧の印加による、フイール
ド領域の半導体材料本体１０との相互作用をほと
んどなくすため、絶縁層のフイールド領域部分１
２′のすぐ下の半導体材料本体１０にかなり高い
導電率の領域１９′を設けている。これら領域は
ボロンドープされて１×10¹⁸原子／cm³の濃度にな
つている。

最後に、CID光検出器の特性を左右するよう
に、絶縁層の特定領域部分１２″のすぐ下の半導
体材料本体１０にわずかに高い導電率の領域１
９″を形成している。これら領域１９″は、第１図
において短い斜線により示されており、この領域
１９″はボロン原子がドープされて２×10¹⁵原
子／cm³の濃度になつている。これにより検出位置
は約0.5ボルトの反転闘値となる。

第１図に示したデイバイスの構成及び動作方法
により、第１図の構成が電子回路で作動する場合
にある有効キヤパシタンスを生ずる。代表的な動
作では、電極１４と半導体材料本体１０との間に
電圧を印加すると特定領域内の光検出位置におい
て半導体材料本体１０にデプレツシヨン領域２０
が形成される。これらデプレツシヨン領域は、半
導体材料本体１０の主面１１と、半導体材料本体
１０の光検出位置における主面１１に交差する破
線とのふちどりで示されている。このようなデプ
レツシヨン領域は、厚い厚さの絶縁層のフイール
ド領域部分１２′と高い導電率の領域１９′とによ
りフイールド領域の下には形成されない。電極１
４に印加される電圧値は代表的には約3.5ボルト
である。

電極１４に電圧を供給して、光の検出位置に電
磁輻射線を照射することにより、半導体材料本体
１０中の、特定領域の主面１１およびデプレツシ
ヨン領域２０内に、電荷キヤリア（この場合電
子）が集まる。電磁輻射線乃至光は第１図の矢印
で示され、この光は光の検出位置及びフイールド
領域の隣接部分に照射される。フイールド領域上
に当てられた電磁輻射線はバリア１８により第１
図のデイバイスに到達しないように遮断される。
このように、供給電圧は特定領域の光検出位置の
主面１１にポテンシヤルの井戸を形成し、照射に
より発生された電子を捕獲する。電荷キヤリアと
しての光検出位置の輻射線誘起電子が増えれば、
ポテンシヤルの井戸の深さは浅くなる。

集まつた輻射線誘起電子すなわち電荷キヤリア
は、半導体材料本体１０の主面１１の各光検出位
置に電荷パケツトを形成し、このパケツトは、ど
のくらいの量の輻射線がバリヤの開口を通過して
半導体材料本体１０に到達したかという情報をパ
ケツト内の電荷量として有している。半導体材料
本体１０の光検出位置に到達する輻射線の強さが
強い程、一定の時間中に半導体材料本体１０の光
検出位置のポテンシヤルの井戸に捕獲される電荷
の量は多くなる。さらに、このポテンシヤルの井
戸は、特定領域の光検出位置のデプレツシヨン領
域２０の主面１１に生ずる表面ポテンシヤルによ
るものであり、この検出位置に現われる表面ポテ
ンシヤルφ_sは、電極１４の電圧（これに実効的に
接続したキヤパシタンスの電荷量にのみによる場
合もある）と、電磁輻射線により集められた電荷
量に依存する。

各検出位置におけるこの状態は、等価キヤパシ
タンスすなわちデプレツシヨン領域キヤパシタン
スで示すことができ、この値は、検出用の電極１
４と半導体材料本体１０間に印加された電圧の大
きさにより変わり、また特定領域の検出位置のデ
プレツシヨン領域２０の主面１１に集まつた輻射
線誘起電荷量によつても変わる。このデプレツシ
ヨン領域のキヤパシタンスは、各検出位置のデプ
レツシヨン領域２０に点線で表わされたCdであ
る（第１図では、第４図の光検出器４，５にそれ
ぞれ対応するCd４，Cd５が示されている）。

第１図の構成における他のキヤパシタンスは、
構成上関連しているだけで、供給電圧や集まつた
輻射線誘起電荷キヤリアによつてはほとんど影響
を受けない。これらキヤパシタンスは絶縁層１２
をはさむ電極１４と半導体材料本体１０との間に
生じる。特定領域におけるこのようなキヤパシタ
ンスC_pxpは、デプレツシヨン領域のキヤパシタン
スと直列に生じる。第１図では光検出器４，５に
それぞれ対応するC_pxp４とC_pxp５が示されてい
る。このキヤパシタンスC_pxpは、電極１４と半導
体本体１０とを分離する特定領域部分１２″とい
う酸化物絶縁層により特定領域の検出位置に生ず
る。フイールド領域における対応するキヤパシタ
ンスC_pxf（第１図では、上記と同様に、C_pxf４，
C_pxf５が示されている。）は、電極１４と半導体
材料本体１０を分離するフイールド絶縁領域部分
１２′により生ずる。キヤパシタンスC_pxpは、キ
ヤパシタンスCdと直列で、これらの直列なキヤ
パシタンスC_pxp，Cdは、隣りのキヤパシタンス
C_pxfと並列になつている。キヤパシタンスC_pxfに
電極１４と半導体材料本体１０により相互接続し
ているからである。モノリシツク集積回路を極め
て均一に製造することにより、各特定領域の検出
位置及び各フイールド領域のキヤパシタンス値
は、共通の電極１４を有するアレイ部分に沿つて
繰返えす対称的な構成に形成された同様のキヤパ
シタンスの値とほぼ等しくすることができる。こ
のように、同じ記号を有する等価キヤパシタンス
は互いにほとんど等しい値である。

第１図のキヤパシタンスの等価回路は、第２図
に示されている。第１図では２つの特定領域の光
検出位置と３つのフイールド領域のみが示されて
いるが、第２図では、第４図に示されている電極
１４を共有する光検出器１〜Ｎに対応の等価回路
が示されている。このように、第２図で相互接続
線として示されている１４は第１図および第４図
の電極１４に等しく、特定領域の検出位置とこれ
に隣接するフイールド領域のＮ個の組合せは、そ
の一部しか示されていない第１図と同様の構成を
有している。このように、Ｎ個の組合せの等価キ
ヤパシタンスは第２図の電極１４と各々接続して
いる。

第１図では半導体材料本体１０に接続している
キヤパシタンスの片側極は、第１図の半導体材料
本体１０がアース基準ポテンシヤルで動作させら
れるとの仮定の下で、第２図ではアースに接続さ
れている。第２図の垂直な破線は、特定領域の検
出位置のキヤパシタンスとこれに関連したフイー
ルド領域キヤパシタンスの各組合せの境界を示す
ためのものである。第２図におけるキヤパシタン
ス表示は第１図で使用した表示と同様で、さらに
番号表示記号を付している。この最後の記号は、
特定領域の検出位置のキヤパシタンスとこれに関
連したフイールド領域のキヤパシタンスとの特定
の組合せの電極１４に沿つた場所を表わしてい
る。

さらに、第２図において電極１４は、スイツチ
手段であるエンハンスモードのＮ−チヤネル絶縁
ゲート電界効果トランジスタ（IGFET）２５の
ソースに接続している。このトランジスタ２５
は、基準電圧V_REFに接続したドレインと、動作指
示信号φrの信号源に接続したゲートを有する。
この実施例においてトランジスタ２５で構成され
るスイツチ手段は、基準電圧V_REFに接続された第
１の電極（ここではドレイン）と電極１４に接続
された第２の電極（ここではソース）および制御
信号φrを受ける制御用電極（ゲート）を有する。
スイツチ手段たるトランジスタ２５は金属−酸化
膜−半導体（MOS FET）でも良い。この配置
によりアースに対して電極１４に電圧が印加され
ると、特定領域の検出位置にデプレツシヨン領域
が形成される。制御信号φrは、サンプリング期
間を開始させるクロツク信号でもあつて、制御信
号φrの立下がりでサンプリング期間が開始され
る。

第２図には、さらに別のエンハンスメントモー
ドのｎ−チヤネルのトランジスタ（IGFET）２
６が示されている。このMOSトランジスタ２６
は、電極１４に接続のドレインとアースに接続の
ソースとを有している。電極１４に接続した全て
の光検出器を非動作状態にしたい時には、トラン
ジスタ２６のゲートに制御信号φdを与え、その
トランジスタ２６により電極１４をアースに電気
的に接続する。

第２図において電極１４の他端は、別のエンハ
ンスモード、ｎ−チヤネルのトランジスタ
（IGFET）２７のゲートに接続している。このト
ランジスタ２７は、そのドレインが供給電圧V_s
に接続され、そのソースが負荷たる電流源２８に
接続されている。電流源２８の他方はアースに接
続されている。たとえば電流源２８は抵抗により
又はIGFETにより形成し得る。

出力電圧V_pはトランジスタ２７のソースから
得られる。トランジスタ２７は、高入力インピー
ダンスのバツフア手段として働く。出力電圧V_p
は、第２図に示した種々の検出位置に集められた
輻射線誘起電荷量を以下に示すように表わす。こ
れは、次のことによるものである。すなわち、ト
ランジスタ２５により電極１４に印加される電圧
が、フレームの初期において、電極１４に接続し
たキヤパシタンスを充電するに必要な長さの時間
だけ経続し、フレーム中で実際のサンプリングを
行なうときは、すなわちサンプリング期間中は終
了している電圧パルスである、ことによるもので
ある。

第２図は、第１図の構成で説明したような各特
定領域の検出位置における表面ポテンシヤルをも
示している。これら表面ポテンシヤルφ_sは、第２
図では表面ポテンシヤル表示に光検出器の番号を
添えて、たとえばφ_soのように示している。第１
図の検出位置に関する代表的な構成では、表面ポ
テンシヤルφ_soは、照射した電磁輻射線のサンプ
ル中に検出位置に集まる輻射線誘起電荷による表
面ポテンシヤルの変化分Δφ_soより一般に大きい。
従つて近似的に言えば、デプレツシヨンキヤパシ
タンスCdは、全表面ポテンシヤルφ_soに依存する
ため、一定と見なすことができる。

各光検出器に照射した電磁輻射線が等しいと仮
定すれば、第２図の電極１４とアース間に接続し
た種々の特定領域のキヤパシタンス分岐は全部並
列でしかも等しくなるので、電極１４とアース間
に接続したキヤパシタンス分岐は一つとして考え
ることができる。同様に、電極１４とアース間に
接続した全てのフイールド領域キヤパシタンスは
１つのキヤパシタンスと見なせる。一つに数を減
らしたフイールド領域分岐は、１〜Ｎの全キヤパ
シタンスC_pxfoの値の和に等しい値を有する単一
のキヤパシタンスと見ることができる。他方、一
つに数を減らして考えた特定領域分岐は、１から
ＮまでのキヤパシタンスC_doの値のすべての和に
等しい値のキヤパシタンスと、１からＮまでのキ
ヤパシタンスC_pxpoの値のすべての和に等しい値
のキヤパシタンスとの直列体となる。なぜなら、
１からＮまでのキヤパシタンスC_pxpoとキヤパシ
タンスC_do間の接合部の表面ポテンシヤルが、光
検出器上に一様に電磁輻射線が照射するという仮
定の下では等しくなるので、特定領域のキヤパシ
タンスも一つに数を減らしたものとすることがで
きるからである。

キヤパシタンスの電荷は、キヤパシタンスの値
にこのキヤパシタンスの電圧をかけたものに等し
いという周知の関係式を用いると、小信号におけ
る等価式は電荷の保存の問題として次のように表
わせる。

Δφ_sC_eq（一つに数を減らしたφ_sノード）＝Δφ ＝ΔV₁₄C_eq（一つに数を減らした電極14ノード） すなわち、一つに数を減らした分岐回路におけ
る１つのノードに接続したキヤパシタンスの電荷
変化は、一つに数を減らした分岐回路における他
のノードに接続したキヤパシタンスの電荷変化に
等しくなければならない。

この関係から、表面ポテンシヤルの変化の関数
として、電極１４の電圧変化を次のように表わす
ことができる。

ΔV₁₄＝C_eq（一つに減らしたφ_sノード）／C_eq（一つ
に減らした電極14ノード）Δφ_s ≡KΔφ_s 一つに数を減らした分岐回路における２つのノ
ードに生ずる等価キヤパシタンスの値は回路理論
から次のように表わせる。

表面ポテンシヤル変化が等しいという拘束を離
れると、全ての光検出器に一様に電磁輻射線が入
射すると仮定し、重ね合せ原理を伴う線形回路理
論を用い、かつ上の第２式を用いることにより、
光検出器に入射した電磁輻射線による電極１４上
の電圧変化は、前に定義したように定数Ｋで重み
付けした各光検出器の表面ポテンシヤルの個々の
変化の和に等しいという結論になり、次のように
書くことができる。

ΔV₁₄＝Ｋ 〓ⁿ Δφ_so 特定の光検出器の表面ポテンシヤルの変化は、
光検出器に生ずる等価キヤパシタンスにより分割
されてそこに生じた輻射線誘起電荷に等しい。こ
のように、特定の検出器の表面ポテンシヤルの変
化は次のように表わせる。

Δφ_so＝Qn／C_eq（各φ_sノード）ｎ ＝qN（rad ind電子）ｎ／C_eq（各φ_sノード）ｎ ここでｑは電荷、Ｎ（rad ind電子）ｎは光検出
器ｎに当たる輻射線により誘起された電子数であ
る。光検出器ノードに生ずる等価キヤパシタンス
は、電極１４に並列に接続した他の全キヤパシタ
ンス分岐とC_pxpoとの直列組合せと並列なキヤパ
シタンスC_doの等価式であることが回路論理から
分かる。

C_eq（各φ_sノード）ｎ＝C_pxpo〔C_pxfo＋（Ｎ−１）C_e
q（一つに数を減らした電極14ノード）〕／C_pxpo＋C_pxf
o＋（Ｎ−１）C_eq（一つに数を減らした電極14ノード）
＋C_do その結果、各ノードの等価キヤパシタンスが均
一処理により等しいと仮定すると、電極１４によ
り相互接続した光検出器に入射する輻射線による
電極１４の電圧変化は次のようになる。

ΔV₁₄＝Ｋ／C_eq（各φ_sノード） 〓ⁿ Qn この最終式から分かるように、様々の光検出器
に集まる電磁輻射線誘起電荷による、電極14の電
圧の全変化は、そこに入射する電磁輻射線により
各光検出器に集められた平均電荷の関数、すなわ
ち集められた電荷パケツトの大きさに定数をかけ
たものとなる。

以上の概説から、電磁輻射線の入射により集ま
る電荷パケツトの大きさの平均を定めるには、電
極１４に接続されているキヤパシタンスをトラン
ジスタ２５を介して選択された値まで充電した後
に、第２図の電極１４に現われる電圧V₁₄（第４
図）をモニタすればよいという結論が得られる。
電極１４に接続されたキヤパシタンスの充電をト
ランジスタ２５により終了させた結果、電極１４
の電圧がV_REFとなるとすると、この電極１４の電
圧は、電磁輻射線の入射で光検出器に集まる電荷
により低下する。この低下は、ソースフオロア構
成で電流源２８を駆動するバツフア手段たるトラ
ンジスタ２７の出力電圧V_pを観測することによ
り確認できる。電圧V_pが十分低い値にまで低下
したことを観測することにより、電極１４に接続
した光検出器１〜Ｎの下に集まつた電荷パケツト
の平均的大きさが、フレームにおける進行中のサ
ンプリングを終了させるに足る十分大きい値にま
で増加したことを知ることができる。

第３図は、サンプリング期間中の時間の関数と
して出力電圧V_pを表わしたものである。このよ
うに、電極１４に接続したキヤパシタンスを電圧
源V_REFからトランジスタ２５を介してチヤージす
ると、出力電圧V_pはV_REF−V_THRESH-27になるが、
トランジスタ２５が“オフ”に切換わると、電極
１４の電圧は低下し始め、これにより出力電圧
V_pも同様に低下する。第３図に示すように、電
極14に接続した光検出器に入射する電磁輻射線の
強さが強くなるに従い、第３図の破線により示し
た選択電圧レベルに電極１４の電圧が低下するま
での期間は短くなる。言いかえれば、電磁輻射線
の強さが弱くなると、電極１４の電圧が同じ破線
のレベルに到達するまでの時間は長くなる。従つ
て、電極１４に接続した光検出器に集まる平均電
荷パケツトの目標最大の大きさを表わすような電
圧レベルを選択することにより、フレームにおけ
るサンプリングを終了させるべき時点を示すサン
プリング時間が設定される。その後、集積された
電荷パケツトは後続の処理のために光検出器から
転送され、それらの光検出器は入射電磁輻射線の
新しいサンプリングに備えられる。

第４図は第１図に示した構成を作動させるため
のシステムである。第２図に示した構成部分に対
応する第４図の構成部分は、第２図と同様に表示
している。第４図の左側のトランジスタ２５，２
６は電極１４に接続している。第４図において、
ドープされた多結晶シリコンから成り、幅が拡大
されている部分を持つ電極１４は、その拡大部が
光検出器１〜Ｎの構成部分となる特定領域部分を
形成する。光検出器は、検出用電極１４の検出位
置すなわち特定領域部分に形成される。検出用電
極１４の狭い部分は、光検出位置間すなわちフイ
ルード領域にわたる相互接続領域部分１４Ｊを形
成している。

第４図の右側で電極１４は、第２図と同様にバ
ツフア手段たるトランジスタ２７のゲートに接続
している。トランジスタ２７は電流源２８を駆動
する。

左側のトランジスタ２５，２６と右側のトラン
ジスタ２７との間の構成は、モノリシツク集積回
路チツプの平面図として示されているが、トラン
ジスタ２５，２６，２７はシンボル記号で示して
いる。トランジスタ２５〜２７は実際にはモノリ
シツク集積回路チツプ中に形成されている。これ
らはチツプの平面図で表わすこともできるが、本
システムを理解しやすいように第４図ではシンボ
ル的に表わしている。

さらに、第４図は、電極１４により相互接続し
た光検出器１〜Ｎのすぐ隣りにドープされた多結
晶シリコンのリセツト用ゲート３０を示してい
る。光検出器１〜Ｎに沿つて且これとは反対側
の、ゲート３０の側面には、シリコン酸化膜の絶
縁層を介してゲート３０の下でこれを支持する半
導体材料本体に一連の拡散領域３１が設けられて
いる。この拡散領域３１は第４図では破線で示し
ている。これら拡散領域３１はゲート３０ととも
に、各光検出位置において有効に動作する
IGFETを形成している。これらトランジスタは、
ゲート３０で示される共通接続のゲート領域を有
している。拡散領域３１は、電圧源V_SUPPに電気
的に接続され、かつゲート３０は、トランジスタ
２５のゲートと同様に同じ駆動電圧源φ_rに接続さ
れている。

この構成により、電極１４とこれに接続した充
電すべき実効キヤパシタンスには電圧V_REFが印加
できそれと同時に、V_REFを供給する前に又は供給
中、検出位置それぞれのCIS光検出器１〜Ｎに集
められた輻射線誘起電荷を除去できる。すなわ
ち、ゲート３０の下の各光検出器１〜Ｎから対応
する領域３１を介して輻射線誘起電荷を電圧
V_SUPPの供給用電圧源に転送することにより、こ
の電荷除去は行なわれる。

さらに、トランジスタ２６には駆動電圧φ_dが
印加され、これにより電荷転送形の入力シフトレ
ジスタ群３４を介して光検出器１〜Ｎから信号転
送用の主シフトレジスタ３３にノイズを誘起させ
たくない時間中、電極１４をアースに接続できる
ようになつている。これは、たとえば、主シフト
レジスタ３３が別の光検出器のアレイからも電荷
パケツトを受け得るようになつていて、交互に読
出すやり方で電荷パケツトの転送を行なうような
場合に特に望ましい。

第４図に示した主シフトレジスタ３３は三相の
電荷結合形装置である。代表的には、これは表面
チヤネル電荷結合形装置であるが、埋込みチヤネ
ル電荷結合形装置であつてもよい。どちらの場合
でも、主シフトレジスタ３３の電極は、三つごと
に各光検出器位置とそれに対応する複数の入力シ
フトレジスタ３４の各々に対応させられている。
主シフトレジスタの電荷はドープされた多結晶シ
リコンから成る。

入力シフトレジスタ群３４のそれぞれは、電荷
転送形のもので、チヤネルストツプ領域３５によ
り互いに分離され電気的に絶縁されている。この
領域３５は、主シフトレジスタ３３を隣接の入力
シフトレジスタから部分的に絶縁している。むろ
ん主シフトレジスタ３３、入力シフトレジスタ群
３４のまわりには他のチヤネルストツプ領域もあ
るがこれらの表示は省略する。これらチヤネルス
トツプ領域は、半導体材料の主面近くの領域をド
ープして、このようなストツプ領域を要する位置
をP⁺形の導電形にすることによつて得られる。

複数の入力シフトレジスタ３４には、それを構
成する各入力シフトレジスタに共通する３つのド
ープされた多結晶シリコン電極が設けられ、それ
によりＮ個の三相単段シフトレジスタとなつてい
る。第４番目の電極は各入力シフトレジスタ３４
に共通して設けられて転送用のゲートとなる。第
４番目の電極は入力シフトレジスタ３４の入力段
として働き、パルス信号φ_Tを受けると、光検出
器１〜Ｎそれぞれから各入力シフトレジスタ側へ
と集積された電荷を転送する。入力シフトレジス
タ３４はさらに、駆動電圧パルスφ₁，φ₂，φ₃に
応じて電荷パケツトを読出し用の主シフトレジス
タ３３へ転送する。

動作において、光検出器１〜Ｎすなわち検出用
電極の各特定領域部分からの各電荷パケツトはフ
レーム毎に、対応する入力シフトレジスタに同時
並列的に転送され、その後各電荷パケツトは主シ
フトレジスタ３３に同時に転送される。主シフト
レジスタ３３内の電荷パケツトは、このフレーム
中に右側に転送され、主シフトレジスタ３３の端
部に設けられたリセツト可能なフローテイングゲ
ートの出力装置に到達する。

この出力装置では、フローテイングゲート３６
は、電流負荷装置３８を駆動するソースフオロア
として動作する出力IGFET３７のゲートに接続
している。この電流負荷装置３８はトランジスタ
３７のソースとアース間に接続されている。前述
したように主シフトレジスタ３３中を右側へ送ら
れる電荷パケツトはフローテイングゲート３６の
下を通過して電圧V_SAMPを生ずる。この電圧V_SAMP
はトランジスタ３７のソースに接続した電流負荷
装置３８の両端に現われる。

電荷パケツトは主シフトレジスタ３３中をシフ
トし続け、この主シフトレジスタ３３の端部に破
線で示した拡散部分３９に至る。この拡散部分３
９は供給電圧V_SUPPに接続し、電荷パケツトはそ
こで消散される。リセツト可能なフローテイング
ゲート出力装置の他の構成素子として、IGFET
４０とキヤパシタンス４１とがある。主シフトレ
ジスタ３３の端部におけるリセツト可能なフロー
テイングゲート出力装置内のこれら構成素子の動
作はよく知られているので、ここでの説明は省略
する。

第４図に示した装置の他の部分は、入力シフト
レジスタ群３４に共通した転送ゲートを動作する
ためのパルスφ_Tを発生するものである。このよ
うに、パルスφ_Tはサンプリング期間の終了を知
らせて、各光検出器１〜Ｎの下にサンプリング中
に集められた電荷パケツトを転送させる。パルス
φ_Tを発生するため、IGFET２７の出力の電圧V_p
が決定装置４２に供給される。この決定装置４２
は、電圧V_pが十分に低下した時すなわち電圧V_p
が第３図の水平な破線に到達した時を決定し、そ
れにより、当該フレームにおけるサンプリングを
終了させなければならない程に光検出器１〜Ｎの
平均電荷パケツトが十分大きくなつたことを表示
する。ブロツク４２内に示すように、決定装置は
多くの場合、比較器とすることにより簡単にで
き、比較器の入力の一方は第３図の水平な破線に
沿つた電圧を表わす基準電圧に接続され、他方に
は電圧V_pを受けている。

この決定装置の出力は、同期論理装置４３に供
給される電圧をレベルシフトさせるもので、これ
に応じてこの装置４３は、シフトレジスタを駆動
する波形パルスφ₁，φ₂，φ₃と同期するφ_T波形パ
ルスを供給する。この同期は、入力シフトレジス
タ群３４のシフトシーケンスと各CIS光検出器か
らの電荷の転送を調整するのに必要で、これによ
り電荷パケツトは光検出器から入力シフトレジス
タ群に適切に転送される。

第４図に示した装置の動作は、第５図の波形で
示される。最初の３つの波形はシフトレジスタ駆
動電圧パルスφ₁，φ₂，φ₃を表している。第５図
の次の波形はトランジスタ２５のゲートに供給さ
れる制御信号φ_rの電圧波形であつて第１の期間Ｔ
１中は高レベルとなり、その高レベルの期間のみ
電極１４により相互接続された光検出器１〜Ｎを
電圧値V_REFに充電させる。第５図の第１垂直破線
は、第１の期間Ｔ１Ｎの終わりの時点であるとと
もに第２の期間Ｔ２の開始（サンプリング期間の
開始）の時点を表す。制御信号φ_rが終了するこの
時点でトランジスタ２５は遮断される。

この第１の垂直破線の時点の後、光検出器１〜
Ｎに当たる電磁輻射線に応じて光検出器１〜Ｎの
平均電荷パケツトが増加し始めると、トランジス
タ２７の出力電圧V_pは低下し始めるが、その電
圧V_pは決定装置４２によりモニタされる。

出力電圧V_pの十分な低下が決定装置により判
定されると、その時点で決定装置４２から同期論
理装置４３に対し、判定されたことを示す上昇電
圧が与えられる。その結果、パルス信号φ_Tが、
第５図に示されるように波形φ₁の次のパルスに
同期して発生され、第２の期間Ｔ２を終了させ
る。（電荷の集積は、パルス信号φ_Tが発生されて
第２の期間Ｔ２が終了するまで継続される。） パルス信号φ_Tの発生により、入力シフトレジ
スタ群３４中の対応の入力シフトレジスタに対し
て、光検出器１〜Ｎに集積された電荷パケツトの
転送が開始される。

その後、制御信号φ_rは再び高レベルとなつて第
１の期間Ｔ１が開始され、トランジスタ２５は電
圧V_REFを電極１４とこれにより相互接続された光
検出器とに与え、上述の動作が繰り返される。

本発明は、電磁輻射線を入射することにより相
互接続した光検出器に集まる電荷パケツトの平均
量を、それらの電荷の集積中に検知するための方
法を提供する。従つて、サンプリング期間が終了
した後に、平均電荷パケツトの大きさを決定する
ためにフレーム中における様々な検出及び信号処
理操作時間は要しない。又、電磁輻射線の入射に
よりアレイ中に電荷パケツトを集めることにより
生じる電荷パケツトのサイズを決定するために、
相互接続したアレイの他に光検出器をさらに設け
る必要もない。

第４図における回路構成素子は、主シフトレジ
スタ３３と入力シフトレジスタ群３４が設けられ
ている同じモノリシツク集積回路チツプ中に設け
ることができる。すなわち、前述したように、装
置全体を光検出装置が設けられているのと同じモ
ノリシツク集積回路チツプ中に設けることができ
る。しかしながら、場合によつては、第４図に示
した装置全体を同じチツプ中に含めないようにす
ることもできる。

いくつかの対応する共通電極に沿つたいくつか
の光検出器とこれに付随したシフトレジスタは、
必要に応じてモノリシツク集積回路チツプ中で２
次元に延長するアレイを形成するように設けても
よい。さらに、チツプ上の１つ又はそれ以上の光
検出器アレイを単一の主シフトレジスタにより作
動し、各アレイにこのような主シフトレジスタに
連絡する入力シフトレジスタを設けてもよい。

【図面の簡単な説明】

第１図は本発明のモノリシツク集積回路の部分
断面図で第４図の−線に沿う断面に相当する
図、第２図は第１図に示したモノリシツク回路を
含む回路の等価回路であり、第３図は第２図に示
した回路の選択された性能特性を示したグラフで
あり、第４図は第１図及び第２図に関連したモノ
リシツク集積回路を作動するシステムであり、第
５図は第４図のシステムに生ずるいくつかの信号
のグラフである。 １〜Ｎ……光検出器、１０……半導体材料本
体、１１……主面、１２……絶縁層、１２′……
絶縁層のフイールド領域部分、１２″……絶縁層
の特定領域部分、１４……検出用電極、１４_J…
…相互接続領域部分、１８……バリヤ、２５……
スイツチ手段として働くトランジスタ、２６……
トランジスタ、２７……バツフア手段として働く
トランジスタ、２８……電流源、３０……ゲー
ト、３１……拡散領域、３３……主シフトレジス
タ、３４……入力シフトレジスタ群、３６……フ
ローテイングゲート、４２……決定装置、４３…
…同期論理装置、Ｔ１……第１の期間、Ｔ２……
第２の期間。

Claims (1)

1. 【特許請求の範囲】 １ 選択された領域を除き第１の導電形にして主
   面１１を持つ半導体材料本体１０と、光検出器が
   それぞれ形成される複数の検出位置では少なくも
   と前記主面に接近している検出用電極１４と、電
   荷転送形の複数の入力シフトレジスタ３４にし
   て、それらの入力段それぞれが前記検出位置それ
   ぞれに隣接し、前記入力段それぞれにおいて前記
   検出位置それぞれでの検出状態を表す電荷を受け
   取れる入力シフトレジスタ群３４とを有する装置
   により、前記複数の検出位置にて電磁輻射線を検
   出しそれに応じた信号を得るための電磁輻射線検
   出方法であつて、 前記半導体本体１０の少なくとも前記検出位置
   部分と前記検出用電極１４との間に所定の電圧を
   第１の期間Ｔ１中印加し、その後の第２の期間中
   Ｔ２前記検出用電極への実質的導電路２５を遮断
   するステツプと、 前記検出位置に電磁輻射線の照射を許容しつつ
   前記第２の期間Ｔ２中前記半導体材料本体と前記
   検出用電極１４との間の電圧値をモニタするステ
   ツプと、 前記第２の期間Ｔ２中、前記検出用電極の電圧
   が十分な値の変化を呈したことを決定し、その旨
   の決定信号を、前記第２の期間を終了させるため
   に発生するステツプと、 電磁輻射線の照射により集積された前記検出位
   置の電荷を、前記決定信号の発生の後に前記入力
   シフトレジスタ３４に転送するステツプと、 前記第２の期間の終了後、前記半導体材料本体
   と前記検出用電極との間に所定の電圧を印加する
   前記第１の期間を始めるようにして、上記ステツ
   プを繰返すようにした電磁輻射線検出方法。 ２ 基体の１つの面に位置し、受ける輻射につい
   ての集積時間に出力信号の大きさが比例する、複
   数の電磁輻射線検出器の集積時間の長さを調節す
   る方法であつて、 （） 前記検出器の少なくとも１つから輻射を
   表す出力信号を選択するステツプと、 （） 選択した出力信号を基準電圧と比較する
   ステツプと、 （） 前記選択した出力信号が前記基準電圧と
   互角の大きさの時に、前記検出器での集積を止
   めるステツプと を備えた電磁輻射線検出方法。 ３ 複数の検出位置それぞれに光検出器（１〜
   Ｎ）を有して電磁輻射線を検出しそれに応じた信
   号を得るための電磁輻射線検出装置であつて、 選択された領域を除き第１の導電形にして主面
   １１を持つ半導体材料本体１０と、 検出用電極１４にして、前記検出位置にて前記
   光検出器（１〜Ｎ）それぞれの構成部分をなす複
   数の相互に離間した特定領域部分を含むととも
   に、これらの特定領域部分の隣接したものの相互
   間をそれぞれ結ぶ複数の接続領域部分１４_Jを含
   み、特定領域部分および接続領域部分は何れも前
   記主面から電気絶縁層により隔てられている検出
   用電極１４と、 複数の電荷転送形の入力シフトレジスタ３４に
   して、それぞれが少なくとも１つのゲート電極を
   有するとともに、それぞれ前記検出用電極の１つ
   の特定領域部分にすぐ隣接して設けられて当該１
   つの特定領域から電荷の転送を受け取れる、複数
   の電荷転送形の入力シフトレジスタ３４と、 制御用電極により第１および第２の電極間に所
   望の抵抗値の電路を形成できる、制御電極ならび
   に第１および第２の電極を有するスイツチ手段２
   ５にして、前記第１の電極は電圧源（V_REF）に接
   続するためのものであり、前記第２の電極は前記
   検出用電極１４に接続されているスイツチ手段２
   ５と、 高入力インピーダンスのバツフア手段２７にし
   て、その入力端が前記検出用電極に接続され、そ
   の入力端に与えられた電圧V₁₄を表す信号をその
   出力端に生じるものであり、もつて検出位置への
   電磁輻射線の照射に応じている前記検出用電極の
   電圧が得られるようになつているバツフア手段２
   ７と を備えた電磁輻射線検出器。