JPH0661471A - テスト構造を有するｃｃｄイメージャおよびｃｃｄイメージャのテスト方法 - Google Patents
テスト構造を有するｃｃｄイメージャおよびｃｃｄイメージャのテスト方法Info
- Publication number
- JPH0661471A JPH0661471A JP5147862A JP14786293A JPH0661471A JP H0661471 A JPH0661471 A JP H0661471A JP 5147862 A JP5147862 A JP 5147862A JP 14786293 A JP14786293 A JP 14786293A JP H0661471 A JPH0661471 A JP H0661471A
- Authority
- JP
- Japan
- Prior art keywords
- photodetector
- test
- photodetectors
- image forming
- ccd imager
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成でＭＴＦを求めることができるＣ
ＣＤイメージャのテスト構造、及びそのテスト構造を用
いたテスト方法を提供する。 【構成】 ＣＣＤイメージャ１０は、１ラインに並んだ
画像形成光検出器１４と、画像形成光検出器のラインに
沿って延びるＣＣＤシフトレジスタ１６を含む。露光ド
レイン領域３４が画像形成光検出器１４に近接し、露光
制御ゲート３６が画像形成光検出器１４と露光ドレイン
領域３４の間に延びる。複数のテスト光検出器４０が画
像形成光検出器１４のラインに並び、少なくとも１つの
画像形成光検出器１４がこのテスト光検出器４０の各端
部に位置する。各テスト光検出器４０はそれに近接する
露光ドレイン領域３４を有し、テスト露光制御ゲート４
２がテスト光検出器４０と対応する露光ドレイン領域３
４の間に延びている。テスト露光制御ゲート４２は画像
形成光検出器１４の露光制御ゲート３６から分離されて
いる。
ＣＤイメージャのテスト構造、及びそのテスト構造を用
いたテスト方法を提供する。 【構成】 ＣＣＤイメージャ１０は、１ラインに並んだ
画像形成光検出器１４と、画像形成光検出器のラインに
沿って延びるＣＣＤシフトレジスタ１６を含む。露光ド
レイン領域３４が画像形成光検出器１４に近接し、露光
制御ゲート３６が画像形成光検出器１４と露光ドレイン
領域３４の間に延びる。複数のテスト光検出器４０が画
像形成光検出器１４のラインに並び、少なくとも１つの
画像形成光検出器１４がこのテスト光検出器４０の各端
部に位置する。各テスト光検出器４０はそれに近接する
露光ドレイン領域３４を有し、テスト露光制御ゲート４
２がテスト光検出器４０と対応する露光ドレイン領域３
４の間に延びている。テスト露光制御ゲート４２は画像
形成光検出器１４の露光制御ゲート３６から分離されて
いる。
Description
【０００１】
【産業上の利用分野】本発明は、テスト構造を組み込ん
だ電荷結合素子（ＣＣＤ）イメージャに関する。より詳
細には、素子の閾値シフトから独立したテスト信号の光
学的導入を利用した、テスト構造を有するＣＣＤイメー
ジャであって、強いテスト技術が要求される製造環境に
おいて有効なＣＣＤイメージャに関する。
だ電荷結合素子（ＣＣＤ）イメージャに関する。より詳
細には、素子の閾値シフトから独立したテスト信号の光
学的導入を利用した、テスト構造を有するＣＣＤイメー
ジャであって、強いテスト技術が要求される製造環境に
おいて有効なＣＣＤイメージャに関する。
【０００２】
【従来の技術】ＣＣＤイメージャの根本的機能特性は、
その変調伝達関数（ＭＴＦ，modulation transfer func
tion）である。ＣＣＤ画像形成システムの有効なＭＴＦ
は、画像形成及び信号処理パスの構成要素の多くのパラ
メータに依存する。電子画像形成の応用においてＣＣＤ
イメージャは、特性を限定する３つの固有のＭＴＦを有
する。すなわち、開口ＭＴＦ、電荷転送ＭＴＦ、拡散Ｍ
ＴＦである。開口ＭＴＦは、セルデザイン及びセルの開
口のサイズの関数であり、簡単に計算できる。電荷転送
ＭＴＦは、電荷転送効率（ＣＴＥ，charge transfer ef
ficiency）と、イメージ信号の転送回数の関数である。
素子のＣＴＥは、素子のデザイン、プロセス、欠陥によ
り限定される。拡散ＭＴＦもまた、セルのデザイン及び
サイズの関数であるが、初期材料、ゲッタリング、酸化
物層及びドーピング層の厚さを含む製造プロセスに依存
する。製造プロセスに関するＣＴＥ及び拡散パラメータ
の変化性のために、特に製品製造時において、これらを
繰り返しテストすることが必要である。
その変調伝達関数（ＭＴＦ，modulation transfer func
tion）である。ＣＣＤ画像形成システムの有効なＭＴＦ
は、画像形成及び信号処理パスの構成要素の多くのパラ
メータに依存する。電子画像形成の応用においてＣＣＤ
イメージャは、特性を限定する３つの固有のＭＴＦを有
する。すなわち、開口ＭＴＦ、電荷転送ＭＴＦ、拡散Ｍ
ＴＦである。開口ＭＴＦは、セルデザイン及びセルの開
口のサイズの関数であり、簡単に計算できる。電荷転送
ＭＴＦは、電荷転送効率（ＣＴＥ，charge transfer ef
ficiency）と、イメージ信号の転送回数の関数である。
素子のＣＴＥは、素子のデザイン、プロセス、欠陥によ
り限定される。拡散ＭＴＦもまた、セルのデザイン及び
サイズの関数であるが、初期材料、ゲッタリング、酸化
物層及びドーピング層の厚さを含む製造プロセスに依存
する。製造プロセスに関するＣＴＥ及び拡散パラメータ
の変化性のために、特に製品製造時において、これらを
繰り返しテストすることが必要である。
【０００３】ＣＴＥは、通常、ＣＣＤシフトレジスタの
一端に組み込まれた、注排注入回路（"fill and spill
" injection circuit ）により測定される。このよう
な回路の１つが、Ｍ．Ｆ．トンプセットによる論文に説
明される。この論文は、「電荷結合素子における電荷を
セットする、表面電位平衡方法」（"Surface Potential
Equilibration Method of Setting Charge in Charge C
oupled Devices"）の表題で、電子素子に関するＩＥＥ
Ｅ会報（IEEE Transactions on Electron Devices 、Ｅ
Ｄ２２巻、１６号、１９７５年６月、３０５ページ）に
発表された。ＣＴＥをテストするこの方法は、注入ダイ
オードに供給される電気入力パルスを要求し、素子に計
量供給される電荷のレベルは、２つの隣接する電極の差
により決定する。このテスト方法は、所望の両の注入信
号を得るために、３つの内部配線、ダイオードに対する
制御されたパルスの生成、および電極のレベルの調節を
必要とする。素子から素子への電極の閾値の変化のため
に、相似振幅の信号を回復するには、各電極の電位の比
に従った電位差の再調節が必要となる。ことによると、
ダイオードパルスレベルの調節が必要となるかもしれな
い。従って、多くの素子を評価する場合は、製造モード
における自動化されたテストは複雑で面倒である。
一端に組み込まれた、注排注入回路（"fill and spill
" injection circuit ）により測定される。このよう
な回路の１つが、Ｍ．Ｆ．トンプセットによる論文に説
明される。この論文は、「電荷結合素子における電荷を
セットする、表面電位平衡方法」（"Surface Potential
Equilibration Method of Setting Charge in Charge C
oupled Devices"）の表題で、電子素子に関するＩＥＥ
Ｅ会報（IEEE Transactions on Electron Devices 、Ｅ
Ｄ２２巻、１６号、１９７５年６月、３０５ページ）に
発表された。ＣＴＥをテストするこの方法は、注入ダイ
オードに供給される電気入力パルスを要求し、素子に計
量供給される電荷のレベルは、２つの隣接する電極の差
により決定する。このテスト方法は、所望の両の注入信
号を得るために、３つの内部配線、ダイオードに対する
制御されたパルスの生成、および電極のレベルの調節を
必要とする。素子から素子への電極の閾値の変化のため
に、相似振幅の信号を回復するには、各電極の電位の比
に従った電位差の再調節が必要となる。ことによると、
ダイオードパルスレベルの調節が必要となるかもしれな
い。従って、多くの素子を評価する場合は、製造モード
における自動化されたテストは複雑で面倒である。
【０００４】製造により好都合なテスト方法が、Ｓ．
Ｐ．エモンズ他による論文に開示される。この論文は、
「閾電圧に対して低減された感度を有する低ノイズ入
力」（"ALow Noise Input With Reduced Sensitivity t
o Threshold Voltage" ）の表題で、ＩＥＤＭテクニカ
ルダイジェスト（Technical digest of IEDM、ワシント
ンＤ．Ｃ．、１９７４年１２月、２３３ページ）に発表
された。この方法は、電荷メータリングゲートにおける
閾値変化を補償する。このテスト方法のための回路は、
浮動拡散（floating diffusion ）に関連する、帯電及
び放電キャパシタンスのための共通の電極を含む。１対
のスイッチが共通電極の電位を、Ｖsig 、またはＶref
に結合し、第３のスイッチは、注入ダイオードに結合さ
れて、チャージ電流を供給する。
Ｐ．エモンズ他による論文に開示される。この論文は、
「閾電圧に対して低減された感度を有する低ノイズ入
力」（"ALow Noise Input With Reduced Sensitivity t
o Threshold Voltage" ）の表題で、ＩＥＤＭテクニカ
ルダイジェスト（Technical digest of IEDM、ワシント
ンＤ．Ｃ．、１９７４年１２月、２３３ページ）に発表
された。この方法は、電荷メータリングゲートにおける
閾値変化を補償する。このテスト方法のための回路は、
浮動拡散（floating diffusion ）に関連する、帯電及
び放電キャパシタンスのための共通の電極を含む。１対
のスイッチが共通電極の電位を、Ｖsig 、またはＶref
に結合し、第３のスイッチは、注入ダイオードに結合さ
れて、チャージ電流を供給する。
【０００５】
【発明が解決しようとする課題】この構造の閾値公差
（threshold tolerance ）は効果的に思えるが、これに
はさらに２つのクロックされた制御信号と、１つのＤＣ
バイアスが必要になる。また、オンチップの回路構成に
するには、追加のパッケージピンが必要になるのと同時
に、局所内部配線及びボンドパッドのための追加領域が
必要になり、これらすべてに対し、回路基板のための新
たなスペースが必要となる。
（threshold tolerance ）は効果的に思えるが、これに
はさらに２つのクロックされた制御信号と、１つのＤＣ
バイアスが必要になる。また、オンチップの回路構成に
するには、追加のパッケージピンが必要になるのと同時
に、局所内部配線及びボンドパッドのための追加領域が
必要になり、これらすべてに対し、回路基板のための新
たなスペースが必要となる。
【０００６】
【課題を解決するための手段及び作用】本発明は、１つ
のライン上に並んだ画像形成光検出器と、画像形成光検
出器のラインに沿って延びるＣＣＤシフトレジスタと、
画像形成光検出器のそれぞれに隣接する露光ドレイン領
域と、画像形成光検出器とそのそれぞれの露光ドレイン
の間に設けられる露光制御ゲートと、テスト構造とから
成るＣＣＤイメージャに関する。テスト構造は、画像形
成光検出器のラインに並んだ複数のテスト光検出器と、
それぞれのテスト光検出器に近接する露光ドレイン領域
と、テスト光検出器とそのそれぞれの露光ドレイン領域
の間に設けられたテスト露光制御ゲートとから成る。テ
スト露光制御ゲートは、画像形成光検出器の露光制御ゲ
ートからは分離されている。
のライン上に並んだ画像形成光検出器と、画像形成光検
出器のラインに沿って延びるＣＣＤシフトレジスタと、
画像形成光検出器のそれぞれに隣接する露光ドレイン領
域と、画像形成光検出器とそのそれぞれの露光ドレイン
の間に設けられる露光制御ゲートと、テスト構造とから
成るＣＣＤイメージャに関する。テスト構造は、画像形
成光検出器のラインに並んだ複数のテスト光検出器と、
それぞれのテスト光検出器に近接する露光ドレイン領域
と、テスト光検出器とそのそれぞれの露光ドレイン領域
の間に設けられたテスト露光制御ゲートとから成る。テ
スト露光制御ゲートは、画像形成光検出器の露光制御ゲ
ートからは分離されている。
【０００７】本発明は、さらに、複数の光検出器の１つ
のラインを有するＣＣＤ画像形成センサのテスト方法に
関する。この方法は、光検出器を光に露光し、この中に
電荷を生成するステップを含む。さらにこの方法は、一
部の光検出器から、そこで生成された電荷を排出するス
テップと、残りの光検出器から電荷を読み出し、ＣＣＤ
イメージャの特定の変調伝達関数（ＭＴＦ）を決定する
ステップとを含む。
のラインを有するＣＣＤ画像形成センサのテスト方法に
関する。この方法は、光検出器を光に露光し、この中に
電荷を生成するステップを含む。さらにこの方法は、一
部の光検出器から、そこで生成された電荷を排出するス
テップと、残りの光検出器から電荷を読み出し、ＣＣＤ
イメージャの特定の変調伝達関数（ＭＴＦ）を決定する
ステップとを含む。
【０００８】
【実施例】図１について説明する。図１には、本発明の
テスト構造が用いられるＣＣＤイメージャ１０の平面概
略図が示される。ＣＣＤイメージャ１０は、複数の画像
形成光検出器（imaging photodetector ）１４を有す
る、半導体材料で形成される基板１２を含む。図示のよ
うに、画像形成光検出器は直線のアレイに配列され、一
次元アレイを形成する。しかしながら、光検出器１４
は、行と列のアレイに配列し、二次元アレイを形成して
もよい。各光検出器１４は、光子を受け取り、その光子
を電子に変換するフォトダイオード、または、フォトキ
ャパシタなどの周知のタイプのいかなる光検出器から形
成してもよい。画像形成光検出器１４のラインの一方の
側に沿って、ＣＣＤシフトレジスタ１６が設けられる。
ＣＣＤシフトレジスタ１６は、光検出器１４のラインに
沿って延び、これから間隔を取って配置されたチャネル
領域１８を含む。チャネル領域１８が、埋込みチャネル
であれば、その導電型は、基板１２の導電型と反対にな
る。複数の第１ゲート電極２０は、チャネル領域１８上
に設けられ、チャネル領域１８から絶縁されている。第
１のゲート電極２０は、チャネル領域に沿って等間隔に
並べられ、この第１ゲート電極２０のそれぞれは、個々
の画像形成光検出器１４に近接する。複数の第２ゲート
電極２２が、チャネル領域１８上に設けられる。この第
２ゲート電極は、チャネル領域１８から絶縁されてい
る。第２ゲート電極２２は、第１ゲート電極２０と交互
に配置され、それぞれの第２ゲート電極２２は、個々の
画像形成光検出器１４に近接している。このように、第
１ゲート電極２０と、第２ゲート電極２２の２つのゲー
ト電極が、各画像光検出器１４に近接し、２相のＣＣＤ
シフトレジスタ１６を形成する。ゲート電極２０及び２
２は、導電性の多結晶シリコンなどの、導電性の材料か
ら成り、絶縁性材料の層（図示されないが、通常、Ｓｉ
Ｏ2 ）によって、チャネル領域から絶縁されている。第
１ゲート電極２０は、すべて、第１のクロック相φ１に
接続し、第２ゲート電極２２は、すべて、第２クロック
相φ２に接続している。
テスト構造が用いられるＣＣＤイメージャ１０の平面概
略図が示される。ＣＣＤイメージャ１０は、複数の画像
形成光検出器（imaging photodetector ）１４を有す
る、半導体材料で形成される基板１２を含む。図示のよ
うに、画像形成光検出器は直線のアレイに配列され、一
次元アレイを形成する。しかしながら、光検出器１４
は、行と列のアレイに配列し、二次元アレイを形成して
もよい。各光検出器１４は、光子を受け取り、その光子
を電子に変換するフォトダイオード、または、フォトキ
ャパシタなどの周知のタイプのいかなる光検出器から形
成してもよい。画像形成光検出器１４のラインの一方の
側に沿って、ＣＣＤシフトレジスタ１６が設けられる。
ＣＣＤシフトレジスタ１６は、光検出器１４のラインに
沿って延び、これから間隔を取って配置されたチャネル
領域１８を含む。チャネル領域１８が、埋込みチャネル
であれば、その導電型は、基板１２の導電型と反対にな
る。複数の第１ゲート電極２０は、チャネル領域１８上
に設けられ、チャネル領域１８から絶縁されている。第
１のゲート電極２０は、チャネル領域に沿って等間隔に
並べられ、この第１ゲート電極２０のそれぞれは、個々
の画像形成光検出器１４に近接する。複数の第２ゲート
電極２２が、チャネル領域１８上に設けられる。この第
２ゲート電極は、チャネル領域１８から絶縁されてい
る。第２ゲート電極２２は、第１ゲート電極２０と交互
に配置され、それぞれの第２ゲート電極２２は、個々の
画像形成光検出器１４に近接している。このように、第
１ゲート電極２０と、第２ゲート電極２２の２つのゲー
ト電極が、各画像光検出器１４に近接し、２相のＣＣＤ
シフトレジスタ１６を形成する。ゲート電極２０及び２
２は、導電性の多結晶シリコンなどの、導電性の材料か
ら成り、絶縁性材料の層（図示されないが、通常、Ｓｉ
Ｏ2 ）によって、チャネル領域から絶縁されている。第
１ゲート電極２０は、すべて、第１のクロック相φ１に
接続し、第２ゲート電極２２は、すべて、第２クロック
相φ２に接続している。
【０００９】転送ゲート２４は、画像形成光検出器１４
とＣＣＤシフトレジスタ１６のチャネル領域１８との間
で、基板１２上に延び、基板１２から絶縁されている。
転送ゲート２４は、画像形成光検出器１４とチャネル領
域１８の間の、図示されない転送領域上に延びる。転送
ゲート２４に電位が付与され、画像光検出器１４で生成
される電荷キャリアが、矢印２６で示されるように、光
検出器１４から、第１ゲート電極２０の下部に位置する
チャネル領域１８へ転送される。シフトレジスタ１６の
一端には、出力検出器３０及び緩衡増幅器（buffer amp
lifier）３２を含む出力回路２８が設けられる。画像形
成光検出器１４からＣＣＤシフトレジスタ１６のチャネ
ル領域１８に転送された電荷キャリアは、ゲート電極２
０及び２２を交互にクロックすることにより、チャネル
領域１８に沿って転送され、出力回路２８に送られる。
とＣＣＤシフトレジスタ１６のチャネル領域１８との間
で、基板１２上に延び、基板１２から絶縁されている。
転送ゲート２４は、画像形成光検出器１４とチャネル領
域１８の間の、図示されない転送領域上に延びる。転送
ゲート２４に電位が付与され、画像光検出器１４で生成
される電荷キャリアが、矢印２６で示されるように、光
検出器１４から、第１ゲート電極２０の下部に位置する
チャネル領域１８へ転送される。シフトレジスタ１６の
一端には、出力検出器３０及び緩衡増幅器（buffer amp
lifier）３２を含む出力回路２８が設けられる。画像形
成光検出器１４からＣＣＤシフトレジスタ１６のチャネ
ル領域１８に転送された電荷キャリアは、ゲート電極２
０及び２２を交互にクロックすることにより、チャネル
領域１８に沿って転送され、出力回路２８に送られる。
【００１０】個別の露光ドレイン領域３４は、基板内に
設けられ、各画像形成光検出器１４の、ＣＣＤシフトレ
ジスタ１６と反対の側に近接するが、光検出器１４から
間隔をとって配置されている。ドレイン領域３４は基板
１２と反対の導電型の領域であり、高密度にドープされ
て高い導電性を有する。露光制御ゲート３６は、画像形
成光検出器１４と露光ドレイン領域３４の間で、基板１
２上に延び、基板１２から絶縁されている。蓄積時間に
おける初期の一時期に、露光制御ゲート３６に電位が付
与され、画像形成光検出器１４と露光ドレイン領域３４
の間の電位障壁が下がる。電位が付与されている間、光
検出器１４で生成されたすべての電荷キャリアは、露光
ドレイン領域３４に流入し、ここで電荷キャリアは運び
去られる。所望の時間の後、露光制御ゲート３６の電位
は下げられ、画像形成光検出器１４と露光ドレイン領域
３４の間に、障壁電位を形成する。これにより、蓄積時
間の残りの間に、電荷を、光検出器１４に集めることが
できる。従って、有効露出時間は、露光制御ゲートの電
位が下げられている期間に制限される。
設けられ、各画像形成光検出器１４の、ＣＣＤシフトレ
ジスタ１６と反対の側に近接するが、光検出器１４から
間隔をとって配置されている。ドレイン領域３４は基板
１２と反対の導電型の領域であり、高密度にドープされ
て高い導電性を有する。露光制御ゲート３６は、画像形
成光検出器１４と露光ドレイン領域３４の間で、基板１
２上に延び、基板１２から絶縁されている。蓄積時間に
おける初期の一時期に、露光制御ゲート３６に電位が付
与され、画像形成光検出器１４と露光ドレイン領域３４
の間の電位障壁が下がる。電位が付与されている間、光
検出器１４で生成されたすべての電荷キャリアは、露光
ドレイン領域３４に流入し、ここで電荷キャリアは運び
去られる。所望の時間の後、露光制御ゲート３６の電位
は下げられ、画像形成光検出器１４と露光ドレイン領域
３４の間に、障壁電位を形成する。これにより、蓄積時
間の残りの間に、電荷を、光検出器１４に集めることが
できる。従って、有効露出時間は、露光制御ゲートの電
位が下げられている期間に制限される。
【００１１】図２について説明する。図２には、図１の
ＣＣＤセンサ１０に用いることができる、本発明による
テスト構造３８の平面概略図が示される。テスト構造３
８は、図１のＣＣＤセンサ１０の出力回路２８から間隔
を取って、ＣＣＤセンサ１０に組み込まれている。テス
ト構造３８は、この光検出器１４のラインに沿って延び
る、画像形成光検出器１４と同一の複数のテスト光検出
器４０を有する。このテスト光検出器４０の数は、Ｎ＋
４個（Ｎは自然数）である。画像形成光検出器１４のう
ちの一部のものが、テスト光検出器４０のラインの各端
部に近接する。ＣＣＤシフトレジスタ１６は、テスト光
検出器４０のラインに沿って延び、第１ゲート電極２０
と第２ゲート電極２２のうちの１つずつから成る１対の
ゲート電極が、テスト光検出器４０のそれぞれに近接す
る。転送ゲート２４は、テスト光検出器４０と、ＣＣＤ
シフトレジスタ１６のチャネル領域１８の間に、テスト
光検出器４０のラインに沿って延びている。露光ドレイ
ン領域３４は、テスト光検出器４０のＣＣＤシフトレジ
スタ１６と反対の側で、それぞれのテスト光検出器４０
に近接するが、これから間隔をとって設けられている。
テスト光検出器４０の露光ドレイン領域３４は、光検出
器１４の露光ドレイン領域３４に電気的に接続されてい
る。露光制御ゲート３７は、端部の光検出器（−１、
０、Ｎ＋１、Ｎ＋２）のそれぞれと、露光ドレイン領域
３４の間に延びる。これらの露光制御ゲート３７は、Ｃ
ＣＤイメージャ１０の露光制御ゲート３６に電気的に接
続されるか、または、その延長である。光遮蔽されたピ
クセル４０ａ（−１およびＮ＋２）を除き、すべてのテ
ストピクセル（光検出器４０）は覆われていない。別の
露光制御ゲート４２が、中央のＮ個のテスト光検出器４
０とそのそれぞれの露光ドレイン領域の間に延びてい
る。このテスト露光制御ゲート４２は、露光制御ゲート
３６からは分離されていて、ライン４４により、別個の
電位源に接続されている。
ＣＣＤセンサ１０に用いることができる、本発明による
テスト構造３８の平面概略図が示される。テスト構造３
８は、図１のＣＣＤセンサ１０の出力回路２８から間隔
を取って、ＣＣＤセンサ１０に組み込まれている。テス
ト構造３８は、この光検出器１４のラインに沿って延び
る、画像形成光検出器１４と同一の複数のテスト光検出
器４０を有する。このテスト光検出器４０の数は、Ｎ＋
４個（Ｎは自然数）である。画像形成光検出器１４のう
ちの一部のものが、テスト光検出器４０のラインの各端
部に近接する。ＣＣＤシフトレジスタ１６は、テスト光
検出器４０のラインに沿って延び、第１ゲート電極２０
と第２ゲート電極２２のうちの１つずつから成る１対の
ゲート電極が、テスト光検出器４０のそれぞれに近接す
る。転送ゲート２４は、テスト光検出器４０と、ＣＣＤ
シフトレジスタ１６のチャネル領域１８の間に、テスト
光検出器４０のラインに沿って延びている。露光ドレイ
ン領域３４は、テスト光検出器４０のＣＣＤシフトレジ
スタ１６と反対の側で、それぞれのテスト光検出器４０
に近接するが、これから間隔をとって設けられている。
テスト光検出器４０の露光ドレイン領域３４は、光検出
器１４の露光ドレイン領域３４に電気的に接続されてい
る。露光制御ゲート３７は、端部の光検出器（−１、
０、Ｎ＋１、Ｎ＋２）のそれぞれと、露光ドレイン領域
３４の間に延びる。これらの露光制御ゲート３７は、Ｃ
ＣＤイメージャ１０の露光制御ゲート３６に電気的に接
続されるか、または、その延長である。光遮蔽されたピ
クセル４０ａ（−１およびＮ＋２）を除き、すべてのテ
ストピクセル（光検出器４０）は覆われていない。別の
露光制御ゲート４２が、中央のＮ個のテスト光検出器４
０とそのそれぞれの露光ドレイン領域の間に延びてい
る。このテスト露光制御ゲート４２は、露光制御ゲート
３６からは分離されていて、ライン４４により、別個の
電位源に接続されている。
【００１２】理想的には、光遮蔽された光検出器４０ａ
によって両側の境界を定めたＮ＋２個の光検出器４０の
グループに光を供給した時には、読み出しと同時に、Ｎ
＋２個ピクセルの長さを有する均一の出力信号が認めら
れる。しかしながら、拡散ＭＴＦのために、光を供給さ
れている各光検出器は拡散フラックス（diffusion flu
x）を有する。これにより、各光検出器から、そのそれ
ぞれ隣の光検出器に、電荷が損失される。ところが、各
光検出器は、その隣に別の光検出器を有し、その隣接す
る光検出器から損失した分のフラックスを受け取るの
で、光を供給されたどの光検出器においても正味のフラ
ックス変化はゼロである。これは、各光検出器が同じ開
口と構造を有するためである。このことは、光遮蔽され
た光検出器４０ａに隣接する端部の光検出器（０及びＮ
＋１）を除いて、すべての光検出器に通用する。これら
の端部の光検出器については、隣接する（光遮蔽され
た）光検出器４０ａにおいて光が吸収されないので、そ
の次のフラックスは負になる。
によって両側の境界を定めたＮ＋２個の光検出器４０の
グループに光を供給した時には、読み出しと同時に、Ｎ
＋２個ピクセルの長さを有する均一の出力信号が認めら
れる。しかしながら、拡散ＭＴＦのために、光を供給さ
れている各光検出器は拡散フラックス（diffusion flu
x）を有する。これにより、各光検出器から、そのそれ
ぞれ隣の光検出器に、電荷が損失される。ところが、各
光検出器は、その隣に別の光検出器を有し、その隣接す
る光検出器から損失した分のフラックスを受け取るの
で、光を供給されたどの光検出器においても正味のフラ
ックス変化はゼロである。これは、各光検出器が同じ開
口と構造を有するためである。このことは、光遮蔽され
た光検出器４０ａに隣接する端部の光検出器（０及びＮ
＋１）を除いて、すべての光検出器に通用する。これら
の端部の光検出器については、隣接する（光遮蔽され
た）光検出器４０ａにおいて光が吸収されないので、そ
の次のフラックスは負になる。
【００１３】図３について説明する。図３には、このよ
うな場合における電荷を示した棒グラフが図示される。
図３に示されるように、端部の光検出器（光検出器０及
びＮ＋１）における電荷は、そのフラックスの損失のた
めに、この２つの光検出器の間に設けられるＮ個の光検
出器の電荷よりも小さい。覆われない光検出器に隣接す
る、覆いをされた光検出器（−１及びＮ＋２）は、少量
の電荷を蓄積するが、これは覆われない光検出器（光検
出器０及びＮ＋１）からのフラックスの損失による。
うな場合における電荷を示した棒グラフが図示される。
図３に示されるように、端部の光検出器（光検出器０及
びＮ＋１）における電荷は、そのフラックスの損失のた
めに、この２つの光検出器の間に設けられるＮ個の光検
出器の電荷よりも小さい。覆われない光検出器に隣接す
る、覆いをされた光検出器（−１及びＮ＋２）は、少量
の電荷を蓄積するが、これは覆われない光検出器（光検
出器０及びＮ＋１）からのフラックスの損失による。
【００１４】ＣＣＤイメージャ１０が、通常のモード、
つまり画像形成モードで照明された場合、テスト露光制
御ゲート４２の電位は、テスト光検出器４０（光検出器
１からＮ）の電荷が、その露光ドレイン３４に流出され
るレベルに調節される。しかしながら、テスト光検出器
４０のラインの端部に近接する光検出器４０（光検出器
０及びＮ＋１）は、通常の光を受け取り、この光に従っ
て、電荷を生成し、この電荷の１部は、拡散損失の結
果、隣接する光検出器４０ａ（それぞれ光検出器−１及
びＮ＋２）に拡散される。
つまり画像形成モードで照明された場合、テスト露光制
御ゲート４２の電位は、テスト光検出器４０（光検出器
１からＮ）の電荷が、その露光ドレイン３４に流出され
るレベルに調節される。しかしながら、テスト光検出器
４０のラインの端部に近接する光検出器４０（光検出器
０及びＮ＋１）は、通常の光を受け取り、この光に従っ
て、電荷を生成し、この電荷の１部は、拡散損失の結
果、隣接する光検出器４０ａ（それぞれ光検出器−１及
びＮ＋２）に拡散される。
【００１５】図４について説明する。図４には、前述の
画像形成モードの状態（テスト検出器（１からＮ）の電
荷が露光ドレイン３４に流出される状態）における光検
出器４０における電荷の棒グラフが示される。図４のグ
ラフには、中央のテスト光検出器４０（光検出器１から
Ｎ）は、電荷を有しておらず、隣接する光検出器４０
（光検出器０及びＮ＋１）は、拡散により損失した少量
分を差し引いた電荷を有し、それに隣接する光検出器４
０ａ（光検出器−１及びＮ＋２）は、拡散された電荷と
同量の少量の電荷を有することが示される。テスト光検
出器４０の端部に隣接する光検出器４０（０及びＮ＋
１）における電荷から、ＣＣＤイメージャ１０の拡散Ｍ
ＴＦを計算することができる。
画像形成モードの状態（テスト検出器（１からＮ）の電
荷が露光ドレイン３４に流出される状態）における光検
出器４０における電荷の棒グラフが示される。図４のグ
ラフには、中央のテスト光検出器４０（光検出器１から
Ｎ）は、電荷を有しておらず、隣接する光検出器４０
（光検出器０及びＮ＋１）は、拡散により損失した少量
分を差し引いた電荷を有し、それに隣接する光検出器４
０ａ（光検出器−１及びＮ＋２）は、拡散された電荷と
同量の少量の電荷を有することが示される。テスト光検
出器４０の端部に隣接する光検出器４０（０及びＮ＋
１）における電荷から、ＣＣＤイメージャ１０の拡散Ｍ
ＴＦを計算することができる。
【００１６】次にテストモードでは、テスト構造３８の
露光制御ゲート４２の電位は下げられ、Ｎ個のテスト光
検出器４０における電荷の収集を可能にする。同時に、
露光制御ゲート３６の電位が、「高」つまり、「オン」
のレベルまで上げられ、画像形成光検出器１４において
光生成された電荷のすべてを、そのそれぞれのドレイン
領域３４に流出する。ところが、テスト光検出器４０の
端部（光検出器１及びＮ）に隣接する光検出器４０（０
及びＮ＋１）には、光が供給され、それにより光検出器
４０（０及びＮ＋１）に拡散電荷が生成される。このよ
うに、端部テスト光検出器４０（光検出器１及びＮ）に
隣接する光検出器４０（０及びＮ＋１）の間にはフラッ
クスの流動がある。このため、すべてのテスト光検出器
４０（１からＮ）において、均一な電荷が供給される。
露光制御ゲート４２の電位は下げられ、Ｎ個のテスト光
検出器４０における電荷の収集を可能にする。同時に、
露光制御ゲート３６の電位が、「高」つまり、「オン」
のレベルまで上げられ、画像形成光検出器１４において
光生成された電荷のすべてを、そのそれぞれのドレイン
領域３４に流出する。ところが、テスト光検出器４０の
端部（光検出器１及びＮ）に隣接する光検出器４０（０
及びＮ＋１）には、光が供給され、それにより光検出器
４０（０及びＮ＋１）に拡散電荷が生成される。このよ
うに、端部テスト光検出器４０（光検出器１及びＮ）に
隣接する光検出器４０（０及びＮ＋１）の間にはフラッ
クスの流動がある。このため、すべてのテスト光検出器
４０（１からＮ）において、均一な電荷が供給される。
【００１７】図５について説明する。図５にはこのテス
トモードの場合の電荷を示した棒グラフが示される。図
示されるように、すべてのテスト光検出器４０（１から
Ｎ）における電荷は、すべて一律の強度である。
トモードの場合の電荷を示した棒グラフが示される。図
示されるように、すべてのテスト光検出器４０（１から
Ｎ）における電荷は、すべて一律の強度である。
【００１８】次に、転送ゲート２４にパルスが加えられ
ることにより、一律のレベルを有する、Ｎ個のテスト光
検出器４０すべてからの電荷は、ＣＣＤシフトレジスタ
１６に転送され、出力回路２８にクロックに同期して転
送される。そして、出力回路２８においてパルス列応答
が測定される。出力波形におけるひずみから、Ｒ．Ｗ．
ブローダーソン他による論文において説明された方法を
用いることによってＣＴＥ値を導出することができる。
この論文は、「電荷結合素子（ＣＣＤ）における転送効
率の実験的特徴付け」（"Experimental Characterizati
on of TransferEfficiency in Charge-Coupled Device
s"）の表題で、ＩＥＥＥ電子装置会報（IEEE Transacti
ons on Electron devices, ＥＤ２２巻、１９７５年２
月、４０ページ）に発表されたものである。
ることにより、一律のレベルを有する、Ｎ個のテスト光
検出器４０すべてからの電荷は、ＣＣＤシフトレジスタ
１６に転送され、出力回路２８にクロックに同期して転
送される。そして、出力回路２８においてパルス列応答
が測定される。出力波形におけるひずみから、Ｒ．Ｗ．
ブローダーソン他による論文において説明された方法を
用いることによってＣＴＥ値を導出することができる。
この論文は、「電荷結合素子（ＣＣＤ）における転送効
率の実験的特徴付け」（"Experimental Characterizati
on of TransferEfficiency in Charge-Coupled Device
s"）の表題で、ＩＥＥＥ電子装置会報（IEEE Transacti
ons on Electron devices, ＥＤ２２巻、１９７５年２
月、４０ページ）に発表されたものである。
【００１９】このように、テスト構造３８は、ＣＣＤイ
メージャ１０のＣＴＥ及び拡散ＭＴＦを決定できる。テ
スト構造３８は、ＣＣＤイメージャ１０自体の一部にす
ぎず、テスト流出転送ゲート４２と、このテスト流出転
送ゲート４２への入力ラインを加えただけである。この
ため、テスト構造３８は、簡単にＣＣＤイメージャ１０
に取り込むことができる。さらに重要なことは、テスト
構造３８は、制御ゲートの２値化「オン」「オフ」レベ
ルによって簡単に作動でき、一定の光源から光を供給で
きるので、特別な光学的ハードウェア、または、正確な
位置決めを必要としない。テスト信号のレベルは、照度
レベルにより、または、「オン」「オフ」状態に保たれ
る露光制御ゲートの存続時間により、測定調節される。
照明源は、ＣＣＤイメージャ１０の一般的テストスケジ
ュールの１部としての画像形成機能及び欠陥レベルを検
査するテストに用いることができる光源でよい。このよ
うに、テスト構造３８は、ＣＣＤイメージャ１０の製造
中に簡単に用いることができ、ＣＣＤイメージャ１０の
ＣＴＥ、または拡散ＭＴＦを決定する。
メージャ１０のＣＴＥ及び拡散ＭＴＦを決定できる。テ
スト構造３８は、ＣＣＤイメージャ１０自体の一部にす
ぎず、テスト流出転送ゲート４２と、このテスト流出転
送ゲート４２への入力ラインを加えただけである。この
ため、テスト構造３８は、簡単にＣＣＤイメージャ１０
に取り込むことができる。さらに重要なことは、テスト
構造３８は、制御ゲートの２値化「オン」「オフ」レベ
ルによって簡単に作動でき、一定の光源から光を供給で
きるので、特別な光学的ハードウェア、または、正確な
位置決めを必要としない。テスト信号のレベルは、照度
レベルにより、または、「オン」「オフ」状態に保たれ
る露光制御ゲートの存続時間により、測定調節される。
照明源は、ＣＣＤイメージャ１０の一般的テストスケジ
ュールの１部としての画像形成機能及び欠陥レベルを検
査するテストに用いることができる光源でよい。このよ
うに、テスト構造３８は、ＣＣＤイメージャ１０の製造
中に簡単に用いることができ、ＣＣＤイメージャ１０の
ＣＴＥ、または拡散ＭＴＦを決定する。
【００２０】本発明の特定の実施例は、本発明の一般原
理の例示にすぎないことが認識、理解されよう。前述の
原理と矛盾しないさまざまな修正をすることができる。
たとえば、さまざまなタイプの光検出器を用いることが
可能であり、テスト構造は、光検出器の列に沿って、ど
こにでも配置可能である。
理の例示にすぎないことが認識、理解されよう。前述の
原理と矛盾しないさまざまな修正をすることができる。
たとえば、さまざまなタイプの光検出器を用いることが
可能であり、テスト構造は、光検出器の列に沿って、ど
こにでも配置可能である。
【００２１】
【発明の効果】以上説明したとおり、本発明によれば、
ＣＣＤイメージャの特性を表わす変調伝達関数（ＭＴ
Ｆ）を求めることが可能になる。本発明のテスト構造
は、ＣＣＤイメージャ本体に簡単に組み込むことができ
る。
ＣＣＤイメージャの特性を表わす変調伝達関数（ＭＴ
Ｆ）を求めることが可能になる。本発明のテスト構造
は、ＣＣＤイメージャ本体に簡単に組み込むことができ
る。
【図１】本発明の実施例におけるテスト構造が用いられ
る、典型的な一次元ＣＣＤイメージャの一部を示した平
面概略図である。
る、典型的な一次元ＣＣＤイメージャの一部を示した平
面概略図である。
【図２】本発明の実施例におけるテスト構造を組み込ん
だ一次元ＣＣＤイメージャの一部を示した平面概略図で
ある。
だ一次元ＣＣＤイメージャの一部を示した平面概略図で
ある。
【図３】中央のＮ＋２個が光遮蔽されていないＮ＋４個
の光検出器のアレイの各光検出器における電荷を示した
棒グラフである。
の光検出器のアレイの各光検出器における電荷を示した
棒グラフである。
【図４】テスト構造の画像形成モードの操作の間の、テ
スト構造の各光検出器における電荷を示した棒グラフで
ある。
スト構造の各光検出器における電荷を示した棒グラフで
ある。
【図５】テスト構造のＣＴＥモードの操作における、テ
スト構造の各光検出器における電荷を示した棒グラフで
ある。
スト構造の各光検出器における電荷を示した棒グラフで
ある。
１０ ＣＣＤイメージャ １２ 基板 １４ 画像形成光検出器 １６ ＣＣＤシフトレジスタ １８ チャネル領域 ２０ 第１ゲート電極 ２２ 第２ゲート電極 ２４ 転送ゲート ３４ 露光ドレイン領域 ３６ 露光制御ゲート ３７ 露光制御ゲート ３８ テスト構造 ４０ テスト光検出器 ４０ａ 光遮蔽されたテスト光検出器 ４２ テスト露光制御ゲート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 7377−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｆ
Claims (20)
- 【請求項１】 ライン状に並んだ複数の画像形成光検出
器と、 前記画像形成光検出器のラインの一方の側に沿って設け
られたＣＣＤシフトレジスタと、 前記画像形成光検出器のラインの他方の側に、前記画像
形成光検出器に近接して設けられた露光ドレインと、 前記画像形成光検出器と前記露光ドレインの領域との間
に設けられた露光制御ゲートと、 を含むＣＣＤイメージャであって、 前記画像形成光検出器のラインに設けられた複数のテス
ト光検出器と、 前記テスト光検出器に近接して設けられたテスト露光ド
レイン領域と、 前記テスト光検出器のうち少なくとも一つと前記テスト
露光ドレイン領域との間に設けられたテスト露光制御ゲ
ートと、 を有するテスト構造を含むことを特徴とするＣＣＤイメ
ージャ。 - 【請求項２】 請求項１記載のＣＣＤイメージャにおい
て、 前記テスト光検出器のラインの両端部にはそれぞれ少な
くとも一つの画像形成光検出器が設けられ、 前記テスト光検出器のラインの端部に設けられた画像形
成光検出器に近接して露光ドレインが設けられ、 前記テスト光検出器のラインの端部に設けられた画像形
成光検出器とその画像形成光検出器に対応する露光ドレ
インとの間には露光制御ゲートが設けられ、 前記テスト光検出器のラインの両端部における露光制御
ゲートは共通の電位源に接続され、前記テスト露光制御
ゲートとは電気的に分離されていることを特徴とするＣ
ＣＤイメージャ。 - 【請求項３】 請求項２記載のＣＣＤイメージャにおい
て、 前記テスト光検出器の数は少なくとも５個であって、 前記テスト光検出器のラインの各端部に位置する２個の
テスト光検出器とその２個のテスト光検出器に対応する
露光ドレインとの間には露光制御ゲートが設けられ、該
露光制御ゲートは前記画像形成光検出器用の露光制御ゲ
ートに電気的に接続されることを特徴とするＣＣＤイメ
ージャ。 - 【請求項４】 請求項３記載のＣＣＤイメージャにおい
て、 前記テスト光検出器のラインの端部に位置するテスト光
検出器は遮蔽され、光を受けないことを特徴とするＣＣ
Ｄイメージャ。 - 【請求項５】 請求項４記載のＣＣＤイメージャにおい
て、 前記ＣＣＤシフトレジスタは、基板内において前記画像
形成光検出器及びテスト光検出器のラインに沿って設け
られたチャネル領域と、該チャネル領域上に設けられ、
かつ該チャネル領域から絶縁された複数のゲート電極
と、前記画像形成光検出器及びテスト光検出器と前記チ
ャネル領域との間に設けられた転送ゲートと、を有し、
前記光検出器の各々に対応して、少なくとも１つの前記
ゲート電極が設けられることを特徴とするＣＣＤイメー
ジャ。 - 【請求項６】 請求項５記載のＣＣＤイメージャにおい
て、 前記光検出器の各々に対応して２つのゲート電極が設け
られることを特徴とするＣＣＤイメージャ。 - 【請求項７】 請求項６記載のＣＣＤイメージャにおい
て、 前記画像形成光検出器及びテスト光検出器から、前記チ
ャネル領域に沿って転送される電荷を、受けとって分析
する出力回路が前記ＣＣＤシフトレジスタの端部に設け
られることを特徴とするＣＣＤイメージャ。 - 【請求項８】 半導体材料からなる基板と、 前記基板内に設けられたライン状をなす複数の画像形成
光検出器と、 前記画像形成光検出器のライン内に設けられる複数のテ
スト光検出器と、 前記画像形成光検出器及びテスト光検出器のラインに沿
って設けられるＣＣＤシフトレジスタと、 前記画像形成光検出器及びテスト光検出器に近接して、
前記基板内に設けられる露光ドレイン領域と、 前記画像形成光検出器とその画像形成光検出器に対応す
る露光ドレイン領域との間に設けられた露光制御ゲート
と、 前記テスト光検出器とそのテスト光検出器に対応する露
光ドレイン領域との間に設けられたテスト露光制御ゲー
トと、 を含むことを特徴とするＣＣＤイメージャ。 - 【請求項９】 請求項８記載のＣＣＤイメージャにおい
て、 前記テスト光検出器のラインの両端部には少なくとも１
つの画像形成光検出器が設けられることを特徴とするＣ
ＣＤイメージャ。 - 【請求項１０】 請求項９記載のＣＣＤイメージャにお
いて、 前記テスト光検出器の数は５個以上であって、 前記テスト光検出器のラインの各端部に位置する２個の
テスト光検出器とその２個のテスト光検出器に対応する
露光ドレインとの間には露光制御ゲートが設けられ、該
露光制御ゲートは前記画像形成光検出器用の露光制御ゲ
ートに電気的に接続されることを特徴とするＣＣＤイメ
ージャ。 - 【請求項１１】 請求項１０記載のＣＣＤイメージャに
おいて、 前記テスト光検出器のラインの端部に位置するテスト光
検出器は遮蔽され、光を受けないことを特徴とするＣＣ
Ｄイメージャ。 - 【請求項１２】 請求項１１記載のＣＣＤイメージャに
おいて、 前記ＣＣＤシフトレジスタは、基板内に前記画像形成光
検出器及び前記テスト光検出器のラインに沿って設けら
れたチャネル領域と、該チャネル領域上に設けられ、か
つ該チャネル領域から絶縁された複数のゲート電極と、
前記画像形成光検出器及びテスト光検出器と前記チャネ
ル領域との間に設けられた転送ゲートと、を有し、前記
光検出器の各々に対応して、少なくとも１つの前記ゲー
ト電極が設けられることを特徴とするＣＣＤイメージ
ャ。 - 【請求項１３】 請求項１２記載のＣＣＤイメージャに
おいて、 前記光検出器の各々に対応して２つのゲート電極が設け
られることを特徴とするＣＣＤイメージャ。 - 【請求項１４】 請求項１３記載のＣＣＤイメージャに
おいて、 前記画像形成光検出器及びテスト光検出器から、前記チ
ャネル領域に沿って転送される電荷を、受けとって分析
する出力回路が前記ＣＣＤシフトレジスタの端部に設け
られることを特徴とするＣＣＤイメージャ。 - 【請求項１５】 ライン状をなす複数の光検出器を含む
ＣＣＤイメージャについての特定の変調伝達関数（ＭＴ
Ｆ）を求めるためのＣＣＤイメージャのテスト方法であ
って、 複数の光検出器を露光させるステップと、 前記複数の光検出器のうちの一部の光検出器について、
前記露光ステップで生成された電荷を排出するステップ
と、 前記複数の光検出器のうちの残りの光検出器において生
成された電荷を読み出して所望のＭＴＦを求めるステッ
プと、 を有することを特徴とするＣＣＤイメージャのテスト方
法。 - 【請求項１６】 請求項１５記載のＣＣＤイメージャの
テスト方法において、 前記光検出器の電荷は露光ドレイン領域に排出されるこ
とを特徴とするＣＣＤイメージャのテスト方法。 - 【請求項１７】 請求項１６記載のＣＣＤイメージャの
テスト方法において、 前記残りの光検出器の電荷をＣＣＤシフトレジスタに転
送し、その電荷を前記ＣＣＤシフトレジスタに沿って出
力回路に転送することによって、前記光検出器が読み出
されることを特徴とするＣＣＤイメージャのテスト方
法。 - 【請求項１８】 請求項１７記載のＣＣＤイメージャの
テスト方法において、 ＣＣＤイメージャは光検出器のライン内に複数の画像形
成光検出器及び複数のテスト光検出器を有し、テスト光
検出器のラインの各端部には少なくとも１つの画像形成
光検出器が位置することを特徴とするＣＣＤイメージャ
のテスト方法。 - 【請求項１９】 請求項１８記載のＣＣＤイメージャの
テスト方法において、 前記画像形成光検出器で生成された電荷が排出され、 前記テスト光検出器の電荷が読み出されることを特徴と
するＣＣＤイメージャのテスト方法。 - 【請求項２０】 請求項１９記載のＣＣＤイメージャの
テスト方法において、 前記テスト光検出器と、前記画像形成光検出器のうち前
記テスト光検出器のラインの端部に隣接するものを除い
たすべての画像形成光検出器とにおいて生成された電荷
は排出され、テスト光検出器のラインの端部に位置する
画像形成光検出器の電荷が読み出されることを特徴とす
るＣＣＤイメージャのテスト方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/902,148 US5369357A (en) | 1992-06-18 | 1992-06-18 | CCD imager with test structure |
| US902,148 | 1992-06-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661471A true JPH0661471A (ja) | 1994-03-04 |
Family
ID=25415376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147862A Pending JPH0661471A (ja) | 1992-06-18 | 1993-06-18 | テスト構造を有するｃｃｄイメージャおよびｃｃｄイメージャのテスト方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5369357A (ja) |
| JP (1) | JPH0661471A (ja) |
| DE (1) | DE4320313A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0721909A1 (en) * | 1995-01-10 | 1996-07-17 | SAVIO MACCHINE TESSILI S.p.A. | Device for controlled positioning of spools in a coning station of an automatic coning machine |
| JP2002330359A (ja) * | 2001-05-02 | 2002-11-15 | Sony Corp | 固体撮像素子及びその検査方法 |
| JP2009150833A (ja) * | 2007-12-21 | 2009-07-09 | Sony Corp | アナログスキャン回路およびデータ処理装置 |
| US8458542B2 (en) | 2007-12-21 | 2013-06-04 | Sony Corporation | Analog scan circuit, analog flip-flop, and data processing apparatus |
| US8461871B2 (en) | 2008-10-14 | 2013-06-11 | Sony Corporation | Interface circuit, analog flip-flop, and data processor |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818572A (en) * | 1996-04-24 | 1998-10-06 | Northrop Grumman Corporation | Two-dimensional modulation transfer function measurement technique |
| US6407770B1 (en) * | 1999-08-19 | 2002-06-18 | General Electric Company | Apparatus and method for detecting defects in a discrete picture element detector circuit |
| US6803960B2 (en) * | 1999-12-22 | 2004-10-12 | Eastman Kodak Company | Optical test structure for measuring charge-transfer efficiency |
| US6388245B1 (en) | 2000-04-28 | 2002-05-14 | Eastman Kodak Company | Built-in self test signals for column output circuits in X-Y addressable image sensor |
| JP2007027456A (ja) * | 2005-07-19 | 2007-02-01 | Nec Electronics Corp | 撮像装置 |
| US20110043541A1 (en) | 2009-08-20 | 2011-02-24 | Cok Ronald S | Fault detection in electroluminescent displays |
| US8259095B2 (en) | 2009-08-20 | 2012-09-04 | Global Oled Technology Llc | Optically testing chiplets in display device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4196389A (en) * | 1978-07-13 | 1980-04-01 | International Business Machines Corporation | Test site for a charged coupled device (CCD) array |
| US4511838A (en) * | 1982-03-31 | 1985-04-16 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method for determining the point of zero zeta potential of semiconductor |
| US4605849A (en) * | 1984-10-31 | 1986-08-12 | Polaroid Corporation | Photosensitive devices having enhanced blue light response |
| US4641963A (en) * | 1985-05-02 | 1987-02-10 | Rca Corporation | Back-illuminated CCD imager adapted for contrast transfer function measurements thereon |
| US5034903A (en) * | 1989-01-30 | 1991-07-23 | Alfano Robert R | Apparatus and method for measuring the time evolution of carriers propogating within submicron and micron electronic devices |
| US5066994A (en) * | 1989-03-31 | 1991-11-19 | Eastman Kodak Company | Image sensor |
| US4942357A (en) * | 1989-08-07 | 1990-07-17 | Eastman Kodak Company | Method of testing a charge-coupled device |
| FR2653626A1 (fr) * | 1989-10-24 | 1991-04-26 | Thomson Composants Militaires | Capteur photosensible a temps d'integration programmable. |
-
1992
- 1992-06-18 US US07/902,148 patent/US5369357A/en not_active Expired - Lifetime
-
1993
- 1993-06-18 DE DE4320313A patent/DE4320313A1/de not_active Withdrawn
- 1993-06-18 JP JP5147862A patent/JPH0661471A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0721909A1 (en) * | 1995-01-10 | 1996-07-17 | SAVIO MACCHINE TESSILI S.p.A. | Device for controlled positioning of spools in a coning station of an automatic coning machine |
| JP2002330359A (ja) * | 2001-05-02 | 2002-11-15 | Sony Corp | 固体撮像素子及びその検査方法 |
| JP4513229B2 (ja) * | 2001-05-02 | 2010-07-28 | ソニー株式会社 | 固体撮像素子及びその検査方法 |
| JP2009150833A (ja) * | 2007-12-21 | 2009-07-09 | Sony Corp | アナログスキャン回路およびデータ処理装置 |
| US8458542B2 (en) | 2007-12-21 | 2013-06-04 | Sony Corporation | Analog scan circuit, analog flip-flop, and data processing apparatus |
| US8461871B2 (en) | 2008-10-14 | 2013-06-11 | Sony Corporation | Interface circuit, analog flip-flop, and data processor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4320313A1 (de) | 1993-12-23 |
| US5369357A (en) | 1994-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6797933B1 (en) | On-chip design-for-testing structure for CMOS APS (active pixel sensor) image sensor | |
| US5500383A (en) | Method for fabricating a CCD image sensor with active transistor pixel | |
| US3814846A (en) | High density photodetection array | |
| US8018515B2 (en) | Solid-state image pickup device | |
| GB2381379A (en) | High density inter-die interconnect structure | |
| US6803960B2 (en) | Optical test structure for measuring charge-transfer efficiency | |
| CA2355307C (en) | Fabricating a hybrid imaging device | |
| GB1431209A (en) | Method and apparatus for sensing radiation and providing electri cal readout | |
| JP2572743B2 (ja) | 多重線型電荷転送アレイ | |
| JPH0661471A (ja) | テスト構造を有するｃｃｄイメージャおよびｃｃｄイメージャのテスト方法 | |
| Hynecek | BCMD-An improved photosite structure for high-density image sensors | |
| US4148051A (en) | Solid-state imaging device | |
| JPH021522A (ja) | 放射線検出素子 | |
| JPH07226495A (ja) | 減少されたフォトダイオード間のクロストークを有するｃｃｄ画像センサー | |
| JPH0414510B2 (ja) | ||
| US5483091A (en) | Charge-coupled device array for spectroscopic detection | |
| US4259576A (en) | Anti-blooming shield for two-dimensional charge-injection devices | |
| JP2671307B2 (ja) | 固体撮像装置 | |
| Zarnowski et al. | Performance of a large-format charge-injection device | |
| US5091922A (en) | Charge transfer device type solid state image sensor having constant saturation level | |
| JPH03250764A (ja) | 光電変換装置 | |
| Rosan et al. | a-Si: H Image Sensors: Some Aspects of Physics and Performance | |
| JPS595787A (ja) | 最小フイ−ルド領域ｃｃｄ影像装置 | |
| JPS61154373A (ja) | 光電変換装置 | |
| JPH06260630A (ja) | 固体撮像装置 |