JP2572743B2 - 多重線型電荷転送アレイ - Google Patents

多重線型電荷転送アレイ

Info

Publication number
JP2572743B2
JP2572743B2 JP60031697A JP3169785A JP2572743B2 JP 2572743 B2 JP2572743 B2 JP 2572743B2 JP 60031697 A JP60031697 A JP 60031697A JP 3169785 A JP3169785 A JP 3169785A JP 2572743 B2 JP2572743 B2 JP 2572743B2
Authority
JP
Japan
Prior art keywords
array
sub
rows
charge transfer
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60031697A
Other languages
English (en)
Other versions
JPS60202964A (ja
Inventor
リユク ベルゲール ジヤン
ルイ クトウール ジヤン
デスキユール ピエリク
モアル ギー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS60202964A publication Critical patent/JPS60202964A/ja
Application granted granted Critical
Publication of JP2572743B2 publication Critical patent/JP2572743B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14856—Time-delay and integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重線型電荷転送アレイに関し、特に、画像
の特定の線型領域が多重線型アレイの連続した行の感光
素子によって連続的に読み取られ、その結果異なる行に
属する連続した感光素子によって連続的に読み取られ
た、同じ画像点に対応する信号が加算されて、該画像点
の積分信号を発生する、時間遅延積分法（TDI）に従っ
て走査方向の画像を走査する多重線型電荷転送アレイに
関する。ここで、「多重線型」は検出器の時間遅延積分
線型アレイのために一般的に用いられる用語で、素子の
いくつか平行な行を必要とする。
〔従来の技術〕
現在知られている多重線型アレイは各行が被検出放射
を連続的に受信するホトダイオード等のＰ個の感光検出
器のＮ行と、この受信動作と同期して同ランクの検出器
上に検出された情報を加算する手段から形成されてお
り、全体が同じ基板上に集積されている。この場合集積
時間はＮ倍にされる。さて、集積時間がＮ倍され読取ノ
イズが二次形式で加算されるため に等しいS/N利得が得られる。この利点はこれらのアレ
イを放射線像の感知に使用する場合特に興味があり、S/
N比の増大により同じ露光に対する放射量を低減できる
ためである。同様にこの種のアレイは他の放射の検出特
に低放射値を検出したい場合に使用できる。
〔発明が解決しようとする問題点〕
しかしながら、TDI機能を直接多重線型アレイ上に集
積することはいくつかの欠点を有する。
検出器及びTDI機能を与える装置の集積には比較的大
きいサイズの基板を必要とし実施するのにコストが高く
つく。さらに走査方向も強制される。さらに動作中に熱
電荷発生問題が生じ従つて多重線型アレイを高周波及び
比較的低温で作動させる必要がある。
従つて、本発明の目的は、大きいサイズの画像の記録
を可能にするために、他の多重線型アレイと容易に組合
せられる多重線型電荷転送アレイを提供することであ
る。
〔問題点を解決するための手段〕
本発明の多重線型電荷転送アレイは、その長さにわた
って隣接して、その長さよりも長いアレイを生じる少な
くとも第１と第２のサブアレイを有し、 各サブアレイはＮ行の感光素子を含む、各行は最初の
素子と最後の素子を有し、第２のサブアレイの行の最初
の素子は第１のサブアレイの対応する行の最後の素子と
隣りあっており、 出力を有する多重化装置の各入力に感光素子を接続す
る手段と、走査方向に整列した感光素子から出力された
信号を前記出力において同相加算する手段を有し、 第２のサブアレイのＮ個の行の最初の素子の整列方向
と第１のサブアレイのＮ個の行の最後の素子の整列方向
は走査方向と異なっていることを特徴とする。
［作用］ TDI機能を集積した感光アレイを用いることは不可能
である。さらに、いくつかのアレイを接続することによ
って生じる画像の欠陥が、情報を全く失なうことなく、
最小にまたは除去されねばならない。
この目的のために、本発明の多重線型電荷転送アレイ
は、次の２つの重要な特徴を組合せたものである。ま
ず、マルチプレクス及び読取システムを備えた検出器の
個別の読取り、他の処理、例えばTDIはアレイの外部で
行なわれる。第２に、アレイの各行が検出すべき放射を
連続的に受信するとき、これらの行の走査方向は、連続
した行内で同じ列の検出器をつなげる方向に対してある
角度をなす。
もちろん、検出器の個別の読取りのために、異なった
行における同じ列の検出器に対してある角度をなす方向
の走査は可能であり、異なったアレイ上に配置された検
出器はアレイ外における処理の間組合せられ、かくして
２つの連続したアレイの接続領域における欠陥が最小に
なり、情報の喪失が避けられる。
さらに、大きなサイズの像を記録したい場合には、い
くつかの多重線型アレイを頻繁に関連ずけて大きなサイ
ズの感光アレイを形成する。しかしながらこの場合１個
のアレイから次のアレイに遷移する時に分解能及び感度
の損失が観察され、この損失は各行の基本アレイの終端
に１個もしくは数個の感光検出器が存在しないためであ
る。各問題に対する解決策は各行の終端に配置された乱
れた領域のアライメントを走査方向とは異なる方向とす
ることである。しかしながらTDI装置が感光装置と集積
されている場合にはこのような走査を行うことはでき
ず、それは走査方向と一致した感光検出器上で累計がな
されるため２つの異なる基本アレイ上の情報を累積する
必要があるためである。本発明の多重線型アレイはこの
欠点を克服し、それは感光検出器が個別に読取られて２
つの異なるアレイからの情報を問題なく累積できるため
である。従つて本発明はまた走査方向が同ランクの異な
る行の検出器に対して角度αをなすように感光検出器を
配置できる前記種類の多重線型アレイを提供する。
〔実施例〕
本発明の対象となる多重線型電荷転送アレイは、現在
知られている多重線型アレイとは異なり、受信した情報
を処理する装置がアレイの感光領域と同じ基板上に集積
されていない多重線型アレイである。
第１図に示すように、本発明の対象となるアレイは主
としてＰ個の感光検出器（感光素子）D11，D12，…，D
N1，…DNPのＮ行からなる感光領域と電荷読取及びマル
チプレクスシステムにより構成されている。感光検出器
D11〜DNPは例えばダイオードにより形成されている。さ
らに、第１図の例において、電荷読取及びマルチプレク
スシステムは並列入力と直列出力を有するＮ個の電荷転
送シフトレジスタにより主として形成されており、その
各入力は電荷注入装置DIC及び結線CN1，CN2，…，C11，
C12を介して対応する検出器D11〜DNPの１個に接続さ
れ、その出力は読取段へ接続されている。
詳しくは、各行の光検出器は接続及び電荷注入装置DI
Cを介して電荷転送シフトレジスタへ接続されている。
こうして第Ｎ行の光検出器DN1〜DNPがシフトレジスタRN
の入力に接続され、第１行の検出器D11〜D1Pがシフトレ
ジスタR1に接続されている。外部処理装置に送出される
信号は順次読取段L1〜LNの出力に得られる。多重線型ア
レイが例えば放射線像の感知に使用される場合には、ア
レイは検出される放射を発生する対象、すなわち物体前
面をＢ方向に移動する。この場合処理装置はこの運動と
同期して同行の検出器、すなわち例えば検出器D11，
D21，…，DN1上に集められた情報を加算する装置であ
る。
別の例によれば、電荷注入装置を付随したＮ個の電荷
転送シフトレジスタを使用する代りに、第２図に示すよ
うなＮ×Ｐ段からなる１個の電荷転送シフトレジスタを
使用することができる。
事実、電荷転送シフトレジスタ数の選択は感光列数及
び信号の使用及び処理選択条件の関数としての感光検出
器及び前記シフトレジスタの幾何学的定義の関数とする
ことができる。例えば幾何学的要因を考えると、電荷転
送シフトレジスタ数は次式で与えられる。
n0＝Ｎ×（レジスタの最小ピツチ／レジスタのピツ
チ）ここで、n0はレジスタ数、Ｎは感光行数である。事
実、n0は１とＮの間の整数であり、これら２つの極限値
はそれぞれ第２図及び第１図に示されている。n0個のレ
ジスタの場合、各レジスタの段数P0はP0×ｎ＝Ｎ×Ｐと
なるように選定される。
第２図に示す多重線型アレイの感光領域は前述した第
１図の多重線型アレイの感光領域と同じである。前述し
たように第２図の多重線型アレイの電荷読取及びマルチ
プレクスシステムにおいてマルチプレクサとして使用さ
れた電荷転送シフトレジスタはＮ×Ｐ段からなる並列入
力と直列出力を有するレジスタである。各入力は電荷注
入装置DIC及び接続Cnp（ 及び ）を介して感光領域の感光検出器Dnpに接続されてい
る。この場合接続は次のようになされる。
Ｎ行の第１の検出器DN1〜D11がＮ行のダイオードで始
まり次の行に及ぶレジスタＲのＮ個の第１段に接続され
ている。
次に第３図〜第５図を参照して第２図の多重線型アレ
イの電荷読取及びマルチプレクスシステムの構造と動作
を説明する。
第３図及び第４図に示すように、各感光検出器D12，D
22，D32は結線C12，C22，C32，・・・・を介して、ダイ
オードＤ及びダイオードＤ′から第１のシフトレジスタ
Ｒの対応段の入力への電荷の通過を制御する電位φpへ
接続されたゲートGpにより形成された電荷注入装置DIC
へ接続されている。事実、DICはMOSトランジスタ
Ｍ′12,M′22,M′32により形成されており、そのドレー
ンはダイオードＤ′、ゲートGp、誘起ソースはレジスタ
Ｒの入力段により形成されている。
第４図の実施例において、各段が制御信号φ1に接続
された一対の電極及び制御信号φ2に接続された一対の
電極により形成されている電荷転送シフトレジスタが使
用されている。各電極対は蓄積電極及び転送電極により
形成されている。単方向性転送するのに必要な表面電極
の非対称性は例えば、余分の厚さの酸化物や基板と同種
の不純物を注入して行われる。他種の電荷転送シフトレ
ジスタも使用できる。
さらに、シフトレジスタＲはダイオードDe及びゲート
Ｇ′1,G′2により形成された直列電荷注入装置を有して
いる。この電荷注入装置により電荷Qoを注入して電荷ベ
ースを形成することができ、その目的については後で詳
述する。
さらに、シフトレジスタＲは多重線型アレイの感光領
域の検出器内に集積された電荷をマルチプレクスし、例
えばゲートＧ及びMOSトランジスタMRのソースと信号Ｓ
を出力する増幅器Ａの入力に接続されたダイオードGSに
より形成された公知のタイプの電荷−電圧読取段に順次
転送する。MOSトランジスタMRのドレーンは定電圧VRに
接続され、そのゲートは電位φPに接続されている。
さらに、第３図及び第４図に示すように、本発明の対
象となる多重線型アレイは、ドレーンDBがバイアス電圧
VDBとされ、ゲートGBは定電圧VBとされ、ソースが検出
器から電荷を注入するダイオードＤ′により形成された
MOSトランジスタM12，M22，M32により形成されたアンチ
ブルーミング装置を有する。
次に第5a図〜第5d図は参照して前記デマルチプレクス
及び読取システム段の動作を説明する。第5a図に示すよ
うに本発明の対象となる多重線型アレイはＰ型シリコン
基板上に形成されている。しかしながら、当業者なら
ば、ガリウム砒化物やＮ型シリコン基板等の等価半導体
基板も使用できることが明らかであろう。電荷注入装
置、アンチブルーミング装置及びレジスタＲにより形成
されたマルチプレクス読取システムはＮ型拡散に形成さ
れて、このレベルで体積転送を行い転送品質を向上させ
ノイズを低減する。しかしながら、この領域も直接Ｐ型
基板上に形成することができる。いずれの場合にも、ダ
イオードDB及びＤ′はN+型拡散により形成される。
マルチプレクス読取装置段の動作は次の通りである。
集積時間中に感光検出器D32で検出された電荷QSはダ
イオードＤ′上に蓄えられる。ゲートGPの電位φPはレ
ジスタＲへの電荷QSの転送を防止する低電位にする。さ
らに、ブルーミング、すなわち電荷QSが大きすぎる場合
には、ゲートGBの下に形成されたチヤネル電位がゲート
GPの下に形成されたチヤネル電位よりも大きくなるよう
に選択された定電圧VBにされたゲートGBにより形成され
た電位バリアにわたつて余剰電荷がダイオードDBに向つ
て除去される。この集積時間中に前述したようにレジス
タＲの全段に直列に電荷ベースQOが注入される。いつた
ん集積が達成されると、ゲートGPの電位φPはハイレベ
ルになり、レジスタＲの制御電位φ1はローレベルにな
る。このようにして、電荷ベースQOはダイオードＤ′及
びゲートGPへ転送され、第5c図に示すようにそこで信号
電荷QSに加えられる。次に、第5d図に示すように、φ1
がハイレベルになると電荷QS及びQO全部が電荷転送シフ
トレジスタの入力段へ転送される。次に、第5d図に破線
で示すように、ゲートGPの電位φPはローレベルに戻さ
れ次の集積サイクルを開始することができる。第5b図〜
第5d図に示すように、ダイオードＤ′の基準レベルはゲ
ートGPの下のハイレベルにより与えられる。
電荷ベースを使用することにより電荷シフトレジスタ
への信号転送が改善される。これにより信号のドラグ、
すなわち残留現象が避けられ、出力信号値と分解能を制
御することができる。
さらに、過剰に照明された検出器の過剰電荷が付近の
検出器やマルチプレクス読取システムへ分布されるのを
防止するアンチブルーミング装置により、各段の容量を
越える量の電荷がシフトレジスタへ与えられるのが防止
される。
後者の機能は、シフトレジスタの各段に直接付随した
MOSアンチブルーミングトランジスタにより与えること
もできる。レジスタの各段に付随するこのMOSトランジ
スタの構成例を第6a図，第6b図，第7a図，第7b図及び第
8a図，第8b図に示す。
第6a図及び第6b図において、MOSアンチブルーミング
トランジスタは、バイアス電位Ｖ′DBとされたダイオー
ドＤ′Bと定電圧Ｖ′BとされたゲートＧ′Bとレジスタ
Ｒの入力段により形成されており、これらの異なる素子
がＮ領域内に形成されている。このようにして、転送さ
れた信号電荷QSがレジスタＲの各段容量に関して高過ぎ
る場合には、ゲートGBＦに形成された電位バリアにわた
つて余剰電荷が除去される。
第7a図及び第7b図において、Ｎ領域は一部のCCDレジ
スタ段の下に延在するのみであり、MOSアンチブルーミ
ングトランジスタはＰ基板内のN+型拡散により形成さ
れ、Ｐ基板を被覆するレジスタＲのゲート部とＮ領域を
被覆するレジスタＲのゲート部によりバイアス電位Ｖ′
DBとされている。この場合余剰電荷はＮ圏とＰ基板間の
ドーピング差によりＰ基板を被覆するレジスタＲのゲー
ト部の下に形成された電位バリアにわたつて除去され
る。
第8a図及び第8b図に第7a図及び第7b図の変形を示し、
ここではダイオードＤ′Bはバイアス電位Ｖ′DBとはさ
れずシフトレジスタの制御電位φ1によりバイアスされ
ている。
第９図及び第10図にマルチプレクス及び読取システム
の別の例を示す。本例において感光検出器により集積さ
れた電荷は直接電圧として読取られ、論理シフトレジス
タＲ′を使用して多重化される。
図示する変換システムは、フオロア段として接続され
たMOSトランジスタT11，T12，・・・，Tnp，・・・，T
NPにより形成された電圧読取手段を有している。各MOS
トランジスタTnpのゲートG1は結線C11，C12・・・Cnpに
よつてＮ型拡散により形成された感光検出器D11，D12・
・・Dnpに接続されている。第10a図のＮ拡散N2＋により
形成されたMOSトランジスタTNPのドレーンはバイアス電
圧VDDに接続されている。
さらに、第10a図のMOSトランジスタTnpのソースN
3 +は、スイツチの役割を果すMOSトランジスタＴ′npを
介してロードTCに接続されている。図示された例におい
て全フオロアー段に単一ロードを使用して電力を制限す
ることができる。しかしながら、各フオロアー段に一つ
のロードを使用することもできる。ロードTCは、ゲート
G3が第10a図のＮ拡散N5 +により形成されたソースに接続
され、ソースが直流電圧VSSによりバイアスされているM
OSデプレツシヨントランジスタに接続されている。しか
しながら、ロードTCは他種の電流源や抵抗により形成す
ることもできる。
さらに、MOSスイツチングトランジスタＴ′npの各ゲ
ートG2は直列入力及び並列出力を有する論理シフトレジ
スタＲ′の一つの出力に接続されている。このシフトレ
ジスタＲ′により１個のMOSトランジスタＴ′npをアド
レス且つイネーブルすることができ、他のトランジスタ
はデイスエーブルのままである。こうして、異なるフオ
ロアー段の多重化が行われる。
第３図〜第５図の例について、各検出器のレベルにア
ンチブルーミング装置を設けることができる。第９図の
例においてこのアンチブルーミング装置はドレーンがバ
イアス電圧VDBに接続され、ゲートが電位VGBに、ソース
が対応する結線C11，C12，・・・に接続されているMOS
トランジスタＴ″11,T″12により形成されている。
次に、検出器DNPの読取中の基板内の表面電位に示す
第10b図を参照して、前記システムの動作を説明する。
放射により検出器Dnp内に生じる電荷は基板のこの拡
散により形成された接合のコンデンサ内に蓄えられる。
前記コンデンサの１つに蓄えられた電荷の読取りは、
シフトレジスタＲ′の対応するn,P出力が論理値１であ
る時に行われ、MOSトランジスタＴ′npのゲートは前記
トランジスタをイネーブルするハイ電圧を受信し、スイ
ツチの役割を演じる他のMOSトランジスタの全ゲートが
前記トランジスタをデイスエーブルする論理値“0"を受
信する。この場合MOSトランジスタＴ′npは抵抗のよう
に作動し、トランジスタTC、すなわちロードがフオロア
ートランジスタTnpに接続されて従来のフオロアー段が
得られ、第10b図に示すようにバイアス電圧VDDはバイア
ス電圧VSSよりもはるかに高く選定されている。
検出器DnpがMOSトランジスタＴ′npのゲートG1に接続
されているため、検出器Dnpに集積された電荷量を示す
このゲートレベルの電位が得られる。事実、検出器Dnp
がゲートG1に接続されているため、絶縁による電位差を
考慮してこのゲートの下の電位は検出器レベルの電位と
一致する。
さらに、読取りの場合トランジスタＴ′npは抵抗と等
価となり、拡散レベルN4 +の電位は拡散レベルN3 +の電位
と一致する。拡散レベルN3 +の電位はゲートG1の下の電
位に依存し、それはフオロアー段における電位差が一定
であるためである。こうして、検出器Dnpに蓄えられた
電荷を表わす拡散レベルN4 +の電圧が得られる。この電
圧は増幅器Ａを介して多重線型アレイの出力端子Ｓに供
給される。
さらに、第10b図に破線で、ゲートG2に論理値“0"を
加えた時のゲートG2の下の電位が示されている。この場
合矢印e-で示す電流はMOSロードトランジスタTCからMOS
フオロアートランジスタTnpへ流れることができない。
n,p入力の情報を読み取つた後、シフトレジスタＲ′
の論理値“1"はクロツクＨの作動の元で１段シフトさ
れ、入力n,p＋１の読取りが行われる。レジスタＲ′が
シリーズレジスタであれば、各集積サイクルの始めに論
理値“1"がレジスタＲ′に入力される。しかしながら、
ループした論理シフトレジスタを使用することもでき
る。
第11図にはマルチプレクス及び読取りシステムの第３
の例が示されている。本例においては、感光検出器
D11，D12，・・・，Dnpにより集積された電荷は出力に
配置された抵抗RCを通る電流により読取られる。
図示したマルチプレクス及び読取システムはスイツチ
として接続され、ドレーンがロード抵抗RCを介して直流
電圧VDDに接続されているMOSトランジスタI11，I12，・
・・，Inp，・・・を有する。MOSトランジスタI11，
I12，・・・，Inp，・・・のソースは結線C11，C12，・
・・，Cnp，・・・を介して検出器D11，D12，・・・，D
np，・・・に接続されており、これらの検出器はまた第
９図の例と同様にアンチブルーミングトランジスタＴ″
11,T″12・・・Ｔ″np・・・に接続されている。
さらに、MOSトランジスタI11，I12，・・・，Inp，・
・・のゲートは第９図の例の抵抗Ｒ′と同じ直列入力及
び並列出力を有する論理シフトレジスタＲ′の出力に接
続されている。
このシステムの動作は次の通りである。
放射により検出器Dnp内に生じた電荷は基板との接合
により形成されるコンデンサ内に蓄えられる。このコン
デンサ内に蓄えられた電荷の読取りは対応するスイツチ
ングトランジスタInpがイネーブルされる時、すなわち
そのゲートに論理値“1"が加えられる時に行われる。こ
の読取りは直流電圧VDDに接続された抵抗RCを通る電荷
からの電流により生じる出力電圧を増幅器により再生し
て得られる。
いつたんこれらの電荷がシフトされると、検出器Dnp
の電圧は再び直流電圧VDDにより定まる値となる。次に
検出器Dnpはゲートに論理値“0"を与えることによりス
イツチングトランジスタInpが非導通状態になつて分離
される。
当業者にとつて素子A,R及びVDDは多重線型アレイの外
部に設けられることが明らかであろう。
第１図〜第11図に検出器が個別に読取られる基本的電
荷転移多重線型アレイの異なる実施例を示す。初めに述
べたように、ある応用、特に放射線応用では拡散電荷転
移多重線型アレイが得られるようにこの基本アレイのコ
ピーをいくつか結合することが望ましい。前記基本アレ
イにおいて、検出器は個別に読取られ、得られた信号の
処理、特にTDI機能は装置外部へ転送される。こうした
基本アレイ構造を修正したり感光領域の行に直角でない
走査を行つて、処理中に異なる基本アレイ上に位置する
検出器を関連ずけ像接続欠陥を低減もしくは除去するこ
とができる。
こうして、第12図に示すように、第２図を参照して説
明した種類の多重線型アレイにより異なる基本ストリツ
プＭ−1,M及びＭ＋１が形成される。この場合、異なる
行の感光領域が互いに一致するが、各アレイ終端レベル
の接続欠陥を避けるために走査はＢ方向に斜めに行われ
る。こうして、終端の検出器を処理するために、アレイ
（サブアレイ）Ｍ−１の最終行検出器Ａ′の出力はアレ
イ（サブアレイ）Ｍの第１行検出器Ａの出力と加算され
る。
第13図の別の実施例において、各行の検出器は隣接線
に関して検出器１個分だけオフセツトされている。こう
して、破線で示す斜線矢符Ｆ方向で消失検出器が一致す
る、この場合、走査Ｂは感光線に直角に行われる。こう
して、各アレイの終端でアレイＭ−１内の検出器Ａはア
レイＭ内の検出器Ａ′により処理される。当業者にとつ
て各列の検出器は隣接線に対して検出器数個分だけオフ
セツトできることは明らかであろう。
第14図に示すさらにもう一つの実施例によれば、基本
アレイの各列の検出器隣接線に対して検出器半個分だけ
オフセツトされている。この場合消失検出器、すなわち
アレイ縁の方向は破線矢印Ｆで示され、走査方向Ｂは斜
め方向であり、アレイＭ−１の検出器ＡはアレイＭの検
出器Ａ′により処理される。当業者にとつて各行の検出
器は隣接線に対して１検出器分だけオフセツトできるこ
とは明らかであろう。
しかしながら、第12図〜第14図の構成においては、TD
I動作を与えるために形成すべき検出器数はアレイ終端
においては他の場所よりも少いままである。事実、例と
して４線しかないこれらの異なる図に示すように、アレ
イ終端では２個もしくは３個の検出器の出力が加算さ
れ、ストリツプ中央では４個の検出器B1，B2，B3，B4の
出力が加算される。
この欠点を克服するために、第15図の構成が採用され
る。図示するように基本アレイの横方向の両端でＮ個の
検出器のさらに１もしくは２行が局部的に付加され、Ｎ
はアレイの行数に対応する。
次に第13図〜第16図を参照して基本アレイＭ−1,M,M
＋１の外部にTDI機能を与えるために使用する原理を説
明する。
例えば線に沿つた位置番号により４線a,b,c,dの素子
を示す第13図の構成を考えると、形成される素子ai，
bi，ci，diは同じ指標を有し、シフトレジスタの出力シ
ーケンスは次のようになる。
a1，b2，c3，d4，a2，b3，c4，d5，a3，b4，c5，d6，
a4，・・・・ 例えば第４行の素子からの信号の累計は次の演算を行
つて得られる。
V4＝d4（3T）＋C4（2T）＋b4（Ｔ）＋a4 ここでＴは一行から次の行へ像を置換する時間であ
る。
第16図の原理に従つて遅延及び前記和はアナログもし
くはデジタルで得られる。
本図において、形成すべき異なる行の素子を接触器d,
c,b,aで示されている。素子ｄからの信号はレジスタRC
を通つてＴだけ遅延されて、他方の入力に素子ｃからの
信号を受信する、加算器Σへ送られる。出力ｃ＋ｄはレ
ジスタReを通過しＴだけ遅延して加算器Σへ送られ、そ
の他方の入力は素子ｂからの信号を受信する。和ｂ＋ｃ
＋ｄは時間Ｔだけ遅延した後、他方の入力が素子ａから
の信号を受信し出力Ｓは形成信号を出力する加算器Σへ
送られる。
一方、基本アレイの出力は異なるアレイ上に存在する
素子を形成するようにスイツチにより次のアレイに接続
ができる。
第16図はTDI機能を与える一方法を示すに過ぎないこ
とが明白である。
前記実施例は単なる説明用であり、さまざまに変形で
きる。特に第１図の場合、電荷転送シフトレジスタを感
光領域の両側に配置したり横方向に配置したり折り返す
ことができる。
さらに各列に終端に設けられたある数の検出器だけが
前記したような構造を使用して個別に読み出され、TDI
機能が中央検出器のストリツプ内に集積されるように多
重線型アレイを設計することができる。
【図面の簡単な説明】
第１図は本発明による多重線型アレイの第１の実施例の
略図、第２図は本発明による多重線型アレイの第２の実
施例の略図、第３図は第２図のアレイ内に集積されたマ
ルチプレクス及び読取装置の拡大略図、第４図は第３図
に略示した部分の平面図、第5a図〜第5b図は多重線型ア
レイが集積された基板内の対応する表面電圧を示す第４
図のＶ−Ｖ断面図、第6a図，第6b図，第7a図，第7b図，
第8a図及び第8b図は基板内の対応する表面電位を示す第
５図のアンチブルーミング装置の他の実施例と同様な断
面図、第９図は第３図のマルチプレクス及び読取り装置
の第２の実施例と同様の略図、第10a図及び第10b図は夫
々対応する表面電位を示す第９図のＶ−Ｖ断面図、第11
図は第９図のマルチプレクス及び読取装置の第３の実施
例と同様の略図、第12図〜第15図は本発明による基本ア
レイにより形成された多重線型アレイの異なる実施例、
第16図は多重線型アレイからの出力信号を処理する装置
の線図である。 D11〜DNP……検出器 C11〜CN2……結線 DIC……電荷注入装置 R1〜RN……シフトトランジスタ L1〜LN……読取段 M12〜M32,M′12〜Ｍ′32，T11〜TNP……MOSトランジス
タ De……ダイオード Ｇ′1,G′2……ゲート DB……ドレーン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピエリク デスキユール フランス国 38330 ビヴイエル レ ノアズテイエ ６番 (72)発明者 ギー モアル フランス国 38100 グルノーブル ク ール ド ラ リブラシヨン 90 (56)参考文献 特開 昭56−83980（ＪＰ，Ａ) 特開 昭56−109076（ＪＰ，Ａ) 特開 昭57−14250（ＪＰ，Ａ)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】画像の特定の線型領域が多重線型アレイの
    連続した行の感光素子によって連続的に読み取られ、そ
    の結果異なる行に属する連続した感光素子によって連続
    的に読み取られた、同じ画像点に対応する信号が加算さ
    れて、該画像点の積分信号を発生する、時間遅延積分法
    に従って走査方向の画像を走査する多重線型電荷転送ア
    レイにおいて、 その長さにわたって互いに隣接して、その長さよりも長
    いアレイを生じる少なくとも第１と第２のサブアレイを
    有し、 各サブアレイはＮ行の感光素子を含み、各行は最初の素
    子と最後の素子を有し、第２のサブアレイの行の最初の
    素子は第１のサブアレイの対応する行の最後の素子と隣
    りあっており、 出力を有する多重化装置の各入力に感光素子を接続する
    手段と、走査方向に整列した感光素子から出力された信
    号を前記出力において同相加算する手段を有し、 第２のサブアレイのＮ個の行の最初の素子の整列方向と
    第１のサブアレイのＮ個の行の最後の素子の整列方向は
    前記走査方向と異なっていることを特徴とする多重線型
    電荷転送アレイ。
  2. 【請求項２】前記走査方向が前記アレイの行の長さ方向
    に対して垂直であり、前記サブアレイの隣接は前記長さ
    方向に対して斜めの方向に沿ってなされている、請求項
    １記載の多重線型電荷転送アレイ。
  3. 【請求項３】前記走査方向が前記アレイの行の長さ方向
    に対して斜めであり、前記サブアレイの隣接は前記長さ
    方向に垂直な線に沿ってなされている、請求項１記載の
    多重線型電荷転送アレイ。
  4. 【請求項４】第１のサブアレイの最後と第２のサブアレ
    イの最初に、追加的な感光素子がＮ個の行と平行に設け
    られている、請求項１から３のいずれか１項記載の多重
    線型電荷転送アレイ。
  5. 【請求項５】サブアレイの１つの行の感光素子が同じサ
    ブアレイの隣りあった行の感光素子に対してずれてお
    り、その結果サブアレイ中の感光素子は、列が行に対し
    て垂直でない行と列のマトリックスで配置されている、
    請求項１から４のいずれか１項記載の多重線型電荷転送
    アレイ。
  6. 【請求項６】前記多重化装置が電荷転送レジスタであ
    る、請求項１から５のいずれか１項記載の多重線型電荷
    転送アレイ。
JP60031697A 1984-02-21 1985-02-21 多重線型電荷転送アレイ Expired - Lifetime JP2572743B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8402573 1984-02-21
FR8402573A FR2559957B1 (fr) 1984-02-21 1984-02-21 Barrette multilineaire a transfert de charge

Publications (2)

Publication Number Publication Date
JPS60202964A JPS60202964A (ja) 1985-10-14
JP2572743B2 true JP2572743B2 (ja) 1997-01-16

Family

ID=9301208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60031697A Expired - Lifetime JP2572743B2 (ja) 1984-02-21 1985-02-21 多重線型電荷転送アレイ

Country Status (7)

Country Link
US (1) US4744057A (ja)
EP (1) EP0153251B1 (ja)
JP (1) JP2572743B2 (ja)
DE (1) DE3569173D1 (ja)
FR (1) FR2559957B1 (ja)
HK (1) HK42891A (ja)
SG (1) SG97290G (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2598250B1 (fr) * 1986-04-30 1988-07-08 Thomson Csf Panneau de prise de vue radiologique, et procede de fabrication
US4980771A (en) * 1988-02-18 1990-12-25 Victor Company Of Japan, Ltd. Imaging device and imaging apparatus including the imaging device
FR2638042A1 (fr) * 1988-10-14 1990-04-20 Thomson Csf Procede pour reduire la remanence d'un phototransistor, notamment de type nipin
FR2653626A1 (fr) * 1989-10-24 1991-04-26 Thomson Composants Militaires Capteur photosensible a temps d'integration programmable.
US5237190A (en) * 1992-07-31 1993-08-17 Hualon Microelectronics Corporation Charge-coupled-device color image sensor
JPH06204450A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 固体撮像装置
US5324968A (en) * 1993-11-18 1994-06-28 Eastman Kodak Company CCD image sensor
WO1995020825A1 (en) * 1994-01-31 1995-08-03 Scientific Imaging Technologies, Inc. Charge-coupled device array for spectroscopic detection
US5432335A (en) * 1994-03-14 1995-07-11 Princeton Instruments, Inc. Charge-coupled device for spectroscopic detection
GB2289983B (en) 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
JP2907058B2 (ja) * 1995-04-21 1999-06-21 富士ゼロックス株式会社 蓄積手段を持つイメージセンサ及び画像読取装置
FR2743462B1 (fr) * 1996-01-04 1998-01-30 Commissariat Energie Atomique Dispositif de lecture de barrettes de detecteurs avec effet tdi
US5693968A (en) * 1996-07-10 1997-12-02 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Bi-directional, fast-timing, charge coupled device
US9029793B2 (en) * 1998-11-05 2015-05-12 Siemens Aktiengesellschaft Imaging device
GB0224689D0 (en) 2002-10-23 2002-12-04 Simage Oy Formation of contacts on semiconductor substrates
AU2003276401A1 (en) * 2002-10-25 2004-05-13 Goldpower Limited Circuit substrate and method
US7196304B2 (en) 2004-01-29 2007-03-27 Micron Technology, Inc. Row driver for selectively supplying operating power to imager pixel
JP4654866B2 (ja) * 2005-03-30 2011-03-23 ソニー株式会社 容量性インピーダンスを持つ素子を駆動する駆動方法および駆動装置並びに撮像装置
US20110073982A1 (en) * 2007-05-25 2011-03-31 Armstrong J Joseph Inspection system using back side illuminated linear sensor
US10903258B2 (en) * 2017-10-11 2021-01-26 Kla Corporation Image sensors with grounded or otherwise biased channel-stop contacts

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA948331A (en) * 1971-03-16 1974-05-28 Michael F. Tompsett Charge transfer imaging devices
US3953837A (en) * 1974-11-27 1976-04-27 Texas Instruments Incorporated Dual serial-parallel-serial analog memory
US4306160A (en) * 1979-07-25 1981-12-15 Hughes Aircraft Company Charge coupled device staircase electrode multiplexer
JPS5678364U (ja) * 1979-11-14 1981-06-25
JPS5683980A (en) * 1979-12-13 1981-07-08 Fujitsu Ltd Electric charge transfer device
JPS56109076A (en) * 1980-01-31 1981-08-29 Fujitsu Ltd Solid-state image sensor
FR2481553A1 (fr) * 1980-04-23 1981-10-30 Thomson Csf Dispositif photosensible lu par transfert de charges et camera de television comportant un tel dispositif
US4513313A (en) * 1982-12-07 1985-04-23 Canon Kabushiki Kaisha Solid state imaging device

Also Published As

Publication number Publication date
HK42891A (en) 1991-06-07
US4744057A (en) 1988-05-10
EP0153251B1 (fr) 1989-03-29
SG97290G (en) 1991-04-05
DE3569173D1 (en) 1989-05-03
JPS60202964A (ja) 1985-10-14
EP0153251A1 (fr) 1985-08-28
FR2559957A1 (fr) 1985-08-23
FR2559957B1 (fr) 1986-05-30

Similar Documents

Publication Publication Date Title
JP2572743B2 (ja) 多重線型電荷転送アレイ
US4694316A (en) Multilinear charge transfer array and analysis process
US4093872A (en) Charge coupled device with input for direct injection of signal
US3683193A (en) Bucket brigade scanning of sensor array
US4117514A (en) Solid state imaging device
US6366321B1 (en) Solid state imaging device having a reset switch for resetting potential of capacitor and vertical signal line
US5436476A (en) CCD image sensor with active transistor pixel
US4264930A (en) Charge coupled device incorporating Laplacian thresholding with TDI array
JPH05283670A (ja) 固体撮像素子及び固体撮像素子の電荷読出し方法
US4652925A (en) Solid state imaging device
EP0022323A1 (en) Solid-state imaging device
US4055836A (en) Charge transfer readout circuits
US5825056A (en) Scanning switch transistor for solid state imaging device
JPH0562869B2 (ja)
JPH0661471A (ja) テスト構造を有するｃｃｄイメージャおよびｃｃｄイメージャのテスト方法
US4833515A (en) Imaging devices comprising photovoltaic detector elements
JPS6141468B2 (ja)
US7471326B2 (en) Scanning switch transistor for solid-state imaging device
US4845540A (en) Imaging devices comprising photodetector elements
US5726710A (en) Low noise high performance charge detection system
JP2519208B2 (ja) カラ−固体撮像装置
JPH0542828B2 (ja)
Jespers et al. Three-terminal charge-injection device
JPS61154373A (ja) 光電変換装置
JPS6148308B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term