JPH0542828B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置に係り、特に受像用の半
導体装置等として用いられる３次元型の半導体装
置に関する。

〔発明の技術的背景〕

人間が情報処理に利用するために発生される文
字や図形を処理することにより、必要な情報を提
供するシステム、すなわち画像処理システムにお
いて、人間をとりまく外部世界の画像を入力する
素子は極めて重要な構成要素である。この画像入
力用の素子のうち、半導体素子としてはCCD
（charge coupled device：電荷結合素子）がよ
く知られており、各分野でひんぱんに使用されて
いる。

CCDは、第１図にその断面を示す如く、半導
体基板１の表面に形成された絶縁膜２の上に多数
の電荷転送用電極（３１，３２，３３，３４，３
５…）を近接して配置したものであり、一種のモ
ス（MOS）キヤパシタアレイからなるものであ
る。

たとえば、１列に並べられたこれらの電極３
１，３２，３３，３４，３５のうちの１つの電極
３３に電圧−V₁を印加すると共に、それ以外の
電極３１，３２，３４，３５は０電位に保つこと
にすると、前記電極３３には周囲に比べて深い空
乏領域が発生する。このときの各位置における電
位の状態を第２図に示す。この電位の低いＡ−
A′の部分、すなわち、電極３３の下に電子が束
縛される。次いで、隣接する電極３４に電圧−
V₂（V₁〈V₂）を印加し、ポテンシヤルの井戸を電
極３４に移し、その後電極３３を０電位に戻すと
電荷は電極１団分転送されたことになる。このよ
うにして、ポテンシヤルの井戸を移動させて、こ
の電子を移動させることができる。光によつて励
起された電子、、正孔対は、電場が加えられると、
正反対の方向へ移動する。すなわち、ここでは、
第３図に示す如く正孔は基板電流となり、基板中
を流れ、電子はポテンシヤルの井戸に束縛され
る。

このように、CCDは光により発生した電子を
上記ポテンシヤルの井戸に束縛させ、このポテン
シヤルの井戸を移動させることにより、MOSキ
ヤパシタアレイすなわちこの電極例の一端でこの
電子の電荷量を呼び出す構成となつている。

〔背景技術の問題点〕

上述したようなCCDを用いた画像入力素子す
なわち撮像素子では、二次元情像である画像は１
次元のデータとして逐時的に取り出され、そのデ
ータからの元の画像を再構成した後に画像処理を
行なわなければならず、処理が複雑かつ、処理時
間がかかるという欠点があつた。

また、該データを取り出す際、ポテンシヤルの
井戸は順次動かされるわけであるが、この時、束
縛された電荷が失われ易い。

さらに、CCDでは、動作がアナログ的である
ため、デイジタル量に変換した後にデータ処理を
行わなければならない等の不都合があつた。

又、上記例の他に光電変換素子とスイツチング
素子を平面的に配置したものもある。これはSi基
板にＸ選択用とＹ選択用のMOS型トランジスタ
を夫々設けると共に一方の選択用トランジスタの
ソース領域と基板とでフオトダイオードを構成し
て単位セルとし、光入射により蓄積した電荷を読
み出す様にしたものである。しかしながら涌き出
した電荷が基板に逃げるので基板電位が変化して
回路の誤動作を招き易い等の問題があつた。この
ために、受光部と論理回路部とを電気的に充分分
離するために広い分離領域が必要となり、集積度
に問題があつた。

〔発明の目的〕

本発明は、前記実情に鑑みてなされたもので、
構造の簡単な３次元の大規模集積回路を提供する
ことを目的とする。

特に、画像データをデイジタル化すると共に、
２次元の画像を２次元のデータ情報として取り出
すことの可能な撮像素子を構造が簡単で信頼性の
高い３次元大規模集積回路として提供することを
目的とする。

〔発明の概要〕

基板上に形成された複数個のMOS型トランジ
スタからなる第１の半導体素子群と、さらに該第
１の半導体素子群の上に絶縁膜を介して形成され
た複数個の逆バイアスされたフオトダイオーから
なる第２の半導体素子群とを備え、各MOS型ト
ランジスタのゲート電極は、前記フオトダイオー
ドを構成するｐ又はｎ型領域と夫々接続され、か
つ各MOS型トランジスタのゲート電極はソース
又はドレイン領域と抵抗素子を介して接続された
ことを特徴とする半導体装置により上記目的を達
成する。

〔発明の実施例〕

以下、本発明を本発明の実施例に基づいて詳細
に説明する。

この画像入力装置は、第４図にその１部概要
図、第５図にその等価回路図を示す如く、Ｐ型シ
リコン基板１０上に形成されたインバータトラン
ジスタとしてのMOSトランジスタ２０と該MOS
トランジスタ２０の上に絶縁膜３０を介して形成
された受光ダイオード４０とより構成されてい
る。

このMOSトランジスタ２０は、Ｐ型シリコン
基板１０内に形成されたn⁺シリコン領域である
ソース（領域）２１およびドレイン（領域）２２
と、ソース２１ドレイン２２間に位置するＰ型シ
リコン（基板）領域の表面に熱酸化膜２３を介し
て形成された。ポリシリコンからなるゲート電極
２４と、第１の金属電極２５とより構成されてお
り、さらにこのゲード電極２４上からソース領域
２１上にかけて高抵抗のポリシリコン層２６が形
成されている。

また、受光ダイオード４０はエネルギービーム
アニール等により単結晶化されたＰ型単結晶シリ
コン領域４１と、n⁺型単結晶シリコン領域４２
とより構成されており、表面には熱酸化膜４３が
形成されている。各々の受光ダイオード４０は、
絶縁膜３０により他の半導体素子とは電気的に分
離されていると共に、逆バイアス状態（V_DD）に
電圧印加されている。さらに前記Ｐ型シリコン領
域４１の表面上には前記熱酸化膜４３を介してポ
リシリコン膜４４が形成されており、ここにバイ
アス印加してこの受光ダイオード上部の電位を一
様にすると共に、該熱酸化膜４３とＰ型シリコン
領域４１との界面に反転層を形成するための役割
を果している。また、このポリシリコン膜４４
は、入射光が前記MOSトランジスタまで到達し
ないように調節するためのバツフアの役割を果し
ている。

更に、この受光ダイオード４０の受光部周辺
は、表面をn⁺型シリコン領域４２と接続される
第２金属電極４５で被覆されている。この第２金
属電極４５は遮光マスクの役割をも兼ねており、
この第２金属電極４５の存在によつて、受光部上
を照射した光信号のみを検出することができるよ
うに構成されている。

次に、この画像入力装置の動作について説明す
る。

光エネルギーにより励起された電子、正孔対
は、ダイオードに印加されている逆バイアス電圧
による電場のために夫々正反対の方向に移動す
る。すなわち、電子は、電源電圧V_DDにバイアス
されたn⁺型シリコン領域４２内に吸収されるが、
正孔はゲート２４に接続された高抵抗のポリシリ
コン層２６を通つて放電される。電子、正孔の放
電時定数は、このポリシリコン層２６のもつ抵抗
値を適切に選択することにより任意の値に設定可
能であり、たとえば、この装置への入射光が第６
図ａに示す如くである時、第６図ｂに示す如くで
ある。ここで縦軸はダイオード内の電荷量を示
し、横軸は時間ｔを示しており、点線ａは正孔、
実線ｂは電子の状態を示す。

さらにこれによるインバータートランジスタの
ゲート電圧の変化は第６図ｃに示す如くなり、こ
れによるインバータートランジスタの出力波形は
第６図ｄに示す如くなる。

この図から明らかなように、この画像入力装置
に入射した光は、受光した位置において、リアル
タイムで処理することができ、２次元の画像を２
次元のデイジタル情報として取り出すことができ
るため、後のデータ処理が容易である。

また構造が簡単でかつ、３次元構造をなして受
光部と処理部が集積されているため、受光用及び
データー処理用の半導体部分が道に集積でき、装
置の大幅な小型化が可能となる。更には、例えば
CCD素子等においては、受光部とそれをとりま
く伝送部が２次元的に配置されているため、受光
部をとびとびにしかとることが不可能であつた
が、本発明の構造によれば、３次元構造であるた
め受講部の配列が自由である。

更に、受光部の周辺は金属電極で覆われている
ため、周辺の光が遮蔽され、隣接部の信号との分
離がよい。

なお、本発明実施例においては、Ｐ型のシリコ
ン基板を使用したが必ずしもこれに限定されるこ
とはない。

更に、各半導体素子の構成についても、実施例
に限定されることなく、適用可能である。

〔発明の効果〕

以上、説明してきたように、本発明によれば、
構造が簡単で信頼性の高い３次元の大規模集積回
路を形成し得る。

又、例えば画像入力装置においては基板上に複
数個の第１半導体素子からなる論理回路装置を形
成すると共に、さらにこの上に複数個の第２半導
体素子からなる受光装置を形成し、この第２半導
体素子の所定の半導体領域を前記第１半導体素子
のゲート電極と接続しているため、大規模集積化
に加えて、画像データをデイジタル化すると共
に、２次元のデータ情報として取り出すことがで
き、直接、演算装置に入力することが可能であ
る。

従来のように受講ダイオードと処理部が同一平
面上に集積されている構造では、処理部が複雑な
前処理を行わせると、処理部の専有面積が大きく
なり、受光ダイオードの密度が疎になり、解像力
の低下を引き起こすことになつてしまう。本発明
によれば、処理部には受光素子の専有面積がな
く、その上、この受光素子と処理部とを分離する
分離領域が不用なために、複雑な論理回路を受光
するフオト・ダイオード下に構成することが可能
である。又、同一基板上に受光用フオトダイオー
ドが集積された従来の方式では、受光用フオトダ
イオードで発生した基板電流による基板電位のゆ
らぎが発生するため、高速度のデータ処理を行う
と発生した基板電流により基板電位がゆれてしま
い、高速処理が不可能である。本発明によれば、
処理部の基板電位は一定電位に保つことが可能で
ある。このため、安定したMOS半導体素子の動
作が可能であるため、処理部のデーター処理の高
速化が可能である。又、本発明によれば、受光フ
オトダイオードにより発生した電荷が直接処理部
のゲート電極に印加されるために、処理部の論理
回路とは、電気的に分離された構造になつている
ため、受光部の高抵抗、高容量等が処理部に付加
されることがないために、処理部の高速化が計れ
る。受光フオトダイオードに付加されたインバー
ター２０により、整形されたデーターは、Hihg，
Lowの論理レベルで表わされるデイジタル量に
変換されたために、受光フオトダイオード直下
で、すぐに、デイジタル処理が可能である。この
ため、従来のようにメモリ状に配置された受光フ
オトダイオードから、メモリ内容を読み出し、外
部のデータ処理で一括して処理するような方式と
は異なり、本発明では受光部＋処理部で複雑な前
処理を行うことが可能である。

【図面の簡単な説明】

第１図は、通常のCCDを示す図、第２図は、
第１図のＡ−A′，Ｂ−B′，Ｃ−C′，Ｄ−D′面で
の電位を示す図、第３図は、第１図に示されてい
るCCDの動作説明図、第４図は、本発明実施例
の画像入力装置の一部概要図、第５図は第４図に
示されている装置の等価回路図、第６図におい
て、(a)は入射光と時間ｔの関係を示す図、(b)は受
光ダイオード内の電荷量と時間ｔの関係を示す
図、(c)はインバータートランジスタのゲート電圧
の変化を示す図、(d)はインバータートランジスタ
の出力波形を示す図である。 １……半導体基板、２……絶縁膜、３１，３
２，３３，３４，３５……電極、１０……Ｐ型シ
リコン基板、２０……MOSトランジスタ、２１
……ソース、２２……ドレイン、２３……熱酸化
膜、２４……ゲート電極、２５……第１の金属電
極、２６……高抵抗のポリシリコン層、３０……
絶縁膜、４０……受光ダイオード、４１……Ｐ型
シリコン領域、４２……n⁺型シリコン領域、４
３……熱酸化膜、４４……ポリシリコン膜、４５
……第２金属電極、ａ……正孔による放電曲線、
ｂ……電子による放電曲線。

Claims (1)

1. 【特許請求の範囲】 １ 基板上に形成された複数個のMOS型トラン
   ジスタからなる第１の半導体素子群と、さらに該
   第１の半導体素子群の上に絶縁膜を介して形成さ
   れた複数個の逆バイアスされたフオトダイオード
   からなる第２の半導体素子群とを備え、各MOS
   型トランジスタのゲート電極は前記フオトダイオ
   ードを構成するＰ又はｎ型領域と夫々接続され、
   かつ各MOS型トランジスタのゲート電極はソー
   ス又はドレイン領域と抵抗素子を介して接続され
   たことを特徴とする半導体素子。 ２ 受光部以外の部分は遮光マスクで被覆されて
   いることを特徴とする特許請求の範囲第１項記載
   の半導体装置。