JP2519208B2 - カラ−固体撮像装置 - Google Patents
カラ−固体撮像装置Info
- Publication number
- JP2519208B2 JP2519208B2 JP61135137A JP13513786A JP2519208B2 JP 2519208 B2 JP2519208 B2 JP 2519208B2 JP 61135137 A JP61135137 A JP 61135137A JP 13513786 A JP13513786 A JP 13513786A JP 2519208 B2 JP2519208 B2 JP 2519208B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- gate electrode
- potential
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 36
- 238000012546 transfer Methods 0.000 claims description 25
- 238000000926 separation method Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 description 72
- 239000010703 silicon Substances 0.000 description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 70
- 238000010586 diagram Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14868—CCD or CID colour imagers
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はカラー固体撮像装置に関し、特に信号電荷
蓄積領域の上部にフローティングゲート電極を設けたカ
ラー固体撮像装置に関するものである。
蓄積領域の上部にフローティングゲート電極を設けたカ
ラー固体撮像装置に関するものである。
［従来の技術］ 第４図は、従来のCharge-Skimming-Modeで動作する固
体撮像装置のフォトダイオード領域からCCD（電荷結合
素子）に至る一画素分の構造を示す断面図である。
体撮像装置のフォトダイオード領域からCCD（電荷結合
素子）に至る一画素分の構造を示す断面図である。
図において、ｐ形シリコン基板１表面にn+形シリコン
領域63およびn-シリコン領域62が互いに間隔を隔てて形
成されている。n+形シリコン領域63と、その周辺のｐ形
シリコン基板１とによりpnフォトダイオード領域71を構
成する。このpnフォトダイオード領域71は入射した光を
信号電荷に変換する。ｐ形シリコン基板１およびn-シリ
コン領域62上にゲート酸化膜91を介してゲート電極64,6
5,66,67,68が形成されている。84,85,86,87,88はゲート
電圧入力端子である。特にゲート電極88はCCDの電極で
あり、このゲート電極88にCCD信号が入力される。n-シ
リコン領域62は電荷転送に適したベリッドチャンネル領
域となっており、pnフォトダイオード領域71からの信号
電荷はゲート電極64,65,66,67下の領域を通ってCCDのゲ
ート電極68下の領域に転送され、信号電荷はCCDで外部
に読出される。
領域63およびn-シリコン領域62が互いに間隔を隔てて形
成されている。n+形シリコン領域63と、その周辺のｐ形
シリコン基板１とによりpnフォトダイオード領域71を構
成する。このpnフォトダイオード領域71は入射した光を
信号電荷に変換する。ｐ形シリコン基板１およびn-シリ
コン領域62上にゲート酸化膜91を介してゲート電極64,6
5,66,67,68が形成されている。84,85,86,87,88はゲート
電圧入力端子である。特にゲート電極88はCCDの電極で
あり、このゲート電極88にCCD信号が入力される。n-シ
リコン領域62は電荷転送に適したベリッドチャンネル領
域となっており、pnフォトダイオード領域71からの信号
電荷はゲート電極64,65,66,67下の領域を通ってCCDのゲ
ート電極68下の領域に転送され、信号電荷はCCDで外部
に読出される。
第５図（ａ），（ｂ），（ｃ），（ｄ）は、第４図の
一画素分の構造のCharge-Skimming-Mode動作を説明する
ための各部のポテンシャルを示す図である。図におい
て、（ａ），（ｂ），（ｃ），（ｄ）はそれぞれ各時刻
における各部の動作に対応する図である。71は、第４図
に示したpnフォトダイオード領域71に対応しており、7
2,73,74,75,76は、それぞれ第４図に示したｐ形シリコ
ン基板１およびn-形シリコン領域62のゲート電極64,65,
66,67,68下の領域を示している。また、78,79,77は、そ
れぞれゲート電極64,66,68下の領域に蓄積された信号電
荷を示している。
一画素分の構造のCharge-Skimming-Mode動作を説明する
ための各部のポテンシャルを示す図である。図におい
て、（ａ），（ｂ），（ｃ），（ｄ）はそれぞれ各時刻
における各部の動作に対応する図である。71は、第４図
に示したpnフォトダイオード領域71に対応しており、7
2,73,74,75,76は、それぞれ第４図に示したｐ形シリコ
ン基板１およびn-形シリコン領域62のゲート電極64,65,
66,67,68下の領域を示している。また、78,79,77は、そ
れぞれゲート電極64,66,68下の領域に蓄積された信号電
荷を示している。
次に第４図の一画素分の構造のCharge-Skimming-Mode
動作について第５図を参照して説明する。第４図に示し
たゲート電極64〜68に加える電圧を高くすると、第５図
に示した各部のポテンシャルは低くなる。これは、第５
図において電子に対するポテンシャルを正にとっている
ためである。まず、（ａ）は電荷蓄積状態を示してい
る。ゲート電極67はOFF状態であり、領域75もOFF状態を
示している。このとき、CCDの転送部である領域76と領
域74とは遮断されている。ゲート電極64には常にDC電圧
が印加されており、領域72のポテンシャルは変化しな
い。そして、ゲート電極65,66はON状態で、ゲート電極6
6下の領域74には深い蓄積ウェルが形成されている。pn
フォトダイオード領域71の電位は、ゲート電極64に印加
されるDC電圧による領域72の固定ポテンシャルによって
固定される。すなわち、入射光によってpnフォトダイオ
ード領域71内に発生した信号電荷（電子）によってこの
pnフォトダイオード領域71のポテンシャルが上がって
も、pnフォトダイオード領域71から信号電荷は領域72の
固定電位のバリアを越えて溢れ出し、pnフォトダイオー
ド領域71の電位は元に戻る。この溢れ出した信号電荷
は、領域72のウェルに流れ込むが、この時刻では、この
ウェルは既に信号電荷78で満たされているため、信号電
荷は領域74のウェル内に移され信号電荷79として蓄積さ
れる。次に、信号電荷79の一定の蓄積時間を経た後、ゲ
ート電極67をON状態にし、ゲート電極65,66をOFF状態に
することにより、領域66のウェル内の信号電荷79はCCD
の転送部である領域76のウェル内に移される。またこの
とき、入射光によってpnフォトダイオード領域71で発生
した信号電荷は、領域72のウェル内に蓄積される（第５
図（ｂ））。次に、ゲート電極67はOFF状態になり、領
域76のウェル内の信号電荷77はCCDで外部に転送される
（第５図ｃ））。次に、ゲート電極65,66はON状態に戻
され、領域72のウェル内で蓄積されていた信号電荷は領
域74のウェル内に流れ込む（第５図（ｄ））。
動作について第５図を参照して説明する。第４図に示し
たゲート電極64〜68に加える電圧を高くすると、第５図
に示した各部のポテンシャルは低くなる。これは、第５
図において電子に対するポテンシャルを正にとっている
ためである。まず、（ａ）は電荷蓄積状態を示してい
る。ゲート電極67はOFF状態であり、領域75もOFF状態を
示している。このとき、CCDの転送部である領域76と領
域74とは遮断されている。ゲート電極64には常にDC電圧
が印加されており、領域72のポテンシャルは変化しな
い。そして、ゲート電極65,66はON状態で、ゲート電極6
6下の領域74には深い蓄積ウェルが形成されている。pn
フォトダイオード領域71の電位は、ゲート電極64に印加
されるDC電圧による領域72の固定ポテンシャルによって
固定される。すなわち、入射光によってpnフォトダイオ
ード領域71内に発生した信号電荷（電子）によってこの
pnフォトダイオード領域71のポテンシャルが上がって
も、pnフォトダイオード領域71から信号電荷は領域72の
固定電位のバリアを越えて溢れ出し、pnフォトダイオー
ド領域71の電位は元に戻る。この溢れ出した信号電荷
は、領域72のウェルに流れ込むが、この時刻では、この
ウェルは既に信号電荷78で満たされているため、信号電
荷は領域74のウェル内に移され信号電荷79として蓄積さ
れる。次に、信号電荷79の一定の蓄積時間を経た後、ゲ
ート電極67をON状態にし、ゲート電極65,66をOFF状態に
することにより、領域66のウェル内の信号電荷79はCCD
の転送部である領域76のウェル内に移される。またこの
とき、入射光によってpnフォトダイオード領域71で発生
した信号電荷は、領域72のウェル内に蓄積される（第５
図（ｂ））。次に、ゲート電極67はOFF状態になり、領
域76のウェル内の信号電荷77はCCDで外部に転送される
（第５図ｃ））。次に、ゲート電極65,66はON状態に戻
され、領域72のウェル内で蓄積されていた信号電荷は領
域74のウェル内に流れ込む（第５図（ｄ））。
この方法（Charge-Skimming-Mode）はpnフォトダイオ
ード領域71の電位を一定に保つことができるという利点
を持っている。pnフォトダイオード領域71の電位を隣接
したゲート領域の電位に固定することにより、pnフォト
ダイオード領域71より溢れ出た信号電荷は、入射光によ
って発生した正味の信号電荷となり、入射光量と領域74
のウェル内に蓄積される信号電荷量との間には優れた線
型性が成立する。
ード領域71の電位を一定に保つことができるという利点
を持っている。pnフォトダイオード領域71の電位を隣接
したゲート領域の電位に固定することにより、pnフォト
ダイオード領域71より溢れ出た信号電荷は、入射光によ
って発生した正味の信号電荷となり、入射光量と領域74
のウェル内に蓄積される信号電荷量との間には優れた線
型性が成立する。
第６図は、第４図の一画素分の構造を複数個１列に配
列し、CCDによって順次信号電荷を読出すようにしたリ
ニアイメージセンサの構成例を示す図である。
列し、CCDによって順次信号電荷を読出すようにしたリ
ニアイメージセンサの構成例を示す図である。
図において、82は、第４図のゲート電極64,65,66,67
と、これらゲート電極の下にあるゲート酸化膜91とｐ形
シリコン基板61とn-形シリコン領域62とから構成される
信号電荷転送領域であり、83は、ゲート電極68と、この
ゲート電極の下にあるゲート酸化膜91とｐ形シリコン基
板１とn-形シリコン領域62とから構成されるCCDを示し
ている。また、89は信号増幅回路であり、90は出力端子
である。各pnフォトダイオード領域71からの信号電荷
は、第４図および第５図で説明した方法を使用して信号
電荷転送領域82を通ってCCD83に移動され、この信号電
荷はCCD83により信号増幅回路89に転送されて増幅され
た後出力端子90から読出される。
と、これらゲート電極の下にあるゲート酸化膜91とｐ形
シリコン基板61とn-形シリコン領域62とから構成される
信号電荷転送領域であり、83は、ゲート電極68と、この
ゲート電極の下にあるゲート酸化膜91とｐ形シリコン基
板１とn-形シリコン領域62とから構成されるCCDを示し
ている。また、89は信号増幅回路であり、90は出力端子
である。各pnフォトダイオード領域71からの信号電荷
は、第４図および第５図で説明した方法を使用して信号
電荷転送領域82を通ってCCD83に移動され、この信号電
荷はCCD83により信号増幅回路89に転送されて増幅され
た後出力端子90から読出される。
ところで、CCDにおいて、転送される信号電荷量を固
定電位ゲート電極と転送領域との間に設けたフローティ
ングゲート電極によって感知するという方法が過去にあ
り、たとえば文献W.E.Engeler,J.J.Tiemann,R.D.Baerts
ch著の “Surface Charge Transport in Silicon"App
l.Phys.Lett.17 pp.469-472（1970）に記載されてい
る。
定電位ゲート電極と転送領域との間に設けたフローティ
ングゲート電極によって感知するという方法が過去にあ
り、たとえば文献W.E.Engeler,J.J.Tiemann,R.D.Baerts
ch著の “Surface Charge Transport in Silicon"App
l.Phys.Lett.17 pp.469-472（1970）に記載されてい
る。
第７図は、上記文献に記載されたCCDに用いられてい
るフローティングゲート構造を示す断面図である。図に
おいて、ｐ形シリコン基板１表面にn-形シリコン領域20
が形成されている。ｐ形シリコン基板１およびn-形シリ
コン領域20上にSiO2からなるゲート酸化膜39を介してフ
ローティングゲート電極37が形成されており、このフロ
ーティングゲート電極37上に酸化膜40を介して固定電位
ゲート電極38が形成されている。
るフローティングゲート構造を示す断面図である。図に
おいて、ｐ形シリコン基板１表面にn-形シリコン領域20
が形成されている。ｐ形シリコン基板１およびn-形シリ
コン領域20上にSiO2からなるゲート酸化膜39を介してフ
ローティングゲート電極37が形成されており、このフロ
ーティングゲート電極37上に酸化膜40を介して固定電位
ゲート電極38が形成されている。
今、n-形シリコン領域20は空乏化させた状態にあると
する。すなわち、n-形シリコン領域20内には信号電荷
（電子）がなく、固定正電荷（ドナー）のみが存在す
る。このとき一点鎖線Ａ−Ａ上の電位分布は第８図
（ａ）のようになる。この電位分布はポワソン方程式を
解くことによって得られ、文献として、たとえばS.M.Sz
e著の“Physics of Semiconductor Devices"Second Edi
tion pp.423〜（7.4.4.Buried Channel CCD）がある。
また、信号電荷がn-形シリコン領域20に注入されたとき
の一点鎖線Ａ−Ａ上の電位分布は第８図（ｂ）のように
なる。信号電荷は固定正電荷に捕えられ、固定正電荷分
布が一定であるとすると、信号電荷が蓄積されている領
域では電界は零となり電位は一定となる。信号電荷が蓄
積されている領域内の電位は固定正電荷による電位から
信号電荷（電子）による電位を引いたものと考えられ、
固定電位ゲート電極38と信号電荷が蓄積されている領域
間の電界は、n-形シリコン領域20に蓄積された信号電荷
量に依存して変化する。したがって、フローティングゲ
ート電極38の電位も、蓄積信号電荷量に対して変化する
ことになり、フローティングゲート電極38を信号電荷量
の検出に用いることができる。
する。すなわち、n-形シリコン領域20内には信号電荷
（電子）がなく、固定正電荷（ドナー）のみが存在す
る。このとき一点鎖線Ａ−Ａ上の電位分布は第８図
（ａ）のようになる。この電位分布はポワソン方程式を
解くことによって得られ、文献として、たとえばS.M.Sz
e著の“Physics of Semiconductor Devices"Second Edi
tion pp.423〜（7.4.4.Buried Channel CCD）がある。
また、信号電荷がn-形シリコン領域20に注入されたとき
の一点鎖線Ａ−Ａ上の電位分布は第８図（ｂ）のように
なる。信号電荷は固定正電荷に捕えられ、固定正電荷分
布が一定であるとすると、信号電荷が蓄積されている領
域では電界は零となり電位は一定となる。信号電荷が蓄
積されている領域内の電位は固定正電荷による電位から
信号電荷（電子）による電位を引いたものと考えられ、
固定電位ゲート電極38と信号電荷が蓄積されている領域
間の電界は、n-形シリコン領域20に蓄積された信号電荷
量に依存して変化する。したがって、フローティングゲ
ート電極38の電位も、蓄積信号電荷量に対して変化する
ことになり、フローティングゲート電極38を信号電荷量
の検出に用いることができる。
このフローティングゲート構造の原理は、高感度でS/
Nが高いためにCCDの転送中の信号電荷検出法として有効
である。しかし、上述のCharge-Skimming-Modeにおいて
信号電荷蓄積領域上にフローティングゲート電極を設け
信号電荷の検出を行なうという手法に関しては未だ報告
はない。
Nが高いためにCCDの転送中の信号電荷検出法として有効
である。しかし、上述のCharge-Skimming-Modeにおいて
信号電荷蓄積領域上にフローティングゲート電極を設け
信号電荷の検出を行なうという手法に関しては未だ報告
はない。
［発明が解決しようとする問題点］ 従来のCharge-Skimming-Modeで動作する固体撮像装置
の一画素分の構造は以上のように構成されており、入射
光と線型関係を持った信号電荷をCCDで読出し信号出力
線は１本であった。したがって、CCDでの信号電荷の転
送効率が悪い場合やCCDの段数が多くなった場合には、
信号電荷が正確に外部に読出されず、Charge-Skimming-
Modeの利点が生かされず、またカラー化したときには信
号出力線が１本であるため外部の色信号処理回路が複雑
であるという問題点があった。
の一画素分の構造は以上のように構成されており、入射
光と線型関係を持った信号電荷をCCDで読出し信号出力
線は１本であった。したがって、CCDでの信号電荷の転
送効率が悪い場合やCCDの段数が多くなった場合には、
信号電荷が正確に外部に読出されず、Charge-Skimming-
Modeの利点が生かされず、またカラー化したときには信
号出力線が１本であるため外部の色信号処理回路が複雑
であるという問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、CDDを用いないでフォトダイオード領域で
発生した信号電荷を精度良く直接読出すことができ、か
つ外部の色信号処理回路の簡素化が可能となるカラー固
体撮像装置を得ることを目的とする。
れたもので、CDDを用いないでフォトダイオード領域で
発生した信号電荷を精度良く直接読出すことができ、か
つ外部の色信号処理回路の簡素化が可能となるカラー固
体撮像装置を得ることを目的とする。
［問題点を解決するための手段］ この発明に係るカラー固体撮像装置は、第１導電形の
半導体基板表面に第２導電形の第１の半導体領域を形成
し、第１の半導体領域と、その周辺の半導体基板とによ
り入射された光を信号電荷に変換する光検出部を構成
し、第１の半導体領域上に絶縁膜を介して色分解フィル
タを形成し、半導基板表面に第１の半導体領域と間隔を
隔てて光検出部からの信号電荷を蓄積するための第２導
電形の第２の半導体領域を形成し、第１の半導体領域と
第２の半導体領域間の半導体基板上に絶縁膜を介して、
その電位が第１の電位に固定され光検出部で発生した信
号電荷の第２の半導体領域への移動を制御するための電
荷移動制御ゲート電極を形成し、第２の半導体領域上に
絶縁膜を介して、その電位が第２の電位に固定される電
荷蓄積部ゲート電極を形成し、第２の半導体領域と電荷
蓄積部ゲート電極間に、第２の半導体領域に蓄積された
信号電荷量を検出するためのフローティングゲート電極
を形成したものである。
半導体基板表面に第２導電形の第１の半導体領域を形成
し、第１の半導体領域と、その周辺の半導体基板とによ
り入射された光を信号電荷に変換する光検出部を構成
し、第１の半導体領域上に絶縁膜を介して色分解フィル
タを形成し、半導基板表面に第１の半導体領域と間隔を
隔てて光検出部からの信号電荷を蓄積するための第２導
電形の第２の半導体領域を形成し、第１の半導体領域と
第２の半導体領域間の半導体基板上に絶縁膜を介して、
その電位が第１の電位に固定され光検出部で発生した信
号電荷の第２の半導体領域への移動を制御するための電
荷移動制御ゲート電極を形成し、第２の半導体領域上に
絶縁膜を介して、その電位が第２の電位に固定される電
荷蓄積部ゲート電極を形成し、第２の半導体領域と電荷
蓄積部ゲート電極間に、第２の半導体領域に蓄積された
信号電荷量を検出するためのフローティングゲート電極
を形成したものである。
［作用］ この発明においては、第１の電位に固定される電荷移
動制御ゲート電極により光検出部の電位を一定の電位に
固定しているので、入射光によって光検出部で発生した
信号電荷はこの光検出部より溢れ出して第２の半導体領
域に蓄積される。そして、この溢れ出した信号電荷は入
射光によって発生した正味の信号電荷となり、入射光量
と第２の半導体領域に蓄積された信号電荷量との間に優
れた線型性が成立する。
動制御ゲート電極により光検出部の電位を一定の電位に
固定しているので、入射光によって光検出部で発生した
信号電荷はこの光検出部より溢れ出して第２の半導体領
域に蓄積される。そして、この溢れ出した信号電荷は入
射光によって発生した正味の信号電荷となり、入射光量
と第２の半導体領域に蓄積された信号電荷量との間に優
れた線型性が成立する。
また、フローティングゲート電極は第２の電位に固定
される電荷蓄積部ゲート電極と第２の半導体領域間に形
成されているので、このフローティングゲート電極の電
位は第２の半導体領域の電位によって決まる。そして、
この第２の半導体領域の電位はこれに蓄積された信号電
荷量で決まるので、フローティングゲート電極の電位は
蓄積された信号電荷量を表わすことになる。このため、
フローティングゲート電極の電位を検出することによっ
て、転送効率や段数が問題となるCCDを用いずに光検出
部で発生した信号電荷を感度良く直接読出すことができ
る。
される電荷蓄積部ゲート電極と第２の半導体領域間に形
成されているので、このフローティングゲート電極の電
位は第２の半導体領域の電位によって決まる。そして、
この第２の半導体領域の電位はこれに蓄積された信号電
荷量で決まるので、フローティングゲート電極の電位は
蓄積された信号電荷量を表わすことになる。このため、
フローティングゲート電極の電位を検出することによっ
て、転送効率や段数が問題となるCCDを用いずに光検出
部で発生した信号電荷を感度良く直接読出すことができ
る。
また、走査回路を利用してフローティングゲート電極
の電位を直接読出すため、各色分解フィルタごとの信号
出力線に分けることができ、外部の色信号処理回路の簡
素化が可能となる。
の電位を直接読出すため、各色分解フィルタごとの信号
出力線に分けることができ、外部の色信号処理回路の簡
素化が可能となる。
［実施例］ 以下、この発明の実施例を図について説明する。な
お、この実施例の説明において、従来の技術の説明と重
複する部分については適宜その説明を省略する。
お、この実施例の説明において、従来の技術の説明と重
複する部分については適宜その説明を省略する。
第１図は、この発明の実施例である固体撮像装置の一
画素分の構造を示す断面図である。
画素分の構造を示す断面図である。
初めにこの一画素分の構造の構成について説明する。
図において、ｐ形シリコン基板１表面に、n+形シリコン
領域３、n-形シリコン領域２およびn+形シリコン領域4
1,42,43,44,45が互いに間隔を隔てて形成されている。n
+形シリコン領域３上にゲート酸化膜46を介して色分解
フィルタ3aが形成されている。n+形シリコン領域３とn-
形シリコン領域２間のｐ形シリコン基板１上にゲート酸
化膜46を介してポリシリコンからなる電荷移動制御ゲー
ト電極14が形成されている。また、n-形シリコン領域２
上にゲート酸化膜46を介してポリシリコンからなるフロ
ーティングゲート電極16が形成されている。15はポリシ
リコンからなる電荷蓄積部ゲート電極であり、その一部
はn-形シリコン領域２上にゲート酸化膜46を介して形成
されており、残りの一部はフローティングゲート電極16
上に酸化膜47を介して形成されている。ｐ形シリコン基
板１とn+形シリコン領域３とn-形シリコン領域２とゲー
ト酸化膜46と電荷移動制御ゲート電極14とはMOSトラン
ジスタ23を構成する。n+形シリコン領域３と、その周辺
のｐ形シリコン基板１とにより入射した光を信号電荷に
変換するためのpnフォトダイオード領域20を構成する。
n-形シリコン領域２はpnフォトダイオード領域20で発生
した信号電荷を蓄積するための領域である。電荷移動制
御ゲート電極14の電位はゲート電圧入力端子５より与え
られる電荷移動制御電圧（VGPD）によって一定の電位に
固定され、これによってpnフォトダイオード領域20の電
位を一定の電位に固定してpnフォトダイオード領域20で
発生した信号電荷のn-形シリコン領域２への移動を制御
する。電荷蓄積部ゲート電極15の電位はゲート電圧入力
端子６より与えられる蓄積ゲート電圧（VST）によって
固定される。MOSトランジスタ25はn-形シリコン領域２
に蓄積された信号電荷のオーバフロー用のものであり、
このMOSトランジスタ25の一方電極には端子７よりオー
バフロードレイン電圧（VOFD）が与えられ、その他方電
極はn-形シリコン領域２に接続され、そのゲート電極に
はゲート電圧入力端子８よりオーバフロー制御クロック
（VGOFD）が与えられる。また、n+形シリコン領域41と4
2間のｐ形シリコン基板１上にゲート酸化膜46を介して
ポリシリコンからなるゲート電極17が形成されており、
n+形シリコン領域42と43間のｐ形シリコン基板１上にゲ
ート酸化膜46を介してポリシリコンからなるゲート電極
18が形成されている。ｐ形シリコン基板１とn+形シリコ
ン領域41とn+形シリコン領域42とゲート酸化膜46とゲー
ト電極17とはMOSトランジスタ28を構成し、フローティ
ングゲート電極16はゲート電極17に接続されている。ま
た、ｐ形シリコン基板１とn+形シリコン領域42とn+形シ
リコン領域43とゲート酸化膜46とゲート電極18とはMOS
トランジスタ29を構成する。n+形シリコン領域41には端
子９よりドレイン電圧（VDD）が与えられる。ゲート電
極18にはゲート電圧入力端子10よりアンプ負荷電圧（V
GL）が与えられる。n+形シリコン領域43には端子11より
接地電圧であるアンプソース電圧（VSS）が与えられ
る。MOSトランジスタ28はフローティングゲート電極16
の電圧を電流に変換し、MOSトランジスタ29は負荷トラ
ンジスタである。また、n+形シリコン領域44と45間のｐ
形シリコン基板１上にゲート酸化膜46を介して出力制御
ゲート電極19が形成されており、n+形シリコン領域42は
n+形シリコン領域44に接続されている。ｐ形シリコン基
板１とn+形シリコン領域44とn+形シリコン領域45とゲー
ト酸化膜46と出力制御ゲート電極19とは出力制御用のMO
Sトランジスタ30を構成する。出力制御ゲート電極19に
はゲート電圧入力端子12より走査回路からの入力クロッ
ク（VSCAN）が与えられる。n+形シリコン領域45は出力
端子13に接続され、この出力端子13から信号電荷出力が
得られる。
図において、ｐ形シリコン基板１表面に、n+形シリコン
領域３、n-形シリコン領域２およびn+形シリコン領域4
1,42,43,44,45が互いに間隔を隔てて形成されている。n
+形シリコン領域３上にゲート酸化膜46を介して色分解
フィルタ3aが形成されている。n+形シリコン領域３とn-
形シリコン領域２間のｐ形シリコン基板１上にゲート酸
化膜46を介してポリシリコンからなる電荷移動制御ゲー
ト電極14が形成されている。また、n-形シリコン領域２
上にゲート酸化膜46を介してポリシリコンからなるフロ
ーティングゲート電極16が形成されている。15はポリシ
リコンからなる電荷蓄積部ゲート電極であり、その一部
はn-形シリコン領域２上にゲート酸化膜46を介して形成
されており、残りの一部はフローティングゲート電極16
上に酸化膜47を介して形成されている。ｐ形シリコン基
板１とn+形シリコン領域３とn-形シリコン領域２とゲー
ト酸化膜46と電荷移動制御ゲート電極14とはMOSトラン
ジスタ23を構成する。n+形シリコン領域３と、その周辺
のｐ形シリコン基板１とにより入射した光を信号電荷に
変換するためのpnフォトダイオード領域20を構成する。
n-形シリコン領域２はpnフォトダイオード領域20で発生
した信号電荷を蓄積するための領域である。電荷移動制
御ゲート電極14の電位はゲート電圧入力端子５より与え
られる電荷移動制御電圧（VGPD）によって一定の電位に
固定され、これによってpnフォトダイオード領域20の電
位を一定の電位に固定してpnフォトダイオード領域20で
発生した信号電荷のn-形シリコン領域２への移動を制御
する。電荷蓄積部ゲート電極15の電位はゲート電圧入力
端子６より与えられる蓄積ゲート電圧（VST）によって
固定される。MOSトランジスタ25はn-形シリコン領域２
に蓄積された信号電荷のオーバフロー用のものであり、
このMOSトランジスタ25の一方電極には端子７よりオー
バフロードレイン電圧（VOFD）が与えられ、その他方電
極はn-形シリコン領域２に接続され、そのゲート電極に
はゲート電圧入力端子８よりオーバフロー制御クロック
（VGOFD）が与えられる。また、n+形シリコン領域41と4
2間のｐ形シリコン基板１上にゲート酸化膜46を介して
ポリシリコンからなるゲート電極17が形成されており、
n+形シリコン領域42と43間のｐ形シリコン基板１上にゲ
ート酸化膜46を介してポリシリコンからなるゲート電極
18が形成されている。ｐ形シリコン基板１とn+形シリコ
ン領域41とn+形シリコン領域42とゲート酸化膜46とゲー
ト電極17とはMOSトランジスタ28を構成し、フローティ
ングゲート電極16はゲート電極17に接続されている。ま
た、ｐ形シリコン基板１とn+形シリコン領域42とn+形シ
リコン領域43とゲート酸化膜46とゲート電極18とはMOS
トランジスタ29を構成する。n+形シリコン領域41には端
子９よりドレイン電圧（VDD）が与えられる。ゲート電
極18にはゲート電圧入力端子10よりアンプ負荷電圧（V
GL）が与えられる。n+形シリコン領域43には端子11より
接地電圧であるアンプソース電圧（VSS）が与えられ
る。MOSトランジスタ28はフローティングゲート電極16
の電圧を電流に変換し、MOSトランジスタ29は負荷トラ
ンジスタである。また、n+形シリコン領域44と45間のｐ
形シリコン基板１上にゲート酸化膜46を介して出力制御
ゲート電極19が形成されており、n+形シリコン領域42は
n+形シリコン領域44に接続されている。ｐ形シリコン基
板１とn+形シリコン領域44とn+形シリコン領域45とゲー
ト酸化膜46と出力制御ゲート電極19とは出力制御用のMO
Sトランジスタ30を構成する。出力制御ゲート電極19に
はゲート電圧入力端子12より走査回路からの入力クロッ
ク（VSCAN）が与えられる。n+形シリコン領域45は出力
端子13に接続され、この出力端子13から信号電荷出力が
得られる。
第２図は、第１図の一画素分の構造の回路図である。
図において、番号を付した部分は第１図で同じ番号を
付した部分に対応している。そして、pnフォトダイオー
ド21はpnフォトダイオード領域20に対応し、信号電荷蓄
積領域22はn-形シリコン領域２に対応している。また、
コンデンサ48はn-形シリコン領域２とゲート酸化膜46と
フローティングゲート電極16とから構成されるコンデン
サに対応し、コンデンサ49はフローティングゲート電極
16と酸化膜47と電荷蓄積部ゲート電極15とから構成され
るコンデンサに対応している。直流電源50はゲート電圧
入力端子６に蓄積ゲート電圧（VST）を与えるためのも
のであり、直流電源51は端子９にドレイン電圧（VDD）
を与えるものであり、直流電源52はゲート電圧入力端子
10にアンプ負荷電圧（VGL）を与えるものである。ここ
で、33を信号処理回路と称する。
付した部分に対応している。そして、pnフォトダイオー
ド21はpnフォトダイオード領域20に対応し、信号電荷蓄
積領域22はn-形シリコン領域２に対応している。また、
コンデンサ48はn-形シリコン領域２とゲート酸化膜46と
フローティングゲート電極16とから構成されるコンデン
サに対応し、コンデンサ49はフローティングゲート電極
16と酸化膜47と電荷蓄積部ゲート電極15とから構成され
るコンデンサに対応している。直流電源50はゲート電圧
入力端子６に蓄積ゲート電圧（VST）を与えるためのも
のであり、直流電源51は端子９にドレイン電圧（VDD）
を与えるものであり、直流電源52はゲート電圧入力端子
10にアンプ負荷電圧（VGL）を与えるものである。ここ
で、33を信号処理回路と称する。
次のこの一画素分の構造の動作について説明する。入
射された光は色分解フィルタ3aで色分解された後ゲート
酸化膜46を介してn+形シリコン領域３に入射される。pn
フォトダイオード領域20で発生した信号電荷が電荷移動
制御ゲート電極14下の領域を通って信号電荷蓄積領域で
あるn-形シリコン領域２に至る過程は、従来技術で述べ
たCharge-Skimming-Modeと同様であり、n-形シリコン領
域２に蓄積される信号電荷量は、電荷移動制御ゲート電
極14によりpnフォトダイオード領域20の電位を一定の電
位に固定しているため、入射光量と正確に比例し、信号
電荷が蓄積された領域の電位は蓄積された信号電荷量に
応じて変化する。このとき、電荷蓄積部ゲート電極15の
電位を蓄積ゲート電圧（VST）により一定の電位に固定
しているため、フローティングゲート電極16の電位は、
第８図（ａ），（ｂ）で説明したように信号電荷が蓄積
された領域の電位で決まる。したがって、フローティン
グゲート電極16の電位を検出することによって、n-形シ
リコン領域２に蓄積された信号電荷量を検出することが
できる。そして、このフローティングゲート電極16の電
位をMOSトランジスタ28のゲート電極17に接続し、直流
電源51によってMOSトランジスタ28を流れる電流を制御
する。このとき、MOSトランジスタ29は負荷として働
き、MOSトランジスタ28を流れる電流は電圧に変換さ
れ、この電圧は、スイッチングトランジスタとして用い
ているMOSトランジスタ30のゲート電極19にゲート電圧
入力端子12より走査回路からの入力クロック（VSCAN）
が与えられたときに、出力端子30により信号電荷出力と
して取出される。
射された光は色分解フィルタ3aで色分解された後ゲート
酸化膜46を介してn+形シリコン領域３に入射される。pn
フォトダイオード領域20で発生した信号電荷が電荷移動
制御ゲート電極14下の領域を通って信号電荷蓄積領域で
あるn-形シリコン領域２に至る過程は、従来技術で述べ
たCharge-Skimming-Modeと同様であり、n-形シリコン領
域２に蓄積される信号電荷量は、電荷移動制御ゲート電
極14によりpnフォトダイオード領域20の電位を一定の電
位に固定しているため、入射光量と正確に比例し、信号
電荷が蓄積された領域の電位は蓄積された信号電荷量に
応じて変化する。このとき、電荷蓄積部ゲート電極15の
電位を蓄積ゲート電圧（VST）により一定の電位に固定
しているため、フローティングゲート電極16の電位は、
第８図（ａ），（ｂ）で説明したように信号電荷が蓄積
された領域の電位で決まる。したがって、フローティン
グゲート電極16の電位を検出することによって、n-形シ
リコン領域２に蓄積された信号電荷量を検出することが
できる。そして、このフローティングゲート電極16の電
位をMOSトランジスタ28のゲート電極17に接続し、直流
電源51によってMOSトランジスタ28を流れる電流を制御
する。このとき、MOSトランジスタ29は負荷として働
き、MOSトランジスタ28を流れる電流は電圧に変換さ
れ、この電圧は、スイッチングトランジスタとして用い
ているMOSトランジスタ30のゲート電極19にゲート電圧
入力端子12より走査回路からの入力クロック（VSCAN）
が与えられたときに、出力端子30により信号電荷出力と
して取出される。
このように、この実施例では、Charge-Skimming-Mode
におけるフォトダイオード領域から信号電荷蓄積領域へ
の信号電荷の移動方法を用いているため、入射光量と信
号電荷量との間に優れた線型性が成立し、さらに、フロ
ーティングゲート電極の電位を検出することによって、
転送効率や段数が問題となるCCDを用いることなくフォ
トダイオード領域で発生した信号電荷を精度良く直接読
出すことができ、より正確な画像情報が得られる。
におけるフォトダイオード領域から信号電荷蓄積領域へ
の信号電荷の移動方法を用いているため、入射光量と信
号電荷量との間に優れた線型性が成立し、さらに、フロ
ーティングゲート電極の電位を検出することによって、
転送効率や段数が問題となるCCDを用いることなくフォ
トダイオード領域で発生した信号電荷を精度良く直接読
出すことができ、より正確な画像情報が得られる。
第３図は、第１図の一画素分の構造を複数個１列に配
列したリニアイメージセンサの構成例を示す図である。
列したリニアイメージセンサの構成例を示す図である。
図において、51はシフトレジスタ、21Rは赤色透過の
色分解フィルタを持つpnフォトダイオード、21Bは青色
透過の色分解フィルタを持つpnフォトダイオード、52R,
52G,52Bはそれぞれpnフォトダイオード21R,21G,21Bに対
応した赤色用信号出力線，緑色用信号出力線，青色用信
号出力線である。各pnフォトダイオード21R,21G,21B上
に入射した光量を以上に述べた方法で精度良く検出し、
シフトレジスタ51の出力で各MOSトランジスタ30を走査
し、各信号処理回路33出力を順次赤色用信号出力線52R,
緑色用信号出力線52G,青色用信号出力線52Bより各色独
立の信号として取出す。
色分解フィルタを持つpnフォトダイオード、21Bは青色
透過の色分解フィルタを持つpnフォトダイオード、52R,
52G,52Bはそれぞれpnフォトダイオード21R,21G,21Bに対
応した赤色用信号出力線，緑色用信号出力線，青色用信
号出力線である。各pnフォトダイオード21R,21G,21B上
に入射した光量を以上に述べた方法で精度良く検出し、
シフトレジスタ51の出力で各MOSトランジスタ30を走査
し、各信号処理回路33出力を順次赤色用信号出力線52R,
緑色用信号出力線52G,青色用信号出力線52Bより各色独
立の信号として取出す。
このように、各色信号ごとに信号出力線を分け、走査
回路を利用して各画素の情報を各色独立に取出すことに
より、従来の信号出力線が１本である場合に比べて外部
の色信号処理回路の簡素化を図ることができる。
回路を利用して各画素の情報を各色独立に取出すことに
より、従来の信号出力線が１本である場合に比べて外部
の色信号処理回路の簡素化を図ることができる。
なお、上記実施例では、受光部が１列の１次元イメー
ジセンサについて示したが、この発明は、受光部が複数
列の１次元イメージセンサや２次元イメージセンサにも
適用することができる。
ジセンサについて示したが、この発明は、受光部が複数
列の１次元イメージセンサや２次元イメージセンサにも
適用することができる。
また、上記実施例では、色分解フィルタが原色系のR,
G,Bフィルタである場合について示したが、色分解フィ
ルタとしては補色系フィルタまたは透明フィルタを含む
補色系フィルタであってもよい。また、色分解フィルタ
の配列に関しては、１次元イメージセンサ配列でも２×
２のマトリックスを単位とする画素配列でもよく、色分
解フィルタの種類の数だけ信号出力線があればいかなる
配列でもよい。
G,Bフィルタである場合について示したが、色分解フィ
ルタとしては補色系フィルタまたは透明フィルタを含む
補色系フィルタであってもよい。また、色分解フィルタ
の配列に関しては、１次元イメージセンサ配列でも２×
２のマトリックスを単位とする画素配列でもよく、色分
解フィルタの種類の数だけ信号出力線があればいかなる
配列でもよい。
［発明の効果］ 以上のようにこの発明によれば、第１導電形の半導体
基板表面に第２導電形の第１の半導体領域を形成し、第
１の半導体領域と、その周辺の半導体基板とにより入射
された光を信号電荷に変換する光検出部を構成し、第１
の半導体領域上に絶縁膜を介して色分解フィルタを形成
し、半導基板表面に第１の半導体領域と間隔を隔てて光
検出部からの信号電荷を蓄積するための第２導電形の第
２の半導体領域を形成し、第１の半導体領域と第２の半
導体領域間の半導体基板上に絶縁膜を介して、その電位
が第１の電位に固定され光検出部で発生した信号電荷の
第２の半導体領域への移動を制御するための電荷移動制
御ゲート電極を形成し、第２の半導体領域上に絶縁膜を
介して、その電位が第２の電位に固定される電荷蓄積部
ゲート電極を形成し、第２の半導体領域と電荷蓄積部ゲ
ート電極間に、第２の半導体領域に蓄積された信号電荷
量を検出するためのフローティングゲート電極を形成し
たので、入射光量と第２の半導体領域に蓄積される信号
電荷量との間には優れた線型性が得られる。また、フロ
ーティングゲート電極の電位を検出することによって蓄
積信号電荷量を検出することができ、CCDを用いないで
フォトダイオード領域で発生した信号電荷を精度良く直
接読出すことができる。このため、CCDの転送効率や段
数に影響されずCharge-Skimming-Modeの利点を生かした
精度の高い信号電荷読出ができ、かつ外部の色信号処理
回路の簡素化を図ることができるカラー固体撮像装置を
得ることができる。
基板表面に第２導電形の第１の半導体領域を形成し、第
１の半導体領域と、その周辺の半導体基板とにより入射
された光を信号電荷に変換する光検出部を構成し、第１
の半導体領域上に絶縁膜を介して色分解フィルタを形成
し、半導基板表面に第１の半導体領域と間隔を隔てて光
検出部からの信号電荷を蓄積するための第２導電形の第
２の半導体領域を形成し、第１の半導体領域と第２の半
導体領域間の半導体基板上に絶縁膜を介して、その電位
が第１の電位に固定され光検出部で発生した信号電荷の
第２の半導体領域への移動を制御するための電荷移動制
御ゲート電極を形成し、第２の半導体領域上に絶縁膜を
介して、その電位が第２の電位に固定される電荷蓄積部
ゲート電極を形成し、第２の半導体領域と電荷蓄積部ゲ
ート電極間に、第２の半導体領域に蓄積された信号電荷
量を検出するためのフローティングゲート電極を形成し
たので、入射光量と第２の半導体領域に蓄積される信号
電荷量との間には優れた線型性が得られる。また、フロ
ーティングゲート電極の電位を検出することによって蓄
積信号電荷量を検出することができ、CCDを用いないで
フォトダイオード領域で発生した信号電荷を精度良く直
接読出すことができる。このため、CCDの転送効率や段
数に影響されずCharge-Skimming-Modeの利点を生かした
精度の高い信号電荷読出ができ、かつ外部の色信号処理
回路の簡素化を図ることができるカラー固体撮像装置を
得ることができる。
第１図は、この発明の実施例であるカラー固体撮像装置
の一画素分の構造を示す断面図である。 第２図は、第１図の一画素分の構造の回路図である。 第３図は、第１図の一画素分の構造を複数個１列に配列
したリニアイメージセンサの構成例を示す図である。 第４図は、従来のCharge-Skimming-Modeで動作する固体
撮像装置の一画素分の構造を示す断面図である。 第５図は、第４図の一画素分の構造のCharge-Skimming-
Mode動作を説明するための各部のポテンシャルを示す図
である。 第６図は、第４図の一画素分の構造を複数個１列に配列
したリニアイメージセンサの構成例を示す図である。 第７図は、CCDに用いられているフローティングゲート
構造を示す断面図である。 第８図は、第７図のフローティングゲート構造において
フローティングゲート電極の電位の変化を説明するため
の図である。 図において、１はｐ形シリコン基板、２はn-形シリコン
領域、3,41〜45はn+形シリコン領域、3aは色分解フィル
タ、14は電荷移動制御ゲート電極、15は電荷蓄積部ゲー
ト電極、16はフローティングゲート電極、17,18はゲー
ト電極、19は出力制御ゲート電極、20はpnフォトダイオ
ード領域、21,21R,21G,21Bはpnフォトダイオード、22は
信号電荷蓄積領域、23,25,28〜30はMOSトランジスタ、3
3は信号処理回路、46はゲート酸化膜、47は酸化膜、48,
49はコンデンサ、51はシフトレジスタ、52Rは赤色用信
号出力線、52Gは緑色用信号出力線、52Bは青色用信号出
力線である。 なお、各図中同一符号は同一または相当部分を示す。
の一画素分の構造を示す断面図である。 第２図は、第１図の一画素分の構造の回路図である。 第３図は、第１図の一画素分の構造を複数個１列に配列
したリニアイメージセンサの構成例を示す図である。 第４図は、従来のCharge-Skimming-Modeで動作する固体
撮像装置の一画素分の構造を示す断面図である。 第５図は、第４図の一画素分の構造のCharge-Skimming-
Mode動作を説明するための各部のポテンシャルを示す図
である。 第６図は、第４図の一画素分の構造を複数個１列に配列
したリニアイメージセンサの構成例を示す図である。 第７図は、CCDに用いられているフローティングゲート
構造を示す断面図である。 第８図は、第７図のフローティングゲート構造において
フローティングゲート電極の電位の変化を説明するため
の図である。 図において、１はｐ形シリコン基板、２はn-形シリコン
領域、3,41〜45はn+形シリコン領域、3aは色分解フィル
タ、14は電荷移動制御ゲート電極、15は電荷蓄積部ゲー
ト電極、16はフローティングゲート電極、17,18はゲー
ト電極、19は出力制御ゲート電極、20はpnフォトダイオ
ード領域、21,21R,21G,21Bはpnフォトダイオード、22は
信号電荷蓄積領域、23,25,28〜30はMOSトランジスタ、3
3は信号処理回路、46はゲート酸化膜、47は酸化膜、48,
49はコンデンサ、51はシフトレジスタ、52Rは赤色用信
号出力線、52Gは緑色用信号出力線、52Bは青色用信号出
力線である。 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜口 忠彦 鎌倉市大船２丁目14番40号 三菱電機株 式会社商品研究所内 (72)発明者 加藤 雅敏 鎌倉市大船２丁目14番40号 三菱電機株 式会社商品研究所内
Claims (3)
- 【請求項１】カラー固体撮像装置の一画素分の構造に関
するものであって、 第１導電形の半導体基板と、 前記半導体基板表面に形成される第２導電形の第１の半
導体領域とを備え、 前記第１の半導体領域と、その周辺の前記半導体基板と
により入射された光を信号電荷に変換する光検出部を構
成し、 前記半導体基板表面に前記第１の半導体領域と間隔を隔
てて形成され、前記光検出部からの信号電荷を蓄積する
ための第２導電形の第２の半導体領域と、 前記第１の半導体領域上に絶縁膜を介して形成される色
分解フィルタと、 前記第１の半導体領域と前記第２の半導体領域間の前記
半導体基板上に絶縁膜を介して形成され、その電位が第
１の電位に固定され前記光検出部で発生した信号電荷の
前記第２の半導体領域への移動を制御するための電荷移
動制御ゲート電極と、 前記第２の半導体領域上に絶縁膜を介して形成され、そ
の電位が第２の電位に固定される電荷蓄積部ゲート電極
と、 前記第２の半導体領域と前記電荷蓄積部ゲート電極間に
形成され、前記第２の半導体領域に蓄積された信号電荷
量を検出するためのフローティングゲート電極とを備え
たカラー固体撮像装置。 - 【請求項２】さらに、前記半導体基板表面に前記第２の
半導体領域と間隔を隔てて形成される第２導電形の第３
の半導体領域と、 前記半導体基板表面に前記第３の半導体領域と間隔を隔
てて形成される第２導電形の第４の半導体領域と、 前記第３の半導体領域と前記第４の半導体領域間の前記
半導体基板上に絶縁膜を介して形成される別のゲート電
極とを備え、 前記フローティングゲート電極は前記別のゲート電極に
接続されている特許請求の範囲第１項記載のカラー固体
撮像装置。 - 【請求項３】さらに、前記色分解フィルタの種別ごとに
独立の信号取出口を備える特許請求の範囲第１項記載の
カラー固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61135137A JP2519208B2 (ja) | 1986-06-10 | 1986-06-10 | カラ−固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61135137A JP2519208B2 (ja) | 1986-06-10 | 1986-06-10 | カラ−固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62291059A JPS62291059A (ja) | 1987-12-17 |
| JP2519208B2 true JP2519208B2 (ja) | 1996-07-31 |
Family
ID=15144671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61135137A Expired - Lifetime JP2519208B2 (ja) | 1986-06-10 | 1986-06-10 | カラ−固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2519208B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3919243B2 (ja) * | 1995-08-23 | 2007-05-23 | キヤノン株式会社 | 光電変換装置 |
| JP4459099B2 (ja) * | 2005-03-18 | 2010-04-28 | キヤノン株式会社 | 固体撮像装置及びカメラ |
-
1986
- 1986-06-10 JP JP61135137A patent/JP2519208B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62291059A (ja) | 1987-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555842B1 (en) | Active pixel sensor with intra-pixel charge transfer | |
| JP3647390B2 (ja) | 電荷転送装置、固体撮像装置及び撮像システム | |
| JPH077677A (ja) | 光電変換装置 | |
| KR900005875B1 (ko) | 고체 촬성 소자 | |
| US20020008217A1 (en) | Solid imaging device and method for manufacturing the same | |
| US4525742A (en) | Two-dimensional solid-state image sensor device | |
| JPH0562869B2 (ja) | ||
| US5825056A (en) | Scanning switch transistor for solid state imaging device | |
| JP2519208B2 (ja) | カラ−固体撮像装置 | |
| US7471326B2 (en) | Scanning switch transistor for solid-state imaging device | |
| US20220238470A1 (en) | Semiconductor element, apparatus, and chip | |
| JPS59108460A (ja) | 固体撮像装置 | |
| JP2513981B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH06104418A (ja) | 固体撮像素子 | |
| JPS62206878A (ja) | 固体撮像素子 | |
| JP5083982B2 (ja) | 光センサーアレイ、光センサーアレイデバイス、撮像装置、及び光センサーアレイの検出方法 | |
| JPS62290169A (ja) | 固体撮像装置 | |
| JPH10267752A (ja) | 熱型赤外線センサ | |
| JPS61154373A (ja) | 光電変換装置 | |
| JPH05183820A (ja) | Ｃｃｄ型固体撮像素子 | |
| JPS61157179A (ja) | 撮像装置 | |
| JPH0562868B2 (ja) | ||
| JPH06339084A (ja) | 固体撮像素子 | |
| JPH0294565A (ja) | 固体撮像装置 | |
| JPH04346268A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |