JPS62290169A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［産業上の利用分野］ この発明は固体撮像装置に関し、特に信号電荷蓄積領域
の上部にフローティングゲート電極を設けた固体撮像装
置に関するものである。

［従来の技術］ 第４図は、従来のＣｈａ　ｒｇｅ−Ｓｋ　ｉｍｍｉｎｇ
−Ｍｏｄｅで動作する固体撮像装置のフォトダイオード
領域からＣＯＤ　（電荷結合素子）に至る１画素分の構
造を示す断面図である。

図において、ｐ形シリコン基板１表面にｎ十形シリコン
領域６３およびｎ−形シリコン領域６２が互いに間隔を
隔てて形成されている。ｎ十形シリコン領域６３と、そ
の周辺のｐ形シリコン基板１とによりｐｎフォトダイオ
ード領域７１を構成する。このｐｎフォトダイオード領
域７１は入射した光を信号電荷に変換する。ｐ形シリコ
ン基板１およびｎ−形シリコン領域６２上にゲート酸化
膜９１を介してゲート電極６４，６５，６６．６７．６
８が形成されている。８４，８５，８６゜８７．８８は
ゲート電圧入力端子である。特にゲート電極８８はＣＣ
Ｄの電極であり、このゲート電極８８１：ＣＣＤ信号が
入力される。ｎ−形シリコン領域６２は電荷転送に適し
たベリラドチャンネル領域となっており、ｐｎフォトダ
イオード領域７１からの信号電荷はゲート電極６４，６
５゜６６．６７下の領域を通ってＣＣＤのゲート電極６
８下の領域に転送され、信号電荷はＣＯＤで外部に読出
される。

第５図（ａ）、　　（ｂ）、　　（ｃ）、　　（ｄ）は
、第４図の１画素分の構造のＣｈａｒｇｅ−Ｓｋｉｍｍ
ｉｎｇ−Ｍｏｄｅ動作を説明するための各部のポテンシ
ャルを示す図である。

図において、（ａ）、（ｂ）、（ｃ）、　　（ｄ）はぞ
れ各時刻における各部の動作に対応する図である。７１
は、第４図に示したｐＯフォトダイオード領域７１に対
応しており、？２，７３，７４゜７５．７６は、それぞ
れ第４図に示したｐ形シリコン基板１およびｎ−形シリ
コン領域６２のゲート電極６４，６５，６６．６７．６
８下の領域を示している。また、７ｇ、７９．７７は、
それぞれゲート電極６４，６６．６８下の領域に蓄積さ
れた信号電荷を示している。

次に第４図の１画素分の構造のＣｈａｒｇｅ−５ｋ　ｉ
ｍｍｉｎｇ−Ｍｏｄｅ動作について第５図を参照して説
明する。第４図に示したゲート電極６４〜６８に加える
電圧を高くすると、第５図に示した各部のポテンシャル
は低くなる。これは、第５図において電子に対するポテ
ンシャルを正にとっているためである。まず、（ａ）は
電荷蓄積状態を示している。ゲート電極６７はＯＦＦ状
態であり、領域７５もＯＦＦ状態を示している。このと
き、ＣＯＤの転送部である領域７６と領域７４とは遮断
されている。ゲート電極６４には常にＤＣＮ圧が印加さ
れており、領域７２のポテンシャルは変化しない。そし
て、ゲート電極６５．６６はＯＮ状態で、ゲート電極６
６下の領域７４には深い蓄積ウェルが形成されている。

ｐｎフォトダイオード領域７１の電位は、ゲート電極６
４に印加されるＤＣ電圧による領域７２の固定ポテンシ
ャルによって固定される。すなわち、入射光によってｐ
ｎフォトダイオード領域７１内に発生した信号電荷（電
子）によってこのｐｎフォトダイオード領域７１のポテ
ンシャルが上がっても、ｐｎフォトダイオード領域７１
から信号電荷は領域７２の固定電位のバリヤを越えて溢
れ出し、ｐｎフォトダイオード領域７１の電位は元に戻
る。この溢れ出した信号電荷は、領域７２のウェルに流
れ込むが、この時刻では、このウェルは既に信号電荷７
８で満たされているため、信号電荷は領域７４のウェル
内に移され信号電荷７９として蓄積される。次に、信号
電荷７９の一定の蓄積時間を経た後、ゲート電極６７を
ＯＮ状態にし、ゲート電極６５．６６をＯＦＦ状態にす
ることにより、領域６６のウェル内の信号電荷７９はＣ
ＯＤの転送部である領域７６のウェル内に移される。ま
たこのとき、入射光によってｐｎフォトダイオード領域
７１で発生した信号電荷は、領域７２のウェル内に蓄積
される（第５図（ｂ））。次に、ゲート電極６７はＯＦ
Ｆ状態になり、領域７６のウェル内の信号電荷７７はＣ
ＯＤで外部に転送される（第５図（Ｃ））。次に、ゲー
ト電極６５．６６はＯＮ状態に戻され、領域７２のウェ
ル内に蓄積されていた信号電荷は領域７４のウェル内に
流れ込む（第５図（ｄ））。

この方法（Ｃｈａｒｇｅ−５ｋｉｍｍｉｎｇ−Ｍｏｄｅ
）はｐｎフォトダイオード領域７１の電位を一定に保つ
ことができるという利点を持っている。ｐｎフォトダイ
オード領域７１の電位を隣接したゲート領域の電位に固
定することにより、ｐｎフォトダイオード領域７１より
溢れ出た信号電荷は、入射光によって発生した正味の信
号電荷となり、入射光量と領域７４のウェル内に蓄積さ
れる信号電荷量との間には優れた線型性が成立する。

第６図は、第４図の１画素分の構造を複数個１列に配列
し、ＣＣＤによって順次信号電荷を読出すようにしたリ
ニアイメージセンサの構成例を示す図である。

図において、８２は、第４図のゲート電極６４゜６５．
６６．６７と、これらゲート電極の下にあるゲート酸化
膜９１とｐ形シリコン基板６１とｎ−形シリコン領域６
２とから構成される信号電荷転送領域であり、８３は、
ゲート電極６８と、このゲート電極の下にあるゲート酸
化膜９１とｐ形シリコン基板１とｎ−形シリコン領域６
２とから構成されるＣＣＤを示している。また、８９は
信号電荷増幅回路であり、９０は出力端子である。

各ｐｎフォトダイオード領域７１からの信号電荷は、第
４図および第５図で説明した方法を使用して信号電荷転
送領域８２を通ってＣＣＤ８３に移動され、この信号電
荷はＣＣＤ８３により信号増幅回路８９に転送されて増
幅された後出力端子９０から読出される。

ところで、ＣＯＤにおいて、転送される信号電荷量を固
定電位ゲート電極と転送領域との間に設けたフローティ
ングゲート電極によって感知するという方法が過去にあ
り、たとえば文献Ｗ、　　Ｅ。

Ｅｎｇｅｌｅｒ、Ｊ、Ｊ、Ｔｉｅｍａｎｎ、Ｒ。

Ｄ、Ｂａｅｒｔｓｃｈ著の”５ｕｒｆａｃｅ　　Ｃｈａ
ｒｇｅ　　　Ｔｒａｎｓｐｏｒｔ　　　ｉｎ　　　５ｉ
ｌｉｃｏｎ”　　　Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、　
　１７　　ｐｐ、４６９−４７２　（１９７０）に記載
されている。

第７図は、」二紀文献に記載されたＣＯＤに用いられて
いるフローティングゲート構造を示す断面図である。

図において、ｐ形シリコン基板１表面にｎ−形シリコン
領域２０が形成されている。ｐ形シリコン基板１および
ｎ−形シリコン領域２０上にＳｉｏ２からなるゲート酸
化膜３９を介してフローティングゲート電極３７が形成
されており、このフローティングゲート電極３７上に酸
化膜４０を介して固定電位ゲート電極３８が形成されて
いる。

今、ｎ−形シリコン領域２０は空乏化させた状態にある
とする。すなわち、ｎ−形シリコン領域２０内には信号
電荷（電子）がなく、固定正電荷（ドナー）のみが存在
する。このとき１点鎖線Ａ−Ａ上の電位分布は第８図（
ａ）のようになる。

この電位分布はポアソン方程式を解くことによって得ら
れ、文献として、たとえばＳ、Ｍ、Ｓｚｅ著の“Ｐｈｙ
ｓｉｃｓ　　ｏｆ　　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　　
Ｄｅｖｉｃｅｓ”　　５ｅｃｏｎｄＥｄｉｔｉｏｎ　　
ｐｐ、４２３〜（７，４，４、Ｂｕｒｉｅｄ　　Ｃｈａ
ｎｎｅｌ　　ＣＣＤ）がある。また、信号電荷がｎ−形
シリコン領域２０に注入されたときの１点鎖線Ａ−Ａ上
の電位分布は第８１’１（ｂ）のようになる。信号電荷
は固定正電荷に捕えられ、固定正電荷分布が一定である
とすると、信号電荷が蓄積されている領域では電界は零
となり電位は一定となる。信号電荷が蓄積されている領
域内の電位は固定正電荷による電位から信号電荷による
電位を引いたものと考えられ、固定電位ゲート電極３８
と信号電荷が蓄積されている領域間の電界は、ｎ−形シ
リコン領域２０に蓄積された信号電荷量に依／７して変
化する。したがって、フローティングゲート電極３８の
電位も、蓄積信号電荷量に対して変化することになり、
フローティングゲート電極３８を信号電荷量の検出に用
いることができる。

このフローティングゲート構造の原理は、高感度でＳ／
Ｎが高いためにＣＯＤの転送中の信号電荷検出法として
有効である。しかし、上述のｃｈａｒｇｅ−３ｋｉｍｍ
ｉｎｇ−Ｍｏｄｅにおいて信号電荷蓄積領域上にフロー
ティングゲート電極を設は信号電荷の検出を行なうとい
う手法に関しては未だ報告はない。

［発明が解決しようとする問題点］ 従来のＣｈａｒｇｅ−Ｓｋｉｍｍｉｎｇ−Ｍ。

ｄｅで動作する固体撮像装置の一画素分の構造は以上の
ように構成されており、入射光と線型関係を持った信号
電荷をＣＯＤで読出していた。したがって、ＣＯＤでの
信号電荷の転送効率が悪い場合やＣＣ，Ｄの段数が多く
なった場合には、信号電荷が正確に外部に読出されず、
Ｃｈａ　ｒｇｅ−Ｓｋｉｍｍｉｎｇ−Ｍｏｄｅの利点が
生かされないという間ｍ点があった。

この発明は上記のような問題点を解消するためになされ
たもので、ＣＯＤを用いないでフォトダイオード領域で
発生した信号電荷を精度良く直接読出すことができる固
体撮像装置を得ることを目的とする。

［問題点を解決するための手段］ この発明に係る固体撮像装置は、第１導電形の半導体基
板表面に第２導電形の第１の半導体領域を形成し、第１
の半導体領域と、その周辺の半導体基板とにより入射さ
れた光を信号電荷に変換する光検出部を構成し、半導体
基板表面に第１の半導体領域と間隔を隔てて光検出部か
らの信号電荷を蓄積するための第２導電形の第２の半導
体領域を形成し、第１の半導体領域と第２の半導体領域
間の半導体基板上に絶縁膜を介して、その電位が第１の
電位に固定され光検出部で発生した信号電荷の第２の半
導体領域への移動を制御するための電荷移動制御ゲート
電極を形成し、第２の半導体領域」−に絶縁膜を介して
、その電位が第２の電位に固定される電荷蓄積部ゲート
電極を形成し、第２の半導体領域と電荷蓄積部ゲート電
極間に、第２の半導体領域に蓄積された信号電荷量を検
出するためのフローティングゲート電極を形成したもの
である。

［作用］ この発明においては、第１の電位に固定される電荷移動
制御ゲート電極により光検出部の電位を一定の電位に固
定しているので、入射光によって光検出部で発生した信
号電荷はこの光検出部より溢れ出して第２の半導体領域
に蓄積される。そして、この溢れ出した信号電荷は入射
光によって発生した正味の信号電荷となり、入射光量と
第２の半導体領域に蓄積された信号電荷量との間に優れ
た線型性が成立する。

また、フローティングゲート電極は第２の電位に固定さ
れる電荷＃積部ゲート電極と第２の半導体領域間に形成
されているので、このフローティングゲート電極の電位
は第２の半導体領域の電位によって決まる。そして、こ
の第２の半導体領域の電位はこれに蓄積された信号電荷
量で決まるので、フローティングゲート電極の電位は蓄
積された信号電荷ユを表わすことになる。このため、フ
ローティングゲート電極の電位を検出することによって
、転送効率や段数が問題となるＣＣＤを用いずに光検出
部で発生した信号電荷を感度良く直接読出すことができ
る。

［実施例コ 以下、この発明の実施例を図について説明する。

なお、この実施例の説明において、従来の技術の説明と
重複する部分については適宜その説明を省略する。

第１図は、この発明の実施例である固体撮像装置の１画
素分の構造を示す断面図である。

初めにこの１画素分の構造の構成について説明する。図
において、ｐ形シリコン基板１表面に、ｎ＋形シリコン
領域３、ｎ−形シリコン領域２およびｎ＋形シリコン領
域４１，４２，４３，４４゜４５が互いに間隔を隔てて
形成されている。ｎ＋形シリコン領域３とｎ−形シリコ
ン領域２間のｐ形シリコン領域２間にゲート酸化膜４６
を介してポリシリコンからなる電荷移動制御ゲート電極
１４が形成されている。また、ｎ−形シリコン領域２−
１−にゲート酸化膜４６を介してポリシリコンからなる
フローティングゲート電極１６が形成されている。１５
はポリシリコンからなる電荷蓄積部ゲート電極であり、
その一部はｎ−形シリコン領域２上にゲート酸化＃４６
を介して形成されており、残りの一部はフローティング
ゲート電極１６上に酸化膜４７を介して形成されている
。ｐ形シリコン基板１とｎ＋十形リコン領域３とｎ−形
シリコン領域２とゲート酸化膜４６と電荷移動制御ゲー
ト電極１４とはＭＯＳトｉ＞づスタ２３を構成する。ｎ
＋十形リコン領域３と、その周辺のｐ形シリコン基板１
とにより入射した光を信号電荷に変化するためのｐｎフ
ォトダイオード領域２０を構成する。ｎ−形シリコン領
域２はｐｎフォトダイオード領域２０で発生した信号電
荷を蓄積するための領域である。電荷移動制御ゲート電
極１４の電位はゲート電圧入力端子５より与えられる電
荷移動制御電圧（ＶＧＰＤ）によって一定の電位に固定
され、これによってｐｎフォトダイオード領域２０の電
位を一定の電位に固定してｐｎフォトダイオード領域２
０で発生した信号電荷のｎ−形シリコン領域２への移動
を制御する。電荷蓄積部ゲート電極１５の電位はゲート
電圧入力端子６より与えられる蓄積ゲート電圧（Ｖ５　
ｖ　）によって固定される。ＭＯＳトランジスタ２５は
ｎ−形シリコン領域２に蓄積された信号電荷のオーバフ
ロー用のものであり、このＭＯＳｌ−ランリスタ２５の
一方電極には端子７よりオーバフロードレイン電圧（Ｖ
ｏ　Ｆ　Ｏ）が与えられ、その他方電極はｎ−形シリコ
ン領域２に接続され、そのゲート電極にはゲート電圧入
力端子８よりオーバフロー制御クロック（ＶＧ　ＯＦ　
Ｃ＋　）が与えられる。また、ｎ十形シリコン領域４１
と４２間のｐ形シリコン基板１上にゲート酸化膜４６を
介してポリシリコンからなるゲート電極１７が形成され
ており、ｎ１形シリコン領域４２と４３間のｐ形シリコ
ン基板１上にゲート酸化膜４６を介してポリシリコンか
らなるゲート電極１８が形成されている。ｐ形シリコン
基板１とｎ十形シリコン領域４１とｎ十形シリコン領域
４２とゲート酸化膜４６とゲート電極１７とはＭＯＳト
ランジスタ２８を構成し、フローティングゲート電極１
６はゲート電極１７に接続されている。また、ｐ形シリ
コン基板１とｎ十形シリコン領域４２とｎ十形シリコン
領域４３とゲート酸化膜４６とゲート電極１８とはＭＯ
Ｓトラジスタ２９を構成する。ｎ十形シリコン領域４１
には端子９よりドレイン電圧（Ｖｏｏ）が与えられる。

ゲート？ＩＳ￥ｉ１８にはゲート電圧入力端子１０より
アンプ負荷電圧（ＶＧＬ）が与えられる。ｎ十形シリコ
ン領域４３には端子１１より接地電圧であるアンプソー
ス電圧（Ｖｓｓ）が与えられる。ＭＯＳトランジスタ２
８はフローティングゲート電極１６の電圧を電流に変換
し、ＭＯＳトランジスタ２９は負荷トランジスタである
。

また、ｎ十形シリコン領域４４と４５間のｐ形シリコン
基板１」二にゲート酸化膜４６を介して出力制御ゲート
電極１９が形成されており、ｎ十形シリコン領域４２は
ｎ十形シリコン領域４４に接続されている。ｐ形シリコ
ン基板１とｎ十形シリコン領域４４とｎ十形シリコン領
域４５とゲート酸化膜４６と出力制御ゲート電極１９と
は出力１制御用のＭＯＳトランジスタ３０を構成する。

出力制御ゲート電極１９にはゲート電圧入力端子１２よ
り走査回路からの入力クロック（Ｖ　ｓ。ＡＭ）が与え
られる。ｎ十形シリコン領域４５は出力端子１３に接続
され、この出力端子１３から信号電荷出力が得られる。

第２図は、第１図の１画素分の構造の回路図である。図
において、番号を付した部分は第１図で同じ番号を付し
た部分に対応している。そして、ｐｎフォトダイオード
２１はｐｎフォトダイオード領域２０に対応し、信号電
荷蓄積領域２２はｎ−形シリコン領域２に対応している
。また、コンデンサ４８はｎ−形シリコン領域２とゲー
ト酸化膜４６とフローティングゲート電極１６とから構
成されるコンデンサに対応し、コンデンサ４９はフロー
ティングゲート電極１Ｇと酸化膜４７と電荷蓄積部ゲー
ト電極１５とから構成されるコンデンサに対応している
。直流電源５０はゲート電圧入力端子６に蓄積ゲート電
圧（Ｖ５　Ｔ　）を与えるためのものであり、直流電源
５１は端子９にドレイン電圧（Ｖｏ　ｏ　）を与えるも
のであり、直流電源５２はゲート電圧入力端子１０にア
ンプ負荷電圧（ＶＧ　Ｌ　）を与えるものである。ここ
で、３３を信号処理回路と称する。

次にこの１画素分の構造の動作について説明する。ｐｎ
フォトダイオード領域２０で発生した信号電荷が電荷移
動制御ゲート電極１４下の領域を通って信号電荷蓄積領
域であるｎ−形シリコン領域２に至る過程は、従来技術
で述べたＣｈａｒｇｅ−Ｓｋ　ｉｍｍｉｎｇ−Ｍｏｄｅ
と同様であり、ｎ−形シリコン領域２に蓄積される信号
電荷量は、電荷移動制御ゲート電極１４によりｐｎフォ
トダイオード領域２０の電位を一定の電位に固定してい
るため、入射光量と正確に比例し、信号電荷が蓄積され
た領域の電位は蓄積された信号電荷量に応じて変化する
。このとき、電荷蓄積部ゲート電極１５の電位を蓄積ゲ
ート電圧（ＶｓＴ）により一定の電位に固定しているた
め、フローティングゲート電極１６の電位は、第８図（
ａ）、　　（ｂ）で説明したように信号電荷が蓄積され
た領域の電位で決まる。したがって、フローティングゲ
ート電極１６０電位を検出することによって、ｎ−形シ
リコン領域２に蓄積された信号電荷量を検出することが
できる。そして、このフローティングゲート電極１６の
電位をＭＯＳトランジスタ２８のゲート電極１７に接続
し、直流電源５１によってＭＯＳトランジスタ２８を流
れる電流を制御する。

このとき、ＭＯＳ）ランリスタ２９は負荷として働き、
ＭＯＳトランジスタ２８を流れる電流は電圧に変換され
、この電圧は、スイッチングトランジスタとして用いて
いるＭＯＳ）ランリスタ３０のゲート電極１９にゲート
電圧入力端子１２より走査回路からの入力クロック（Ｖ
ｓ　ＣＡ　ＩＪ　）が与えられたときに、出力端子３２
より信号電荷出力として取出される。

このように、この実施例では、Ｃｈａｒｇｅ−Ｓｋｉｍ
ｍｉｎｇ−Ｍｏｄｅにおけるフォトダイオード領域から
信号電荷蓄積領域への信号電荷の移動方法を用いている
ため、入射光量と信号電荷量との間に優れた線型性が成
立し、さらに、フローティングゲート電極の電位を検出
することによって、転送効率や段数が問題となるＣＯＤ
を用いることなくフォトダイオード領域で発生した信号
電荷を精度良く直接読出すことができ、より正確な画像
情報が得られる。

第３図は、第１図の１画素分の構造を複数個１列に配列
したリニアイメージセンサの構成例を示す図である。

図において、５１はシフトレジスタ、５２は信号出力線
である。各ｐｎフォトダイオード２１上に入射した光量
を以上に述べた方法で精度良く検出し、シフトレジスタ
５１の出力で各ＭＯＳトランジスタ３０を走査し、各信
号処理回路３３出力を順次信号出力線５２より取出す。

なお、上記実施例では、受光部が１列の一次元イメージ
センサについて示したが、この発明は、受光部が庚数列
の一次元イメージセンサや二次元イメージセンサにも適
用することができる。

［発明の効果］ 以上のようにこの発明によれば、第１導電形の半導体基
板表面に第２導電形の第１の半導体領域を形成し、この
第１の半導体領域と、その周辺の半導体基板とにより入
射された光を信号電荷に変化する光検出部を構成し、半
導体基板表面に第１の半導体領域と間隔を隔てて光検出
部からの信号電荷を＃積するための第２導電形の第２の
半導体領域を形成し、第１の半導体領域と第２の半導体
領域間の半導体基板上に絶縁膜を介して、その電位が第
１の電位に固定され光検出部で発生した信号電荷の第２
の半導体領域への移動を制御するための電荷移動制御ゲ
ート電極を形成し、第２の半導体領域上に絶縁膜を介し
て、その電位が第２の電位に固定される電荷蓄積部ゲー
ト電極を形成し、第２の半導体領域と電荷蓄積部ゲート
電極間に、第２の半導体領域に蓄積された信号電荷量を
検出するためのフローティングゲート電極を形成したの
で、入射光量と第２の半導体領域に蓄積される信号電荷
量との間には優れた線型性が得られる。

また、フローティングゲート電極の電位を検出すること
によって蓄積信号型ｃｆ量を検出することができ、ＣＣ
Ｄを用いないでフォトダイオード領域で発生した信号電
荷を精度良く直接読出すことができる。このため、ＣＣ
Ｄの転送効率や段数に影響されずＣｈａｒｇｅ−３ｋｉ
ｍｍｉｎｇ−Ｍ。

ｄｅの利点を生かした精度の高い信号電荷読出しができ
る固体撮像装置を得ることができる。

【図面の簡単な説明】 第１図は、この発明の実施例である固体撮像装置の１画
素分の構造を示す断面図である。 第２図は、第１図の１画素分の構造の回路図である。 第３図は、第１図の１画素分の構造を複数個１列に配列
したリニアイメージセンサの構成例を示す図である。 第４図は、従来のＣｈａｒｇｅ−３ｋｉｍｍｉｎｇ−Ｍ
ｏｄｅで動作する固体撮像装置の１画素分の構造を示す
断面図である。 第５図は、第４図の１画素分の構造のＣｈａ　ｒｇｅ−
８ｋ　１ｍｍ１　ｎｇ−Ｍｏｄｅ動作を説明するための
各部のポテンシャルを示す図である。 第６図は、第４図の１画素分の構造を複数個１列に配列
したリニアイメージセンサの構成例を示す図である。 第７図は、ＣＣＤに用いられているフローティングゲー
ト構造を示す断面図である。 第８図は、第７図のフローティングゲート構造において
フローティングゲート電極の電位の変化を説明するため
の図である。 図において、１はｐ形シリコン基板、２はｎ−形ンリコ
ン領域、３．４１〜４５はｎ＋形シリコン領域、１４は
電荷移動制御ゲート電極、１５は電荷蓄積部ゲート電極
、１６はフローティングゲート電極、１７．１８はゲー
ト電極、１９は出力制御ゲート電極、２０はｐｎフォト
ダイオード領域、２１はｐｎフォトダイオ−５ド、２２
は信号型６Ｉ蓄積領域、２３，２５．２８〜３０はＭＯ
Ｓトランジスタ、３３は信号処理回路、４６はゲート酸
化膜、４７は酸化膜、４８．４９はコンデンサ、５１は
シフトレジスタ、５２は信号出力線である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）固体撮像装置の１画素分の構造に関するものであ
   って、 第１導電形の半導体基板と、 前記半導体基板表面に形成される第２導電形の第１の半
   導体領域とを備え、 前記第１の半導体領域と、その周辺の前記半導体基板と
   により入射された光を信号電荷に変換する光検出部を構
   成し、 前記半導体基板表面に前記第１の半導体領域と間隔を隔
   てて形成され、前記光検出部からの信号電荷を蓄積する
   ための第２導電形の第２の半導体領域と、 前記第１の半導体領域と前記第２の半導体領域間の前記
   半導体基板上に絶縁膜を介して形成され、その電位が第
   １の電位に固定され前記光検出部で発生した信号電荷の
   前記第２の半導体領域への移動を制御するための電荷移
   動制御ゲート電極と、前記第２の半導体領域上に絶縁膜
   を介して形成され、その電位が第２の電位に固定される
   電荷蓄積部ゲート電極と、 前記第２の半導体領域と前記電荷蓄積部ゲート電極間に
   形成され、前記第２の半導体領域に蓄積された信号電荷
   量を検出するためのフローティングゲート電極とを備え
   た固体撮像装置。
2. （２）さらに、前記半導体基板表面に前記第２の半導体
   領域と間隔を隔てて形成される第２導電形の第３の半導
   体領域と、 前記半導体基板表面に前記第３の半導体領域と間隔を隔
   てて形成される第２導電形の第４の半導体領域と、 前記第３の半導体領域と前記第４の半導体領域間の前記
   半導体基板上に絶縁膜を介して形成される別のゲート電
   極とを備え、 前記フローティングゲート電極は前記別のゲート電極に
   接続されている特許請求の範囲第１項記載の固体撮像装
   置。