JPH04127583A - 低キャパシタンス、大面積の半導体光検出器及び光検出器システム - Google Patents
低キャパシタンス、大面積の半導体光検出器及び光検出器システムInfo
- Publication number
- JPH04127583A JPH04127583A JP2414348A JP41434890A JPH04127583A JP H04127583 A JPH04127583 A JP H04127583A JP 2414348 A JP2414348 A JP 2414348A JP 41434890 A JP41434890 A JP 41434890A JP H04127583 A JPH04127583 A JP H04127583A
- Authority
- JP
- Japan
- Prior art keywords
- region
- output
- conductivity
- semiconductor device
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 210000000746 body region Anatomy 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 22
- 239000002800 charge carrier Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 8
- 238000009825 accumulation Methods 0.000 claims description 5
- 238000005513 bias potential Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 238000005070 sampling Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 10
- 230000008859 change Effects 0.000 abstract description 2
- 238000002591 computed tomography Methods 0.000 description 20
- 239000004020 conductor Substances 0.000 description 14
- 238000005259 measurement Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000032258 transport Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013480 data collection Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
- A61B6/02—Arrangements for diagnosis sequentially in different planes; Stereoscopic radiation diagnosis
- A61B6/03—Computed tomography [CT]
- A61B6/032—Transmission computed tomography [CT]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/24—Measuring radiation intensity with semiconductor detectors
- G01T1/241—Electrode arrangements, e.g. continuous or parallel strips or the like
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/24—Measuring radiation intensity with semiconductor detectors
- G01T1/249—Measuring radiation intensity with semiconductor detectors specially adapted for use in SPECT or PET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02322—Optical elements or arrangements associated with the device comprising luminescent members, e.g. fluorescent sheets upon the device
Landscapes
- Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- Molecular Biology (AREA)
- High Energy & Nuclear Physics (AREA)
- Medical Informatics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Radiology & Medical Imaging (AREA)
- Surgery (AREA)
- Theoretical Computer Science (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Optics & Photonics (AREA)
- Pathology (AREA)
- Pulmonology (AREA)
- Biomedical Technology (AREA)
- Heart & Thoracic Surgery (AREA)
- Biophysics (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Radiography Using Non-Light Waves (AREA)
- Apparatus For Radiation Diagnosis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１］
本発明は、半導体光検出器および光検出器システム、特
に光の入力を正確に測定するように設計された光検出器
システムに関する。 ［０００２］
に光の入力を正確に測定するように設計された光検出器
システムに関する。 ［０００２］
半導体デバイス、特にダイオードは光の存在の検出およ
び光の存在又は不在に従ってシステムを作動させるため
に長年使用されてきた。多くのかがるシステムにおける
光検出器は、オン・オフ・アクチュエータとして働き、
光が回路の切り換えを制御するしきい値レベルを越える
越えないということより、むしろ光入力の測定をするよ
うに設計されていないのみならず測定できない回路に装
着されている。 ［０００３］ 他のシステムにおいては、光検出用ダイオードに入射す
る光の強さを測定する必要がある。かかるシステムの１
つは、固体発光シンチレータを用いて入射Ｘ線を冷光（
ルミネセンス）に変換する固体発光シンチレータを使用
するコンピュータトモグラフィ（ＣＴ）（計算断層像法
）Ｘ−線走査システムである。かかるＣＴ走査システム
におけるマルチセルラ（多房）Ｘ−線シンチレーション
検出器システムは１０００個以上のセルからなり、各セ
ルは別個のシンチレータ・ブロックと、シンチレータの
光の出力を電気信号に変換する感光ダイオードを含む。 かかるＣＴ走査システムは測定ゾーンの片側にＸ−線源
を取り付けるガントリを含む、そしてＸ−線シンチレー
ション検出器システムが測定ゾーンの反対側にＸ −線
ビームと整列して取り付けられる。該システムは扇形の
Ｘ−線ビームおよび１０００個以上の別個の検出セルか
らなるシンチレーションＸ−線検出器を用いることが望
ましい。 ［０００４］ 最高のデータ収集精度のために、シンチレータ検出シス
テムの個々のセルは互に直接接して配置され、それによ
って検査を受ける患者や他の被検体のシンチレーション
検出器システムによるデータ収集を最大にする。シンチ
レータ材料の各ブロックは、典型的にＸ−線ビーム伝搬
方向に平行な方法に約３ｍｍの深さ、シンチレーション
検出器アレイ７（配列）の縦方向に約１ｍｍまでの幅、
Ｘ−線扇形ビームの面に垂直方向に約３０ｍｍの長さを
有する。シンチレータ・ブロックの３ｍｍまでの深さは
、そのブロックのＸ−線阻止力およびシンチレータ・ブ
ロック内に阻止する必要があるＸ−線のパーセントによ
って決まる。検出器アレイの縦方向におけるシンチレー
タ・ブロックの１ｍｍまでの幅は、検出器アレイの長さ
に沿って必要なデータの分解能によって決まる。検出器
アレイのシンチレータの３ｍｍまでの長さはＸ−線扇形
ビームの厚さと共に測定ゾーンの必要な鉛直方向の厚さ
によって決まる。これらの選択には、もちろん他の要素
も含まれる。 ［０００５］ 製造および組立を容易にするために、多数の感光性ダイ
オードを半導体材料の単一チップ又はウェーハに集積さ
せることが望ましい。次に該チップで対応する数のシン
チレータ・ブロックを組み立てて、その数のシンチレー
ション検出器セルを含有するモジュールを作る。このモ
ジュールにおける半導体構造物の模様のついた側および
その上の電極にシンチレーション材料のブロックに向け
て冷光の最高収集をする。隣接するシンチレーション検
出器セルの並行接触配置は、線、導体および他の光学的
障害物をダイオードの有効収集領域から排除して光の収
集システム効率およびセル間の均一性を最高にするため
にダイオードの狭い端部に隣接して配置される。 ［０００６］ コンピュータトモグラフィの影像を発生さすために、Ｘ
−線ビームがオンの間にガントリを測定ゾーンの回りに
回転させる、そしてシンチレーション検出器システムの
出力を記録又は同時或いは後の処理のために記憶する。 データはガントリの各回転中に連続的に取る。データを
取る場合、各位置で検出器セルの各々の出力を測定およ
び記憶する。 ［０００７］ かかるシステムでは、記録された膨大な量のデータ（〜
４×１０５のデータ点）が続いて処理されて、測定過程
の間に測定ゾーンに配置された患者が被検体の影像を画
く。 ［０００８］ 各データ点はデータを採った時点における検出セルの位
置およびその時点でのセルと関係したホト・ダイオード
からの出力の振幅からなる。これら出力振幅は全て周知
のコンピュータ・トモグラフィ影像再構成法によって処
理して、測定ゾーンの被検体の影像を画く。画かれた影
像の精度は、シンチレータ・セルへの入射Ｘ−線の強さ
がＸ−線の強さの尺度である振幅を有する電子信号に変
換される精度に依存する。 ［０００９］ 従って、影像の精度はＸ−線の強度を電子信号の振幅に
正確に変換するシンチレーションＸ−線検出システムの
性能によって限定される。単位時間当りの処理能力を最
高にし、Ｘ−線の被暴上患者の不自由を最少にするため
には、データ収集の走査をできる限り迅速に行うことが
望ましいと考えられる。低強度のＸ−線および高走査速
度で正確な影像を画くために、光検出システムは極低お
よび極めて高い硬度を含む拾いダイナミックレンジ（ダ
イナミックレンジは１０４〜１０５以上が望ましい）に
渡って直線的に入射冷光の強さを対応する電気信号の振
幅に変換する必要がある。 ［００１０］ この広いダイナミックレンジおよび極小さい割合の光発
生電荷担体で動作する必要があるために、全データ取得
系全体に渡って信号に寄与するノイズを最小にする必要
がある。 ［００１１］ ＧＥ社の現在のゼウス（Ｚｅｕｓ）型ＣＴスキャナは、
入射Ｘ−線の強度を冷光に変換するのに固定セラミック
・シンチレータを用いている。面積が３／４ｍｍＸ３０
ｍｍ程度の大きな面積のＰＩＮ感光性ダイオードがシン
チレータ・ブロックに光学的に結合されて、発生する冷
光を検出し、その光を出力電流に変換する、そしてその
出力電流の振幅は、シンチレータがＸ−線一冷光の直線
的変換をする限り冷光の強さ従って入射Ｘ−線の強さと
直線関係にある。この出力電流は次に演算増幅器によっ
て出力電圧に変換される。 ［００１２］ 多くの設計上の考慮事項が光検出器ダイオードおよびそ
の演算増幅器出力系の設定に導入されている。正確な影
像を発生させるには、シンチレータ検出器セルの各々は
Ｘ−線強度の電子信号振幅への実質的に同一の変換をし
なければならない。その結果、種々の光検出器ダイオー
ドに接続され、演算増幅器間のオフセット電圧を最低に
させる必要がある。これは、オフセット電圧および熱ド
リフトを最低にするためダイオードをゼロバイアス（光
導電性）モードで作動させることによって促進される。 ［００１３］ かかる大きな光導電性ダイオードは、１０μ程度のゼロ
バイアス深さでも約３周知のように、演算増幅器のノイ
ズはその人力波節でのキャパシタンスに正比例する。全
検出器系の信号／ノイズ比を改良する方法の１つは、光
検出器ダイオードのキャパシタンスを下げることによっ
て演算増幅器の入力点におけるキャパシタンスを下げる
ことである。光検出器ダイオードの出力キャパシタンス
は、約１００Ｖでダイオードに逆方向バイアスをかける
ことによって約３０ｐｆに下げることができる。しかし
ながら、これは逆方向バイアス暗流をかなり増加させ、
この電流における散弾雑音に起因するノイズを増すこと
になる。その上演算増幅器のオフセット電圧が犬になる
。さらに、かかる大きな逆方向バイアスは出力増幅器と
して作用する半導体演算増幅器の入力要件と一致しない
。その結果、系のノイズを下げるいくつかの他の手段が
必要である。 ［００１４］ ダイオードのキャパシタンスはその面積に比例するから
、ダイオードの収縮によって系の電気的ノイズを下げる
ことができる。しかしながら、シンチレータ・ブロック
の大きさは、Ｘ−線阻止力、ビーム形状およびシステム
の要求さ・れる解像度によって決定されるから、光学系
はシンチレータの光をノイズ性能を著しく改善するため
に十分率さいダイオードに集中させる必要がある。その
光学系は、それ自身かかる実行可能であるノイズ低減手
段に対して系全体の性能を余りにも低下させ過ぎる。 ［００１５］ 広範囲の光検出器焦点面アレイが技術的に知られている
。これらはＣＣＤ （電荷結合素子）、ＣＩＤ（電荷注
入素子）および多数のセルの並列形セル検出器アレイを
含む。かかる造解体（ｉｍａｇｅｒｓ）は、一般に像の
高解像変換を促進するためにできる限り小さい絵素又は
セルで作られる。かかる焦点面アレイは検出器アレイに
焦点を合わされる像を検出および変換するために使用さ
れる。そのように、それらは検出される像を検出および
変換するために使用される。そのように、それらは検出
される像に存在する情報レートと一致するフレーム・レ
ートおよび重要なデータが使用システムによって吸収さ
れるレートで読み出される。 電荷結合素子（ＣＣＤ）造像体は、均一な半導体構造物
の連続領域内に単離された検出器ポテンシャル井戸又は
セルを形成する表面電位を使用する。ＣＣＤシステムは
、（１）光検出用アレイの個々のポテンシャル井戸間に
光発生電荷を蓄積することによって像を一定時間の間積
分し、（２）次にその積分した像を迅速に読み取る。そ
して、別の像の積分を開始するところの時計式に動作す
る。ＣＣＤ造像体構造物を介した電荷移送を制御するた
めに、透明絶縁ゲート電極をＣＣＤ構造物の上に配置し
て半導体構造物の種々のセグメントに適当な電位を与え
て積分中に単離されたポテンシャル井戸を形成すると共
にプロセスの読み出し部分の間に得られた電荷パケット
をその構造物を介して移送させる。 ［００１６］ ＣＣＤ造像体は、像が検出されずかつ各シンチレーショ
ン検出器セルが大きな光収集面積をもたなければならな
いので、ＣＴ走査システムにおける冷光センサとしては
実用的でない。かかる大きな面積のＣＣＤは、必要でな
い高解像度、実時間、像変換用に設計されているから、
それに対応する利点を有することなく、システムに不必
要な複雑さと経費を加えることになる。さらに、各セル
に必要な大きなサイズ（〜３ＸＯ，１ｃｍ２）のＣＣＤ
の歩溜まりは低く、過剰のコストとなる。 ［００１７］
び光の存在又は不在に従ってシステムを作動させるため
に長年使用されてきた。多くのかがるシステムにおける
光検出器は、オン・オフ・アクチュエータとして働き、
光が回路の切り換えを制御するしきい値レベルを越える
越えないということより、むしろ光入力の測定をするよ
うに設計されていないのみならず測定できない回路に装
着されている。 ［０００３］ 他のシステムにおいては、光検出用ダイオードに入射す
る光の強さを測定する必要がある。かかるシステムの１
つは、固体発光シンチレータを用いて入射Ｘ線を冷光（
ルミネセンス）に変換する固体発光シンチレータを使用
するコンピュータトモグラフィ（ＣＴ）（計算断層像法
）Ｘ−線走査システムである。かかるＣＴ走査システム
におけるマルチセルラ（多房）Ｘ−線シンチレーション
検出器システムは１０００個以上のセルからなり、各セ
ルは別個のシンチレータ・ブロックと、シンチレータの
光の出力を電気信号に変換する感光ダイオードを含む。 かかるＣＴ走査システムは測定ゾーンの片側にＸ−線源
を取り付けるガントリを含む、そしてＸ−線シンチレー
ション検出器システムが測定ゾーンの反対側にＸ −線
ビームと整列して取り付けられる。該システムは扇形の
Ｘ−線ビームおよび１０００個以上の別個の検出セルか
らなるシンチレーションＸ−線検出器を用いることが望
ましい。 ［０００４］ 最高のデータ収集精度のために、シンチレータ検出シス
テムの個々のセルは互に直接接して配置され、それによ
って検査を受ける患者や他の被検体のシンチレーション
検出器システムによるデータ収集を最大にする。シンチ
レータ材料の各ブロックは、典型的にＸ−線ビーム伝搬
方向に平行な方法に約３ｍｍの深さ、シンチレーション
検出器アレイ７（配列）の縦方向に約１ｍｍまでの幅、
Ｘ−線扇形ビームの面に垂直方向に約３０ｍｍの長さを
有する。シンチレータ・ブロックの３ｍｍまでの深さは
、そのブロックのＸ−線阻止力およびシンチレータ・ブ
ロック内に阻止する必要があるＸ−線のパーセントによ
って決まる。検出器アレイの縦方向におけるシンチレー
タ・ブロックの１ｍｍまでの幅は、検出器アレイの長さ
に沿って必要なデータの分解能によって決まる。検出器
アレイのシンチレータの３ｍｍまでの長さはＸ−線扇形
ビームの厚さと共に測定ゾーンの必要な鉛直方向の厚さ
によって決まる。これらの選択には、もちろん他の要素
も含まれる。 ［０００５］ 製造および組立を容易にするために、多数の感光性ダイ
オードを半導体材料の単一チップ又はウェーハに集積さ
せることが望ましい。次に該チップで対応する数のシン
チレータ・ブロックを組み立てて、その数のシンチレー
ション検出器セルを含有するモジュールを作る。このモ
ジュールにおける半導体構造物の模様のついた側および
その上の電極にシンチレーション材料のブロックに向け
て冷光の最高収集をする。隣接するシンチレーション検
出器セルの並行接触配置は、線、導体および他の光学的
障害物をダイオードの有効収集領域から排除して光の収
集システム効率およびセル間の均一性を最高にするため
にダイオードの狭い端部に隣接して配置される。 ［０００６］ コンピュータトモグラフィの影像を発生さすために、Ｘ
−線ビームがオンの間にガントリを測定ゾーンの回りに
回転させる、そしてシンチレーション検出器システムの
出力を記録又は同時或いは後の処理のために記憶する。 データはガントリの各回転中に連続的に取る。データを
取る場合、各位置で検出器セルの各々の出力を測定およ
び記憶する。 ［０００７］ かかるシステムでは、記録された膨大な量のデータ（〜
４×１０５のデータ点）が続いて処理されて、測定過程
の間に測定ゾーンに配置された患者が被検体の影像を画
く。 ［０００８］ 各データ点はデータを採った時点における検出セルの位
置およびその時点でのセルと関係したホト・ダイオード
からの出力の振幅からなる。これら出力振幅は全て周知
のコンピュータ・トモグラフィ影像再構成法によって処
理して、測定ゾーンの被検体の影像を画く。画かれた影
像の精度は、シンチレータ・セルへの入射Ｘ−線の強さ
がＸ−線の強さの尺度である振幅を有する電子信号に変
換される精度に依存する。 ［０００９］ 従って、影像の精度はＸ−線の強度を電子信号の振幅に
正確に変換するシンチレーションＸ−線検出システムの
性能によって限定される。単位時間当りの処理能力を最
高にし、Ｘ−線の被暴上患者の不自由を最少にするため
には、データ収集の走査をできる限り迅速に行うことが
望ましいと考えられる。低強度のＸ−線および高走査速
度で正確な影像を画くために、光検出システムは極低お
よび極めて高い硬度を含む拾いダイナミックレンジ（ダ
イナミックレンジは１０４〜１０５以上が望ましい）に
渡って直線的に入射冷光の強さを対応する電気信号の振
幅に変換する必要がある。 ［００１０］ この広いダイナミックレンジおよび極小さい割合の光発
生電荷担体で動作する必要があるために、全データ取得
系全体に渡って信号に寄与するノイズを最小にする必要
がある。 ［００１１］ ＧＥ社の現在のゼウス（Ｚｅｕｓ）型ＣＴスキャナは、
入射Ｘ−線の強度を冷光に変換するのに固定セラミック
・シンチレータを用いている。面積が３／４ｍｍＸ３０
ｍｍ程度の大きな面積のＰＩＮ感光性ダイオードがシン
チレータ・ブロックに光学的に結合されて、発生する冷
光を検出し、その光を出力電流に変換する、そしてその
出力電流の振幅は、シンチレータがＸ−線一冷光の直線
的変換をする限り冷光の強さ従って入射Ｘ−線の強さと
直線関係にある。この出力電流は次に演算増幅器によっ
て出力電圧に変換される。 ［００１２］ 多くの設計上の考慮事項が光検出器ダイオードおよびそ
の演算増幅器出力系の設定に導入されている。正確な影
像を発生させるには、シンチレータ検出器セルの各々は
Ｘ−線強度の電子信号振幅への実質的に同一の変換をし
なければならない。その結果、種々の光検出器ダイオー
ドに接続され、演算増幅器間のオフセット電圧を最低に
させる必要がある。これは、オフセット電圧および熱ド
リフトを最低にするためダイオードをゼロバイアス（光
導電性）モードで作動させることによって促進される。 ［００１３］ かかる大きな光導電性ダイオードは、１０μ程度のゼロ
バイアス深さでも約３周知のように、演算増幅器のノイ
ズはその人力波節でのキャパシタンスに正比例する。全
検出器系の信号／ノイズ比を改良する方法の１つは、光
検出器ダイオードのキャパシタンスを下げることによっ
て演算増幅器の入力点におけるキャパシタンスを下げる
ことである。光検出器ダイオードの出力キャパシタンス
は、約１００Ｖでダイオードに逆方向バイアスをかける
ことによって約３０ｐｆに下げることができる。しかし
ながら、これは逆方向バイアス暗流をかなり増加させ、
この電流における散弾雑音に起因するノイズを増すこと
になる。その上演算増幅器のオフセット電圧が犬になる
。さらに、かかる大きな逆方向バイアスは出力増幅器と
して作用する半導体演算増幅器の入力要件と一致しない
。その結果、系のノイズを下げるいくつかの他の手段が
必要である。 ［００１４］ ダイオードのキャパシタンスはその面積に比例するから
、ダイオードの収縮によって系の電気的ノイズを下げる
ことができる。しかしながら、シンチレータ・ブロック
の大きさは、Ｘ−線阻止力、ビーム形状およびシステム
の要求さ・れる解像度によって決定されるから、光学系
はシンチレータの光をノイズ性能を著しく改善するため
に十分率さいダイオードに集中させる必要がある。その
光学系は、それ自身かかる実行可能であるノイズ低減手
段に対して系全体の性能を余りにも低下させ過ぎる。 ［００１５］ 広範囲の光検出器焦点面アレイが技術的に知られている
。これらはＣＣＤ （電荷結合素子）、ＣＩＤ（電荷注
入素子）および多数のセルの並列形セル検出器アレイを
含む。かかる造解体（ｉｍａｇｅｒｓ）は、一般に像の
高解像変換を促進するためにできる限り小さい絵素又は
セルで作られる。かかる焦点面アレイは検出器アレイに
焦点を合わされる像を検出および変換するために使用さ
れる。そのように、それらは検出される像を検出および
変換するために使用される。そのように、それらは検出
される像に存在する情報レートと一致するフレーム・レ
ートおよび重要なデータが使用システムによって吸収さ
れるレートで読み出される。 電荷結合素子（ＣＣＤ）造像体は、均一な半導体構造物
の連続領域内に単離された検出器ポテンシャル井戸又は
セルを形成する表面電位を使用する。ＣＣＤシステムは
、（１）光検出用アレイの個々のポテンシャル井戸間に
光発生電荷を蓄積することによって像を一定時間の間積
分し、（２）次にその積分した像を迅速に読み取る。そ
して、別の像の積分を開始するところの時計式に動作す
る。ＣＣＤ造像体構造物を介した電荷移送を制御するた
めに、透明絶縁ゲート電極をＣＣＤ構造物の上に配置し
て半導体構造物の種々のセグメントに適当な電位を与え
て積分中に単離されたポテンシャル井戸を形成すると共
にプロセスの読み出し部分の間に得られた電荷パケット
をその構造物を介して移送させる。 ［００１６］ ＣＣＤ造像体は、像が検出されずかつ各シンチレーショ
ン検出器セルが大きな光収集面積をもたなければならな
いので、ＣＴ走査システムにおける冷光センサとしては
実用的でない。かかる大きな面積のＣＣＤは、必要でな
い高解像度、実時間、像変換用に設計されているから、
それに対応する利点を有することなく、システムに不必
要な複雑さと経費を加えることになる。さらに、各セル
に必要な大きなサイズ（〜３ＸＯ，１ｃｍ２）のＣＣＤ
の歩溜まりは低く、過剰のコストとなる。 ［００１７］
従って、本発明は、光検出システム用に適当な極めて大
きな面積で低キャパシタンスの半導体光検出デバイスを
提供することを主目的としている。 さらに本発明の目的は、簡潔で容易かつ低コストで製造
される構造を有するかかるデバイスを提供することにあ
る。 さらに本発明の目的は、ＣＴ走査システムに最高の解像
度を提供するために厳しい直線性と最小のノイズを与え
る測定用光検出システムを作動さす手段を提供すること
にある。 本発明の別の目的は、出力キャパシタンスが光検出領域
の大きさに実質的に依存しない半導体検出器を提供する
ことにある。 さらに本発明の目的は、コレクタ領域がら容量的に減結
合される出力をもったダイオード状光検出器を提供する
ことにある。 ［００１８］
きな面積で低キャパシタンスの半導体光検出デバイスを
提供することを主目的としている。 さらに本発明の目的は、簡潔で容易かつ低コストで製造
される構造を有するかかるデバイスを提供することにあ
る。 さらに本発明の目的は、ＣＴ走査システムに最高の解像
度を提供するために厳しい直線性と最小のノイズを与え
る測定用光検出システムを作動さす手段を提供すること
にある。 本発明の別の目的は、出力キャパシタンスが光検出領域
の大きさに実質的に依存しない半導体検出器を提供する
ことにある。 さらに本発明の目的は、コレクタ領域がら容量的に減結
合される出力をもったダイオード状光検出器を提供する
ことにある。 ［００１８］
図面を含む明細書から全体として明らかとなる上記およ
び他の目的は、本発明に従って１つのタイプの導電率の
本体領域、およびその中に配置されて、その本体領域と
個々のＰＮ接合部を形成する別の一定間隔を保った検出
器領域および出力領域を有する光検出器デバイスによっ
て達成される。本体領域および検出器領域はオーム接触
した異なる電極を有する。検出器領域および出力領域は
、検出領域と出力領域間に延在するチャネル領域の電位
を制御する被絶縁電極を使用することによって容量的減
結合される。操作において、そのデバイスは比較的高い
逆方向バイアスで出力／本体のＰＮ接合部でバイアスを
かけられる、検出器領域は検出器／本体のＰＮ接合部に
逆方向バイアスをかける電位で浮動する。浮動する検出
器領域の電位はゲート電極に印加されたバイアスによっ
て制御される。そのデバイスは固定ゲート電圧で動作さ
せて連続的電流出力を提供することが望ましい。 ［００１９］ 検出器領域と出力領域間に電位差が維持される限り、デ
バイスの出力キャパシタンスは、検出器領域の大きさに
左右されないで出力領域の大きさおよび構造並びにその
ゲート電極とのオーバラップによって制御される。 ［００２０］ 出力領域の低キャパシタンスから高線形、最７Ｊｓノイ
ズ・データ取得システムが得られる。検出器領域の上に
配置されたゲート電極が無いことによって、量子化率が
最高になる。 ［００２１］ 本発明の別の実施態様に従って、被絶縁ゲート電極が、
検出器領域から出力領域への電荷担体移送を助けるため
にチャネル領域に電位勾配を与える抵抗ゲートに作られ
る。これは、そのゲート電極に抵抗材料を使用し、ゲー
トの長平方向に平行にチャネル領域の両端においてオー
ム接触した高導電率の導体を配置することによって達成
される。これら２つの導体は、長さ方向に平行なチャネ
ルの電位勾配を作って担体移送を促進させるために異な
った電位に保たれる。 ［００２２］ さらに別の実施態様により、検出器領域における逆の導
電率タイプのドーピングが省略されて、光収集領域全体
に渡って抵抗性ゲート構造物が配置される。この抵抗性
ゲートは出力領域への広い全ての範囲に延在する。高導
電率電極をチャネルの長さの両端に抵抗性ゲート層とオ
ーム接触して配置して電位勾配を生じさせ、読み取りの
ため全ての収集された電荷の収集場所から出力領域内へ
の移送を助ける。この後者の実施態様は、最初に説明し
た実施態様の場合よりも低い光担体発生率で光導入−信
号取り出しの線形変換特性を提供する。 ［００２３］
び他の目的は、本発明に従って１つのタイプの導電率の
本体領域、およびその中に配置されて、その本体領域と
個々のＰＮ接合部を形成する別の一定間隔を保った検出
器領域および出力領域を有する光検出器デバイスによっ
て達成される。本体領域および検出器領域はオーム接触
した異なる電極を有する。検出器領域および出力領域は
、検出領域と出力領域間に延在するチャネル領域の電位
を制御する被絶縁電極を使用することによって容量的減
結合される。操作において、そのデバイスは比較的高い
逆方向バイアスで出力／本体のＰＮ接合部でバイアスを
かけられる、検出器領域は検出器／本体のＰＮ接合部に
逆方向バイアスをかける電位で浮動する。浮動する検出
器領域の電位はゲート電極に印加されたバイアスによっ
て制御される。そのデバイスは固定ゲート電圧で動作さ
せて連続的電流出力を提供することが望ましい。 ［００１９］ 検出器領域と出力領域間に電位差が維持される限り、デ
バイスの出力キャパシタンスは、検出器領域の大きさに
左右されないで出力領域の大きさおよび構造並びにその
ゲート電極とのオーバラップによって制御される。 ［００２０］ 出力領域の低キャパシタンスから高線形、最７Ｊｓノイ
ズ・データ取得システムが得られる。検出器領域の上に
配置されたゲート電極が無いことによって、量子化率が
最高になる。 ［００２１］ 本発明の別の実施態様に従って、被絶縁ゲート電極が、
検出器領域から出力領域への電荷担体移送を助けるため
にチャネル領域に電位勾配を与える抵抗ゲートに作られ
る。これは、そのゲート電極に抵抗材料を使用し、ゲー
トの長平方向に平行にチャネル領域の両端においてオー
ム接触した高導電率の導体を配置することによって達成
される。これら２つの導体は、長さ方向に平行なチャネ
ルの電位勾配を作って担体移送を促進させるために異な
った電位に保たれる。 ［００２２］ さらに別の実施態様により、検出器領域における逆の導
電率タイプのドーピングが省略されて、光収集領域全体
に渡って抵抗性ゲート構造物が配置される。この抵抗性
ゲートは出力領域への広い全ての範囲に延在する。高導
電率電極をチャネルの長さの両端に抵抗性ゲート層とオ
ーム接触して配置して電位勾配を生じさせ、読み取りの
ため全ての収集された電荷の収集場所から出力領域内へ
の移送を助ける。この後者の実施態様は、最初に説明し
た実施態様の場合よりも低い光担体発生率で光導入−信
号取り出しの線形変換特性を提供する。 ［００２３］
コンピュータ断層撮影（ＣＴ）操作システム４００を図
１に模式的に示す。このＣＴ走査システム４００は、走
査又は検査される患者又は被検体が配置される円筒形エ
ンクロージャ（外囲い）４１０からなる。ガントリー４
１２がシリンダ４１０を囲み該シリンダの軸と同軸のシ
リンダの回りを回転するように形成されている。ガント
リー４１２は、ガントリーに取り付けたエレクトロニク
スをシステムの残部に接続させるために使用されるシス
テムに依存して、１回全回転した後戻るように回転する
設計又は連続的に回転する設計にすることができる。ガ
ントリー上のエレクトロニクスは、シリンダ４１０の反
対側のガントリーに装着されたシンチレーション検出器
システム４１６を包含する扇形Ｘ線ビームを発生するＸ
線源４１４を含む。扇形のＸ線源は、Ｘ線源とシンチレ
ーション検出器システム４１６によって画定される面内
に配置される。シンチレーション検出器システム４１６
は扇形Ｘ線ビームの面に垂直方向において極めて狭い（
又は薄い）。 シンチレーション検出器システム４１６の各セル４１８
は、シンチレータ材料の固体透明バーと該シンチレータ
・バーに光学的に結合された光検出器ダイオードを組み
込んでいる。各光検出器ダイオードからの出力は演算増
幅器へ接続される。各演算増幅器からの出力は、それぞ
れの線４２０又は他のエレクトロニクスによって、コン
ピュータ断層撮影システムの主制御システム４５０へ接
続される。 この実施態様におけるＸ線源用電力およびシンチレーシ
ョン検出器からの信号はケーブル４３０によって主制御
システム４５０へ搬送される。ケーブル４３０の使用に
よって、ガントリーは一般に１回転以上回転できない。 しかし、ガントリ−の連続回転が必要な場合には、スリ
ップリングや光又は無線電送を用いてガントリーのエレ
クトロニクスを主制御システム４５０へ接続させること
ができる。 この形式のＣＴ走査システムにおけるシンチレータの材
料は、入射Ｘ線を画像抽出および他の目的のために処理
される電気信号に変換する手段として、入射Ｘ線を光検
出器ダイオードによって検出される冷光（ルミネセンス
）に変換し、それによって電気信号に変換するために使
用される。 ［００−２４］ 図２には本発明によるデバイス１０の一部を横断面斜視
図で示す。デバイス１０は、Ｎ形本体領域２０、該本体
領域２０に延在して該領域と第１のＰＮ接合部２１を形
成するＰ 検出器領域２２、本体領域２０に延在して該
領域と第２のＰＮ接合部２５を形成するＰ 出力領域２
６、および本体領域の上、その検出器と出力領域の間に
配置された被絶縁ゲート電極３４を含む半導体材料の本
体１２からなる。検出器領域２２と出力領域２６は、図
において本体領域２０のチャネル部２４によってＸ一方
向に隔離されている。本体領域電極３０は、本体領域２
０の背面とオーム接触して配置されると共に半導体本体
１２の背面のほぼ全体の上に延在している。出力領域電
極３６は出力領域２６とオーム接触して配置されている
、そして出力領域２６内の出力抵抗を最小にするために
その長さ方向に沿って延在している。被絶縁ゲート電極
３４は、絶縁層３３と伝導層３５からなり、半導体本体
１２の上面に配置され、本体領域２０のチャネル領域部
２４との間の電位および導電率を制御するために検出器
領域の隣接部またはその上から出力領域２６の隣接部又
はその上まで延在する。伝導層３５は金属、高ドープド
・ポリシリコン、ケイ化物又は他の高導電率材料にする
ことができる。伝導層３５の目的は実質的に均一な電位
をチャネル領域全体に与えることである。動作のために
バイアスおよび出力回路５０は本体領域電極３０、出力
領域電極３６およびゲート電極３４に接続される。その
バイアスおよび出力回路５０は、非反転端子５３と反転
端子５４を有する演算増幅器５２、出力端子５５および
帰還又は積分コンデンサ５６を含む。演算増幅器５２の
反転入力端子５４はデバイスの出力電極３６へ接続され
る。非反転入力端子５３は負である出力電圧Ｖ、を有す
る電源へ接続される。その電源の接地端子は本体領域電
極３０へ接続される。ゲート電極３４は、負である出力
電圧ｖ６を提供する第２の電源を介して大地へ接続され
る。望ましいモードの動作におけるこのデバイスおよび
バイアス／出力回路の適当な動作のためには、■ の大
きさはＶＤの大きさより小さい。 ［００２５］ 図３は図２の線３−３についての横断面図である。図３
において、デバイス１０はその検出器領域２２と出力領
域２６（両者共鉛直面を有する矩形として与えられてい
る）を有する、そしてゲート電極３４がこれらの領域の
両方に重なっている。図３から図４Ａ〜図４Ｃに至る点
線は図３の構造と図４の図解とが整列していることを示
すためである。 ［００２６］ 図４Ａにおいて、負バイアスＶＤは出力領域電極３６に
印加される。その結果出力領域２６の電位は実質的に大
地電位以下であって、図４Ａにおいて参照番号４６によ
って示されたポテンシャル（電位）井戸を構成する。従
って、ＰＮ接合部２５は逆バイアスをかけられる。図４
Ａにおいて、ゲート電極３４は大地電位又は大地に対し
て正電位に維持される。その結果、本体領域２０のチャ
ネル領域２４の電位は、参照番号４４によって示された
ように大地電位又はそれ以上の電位である。図１および
図２デバイス１０では、検出器領域２２へのオーム接続
がないから、検出器領域２２の電位はこの領域は浮動す
るので図４では決められない。図４Ａに点線４２で示し
たように、検出器領域２２の電位は大地電位以下である
。 ［００２７］ 図４Ｂでは、図３の構造に対する電位が改良された（望
ましい動作）バイアス条件で示されている。出力電極３
６に印加されたバイアス電圧はなお−ｖＤであり、その
結果出力領域におけるポテンシャル井戸４６′ は図
４Ａと同じ深さを有する。しかしながら、図４Ｂでは、
ゲート電極３４に地電位と電圧Ｖ、の間である負電位で
バイアスをかけられる。その結果、本体領域２０のチャ
ネル領域部２４の電位は参照番号４４′ で示したよう
に地電位以下である。これらのバイアス条件下の検出器
領域２２は、４４′ より高い電位の電荷担体は全て
チャネル領域２４を介して出力領域２６に拡散するから
、参照番号４２′ で示したようにチャネル領域の電
位より大きくない電位に維持される。電位４４′ は、
その電位が光電荷蓄積領域における電位「シェルフ（ｓ
ｈｅｌｆ）電位」に制御するので、シェルフ電位と呼ぶ
ことができる。出力領域のより低い電位４６″ は出力
領域からチャネルおよび検出器領域内への拡散を防止す
る。従って、検出器領域の電位は電位４４′ と同一
レベルとなる。その結果、ＰＮ接合部２１は逆バイアス
をかけられる。ＰＮ接合部２１への正方向バイアスのた
めに、本体領域２０の領域２２付近の光誘導正電荷担体
（正孔）はＰＮ接合部２１を横切って検出器領域２２内
に引き付けられる。かかる電荷は領域２２の電位を水準
４４′以上に上げる傾向にある。これらの条件下で、出
力領域における低い方の電位４６′ はゲート電極下
で検出器領域から出力領域に（出力領域から検出器領域
にではなくて）正孔を一方向輸送するので、集まった電
荷は拡散電流としてチャネル領域を流れる。出力領域に
集められた正孔は、周知方法で電子流として出力回路に
流入する。検出器領域２２への入射光の強さが大きい程
、光誘導正孔−電子対の発生が増大してゲート電極下の
出力領域内への電流が増大する。その結果、演算増幅器
５２の出力は検出器領域に当たる光の強さに比例する。 出力領域におけるポテンシャル井戸４６′ は検出器
領域のポテンシャル井戸４２′ より深いので、検出
器領域のポテンシャル井戸４２′ は出力領域のポテ
ンシャル井戸４６′ から容量的に減結合される。すな
わち、（１）正孔は出力領域２６からチャネル領域２４
又は検出器領域２２に流入できないから、および（２）
正孔の出力領域内への流れはその領域の電位に左右され
ない（出力領域の電位が両方の場合にチャネル領域の電
位より低い限り）から、出力領域の電位の変化は出力領
域のみの電荷蓄積に影響を与える。その結果、出力ポテ
ンシャル井戸４６′ のみが光検出器装置の出力容量に
寄与する。その結果、ゲート電極３４は光電荷蓄積領域
および出力領域と共同で容量減結合体として作用する。 そして、これらの動作条件下でこのデバイスの出力容量
は、光検出器領域２２の大きさに実質的に左右されない
。従って、出力容量が光収集領域に実質的に左右されな
い光検出器装置を提供する目的が達成された。 ［００２８］ 図４０には、デバイスを動作させる望ましい方法におい
て、望ましくないと考えられる。さらに改良されたバイ
アス条件に対するデバイスの電位を示す。図４Ｃの図解
において、ゲート電極３４に印加された電位は出力電極
３６に印加された電位よりも負である。その結果、ゲー
ト電極下のポテンシャル井戸４４′ はドレン電極下
のポテンシャル井戸よりも深い。そして出力領域の電位
のレベルに達する。その結果、検出器領域ノポテンシャ
ル井戸４２′ はドレン領域のポテンシャル井戸４６′
に直結されるので、これら２つのポテンシャル井戸間
には容量減結合は存在しないことになる。そしてこのデ
バイスの出力容量は、出力、チャネルおよび検出器の領
域の共同領域の結果である。かかる動作モードは、低出
力容量が必要な場合には望ましくない。 ［００２９］ 高入射光強度の場合には、多くの光誘導正孔が発生され
て、ゲート電極下の電流は図４Ｂのバイアス条件下でか
なり太きい。これらの条件下の演算増幅器５２の出力は
入射光の強度の一次関数である。入射光の強度が低下す
るに伴い、チャネル領域を流れる電流は減少する。十分
低い入射光強さにおけるチャネル領域の電流は、チャネ
ルが絶縁ゲー） （ＭＯＳＦＥＴ、金属酸化物半導体電
界効果トランジスタ）伝導特性のしきい値以下の領域に
ある程低い。この領域での電荷担保のチャネル移動度は
極めて低くて、電荷をコレクタ部分からチャネルを通し
て出力節へ移送させるのに必要な時間は極めて長くなる
。従って、短い測定間隔では、装置は、広い面積のダイ
オード領域に発生した電荷は出力節へ十分早く移送でき
ないので非直線的になる。このデバイスに直線性が維持
される光の強さは、本体領域の抵抗率レベルが増大する
と低下する。その結果、本体領域の抵抗率は、このデバ
イスにおいて非直線性が始まる光のレベルを調整して下
げることができる設計要素の１つである。しきい値以下
の動作の問題は、しきい値以下の領域からのチャネル特
性を上昇させるべく電流レベルを上げることによって緩
和することができる。これは定常バイアス光度で収集部
分を照らすことによって、又はデバイスの温度を上げて
その暗流を高めることによって達成される。しがしなが
らこれらの解決法はノイズを増す。この種のデバイスの
多くのシステム用途に対して、小さな非直線性の作用（
ｐｐｍの範囲）もノイズの増加も問題にならない。しか
しながら、最高の解像度、最低のノイズおよび最高の直
線性がＣＴ走査システムにおいて必要な場合には、低レ
ベルの入射光では、入射光の強さに対する出力の非直線
性はシステムの操作において制限要素にすることができ
る。 ［００３０］ デバイス１０の構造は、それが本質的に単一ウェーハに
一体化された２つのダイオードであってその上に単一の
被絶縁ゲートを配置した構成であるので、作るのが簡単
であり高歩留まりで製造できるものでなければならない
。そのデバイスは高歩留まりの製造を保証する適当なチ
ャネル長さで作られる。チャネルの長さは２〜２０μの
範囲内が許容される。チャネルの長さが大きくなると光
の強さは犬になる。そして演算増幅器の出力における非
直線性は光の強さが低下すると顕著になり始まることが
わかる。 ［００３１］ 必要ならば、演算増幅器５２は光検出器素子と同一のウ
ェーハに一体化させる。さらに、前述のようにＣＴ走査
システムのような装置においては、異なる２゜３のシン
チレーション・セルに対するこれらの光検出器デバイス
を１つの半導体ウェーハに一体化してシンチレーション
検出器系全体の製造および包装を簡単にすることが望ま
しい。 ［００３２］ 図５〜図８はデバイス１０の別の構造物の平面図を示す
。図５におけるデバイス１０は、検出器領域２２と同一
のＹ一方向の長さを有するチャネル領域２４と出力領域
２６を備える。 ［００３３］ 図６のデバイス１０′ は出力領域２６′ とチャ
ネル領域２４′ を備えるが、両者は共にＹ一方向の長
さが検出器領域２２より小さい。この構造は弱い光の場
合チャネル領域を流れる電流を増大させる利点を有する
。これは、非直線性が所定のレベルに達する光度しきい
値を下げる。 ［００３４］ 図７のデバイス１０’”は検出器２２を囲む出力領域２
６″ を設けることによって改良されている。チャネル
領域２４″は検出器領域２２から出力領域２６″に延在
する類似矩形環である。この構造はチャネル領域の電流
密度を下げ、高光度用のシステムには望ましいが、演算
増幅器の出力における非直線性が始まる光とのしきい値
レベルを高くする低光度で使用するシステムには不利で
ある。 ［００３５］ さらに別に構造物１０ の平面図を図８に示す。図８の
構造は、第２の出力領域２６＊ 第２の出力電極３６＊
および第２のゲート電極３４＊並びにデバイス構造の左
端部の対応するチャネルを追加することを除いて図５の
構造に類似する。この構造は、検出器領域２２のＸ一方
向の長さが検出器領域２２における正孔の拡散長に比べ
てかなりある場合に望ましいと考えられる。 ［００３６］ 低光度の場合の出力の非直線性を補正する出力強度補正
表を決定し、使用することは原理的に可能であるカミそ
れはシステムを複雑にし好ましい解決法ではない。この
非直線性が生じる光度レベルは、ゲート電極下にチャネ
ル領域を流れる担体に、電位勾配誘導ドリフト速度を提
供するように検出器領域から出力領域方向へ傾斜する電
位勾配を提供することによって実質的に下げることがで
きる。出力電位が一５ボルトの場合、ゲート電極の左側
からゲート電極の右側へ僅か２ボルトの電位差をつける
ことによって、過剰の非直線性が生じる光度を下げるこ
とができる。 ［００３７］ かかる電位の勾配は、図９に１１０で総称する本発明の
別の実施態様によって提供される。この実施態様では、
デバイス１１０は図２に示したゲート電極３４の伝導部
として使用される均一な高伝導層３５よりむしろ、抵抗
層１３５Ｒをゲート電極の伝導部として組み込んでいる
。この抵抗層は適当にドープして必要な抵抗を提供する
ポリシリコンにできる。ポリシリコン層の目的は、光電
荷蓄積領域から出力領域へチャネル領域を横断して電位
勾配を与えることを可能にすることである。この抵抗層
は、チャネル領域の長さ方向に垂直に延在する異なる２
つの接点又は高伝導性電極部分１３５Ｌと１３５Ｈを備
える。２つの金属接点１３５Ｌと１３５Ｈには別々のバ
イアス電位が印加される。特に、接点１３５Ｈは接点１
３５Ｌよりも高い電位量を有する。これらの異なる電位
の結果、抵抗部１３５Ｒを介して接点１３５Ｌと１３５
Ｈ間に電流が流れることによって、抵抗電圧降下を生じ
てゲート電極下も電位に必要な傾斜を与える。これはチ
ャネル領域に電位勾配を生じさせて、チャネル領域を流
れる電荷担体にドリフト成分を加える。これによって、
図２のデバイス１０によって提供されるよりも実質的に
低い入射光レベルで必要な電流直線性が得られる。 ［００３８］ 図９におけるデバイス１１０の各要素は、図２のデバイ
スにおける対応する構造（要素）より１００大きい参照
番号で示されている。これらの要素の各々は、ここで論
議した要素を除いて、当事者がよく理解しているように
図２の対応する要素と同様に同一の目的および機能を果
たしている。図９のデバイス１１０の構造は図２のデバ
イスの構造１０より著しく複雑に作られている。その結
果、デバイスの構造１０は極低光度に対して極度の直線
性（ｐｐｍ）が要求されない場合の用途に望ましい。一
方、図９のデバイス構造１１０は極低光度に極度の直線
性を要求する場合に望ましい。 ［００３９］ 図１０および図１１は、それぞれデバイス１０の構造を
説明した図３に類似の方法で図９のデバイス１１０の構
造の横断面、およびデバイス１０に関して図４Ｂに存在
する条件と類似した条件下で図１０の構造に存在する電
位を示す。 ［００４０］ 図１１における出力領域１２６は、出力電極１３６に印
加されたバイアスの結果としてポテンシャル井戸２４６
を有する。チャネル領域におけるポテンシャル井戸２４
４はその底部に３つの異なる部分を有する。出力領域１
２６に隣接してポテンシャル井戸は平坦な底部２４４Ｈ
を有する。検出器領域２２２に隣接して、ポテンシャル
井戸は平坦領域２４４Ｌを有する。これら２つの平坦部
の中間に、ゲート導体１３５に抵抗層１３５Ｒが存在す
る結果として、傾斜部２４４Ｒが延在すると共にこれら
２つの平坦部を連結している。平坦部２４４Ｈの深さ又
はレベルは、ゲート導体１３５の接点１３５Ｈに印加さ
れた電位によって決定される。同様に、電位２４４Ｌの
レベルはゲート導体１３５の接点１３５Ｌに印加された
電位によって決まる。電位の傾斜部２４４Ｒは、接点１
３５Ｌと１３５Ｈ間の抵抗層１３５Ｒにおける電流およ
び該抵抗層間の電圧降下に従って、レベル２４４Ｌと２
４４Ｈを連結するだけである。ゲート電極の右側線部の
下の電位２４４Ｈと出力領域におけるポテンシャル井戸
２４６間のステップ２４５の高さはゲート接点１３５Ｈ
と出力電極１３６に印加された電位における差である。 検出器領域１２２の電位２４２はゲート導体１３５の接
点１３５Ｌに印加された電位によって達成されるレベル
と同一である。これら各種電位レベルの各々は、３つの
導体１３３Ｌ、１３５Ｈおよび１３６に印加されたバイ
アス電圧によって独立して制御することができる。 ［００４１］ 電位２４５におけるステップを電極１３６での電位の変
動より必ず大きくさせて、出力領域１２６とゲート電極
のオーバラップのみがデバイスの出力容量に寄与するこ
とを保証するために、電極１３６に印加した電位した電
位に関して接点１３５Ｈに印加された十分な電位差でデ
バイスを作動させることが望ましい。 ［００４２］ デバイス１１０の別のバージョン（異型）２１０を図１
２に横断面斜視図で示す。デバイス２１０は、そのゲー
ト電極２３４の形状を除いてデバイス１１０に類似する
。ゲート電極２３４の絶縁層２３３は、デバイス１１０
における絶縁ゲートの絶縁層１３３の場合よりも検出器
領域域２２２および出力領域２２６の上にさらに広く延
在する。さらにデバイス２１０のゲート電極の抵抗層２
３５Ｒは、絶縁層２３３の幅全体に延在している。ゲー
ト電極の検出器領域側で、ゲート電極導体２３５の金属
接点２３５Ｌは、ゲート電極２３４の導体部２３５の抵
抗層２３５Ｒ部とオーム接触して配置される。この構成
は図９のデバイス１１０の場合に類似する。しかしなが
ら、デバイス２１０のゲート導体２３５は、デバイス１
１０でのゲート導体の接点１３５Ｈに対応する別の金属
接点を有かない。その代わり、抵抗層２３５Ｒの右端部
（図面）がデバイス２１０の出力領域電極２３６とオー
ム接触して配置されている。このゲート電極構造は、デ
バイスの作動に１つのゲート電位を要するのみであるこ
と、およびそのゲート電位がゲート電極の接点２３５Ｌ
に印加される、という利点を有する。これは、ゲート導
体１３５の２つの金属接点１３５Ｌと１３５Ｈに異なる
ゲート・バイアスを印加しなけのゲート・バイアス電圧
を提供するより、むしろ電極２３６を介して出力領域へ
印加されるバイアス電圧がその第２のゲート・バイアス
電圧として作用する。従って、図１２のデバイス２１０
は、図９のデバイスと場合のように４つの異なる外部接
続部を要するのではなくて、図２のデバイス１０と同一
の３つの外部接続部を要するのみである。図９のデバイ
ス構造は、接点１３５Ｈを出力領域の電極１３６へ内部
的に接続させることによって、３つの外部接続部を備え
うろことがわかる。 ［００４３］ 図１３には、図１２のデバイスの構造の横断面図を示す
が、これは図９の構造を示す図１０の図面に類似するも
のである。図１３の電位は、図１１の場合に類似した条
件に対して示されている。特に、第２のＰＮ接合部２３
５を実質的に逆方向バイアスに配置する出力電極２３６
に印加されたバイアス電圧で、深さ２４６を有するポテ
ンシャル井戸が出力領域に生じる。ゲート領域２２４に
おいて、電圧２４４は検出器領域の値２４２から出力領
域２２６におけるポテンシャル井戸２４６の縁部へ傾斜
している。チャネル領域の傾斜２４４をもったポテンシ
ャル井戸２４６の縁部におけるステップの高さはＭＯＳ
ゲートのしきい値電圧によって決まる。 ［００４４］ 出力領域の縁部における電位２４５のステップが出力電
極２３６での電位の変動より大きい限り、チャネルおよ
び拡大された面積のダイオード領域は出力が微結されて
デバイスの出力容量に寄与しない。 ［００４５］ 本発明によるデバイスのさらに別の実施態様３１０の横
断面斜視図を図１５に示す。この構造は、（１）抵抗ゲ
ート層３３５Ｒが光収集領域全体に渡って延在しその接
点３３５Ｌおよび３３５Ｈがその抵抗ゲート層チャネル
の両端に配置されること。（２）本体領域３２０と逆の
伝導型に不純物をドープされる検出領域が存在しないこ
とを除いて構造１１０に類似している。このデバイスに
おける抵抗ゲート層３３５Ｒおよびゲート絶縁層３３３
は、検出される光を通過させて半導体材料の本体３２０
内に正孔／電子対を発生させるために透明に作る必要が
ある。その結果、抵抗ゲート層３３５Ｒは薄い適当にド
ープしたポリシリコン層（約５００Ａが望ましい）が好
ましい。デバイス３１０の構造を図１６に図３、図１０
および図１３に類似した横断面図で示す。動作中に該構
造物に誘導される電位を図４、図１１および図１４に類
似の方法で図１７に示す。出力領域の電位はこの構造に
おいて線３４６で示したように最低の電位である。光収
集領域が長さしを有し、出力領域の縁部における検出領
域の電位がその収集領域の反対側の縁部における電位よ
り△Ｖまで低い場合、走行時間１１は次式で与えられる
：［００４６］ ｔ ＝ 七 μΔＶ 上式におけるＬは収集領域チャネルの長さ、ΔＶは電位
差そしてμは電荷担体移動度である。 ［００４７］ ３０ｍｍの長さである検出器領域を有するデバイスでは
、Ｌ２はかなり大きい値である。出力の直線正は走行時
間に依存するから、長ｅＬが増すと電位差△Ｖも直線性
を一定にするために増大しなければならない。しかしな
がら、出力領域のポテンシャル井戸の深さは、出力領域
からの電流を電圧に変換する半導体演算増幅器と比較で
きるレベルに保たなければならない。 ［００４８］ この形式のデバイス構造では、最大の電荷担体走行時間
は出力領域を検出器領域の中心に配置することによって
７５％まで短縮することができる。このようにＬは走行
時間の式において二乗されるから、収集領域の各半分は
Ｌ／２を有しそれは走行時間４の係数の減少となる。 ［００４９］ この形式の長くて狭い光検出器の収集領域におけるチャ
ネルの長ｅＬは、出力領域を検出器領域の短い方より長
い方に沿って配置することによって最小にすることがで
きる。３０ｍｍＸ１ｍｍの収集領域に対して、これはＬ
を係数３０にょ問題となる光度レベルを実質的に下げる
。 ［００５０１ 本発明の全ての実施態様において直線性をできるだけ低
い光度に保つためには電荷移送に影響を与える高速イン
タフェース状態における電荷トラッピングを回避するた
めに、チャネル領域を表面チャネル領域よりむしろ埋設
チャネル領域として構成することが望ましい。かかる毎
線チャネは半導体技術において周知の方法で製造される
。 ［００５１］ 接点′３５Ｌおよび′３５Ｌは金属接点として説明して
きたが、当業者には周知のように金属ケイ化物および他
の高伝導性の非金属接点も使用することができる。 ［００５２］ これまで検討したきたように、ＣＴソリッド発光シンチ
レーション構造体はその協同する光検出器に大きな収集
面積をもつことを強制する。
１に模式的に示す。このＣＴ走査システム４００は、走
査又は検査される患者又は被検体が配置される円筒形エ
ンクロージャ（外囲い）４１０からなる。ガントリー４
１２がシリンダ４１０を囲み該シリンダの軸と同軸のシ
リンダの回りを回転するように形成されている。ガント
リー４１２は、ガントリーに取り付けたエレクトロニク
スをシステムの残部に接続させるために使用されるシス
テムに依存して、１回全回転した後戻るように回転する
設計又は連続的に回転する設計にすることができる。ガ
ントリー上のエレクトロニクスは、シリンダ４１０の反
対側のガントリーに装着されたシンチレーション検出器
システム４１６を包含する扇形Ｘ線ビームを発生するＸ
線源４１４を含む。扇形のＸ線源は、Ｘ線源とシンチレ
ーション検出器システム４１６によって画定される面内
に配置される。シンチレーション検出器システム４１６
は扇形Ｘ線ビームの面に垂直方向において極めて狭い（
又は薄い）。 シンチレーション検出器システム４１６の各セル４１８
は、シンチレータ材料の固体透明バーと該シンチレータ
・バーに光学的に結合された光検出器ダイオードを組み
込んでいる。各光検出器ダイオードからの出力は演算増
幅器へ接続される。各演算増幅器からの出力は、それぞ
れの線４２０又は他のエレクトロニクスによって、コン
ピュータ断層撮影システムの主制御システム４５０へ接
続される。 この実施態様におけるＸ線源用電力およびシンチレーシ
ョン検出器からの信号はケーブル４３０によって主制御
システム４５０へ搬送される。ケーブル４３０の使用に
よって、ガントリーは一般に１回転以上回転できない。 しかし、ガントリ−の連続回転が必要な場合には、スリ
ップリングや光又は無線電送を用いてガントリーのエレ
クトロニクスを主制御システム４５０へ接続させること
ができる。 この形式のＣＴ走査システムにおけるシンチレータの材
料は、入射Ｘ線を画像抽出および他の目的のために処理
される電気信号に変換する手段として、入射Ｘ線を光検
出器ダイオードによって検出される冷光（ルミネセンス
）に変換し、それによって電気信号に変換するために使
用される。 ［００−２４］ 図２には本発明によるデバイス１０の一部を横断面斜視
図で示す。デバイス１０は、Ｎ形本体領域２０、該本体
領域２０に延在して該領域と第１のＰＮ接合部２１を形
成するＰ 検出器領域２２、本体領域２０に延在して該
領域と第２のＰＮ接合部２５を形成するＰ 出力領域２
６、および本体領域の上、その検出器と出力領域の間に
配置された被絶縁ゲート電極３４を含む半導体材料の本
体１２からなる。検出器領域２２と出力領域２６は、図
において本体領域２０のチャネル部２４によってＸ一方
向に隔離されている。本体領域電極３０は、本体領域２
０の背面とオーム接触して配置されると共に半導体本体
１２の背面のほぼ全体の上に延在している。出力領域電
極３６は出力領域２６とオーム接触して配置されている
、そして出力領域２６内の出力抵抗を最小にするために
その長さ方向に沿って延在している。被絶縁ゲート電極
３４は、絶縁層３３と伝導層３５からなり、半導体本体
１２の上面に配置され、本体領域２０のチャネル領域部
２４との間の電位および導電率を制御するために検出器
領域の隣接部またはその上から出力領域２６の隣接部又
はその上まで延在する。伝導層３５は金属、高ドープド
・ポリシリコン、ケイ化物又は他の高導電率材料にする
ことができる。伝導層３５の目的は実質的に均一な電位
をチャネル領域全体に与えることである。動作のために
バイアスおよび出力回路５０は本体領域電極３０、出力
領域電極３６およびゲート電極３４に接続される。その
バイアスおよび出力回路５０は、非反転端子５３と反転
端子５４を有する演算増幅器５２、出力端子５５および
帰還又は積分コンデンサ５６を含む。演算増幅器５２の
反転入力端子５４はデバイスの出力電極３６へ接続され
る。非反転入力端子５３は負である出力電圧Ｖ、を有す
る電源へ接続される。その電源の接地端子は本体領域電
極３０へ接続される。ゲート電極３４は、負である出力
電圧ｖ６を提供する第２の電源を介して大地へ接続され
る。望ましいモードの動作におけるこのデバイスおよび
バイアス／出力回路の適当な動作のためには、■ の大
きさはＶＤの大きさより小さい。 ［００２５］ 図３は図２の線３−３についての横断面図である。図３
において、デバイス１０はその検出器領域２２と出力領
域２６（両者共鉛直面を有する矩形として与えられてい
る）を有する、そしてゲート電極３４がこれらの領域の
両方に重なっている。図３から図４Ａ〜図４Ｃに至る点
線は図３の構造と図４の図解とが整列していることを示
すためである。 ［００２６］ 図４Ａにおいて、負バイアスＶＤは出力領域電極３６に
印加される。その結果出力領域２６の電位は実質的に大
地電位以下であって、図４Ａにおいて参照番号４６によ
って示されたポテンシャル（電位）井戸を構成する。従
って、ＰＮ接合部２５は逆バイアスをかけられる。図４
Ａにおいて、ゲート電極３４は大地電位又は大地に対し
て正電位に維持される。その結果、本体領域２０のチャ
ネル領域２４の電位は、参照番号４４によって示された
ように大地電位又はそれ以上の電位である。図１および
図２デバイス１０では、検出器領域２２へのオーム接続
がないから、検出器領域２２の電位はこの領域は浮動す
るので図４では決められない。図４Ａに点線４２で示し
たように、検出器領域２２の電位は大地電位以下である
。 ［００２７］ 図４Ｂでは、図３の構造に対する電位が改良された（望
ましい動作）バイアス条件で示されている。出力電極３
６に印加されたバイアス電圧はなお−ｖＤであり、その
結果出力領域におけるポテンシャル井戸４６′ は図
４Ａと同じ深さを有する。しかしながら、図４Ｂでは、
ゲート電極３４に地電位と電圧Ｖ、の間である負電位で
バイアスをかけられる。その結果、本体領域２０のチャ
ネル領域部２４の電位は参照番号４４′ で示したよう
に地電位以下である。これらのバイアス条件下の検出器
領域２２は、４４′ より高い電位の電荷担体は全て
チャネル領域２４を介して出力領域２６に拡散するから
、参照番号４２′ で示したようにチャネル領域の電
位より大きくない電位に維持される。電位４４′ は、
その電位が光電荷蓄積領域における電位「シェルフ（ｓ
ｈｅｌｆ）電位」に制御するので、シェルフ電位と呼ぶ
ことができる。出力領域のより低い電位４６″ は出力
領域からチャネルおよび検出器領域内への拡散を防止す
る。従って、検出器領域の電位は電位４４′ と同一
レベルとなる。その結果、ＰＮ接合部２１は逆バイアス
をかけられる。ＰＮ接合部２１への正方向バイアスのた
めに、本体領域２０の領域２２付近の光誘導正電荷担体
（正孔）はＰＮ接合部２１を横切って検出器領域２２内
に引き付けられる。かかる電荷は領域２２の電位を水準
４４′以上に上げる傾向にある。これらの条件下で、出
力領域における低い方の電位４６′ はゲート電極下
で検出器領域から出力領域に（出力領域から検出器領域
にではなくて）正孔を一方向輸送するので、集まった電
荷は拡散電流としてチャネル領域を流れる。出力領域に
集められた正孔は、周知方法で電子流として出力回路に
流入する。検出器領域２２への入射光の強さが大きい程
、光誘導正孔−電子対の発生が増大してゲート電極下の
出力領域内への電流が増大する。その結果、演算増幅器
５２の出力は検出器領域に当たる光の強さに比例する。 出力領域におけるポテンシャル井戸４６′ は検出器
領域のポテンシャル井戸４２′ より深いので、検出
器領域のポテンシャル井戸４２′ は出力領域のポテ
ンシャル井戸４６′ から容量的に減結合される。すな
わち、（１）正孔は出力領域２６からチャネル領域２４
又は検出器領域２２に流入できないから、および（２）
正孔の出力領域内への流れはその領域の電位に左右され
ない（出力領域の電位が両方の場合にチャネル領域の電
位より低い限り）から、出力領域の電位の変化は出力領
域のみの電荷蓄積に影響を与える。その結果、出力ポテ
ンシャル井戸４６′ のみが光検出器装置の出力容量に
寄与する。その結果、ゲート電極３４は光電荷蓄積領域
および出力領域と共同で容量減結合体として作用する。 そして、これらの動作条件下でこのデバイスの出力容量
は、光検出器領域２２の大きさに実質的に左右されない
。従って、出力容量が光収集領域に実質的に左右されな
い光検出器装置を提供する目的が達成された。 ［００２８］ 図４０には、デバイスを動作させる望ましい方法におい
て、望ましくないと考えられる。さらに改良されたバイ
アス条件に対するデバイスの電位を示す。図４Ｃの図解
において、ゲート電極３４に印加された電位は出力電極
３６に印加された電位よりも負である。その結果、ゲー
ト電極下のポテンシャル井戸４４′ はドレン電極下
のポテンシャル井戸よりも深い。そして出力領域の電位
のレベルに達する。その結果、検出器領域ノポテンシャ
ル井戸４２′ はドレン領域のポテンシャル井戸４６′
に直結されるので、これら２つのポテンシャル井戸間
には容量減結合は存在しないことになる。そしてこのデ
バイスの出力容量は、出力、チャネルおよび検出器の領
域の共同領域の結果である。かかる動作モードは、低出
力容量が必要な場合には望ましくない。 ［００２９］ 高入射光強度の場合には、多くの光誘導正孔が発生され
て、ゲート電極下の電流は図４Ｂのバイアス条件下でか
なり太きい。これらの条件下の演算増幅器５２の出力は
入射光の強度の一次関数である。入射光の強度が低下す
るに伴い、チャネル領域を流れる電流は減少する。十分
低い入射光強さにおけるチャネル領域の電流は、チャネ
ルが絶縁ゲー） （ＭＯＳＦＥＴ、金属酸化物半導体電
界効果トランジスタ）伝導特性のしきい値以下の領域に
ある程低い。この領域での電荷担保のチャネル移動度は
極めて低くて、電荷をコレクタ部分からチャネルを通し
て出力節へ移送させるのに必要な時間は極めて長くなる
。従って、短い測定間隔では、装置は、広い面積のダイ
オード領域に発生した電荷は出力節へ十分早く移送でき
ないので非直線的になる。このデバイスに直線性が維持
される光の強さは、本体領域の抵抗率レベルが増大する
と低下する。その結果、本体領域の抵抗率は、このデバ
イスにおいて非直線性が始まる光のレベルを調整して下
げることができる設計要素の１つである。しきい値以下
の動作の問題は、しきい値以下の領域からのチャネル特
性を上昇させるべく電流レベルを上げることによって緩
和することができる。これは定常バイアス光度で収集部
分を照らすことによって、又はデバイスの温度を上げて
その暗流を高めることによって達成される。しがしなが
らこれらの解決法はノイズを増す。この種のデバイスの
多くのシステム用途に対して、小さな非直線性の作用（
ｐｐｍの範囲）もノイズの増加も問題にならない。しか
しながら、最高の解像度、最低のノイズおよび最高の直
線性がＣＴ走査システムにおいて必要な場合には、低レ
ベルの入射光では、入射光の強さに対する出力の非直線
性はシステムの操作において制限要素にすることができ
る。 ［００３０］ デバイス１０の構造は、それが本質的に単一ウェーハに
一体化された２つのダイオードであってその上に単一の
被絶縁ゲートを配置した構成であるので、作るのが簡単
であり高歩留まりで製造できるものでなければならない
。そのデバイスは高歩留まりの製造を保証する適当なチ
ャネル長さで作られる。チャネルの長さは２〜２０μの
範囲内が許容される。チャネルの長さが大きくなると光
の強さは犬になる。そして演算増幅器の出力における非
直線性は光の強さが低下すると顕著になり始まることが
わかる。 ［００３１］ 必要ならば、演算増幅器５２は光検出器素子と同一のウ
ェーハに一体化させる。さらに、前述のようにＣＴ走査
システムのような装置においては、異なる２゜３のシン
チレーション・セルに対するこれらの光検出器デバイス
を１つの半導体ウェーハに一体化してシンチレーション
検出器系全体の製造および包装を簡単にすることが望ま
しい。 ［００３２］ 図５〜図８はデバイス１０の別の構造物の平面図を示す
。図５におけるデバイス１０は、検出器領域２２と同一
のＹ一方向の長さを有するチャネル領域２４と出力領域
２６を備える。 ［００３３］ 図６のデバイス１０′ は出力領域２６′ とチャ
ネル領域２４′ を備えるが、両者は共にＹ一方向の長
さが検出器領域２２より小さい。この構造は弱い光の場
合チャネル領域を流れる電流を増大させる利点を有する
。これは、非直線性が所定のレベルに達する光度しきい
値を下げる。 ［００３４］ 図７のデバイス１０’”は検出器２２を囲む出力領域２
６″ を設けることによって改良されている。チャネル
領域２４″は検出器領域２２から出力領域２６″に延在
する類似矩形環である。この構造はチャネル領域の電流
密度を下げ、高光度用のシステムには望ましいが、演算
増幅器の出力における非直線性が始まる光とのしきい値
レベルを高くする低光度で使用するシステムには不利で
ある。 ［００３５］ さらに別に構造物１０ の平面図を図８に示す。図８の
構造は、第２の出力領域２６＊ 第２の出力電極３６＊
および第２のゲート電極３４＊並びにデバイス構造の左
端部の対応するチャネルを追加することを除いて図５の
構造に類似する。この構造は、検出器領域２２のＸ一方
向の長さが検出器領域２２における正孔の拡散長に比べ
てかなりある場合に望ましいと考えられる。 ［００３６］ 低光度の場合の出力の非直線性を補正する出力強度補正
表を決定し、使用することは原理的に可能であるカミそ
れはシステムを複雑にし好ましい解決法ではない。この
非直線性が生じる光度レベルは、ゲート電極下にチャネ
ル領域を流れる担体に、電位勾配誘導ドリフト速度を提
供するように検出器領域から出力領域方向へ傾斜する電
位勾配を提供することによって実質的に下げることがで
きる。出力電位が一５ボルトの場合、ゲート電極の左側
からゲート電極の右側へ僅か２ボルトの電位差をつける
ことによって、過剰の非直線性が生じる光度を下げるこ
とができる。 ［００３７］ かかる電位の勾配は、図９に１１０で総称する本発明の
別の実施態様によって提供される。この実施態様では、
デバイス１１０は図２に示したゲート電極３４の伝導部
として使用される均一な高伝導層３５よりむしろ、抵抗
層１３５Ｒをゲート電極の伝導部として組み込んでいる
。この抵抗層は適当にドープして必要な抵抗を提供する
ポリシリコンにできる。ポリシリコン層の目的は、光電
荷蓄積領域から出力領域へチャネル領域を横断して電位
勾配を与えることを可能にすることである。この抵抗層
は、チャネル領域の長さ方向に垂直に延在する異なる２
つの接点又は高伝導性電極部分１３５Ｌと１３５Ｈを備
える。２つの金属接点１３５Ｌと１３５Ｈには別々のバ
イアス電位が印加される。特に、接点１３５Ｈは接点１
３５Ｌよりも高い電位量を有する。これらの異なる電位
の結果、抵抗部１３５Ｒを介して接点１３５Ｌと１３５
Ｈ間に電流が流れることによって、抵抗電圧降下を生じ
てゲート電極下も電位に必要な傾斜を与える。これはチ
ャネル領域に電位勾配を生じさせて、チャネル領域を流
れる電荷担体にドリフト成分を加える。これによって、
図２のデバイス１０によって提供されるよりも実質的に
低い入射光レベルで必要な電流直線性が得られる。 ［００３８］ 図９におけるデバイス１１０の各要素は、図２のデバイ
スにおける対応する構造（要素）より１００大きい参照
番号で示されている。これらの要素の各々は、ここで論
議した要素を除いて、当事者がよく理解しているように
図２の対応する要素と同様に同一の目的および機能を果
たしている。図９のデバイス１１０の構造は図２のデバ
イスの構造１０より著しく複雑に作られている。その結
果、デバイスの構造１０は極低光度に対して極度の直線
性（ｐｐｍ）が要求されない場合の用途に望ましい。一
方、図９のデバイス構造１１０は極低光度に極度の直線
性を要求する場合に望ましい。 ［００３９］ 図１０および図１１は、それぞれデバイス１０の構造を
説明した図３に類似の方法で図９のデバイス１１０の構
造の横断面、およびデバイス１０に関して図４Ｂに存在
する条件と類似した条件下で図１０の構造に存在する電
位を示す。 ［００４０］ 図１１における出力領域１２６は、出力電極１３６に印
加されたバイアスの結果としてポテンシャル井戸２４６
を有する。チャネル領域におけるポテンシャル井戸２４
４はその底部に３つの異なる部分を有する。出力領域１
２６に隣接してポテンシャル井戸は平坦な底部２４４Ｈ
を有する。検出器領域２２２に隣接して、ポテンシャル
井戸は平坦領域２４４Ｌを有する。これら２つの平坦部
の中間に、ゲート導体１３５に抵抗層１３５Ｒが存在す
る結果として、傾斜部２４４Ｒが延在すると共にこれら
２つの平坦部を連結している。平坦部２４４Ｈの深さ又
はレベルは、ゲート導体１３５の接点１３５Ｈに印加さ
れた電位によって決定される。同様に、電位２４４Ｌの
レベルはゲート導体１３５の接点１３５Ｌに印加された
電位によって決まる。電位の傾斜部２４４Ｒは、接点１
３５Ｌと１３５Ｈ間の抵抗層１３５Ｒにおける電流およ
び該抵抗層間の電圧降下に従って、レベル２４４Ｌと２
４４Ｈを連結するだけである。ゲート電極の右側線部の
下の電位２４４Ｈと出力領域におけるポテンシャル井戸
２４６間のステップ２４５の高さはゲート接点１３５Ｈ
と出力電極１３６に印加された電位における差である。 検出器領域１２２の電位２４２はゲート導体１３５の接
点１３５Ｌに印加された電位によって達成されるレベル
と同一である。これら各種電位レベルの各々は、３つの
導体１３３Ｌ、１３５Ｈおよび１３６に印加されたバイ
アス電圧によって独立して制御することができる。 ［００４１］ 電位２４５におけるステップを電極１３６での電位の変
動より必ず大きくさせて、出力領域１２６とゲート電極
のオーバラップのみがデバイスの出力容量に寄与するこ
とを保証するために、電極１３６に印加した電位した電
位に関して接点１３５Ｈに印加された十分な電位差でデ
バイスを作動させることが望ましい。 ［００４２］ デバイス１１０の別のバージョン（異型）２１０を図１
２に横断面斜視図で示す。デバイス２１０は、そのゲー
ト電極２３４の形状を除いてデバイス１１０に類似する
。ゲート電極２３４の絶縁層２３３は、デバイス１１０
における絶縁ゲートの絶縁層１３３の場合よりも検出器
領域域２２２および出力領域２２６の上にさらに広く延
在する。さらにデバイス２１０のゲート電極の抵抗層２
３５Ｒは、絶縁層２３３の幅全体に延在している。ゲー
ト電極の検出器領域側で、ゲート電極導体２３５の金属
接点２３５Ｌは、ゲート電極２３４の導体部２３５の抵
抗層２３５Ｒ部とオーム接触して配置される。この構成
は図９のデバイス１１０の場合に類似する。しかしなが
ら、デバイス２１０のゲート導体２３５は、デバイス１
１０でのゲート導体の接点１３５Ｈに対応する別の金属
接点を有かない。その代わり、抵抗層２３５Ｒの右端部
（図面）がデバイス２１０の出力領域電極２３６とオー
ム接触して配置されている。このゲート電極構造は、デ
バイスの作動に１つのゲート電位を要するのみであるこ
と、およびそのゲート電位がゲート電極の接点２３５Ｌ
に印加される、という利点を有する。これは、ゲート導
体１３５の２つの金属接点１３５Ｌと１３５Ｈに異なる
ゲート・バイアスを印加しなけのゲート・バイアス電圧
を提供するより、むしろ電極２３６を介して出力領域へ
印加されるバイアス電圧がその第２のゲート・バイアス
電圧として作用する。従って、図１２のデバイス２１０
は、図９のデバイスと場合のように４つの異なる外部接
続部を要するのではなくて、図２のデバイス１０と同一
の３つの外部接続部を要するのみである。図９のデバイ
ス構造は、接点１３５Ｈを出力領域の電極１３６へ内部
的に接続させることによって、３つの外部接続部を備え
うろことがわかる。 ［００４３］ 図１３には、図１２のデバイスの構造の横断面図を示す
が、これは図９の構造を示す図１０の図面に類似するも
のである。図１３の電位は、図１１の場合に類似した条
件に対して示されている。特に、第２のＰＮ接合部２３
５を実質的に逆方向バイアスに配置する出力電極２３６
に印加されたバイアス電圧で、深さ２４６を有するポテ
ンシャル井戸が出力領域に生じる。ゲート領域２２４に
おいて、電圧２４４は検出器領域の値２４２から出力領
域２２６におけるポテンシャル井戸２４６の縁部へ傾斜
している。チャネル領域の傾斜２４４をもったポテンシ
ャル井戸２４６の縁部におけるステップの高さはＭＯＳ
ゲートのしきい値電圧によって決まる。 ［００４４］ 出力領域の縁部における電位２４５のステップが出力電
極２３６での電位の変動より大きい限り、チャネルおよ
び拡大された面積のダイオード領域は出力が微結されて
デバイスの出力容量に寄与しない。 ［００４５］ 本発明によるデバイスのさらに別の実施態様３１０の横
断面斜視図を図１５に示す。この構造は、（１）抵抗ゲ
ート層３３５Ｒが光収集領域全体に渡って延在しその接
点３３５Ｌおよび３３５Ｈがその抵抗ゲート層チャネル
の両端に配置されること。（２）本体領域３２０と逆の
伝導型に不純物をドープされる検出領域が存在しないこ
とを除いて構造１１０に類似している。このデバイスに
おける抵抗ゲート層３３５Ｒおよびゲート絶縁層３３３
は、検出される光を通過させて半導体材料の本体３２０
内に正孔／電子対を発生させるために透明に作る必要が
ある。その結果、抵抗ゲート層３３５Ｒは薄い適当にド
ープしたポリシリコン層（約５００Ａが望ましい）が好
ましい。デバイス３１０の構造を図１６に図３、図１０
および図１３に類似した横断面図で示す。動作中に該構
造物に誘導される電位を図４、図１１および図１４に類
似の方法で図１７に示す。出力領域の電位はこの構造に
おいて線３４６で示したように最低の電位である。光収
集領域が長さしを有し、出力領域の縁部における検出領
域の電位がその収集領域の反対側の縁部における電位よ
り△Ｖまで低い場合、走行時間１１は次式で与えられる
：［００４６］ ｔ ＝ 七 μΔＶ 上式におけるＬは収集領域チャネルの長さ、ΔＶは電位
差そしてμは電荷担体移動度である。 ［００４７］ ３０ｍｍの長さである検出器領域を有するデバイスでは
、Ｌ２はかなり大きい値である。出力の直線正は走行時
間に依存するから、長ｅＬが増すと電位差△Ｖも直線性
を一定にするために増大しなければならない。しかしな
がら、出力領域のポテンシャル井戸の深さは、出力領域
からの電流を電圧に変換する半導体演算増幅器と比較で
きるレベルに保たなければならない。 ［００４８］ この形式のデバイス構造では、最大の電荷担体走行時間
は出力領域を検出器領域の中心に配置することによって
７５％まで短縮することができる。このようにＬは走行
時間の式において二乗されるから、収集領域の各半分は
Ｌ／２を有しそれは走行時間４の係数の減少となる。 ［００４９］ この形式の長くて狭い光検出器の収集領域におけるチャ
ネルの長ｅＬは、出力領域を検出器領域の短い方より長
い方に沿って配置することによって最小にすることがで
きる。３０ｍｍＸ１ｍｍの収集領域に対して、これはＬ
を係数３０にょ問題となる光度レベルを実質的に下げる
。 ［００５０１ 本発明の全ての実施態様において直線性をできるだけ低
い光度に保つためには電荷移送に影響を与える高速イン
タフェース状態における電荷トラッピングを回避するた
めに、チャネル領域を表面チャネル領域よりむしろ埋設
チャネル領域として構成することが望ましい。かかる毎
線チャネは半導体技術において周知の方法で製造される
。 ［００５１］ 接点′３５Ｌおよび′３５Ｌは金属接点として説明して
きたが、当業者には周知のように金属ケイ化物および他
の高伝導性の非金属接点も使用することができる。 ［００５２］ これまで検討したきたように、ＣＴソリッド発光シンチ
レーション構造体はその協同する光検出器に大きな収集
面積をもつことを強制する。
【図１】
本発明を使用するコンピュータ断層像装置の一部分の略
図である。
図である。
【図２】
本発明による半導体感光性デバイスの斜視略図である。
【図３】
図２における線３−３に関する図２の構造物の横断面図
である。
である。
【図４へ−図４Ｃ］
図３と整列させて、図３の構造物の異なるバイアス条件
下における電位の説明図である。 【図５−図８】 図２の構造物の別の平面図である。
下における電位の説明図である。 【図５−図８】 図２の構造物の別の平面図である。
【図９、図１２および図１５】
別のデバイスの構造説明図である。
【図１０、図１１；図１３、図１４、図１６；および図
１７】それぞれ図９、図１２および図１ 図である。
１７】それぞれ図９、図１２および図１ 図である。
１０．１１０．２１０．３１０
２０．１２０．２２０．３２０
２２．１２２．２２２
２４．１２４．３２４
２６．１２６．２２６
３０．１３０．２３０．３３０
３３．１３３．２３３．３３３
３４．１３４．２３４
３６．１３６．２３６．３３６
１３５Ｌ、２３５Ｌ、３３５Ｌ
１３５Ｈ１３３５Ｈ
１３５Ｒ，２３５Ｒ１３３５Ｒ
５のデバイスにおける構造および電位の説明半導体デバ
イス 半導体本体 本体領域 ＰＮ接合部 検出器領域 チャネル領域 第２のＰＮ接合部 出力領域 本体領域電極 絶縁層 絶縁ゲート電極 伝導層 出力領域電極 演算増幅器 金属接点 金属接点 抵抗層 ＣＴ走査システム シリンダ ガントリ Ｘ線源 シンチレーション検出システム セル 線 ケーブル ［書類名】
イス 半導体本体 本体領域 ＰＮ接合部 検出器領域 チャネル領域 第２のＰＮ接合部 出力領域 本体領域電極 絶縁層 絶縁ゲート電極 伝導層 出力領域電極 演算増幅器 金属接点 金属接点 抵抗層 ＣＴ走査システム シリンダ ガントリ Ｘ線源 シンチレーション検出システム セル 線 ケーブル ［書類名】
【図１】
【図２】
図面
【図３】
【図４ａｌ
【図４ｂｌ
【図４ｃｌ
【図５】
【図６】
【図８】
【図９】
【図１０１
【図１１】
１３ム
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
Claims (48)
- 【請求項１】１つのタイプの導電率を有する本体；逆の
タイプの導電率を有し前記本体と第１のＰＮ接合部を形
成する光電荷蓄積領域； 前記逆のタイプの導電率を有し、前記光電荷蓄積領域か
ら一定の間隔を有して前記本体と第２のＰＮ接合部を形
成する出力領域；前記光電荷蓄積領域から前記出力領域
へ延在する前記本体のチャネル領域部；および 前記本体のチャネル領域部の電位、従って前記光電荷蓄
積領域から前記チャネル領域を通って前記出力領域へ流
れるために前記逆のタイプの導電率を有する電荷担体が
もつ筈の電位を制御することによって、前記光電荷蓄積
領域の電位を制御するため前記本体に隣接して配置され
たＭＯＳゲートからなることを特徴とする感光性半導体
デバイス。 - 【請求項２】前記光電荷蓄積領域が前記出力領域の面積
の少なくとも１０倍の面積を有する請求項１の感光性半
導体デバイス。 - 【請求項３】前記光電荷蓄積領域が少なくとも２０ｍｍ
＾２の面積を有する請求項１の感光性半導体デバイス。 - 【請求項４】前記デバイスは、前記述のタイプの導電率
の電荷担体に対して前記チャネル領域を導電性にさせる
固定ゲート・バイアスで作動されたときに、前記出力領
域で測定して５０ｐｆ以下の出力キャパシタンスを有す
る請求項３の感光性半導体デバイス。 - 【請求項５】前記デバイスは、前記述のタイプの導電率
の電荷担体に対して前記チャネル領域を導電性にさせる
固定ゲート・バイアスで作動されたときに、前記出力領
域で測定して２．５ｐｆ／ｍｍ＾２以下の出力キャパシ
タンスを有する請求項３の感光性半導体デバイス。 - 【請求項６】前記デバイスが前記出口領域とオーム接触
して配置された出口領域電極を含み； 前記ＭＯＳゲートが、前記チャネル領域に電位勾配を与
えて該チャネル領域にドリフト援助担体流を与える構成
を有する請求項１の感光性半導体デバイス。 - 【請求項７】前記ゲートが、前記チャネル領域にまたが
る抵抗層；および該抵抗層とオーム接触して配置されチ
ャネル領域の長さ方向に一定の間隔を有する第１および
第２の高導電率電極部分を含む請求項６の感光性半導体
デバイス。 - 【請求項８】前記光電荷蓄積領域がオーム接触しない請
求項７の感光性半導体デバイス。 - 【請求項９】前記ゲー
トが、前記チャネル領域を横断して前記出口領域の電極
へ延在する電気抵抗材料の層；および前記出力領域の電
極から離れた前記抵抗層とオーム接触して配置された高
導電性電極部分を含む請求項６の感光性半導体デバイス
。 - 【請求項１０】前記電気抵抗材料層が前記出力領域へオ
ーム接続される請求項９の感光性半導体デバイス。 - 【請求項１１】前記電気抵抗材料層が前記出力領域の電
極とオーム接触して配置される請求項１０の感光性半導
体デバイス。 - 【請求項１２】前記光電荷蓄積領域がオーム接触してい
ない請求項１０の感光性半導体デバイス。 - 【請求項１３】前記出力領域とオーム接触して配置され
た出力領域の電極をさらに含む請求項１の感光性半導体
デバイス。 - 【請求項１４】前記光電荷蓄積領域がオーム接触してい
ない請求項１３の感光性半導体デバイス。 - 【請求項１５】前記光電荷蓄積領域がオーム接触してい
ない請求項１の感光性半導体デバイス。 - 【請求項１６】１つのタイプの導電率を有する本体、逆
のタイプの導電率を有し前記本体と第１のＰＮ接合部を
形成する光電荷蓄積領域、前記逆のタイプの導電率を有
し前記光電荷蓄積領域から一定の間隔を有して前記本体
と第２のＰＮ接合部を形成する出力領域、前記光電荷蓄
積領域から前記出力領域へ延在する前記本体のチャネル
領域部、および前記本体のチャネル領域の電位、従って
前記ホト・チャージ蓄積領域から前記チャネル領域を通
って前記出力領域へ流れるために前記逆のタイプの導電
率を有する電荷担体がもつ筈の電位を制御することによ
って前記光電荷蓄積領域の電位を制御するため前記本体
に隣接して配置されたＭＯＳゲートを含む形式の感光性
半導体デバイスを作動する方法であって、該方法が： 前記出力領域にバイアスをかけて前記第２のＰＮ接合部
に逆方向バイアスをかけること；および 前記ＭＯＳゲート電極に定常のゲート・バイアス電位を
印加して、前記光電荷蓄積領域に必要な電位以上の前記
逆のタイプの導電率の担体に対して前記チャネル領域を
導電性にさせ、それによって前記第１のＰＮ接合部は逆
バイアスをかけられるようになり光誘導逆タイプ導電率
の電荷担体を前記本体領域から前記光電荷蓄積領域に引
き入れることからなることを特徴とする感光性半導体デ
バイスの作動方法。 - 【請求項１７】前記ゲート・バイアス電位が、前記チャ
ネルに電位勾配を誘導して電荷担体の前記検出器領域か
ら前記出力領域への流れを助ける請求項１６の方法。 - 【請求項１８】１つのタイプの導電率を有する本体、逆
のタイプの導電率を有し前記本体と第１のＰＮ接合部を
形成する光電荷蓄積領域、前記逆のタイプの導電率を有
し前記光電荷蓄積領域から一定の間隔を有して前記本体
と第２のＰＮ接合部を形成する出力領域、および前記本
体に隣接して配置され前記逆のタイプの導電率の電荷担
体に対して、前記光電荷蓄積領域から前記出力領域へ延
在する前記本体領域のチャネル領域部の導電率を制御す
るＭＯＳゲート電極；前記出力領域にバイアスをかけて
前記第２のＰＮ接合部に逆方向バイアスをかける手段； 前記ＭＯＳゲート電極にバイアス電圧を印加して、前記
チャネル領域をシェルフ電位以上の前記逆タイプの導電
率の担体に対して導電性にさせる手段；および前記出力
領域からの電流を下げて該出力領域から電流低下の幅を
表す出力信号を提供する手段からなることを特徴とする
回路。 - 【請求項１９】前記出力電流が少なくとも部分的に光誘
導電流であり；前記出力信号が前記デバイスに入射する
光の強さを表す請求１８の回路。 - 【請求項２０】前記出力信号の振幅が前記入射光の強さ
を表す請求項１８の回路。 - 【請求項２１】さらに、現在の光の強さを検知するため
に前記出力信号を周期的にサンプリングする手段からな
る請求項１８の回路。 - 【請求項２２】前記ＭＯＳゲートが、前記チャネル領域
に電位勾配を与えて、該チャネル領域を通るドリフト援
助担体流を提供するように形成される請求項１８の感光
性半導体デバイス。 - 【請求項２３】前記デバイスが前記出力領域とオーム接
触して配置された出力領域の電極を含み；かつ 前記ＭＯＳゲートが、前記チャネル領域に電位勾配を与
えて該チャネル領域を通るドリフト援助担体流を提供す
るように形成される請求項２２の感光性半導体デバイス
。 - 【請求項２４】前記ゲートが、前記チャネル領域にまた
がる抵抗層；および該抵抗層とオーム接触して配置され
チャネル領域の長さ方向に一定の間隔を有する第１およ
び第２の高導電率電極部分を含む請求項２３の感光性半
導体デバイス。 - 【請求項２５】前記ホト・チャージ蓄積領域がオーム接
触しない請求項２４の感光性半導体デバイス。 - 【請求項２６】前記ゲートが、前記チャネル領域を横断
して前記出口領域の電極へ延在する電気抵抗材料の層；
および前記出力領域の電極から離れた前記抵抗層とオー
ム接触して配置された高導電性電極部分を含む請求項２
３の感光性半導体デバイス。 - 【請求項２７】前記電気抵抗材料層が前記出力領域へオ
ーム接続される請求項２６の感光性半導体デバイス。 - 【請求項２８】前記電気抵抗材料層が前記出力領域の電
極とオーム接触して配置される請求項２７の感光性半導
体デバイス。 - 【請求項２９】前記ホト・チャージ蓄積領域がオーム接
触していない請求項２８の感光性半導体デバイス。 - 【請求項３０】検出器ダイオード； 出力ダイオード；および 前記検出器のキャパシタンスから前記出力ダイオードの
キャパシタンスを減結合させながら、該検出器ダイオー
ドと該出力ダイオード間の導電率を制御するキャパシタ
ンス・デカプラーからなることを特徴とする半導体光検
出器。 - 【請求項３１】前記検出器ダイオード、前記出力ダイオ
ードおよび前記キャパシタンス・デカプラーが半導体材
料の単体に集積されている請求項３０の半導体光検出器
。 - 【請求項３２】前記キャパシタンス・デカプラーが、前
記半導体材料の単体に配置されかつ前記検出器の第１の
領域から前記出力ダイオードの第１の領域に延在して、
該検出器ダイオードの第１の領域から前記出力ダイオー
ドの第１の領域へ延在するチャネル領域の導電率を制御
する被絶縁ゲート電極からなる請求項３１の半導体光検
出器。 - 【請求項３３】前記半導体材料の単体が１つのタイプの
導電率の本体領域からなり； 前記検出器ダイオードが、前記本体領域と第１のＰＮ接
合部を形成する逆タイプの導電率の検出器領域からなり
； 前記出力ダイオードが、前記本体領域と第２のＰＮ接合
部を形成する逆タイプの導電率の出力領域からなる請求
項３２の半導体光検出器。 - 【請求項３４】前記キャパシタンス・デカプラーが、前
記本体領域の一部分の上の前記半導体材料の単体に配置
されると共に前記検出器領域から前記出力領域へ延在し
て、前記検出器領域から前記出力領域へ延在するチャネ
ル領域の導電率を制御する被絶縁ゲート電極からなる請
求項３３の半導体検出器。 - 【請求項３５】前記第１のＰＮ接合部が、前記第２のＰ
Ｎ接合部の面積の少なくとも５倍の面積を有する請求項
３２の半導体光検出器。 - 【請求項３６】前記第１のＰＮ接合部が、前記第２のＰ
Ｎ接合部の面積の少なくとも１０倍の面積を有する請求
項３５の半導体光検出器。 - 【請求項３７】前記第１のＰＮ接合部が、前記第２のＰ
Ｎ接合部の面積の少なくとも５０倍の面積を有する請求
項３６の半導体光検出器。 - 【請求項３８】前記第１のＰＮ接合部が、前記第２のＰ
Ｎ接合部の面積の少なくとも１００倍の面積を有する請
求項３７の半導体光検出器。 - 【請求項３９】１つのタイプの導電率の本体領域を含む
半導体材料の本体各々が逆タイプの導電率を有し、前記
半導体材料の本体に配置されて、それぞれ前記本体領域
と第１のＰＮ接合部および第２のＰＮ接合部を形成する
検出器領域および出力領域； 前記半導体材料の本体に配置されると共に前記検出器領
域から前記出力領域へ延在して、逆の導電率タイプの電
荷担体に対して前記検出器領域から前記出力領域へ延在
するチャネル領域の導電率を制御する被絶縁ゲート電極
からなり、前記検出器領域のキャパシタンスから前記出
力領域のキャパシタンスを減結合させながら前記検出器
領域と前記出力領域間の導電率を制御するキャパシタン
ス・デカプラー； 前記第２のＰＮ接合部に逆方向のバイアスをかけるよう
に前記本体領域に対して前記出力領域にバイアスをかけ
ると共に、前記第２のＰＮ接合部よりも低い逆方向バイ
アスをかけられた該第２のＰＮ接合部を維持する電位の
前記逆のタイプの導電率の担体に対してチャネル領域を
導電性に保つように前記キャパシタンス・デカプラーに
バイアスをかける手段であって、それによって前記逆の
タイプの導電率の電荷担体を前記出力領域から前記検出
器領域へ流動さすのではなくて、前記検出器領域から前
記出力領域へ流動さす前記バイアスをかける手段からな
ることを特徴とする光検出器システム。 - 【請求項４０】さらに、前記出力領域に接続されて該出
力領域から電流を集める信号処理手段からなる請求項３
９の光検出器システム。 - 【請求項４１】前記キャパシタンス・デカプラーが、前
記チャネル領域に前記検出器領域から前記出力領域の方
向に電位勾配を生じさせる構成である請求項３９の光検
出器システム。 - 【請求項４２】１つのタイプの導電率の本体；１つのタ
イプの導電率を有する前記本体の光電荷蓄積領域部；前
記本体とＰＮ接合部を形成する前記の逆のタイプの導電
率の出力領域；および 前記本体に隣接して配置され、前記光電荷蓄積領域に電
位勾配を与えて、ドリフト電界援助電荷担体を前記光電
荷蓄積領域を横断して前記出力領域方向へ移送する抵抗
ＭＯＳゲートからなることを特徴とする感光性半導体デ
バイス。 - 【請求項４３】前記光電荷蓄積領域が前記出力領域の面
積の少なくとも１０倍の面積を有する請求項４２の感光
性半導体デバイス。 - 【請求項４４】前記光電荷蓄積領域が少なくとも２０ｍ
ｍ＾２の面積を有する請求項４２の感光性半導体デバイ
ス。 - 【請求項４５】前記デバイスが、前記出力領域で測定し
て５０ｐｆ以下の出力キャパシタンスを示す請求項４４
の感光性半導体デバイス。 - 【請求項４６】前記抵抗ゲートが実質的に透明である請
求項４２の感光性半導体デバイス。 - 【請求項４７】前記抵抗ゲートが、前記光電荷蓄積領域
を横断して前記出力領域の電極へ延在する電気抵抗材料
の層；および前記抵抗層とオーム接触すると共に前記出
力領域の電極から離れて配置された高導電性電極部分を
含む請求項４２の感光性半導体デバイス。 - 【請求項４８】さらに、前記出力領域とオーム接触して
配置された出力領域の電極からなる請求項４２の感光性
半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45690289A | 1989-12-26 | 1989-12-26 | |
| US456,902 | 1989-12-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04127583A true JPH04127583A (ja) | 1992-04-28 |
Family
ID=23814613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2414348A Pending JPH04127583A (ja) | 1989-12-26 | 1990-12-26 | 低キャパシタンス、大面積の半導体光検出器及び光検出器システム |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0435509A3 (ja) |
| JP (1) | JPH04127583A (ja) |
| CN (1) | CN1052974A (ja) |
| IL (1) | IL96623A0 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009133799A1 (ja) * | 2008-04-30 | 2009-11-05 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| WO2020039531A1 (ja) * | 2018-08-23 | 2020-02-27 | 国立大学法人東北大学 | 光センサ及びその信号読み出し方法並びに光エリアセンサ及びその信号読み出し方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2389960A (en) | 2002-06-20 | 2003-12-24 | Suisse Electronique Microtech | Four-tap demodulation pixel |
| JP4073831B2 (ja) * | 2003-06-23 | 2008-04-09 | 独立行政法人科学技術振興機構 | 入射光の測定方法及びそれを用いた分光機構を有するセンサー |
| KR101906974B1 (ko) * | 2011-04-25 | 2018-10-12 | 삼성전자주식회사 | 광센싱 장치 및 그 구동 방법 |
| US9778373B2 (en) * | 2011-05-20 | 2017-10-03 | Scandidos Ab | Detector diode |
| US10444381B2 (en) * | 2015-12-03 | 2019-10-15 | Koninklijke Philips N.V. | Radiation detector and imaging apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817665A (ja) * | 1981-07-10 | 1983-02-01 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 放射線検出装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120466A (ja) * | 1984-11-16 | 1986-06-07 | Fujitsu Ltd | 半導体光検出素子 |
| DE3780265T2 (de) * | 1986-11-24 | 1992-12-24 | American Telephone & Telegraph | Strahlungsempfindliche vorrichtung. |
| AU609508B2 (en) * | 1987-08-20 | 1991-05-02 | Canon Kabushiki Kaisha | Photosensor device |
-
1990
- 1990-12-10 IL IL96623A patent/IL96623A0/xx unknown
- 1990-12-12 EP EP19900313490 patent/EP0435509A3/en active Pending
- 1990-12-22 CN CN90110074.9A patent/CN1052974A/zh active Pending
- 1990-12-26 JP JP2414348A patent/JPH04127583A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817665A (ja) * | 1981-07-10 | 1983-02-01 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 放射線検出装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009133799A1 (ja) * | 2008-04-30 | 2009-11-05 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2009272333A (ja) * | 2008-04-30 | 2009-11-19 | Hamamatsu Photonics Kk | 固体撮像装置 |
| US8446500B2 (en) | 2008-04-30 | 2013-05-21 | Hamamatsu Photonics K.K. | Solid-state imaging device having photoelectric converting portions and first and second transfer portions |
| WO2020039531A1 (ja) * | 2018-08-23 | 2020-02-27 | 国立大学法人東北大学 | 光センサ及びその信号読み出し方法並びに光エリアセンサ及びその信号読み出し方法 |
| KR20210039468A (ko) * | 2018-08-23 | 2021-04-09 | 고쿠리츠다이가쿠호진 도호쿠다이가쿠 | 광 센서 및 그 신호 독출 방법, 및 광 에리어 센서 및 그 신호 독출 방법 |
| JPWO2020039531A1 (ja) * | 2018-08-23 | 2021-08-26 | 国立大学法人東北大学 | 光センサ及びその信号読み出し方法並びに光エリアセンサ及びその信号読み出し方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0435509A2 (en) | 1991-07-03 |
| CN1052974A (zh) | 1991-07-10 |
| EP0435509A3 (en) | 1993-05-05 |
| IL96623A0 (en) | 1991-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005647B2 (en) | Photoelectric converter and radiation reader | |
| EP0042218B1 (en) | Semiconductor image sensor and a method of operating the same | |
| US6828601B2 (en) | Charge transfer apparatus | |
| CA3089058C (en) | Voltage-mode photosensitive device | |
| KR20090085539A (ko) | 광 감지 어레이 및 그 작동 방법 | |
| US5306931A (en) | CCD image sensor with improved antiblooming characteristics | |
| JPS5928110B2 (ja) | 赤外線イメ−ジセンサ回路配置 | |
| JPS61120466A (ja) | 半導体光検出素子 | |
| US5057682A (en) | Quiescent signal compensated photodetector system for large dynamic range and high linearity | |
| CN104779261A (zh) | 放射线检测器 | |
| US4213137A (en) | Monolithic variable size detector | |
| US5095211A (en) | Infrared image sensor and image pick-up apparatus using the same | |
| JP4343893B2 (ja) | 光電変換装置、放射線読取装置及び光電変換装置の駆動方法 | |
| US7112778B2 (en) | Active-matrix substrate and electromagnetic wave detector | |
| JPH04127583A (ja) | 低キャパシタンス、大面積の半導体光検出器及び光検出器システム | |
| US4197553A (en) | Monolithic extrinsic silicon infrared detector structure employing multi-epitaxial layers | |
| US20030155517A1 (en) | Radiation detecting element, radiation image pickup apparatus and radiation detecting method | |
| EP0132870A1 (en) | Radiation-sensitive semiconductor device | |
| US4826312A (en) | Large area, low capacitance photodiode and range finder device using same | |
| US6723994B2 (en) | Semiconductor energy detector | |
| JPS6117150B2 (ja) | ||
| Washkurak et al. | A wide dynamic range tapped linear array image sensor | |
| JPH0760887B2 (ja) | 半導体光電変換装置 | |
| Lemmi et al. | Lateral conduction in structured amorphous silicon p+–i–n+ photodiodes | |
| CN110620123A (zh) | 放射线检测器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19941004 |