JPH0562868B2 - - Google Patents

Info

Publication number
JPH0562868B2
JPH0562868B2 JP59276489A JP27648984A JPH0562868B2 JP H0562868 B2 JPH0562868 B2 JP H0562868B2 JP 59276489 A JP59276489 A JP 59276489A JP 27648984 A JP27648984 A JP 27648984A JP H0562868 B2 JPH0562868 B2 JP H0562868B2
Authority
JP
Japan
Prior art keywords
potential
voltage
base
region
accumulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59276489A
Other languages
English (en)
Other versions
JPS61157178A (ja
Inventor
Shigetoshi Sugawa
Teruo Hieda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59276489A priority Critical patent/JPS61157178A/ja
Publication of JPS61157178A publication Critical patent/JPS61157178A/ja
Publication of JPH0562868B2 publication Critical patent/JPH0562868B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は非破壊読み出し可能な光電変換素子を
用い暗信号むらを除去する為の撮像装置に関す
る。
本発明による撮像装置は、たとえば画像入力装
置、ワークステイシヨン、デジタル複写機、ワー
ドプロセツサ、バーコードリーダや、カメラ、ビ
デオカメラ、8ミリカメラ等のオートフオーカス
用光電変換被写体検出装置等にも適用浦能であ
る。
(従来技術) 近年、光電変換装置、特に固体撮像装置に関す
る研究がCCD型およびMOS型の2方式を中心に
行われている。
CCD型撮像装置は、MOS型キヤパシタ電極下
にポテンシヤル井戸を形成し、光入射により発生
した電荷をこの井戸に蓄積し、読出し時には、こ
れらのポテンシヤル井戸を、電極にかけるパルス
により順次動かして、蓄積された電荷を出力アン
プまで転送して読出す、という原理を用いてい
る。したがつて、比較的構造が簡単であり、
CCD自体で発生する雑音が小さく、低照度撮影
が可能となる。
一方、MOS型撮像装置は、受光部を構成する
Pn接合より成るオトダイオードの各々に光の入
射により発生した電荷を蓄積し、読出し時には、
それぞれのフオトダイオードに接続されたMOS
スイツチングトランジスタを順次ONすることに
より蓄積された電荷を出力アンプに読出す、とい
う原理を用いている。したがつて、CCD型に比
較して構造上複雑となるものの、蓄積容量を大き
くとることができ、ダイナミツク・レンジを広く
することができる。
しかし、これら従来方式の撮像装置には、次の
ような欠点が存在するために、将来的に高解像度
化を進めて行く上で大きな支障となつていた。
CCD型撮像装置では、1)出力アンプとして
MOS型アンプがオンチツプ化されるために、シ
リコンとシリコン酸化膜の界面から画像上、目に
つきやすい1/f雑音が発生する。2)高解像度
化を図るために、セル数を増加させて高密度化す
ると、ひとつのポテンシヤル井戸に蓄積できる最
大電荷量が減少し、ダイナミツクレンジが取れな
くなる。。3)蓄積電荷を転送して行く構造であ
るために、セルに一つでも欠陥が存在すると、そ
こで電荷転送がストツプしてしまい、製造歩留り
が悪くなる。
MOS型撮像装置では、1)信号読出し時に、
各フオトダイオードに配線容量が接続されている
ために、大きな信号電圧ドロツプが発生する。
2)配線容量が大きく、これによるランダム雑音
の発生が大きい。3)走査用MOSスイツチング
トランジスタの寄生容量のバラツキによる固定パ
ターン雑音の混入がある。このために、低照度撮
像が困難となり、また、高解像度化を図るために
各セルを縮小すると、蓄積電荷は縮小するが、配
線容量があまり小さくならないために、S/N比
が小さくなる。
また、CCD型、MOS型撮像装置、共通の欠点
として、空乏層中で熱的に電子正孔対が発生し、
入射光がない時であつても出力が現われるという
問題を有している。このいわゆる暗電流は、読出
し動作時に光情報信号と共に読出しているので、
この暗電流のバラツキが映像に悪影響を及ぼして
しまう。
このように、CCD型およびMOS型撮像装置は
高解像度化に対して本質的な問題点を有してい
る。これらの撮像装置に対して、新方式の半導体
撮像装置が提案されている(特開昭56−150878号
公報、特開昭56−157073号公報、特開昭56−
165473号公報)。ここで提案されている方式は、
光入射によつて発生した電荷を制御電極(例え
ば、バイポーラトランジスタのベース、静電融導
トランジスタSITあるいはMOSトランジスタの
ゲート)に蓄積し、蓄積された電荷を各セルの増
幅機能を利用して電荷増幅を行い読出すものであ
る。この方式では、高出力、広ダイナミツク・レ
ンジ、低雑音および非破壊読出しが可能であり、
高解像度化の可能性を有している。
しかしながら、この方式は基本的にX−Yアド
レス方式であり、また各セルは、従来のMOS型
セルにバイポーラトランジスタ、SITトランジス
タ等の増幅素子を複合したものを基本構造として
いるために、高解像度化に限界が存在する。
又、読み出された信号の中に暗信号のムラが所
定の規則的なパターンで重畳する場合があり、こ
れが画質に悪影響を与えていた。
(目的) 本発明による固体撮像装置は上記従来の問題点
を解決しようとするものであり、 特に複数の光電変換素子の暗信号ムラを除去し
得る撮像装置を提供する事を目的としている。
(実施例) 以下、本発明の実施例を図面を用いて詳細に説
明する。
第1図および第2図は、本発明の一実施例に係
る光電変換素子を構成する光センサセルの基本構
造および動作を説明する図である。
第1図aは、光センサセルの平面図、第1図b
は、そのA−A′線断面図、第2図は、その特価
回路である。なお、各部位において共通するもの
については同一の番号をつけている。
第1図では、整列配置方式の平面図を示した
が、水平方向解像度を高くするために、画素ずら
し方式(補間配置方式)にも配置できることはも
ちろんのことである。
この光センサセルは、次のような構造を有して
いる。
第1図a,bに示示すごとく、n型シリコン基
板1の上に、 パシベーシヨン膜2; シリコン酸化膜より成る絶縁酸化膜3; となり合う光センサセルとの間を電気的に絶縁
するための絶縁膜又はポリシリコン膜等で構成さ
れる素子分離領域4; エピタキシヤル技術等で形成される不純物濃度
の低いn-領域5; その上に、バイポーラトランジスタのベースと
なるp領域6; バイポーラトランジスタのエミツタとなるn+
領域7; 信号を外部へ読出すための、例えばアルミニウ
ム(AI)等の導電材料で形成される配線8; p領域6に絶縁膜3をはさんで対向し、浮遊状
態になされたp領域6にパルスを印加するための
キヤパシタ電極9; キヤパシタ電極9に接続された配線10; 基板1の裏面にオーミツクコンタクトをとるた
めに形成されたn+領域11; そして、バイポーラトランジスタのコレクタ電
位を与えるための電極12; がそれぞれ形成され、上記光センサセルを構成し
ている。
第2図に示す等価回路において、コンデンサ
Cox13は、電極9、絶縁膜3、p領域6の
MOS構造より構成され、又バイポーラトランジ
スタ14は、エミツタとしてのn+領域7、ベー
スとしてのp領域6、コレクタとしてのn-領域
5および領域1の各部分より構成されている。こ
れらの図面から明らかなように、p領域6は浮遊
領域になされている。
また、バイポーラトランジスタ14の等価回路
は、ベース・エミツタの接合容量Cbe15、ベー
ス・エミツタのpn接合ダイオードDbe16、ベー
ス・コレクタの接合容量Cbe17、ベース・コレ
クタのpn接合ダイオードDbc18及び電流源1
9,20で表現される。
次に、このような構成を有する光センサセルの
基本動作を説明する。
この光センサセルの基本動作は、光入射による
電荷蓄積動作、読出し動作およびリフレツシユ動
作より構成される。電荷蓄積動作においては、例
えばエミツタは、配線8を通して接地され、コレ
クターは配線12を通して正電位にバイアスされ
ている。またベースは、あらかじめエミツタ7に
対して逆バイアス状態にされているものとする。
この状態において、第1図に示す様に光センサ
セルの表側から光20が入射してくると、半導体
内においてエレクトロン・ホール対が発生する。
この内、エレクトロンは、n領域1が正電位にバ
イアスされているのでn領域1側に流れだしてい
つてしまうが、ホールはp領域6にどんどん蓄積
されていく。このホールのp領域への蓄積により
p領域6の電位は次第に正電位に向かつて変化し
ていく。この時、光により励起されたホールがベ
ースに蓄積することにより発生する電位VpはVp
=Q/Cで与えられる。Qは蓄積されるホールの
電荷量であり、CはCbe15とCbe17を加算し
た接合容量である。
ここで注目すべきことは、高解像度化され、セ
ルサイズが縮小化されていつた時に、一つの光セ
ンサセルあたりに入射する光量が減少し、蓄積電
荷量Qが共に減少していくが、セルの縮小化に伴
ない接合容量もセルサイズに比例して減少してい
くので、光入射により発生する電位Vpはほぼ一
定にたもたれるということである。これは本発明
における光センサセルが第1図に示すごとく、き
わめて簡単な構造をしており有効受光面がきわめ
て大きくとれる可能性を有しているからである。
以上の様にしてp領域6に蓄積された電荷によ
り発生した電圧を外部へ読出す動作について次に
説明する。
読出し動作状態では、エミツタ、配線8は浮遊
領域に、コレクターは正電位Vccに保持される。
今、光を照射する前に、ベース6を負電位にバ
イアスした時の電位を−Vbとし、光照射により
発生した蓄積電圧をVpとすると、ベース電位は、
−Vb+Vpなる電位になつている。この状態で配
線10を通して電極9に読出し用の正の電圧Vr
を印加すると、この正の電位Vrは酸化膜容量
Cox13とベース・エミツタ間接合容量Cbe1
5、ベース・コレクタ間接合容量Cbe17により
容量分割され、ベース電位は、 −Vb+Vp+Cox/Cox+Cbe+CbcVr となる。ここで、ベース電位を次式に示すVbsだ
け、余分に順方向にバイアスすると、 −Vb+Cox/Cox+Cbe+CbcVr=Vbs ベース電位は、光照射により発生した蓄積電圧
Vpよりさらに順方向にバイアスされる。このた
めに、エレクトロンはエミツタからベースに注入
され、コレクタ電位が正電位になつているため
に、ドリフト電界に加速されてコレクタに到達す
る。
第3図aは、Vbs=0.6Vとした場合の蓄積電圧
Vpに対する読出し電圧の関係を示すグラフであ
る。
同グラフによれば、100nsec程度以上の読出し
時間(読出し電圧Vrをキヤパシタ電極9に印加
している時間)をとれば、蓄積電圧Vpと読出し
電圧は、4桁程度の範囲にわたつて直線性が確保
され、高速読出しが可能であることを示してい
る。上記の計算例では、配線8の容量を4pF、接
合容量Cbe+Cbcを0.014pFとした場合であり、そ
の容量比は約300倍の異なつているが、p領域6
に発生した蓄積電圧Vpは何らの衰も受けず、且
つバイアス電圧Vbsの効果により、きわめて高速
に読出し動作が行われたことを示している。これ
は、上記光センサセルのもつ増幅機能が有効には
たらいたからである。このように、出力電圧が大
きいために、固定パターン雑音、出力容量に起因
するランダム雑音が相対的に小さくなり、極めて
良好なS/N比の信号を得ることができる。
先に、バイアス電圧Vbsを0.6Vに設定した時、
4桁程度の直線性が100nsec程度の高速読出し時
間で得られることを示したが、この直線性および
読出し時間とバイアス電圧Vbsとの関係を第3図
bに示す。
第3図bに示すグラフによれば、バイアス電圧
Vbsによる、読出し電圧が蓄積電圧の所望の割合
(%)に達するのに必要な読出し時間を知ること
ができる。したがつて、撮像装置の全体の設計か
ら読出し時間および必要な直線性が決定される
と、必要とされるバイアス電圧Vbsが第3図bの
グラフを用いることにより決定することができ
る。
上記構成に係る光センサセルのもう一つの利点
は、p領域6に蓄積されたホールはp領域6にお
けるエレクトロンとホールの再結合確率がきわめ
て小さいことから非破壊的に読出し可能なことで
ある。このことは、上記構成に係る光センサセル
を撮像装置として構成した時に、システム動作
上、新しい機能を提供することができることを意
味する。
さらに、p領域6に蓄積電圧Vpを保持できる
時間は極めて長く、最大保持時間は、むしろ接合
の空乏層中において熱的に発生する暗電流によつ
て制限を受ける。しかし、上記光センサセルにお
いて、空乏層の広がつている領域は、極めて不純
物濃度が低いn-領域5であるために、その結晶
性が良好であり、熱的に発生するエレクトロン・
ホール対は少ない。
次いでp領域6に蓄積された電荷をリフレツシ
ユする動作について説明する。
上記構成に係る光センサセルでは、すでに述べ
たごとく、p領域6に蓄積された電荷は、読出し
動作では消滅しない。このため新しい光情報を入
力するためには、前に蓄積されていた電荷を消滅
させるためのリフレツシユ動作が必要である。ま
た同時に、浮遊状態になされているp領域6の電
位を所定の負電圧に帯電させておく必要がある。
上記構成に係る光センサセルでは、リフレツシ
ユ動作も読出し動作と同様、配線10を通して電
極9に正電圧を印加することにより行なう。この
とき、配線8を通してエミツタを接地する。コレ
クタは、電極12を通して接地又は正電位にして
おく。第4図aにリフレツシユ動作の等価回路を
示す。但しコレクタ側を接地した状態の例を示し
ている。
この状態で正電圧Vrhなる電圧が電極9に印加
されると、ベース22には、酸化膜容量Cox1
3、ベース・エミツタ間接合容量Cbe15、ベー
ス・コレクタ間接合容量Cbc17の容量分割によ
り、 Cox/Cox+Cbe+Cbc・Vrh なる電圧が、前の読出し動作のときと同様瞬時的
にかかる。この電圧により、ベース・エミツタ間
接合ダイオードDbe16およびベース・コレクタ
間接合ダイオードDbc18は順方向バイアスされ
て導通状態となり、電流が流れ始め、ベース電位
は次第に低下していく。
この時、浮遊状態にあるベースの電位の変化に
ついて計算した結果を、ベース電位の時間依存性
の一例として第4図bに示す。横軸は、リフレツ
シユ電圧Vrhが電極9に印加された瞬間からの時
間経過すなわちリフレツシユ時間を、縦軸は、ベ
ース電位をそれぞれ示し、ベースの初期電位をパ
ラメータにしている。ベースの初期電位とは、リ
フレツシユ電圧Vrhが加わつた瞬間に、浮遊状態
にあるベースが示す電位であり、Vrh,Cox,
Cbe,Cbc及びベースに蓄積されている電荷によ
つてきまる。
この第4図bをみれば、ベースの電位は初期電
位によらず、ある時間経過後には必ず、片対数グ
ラフ上で一つの直線にしたがつて下がつていくこ
とがわかる。
p領域6が、MOSキヤパシタCoxを通して正
電圧ある時間印加し、その正電圧を除去すると負
電位に帯電する仕方には、2通りの仕方がある。
一つは、p領域6から正電荷を持つホールが、主
として接地状態にあるn領域1に流れ出すことに
よつて、負電荷が蓄積される動作である。
一方、n+領域7やn領域1からの電子が、p
領域6に流れ込み、ホールと再結合することによ
つて、p領域6に負電荷が蓄積する動作も行なえ
る。
上記構成に係る光センサセルによる固体撮像装
置では、リフレツシユ動作により全てのセンサセ
ルのベース電位をゼロボルトまで持つていく完全
リフレツシユモードと(このときは第4図b)の
例では10〔sec〕を要する)、ベース電位にはある
一定電圧は残るものの蓄積電圧Vpによる変動成
分が消えてしまう過渡的リフレツシユモードの二
つが存在するわけである。(このときは第4図b
の例では、10〔μsec〕〜10〔sec〕のリフレツシユ
パルスとなる)。
完全にリフレツシユモードで動作させるか、過
渡的リフレツシユモードで動作させるのかの選択
は撮像装置の使用目的によつて決定される。
以上が光入射による電荷蓄積動作、読出し動
作、リフレツシユ動作よりなる上記構成に係る光
センサセルの基本動作の説明であり、各動作を基
本サイクルとして、入射光の観測又は光情報の読
出しを行うことが可能となる。
以上説明したごとく、上記構成に係る光センサ
セルの基本構造は、すでにあげた特開昭56−
150878、特開昭56−157073、特開昭56−165473の
各公報に記載された撮像装置と比較してきわめて
簡単な構造であり、将来の高解像度化に十分対応
できるとともに、それらのもつ優れた特徴である
増幅機能からくる低雑音、高出力、広ダイナミツ
クレンジ、非破壊読出し等のメリツトをそのまま
保存している。
次に、以上説明した光センサセルを用いた固体
撮像装置について説明する。
第5図は、上記光センサセルを2次元的に配列
して構成した本発明による固体撮像装置の一実施
例の回路図である。
すでに説明した点線でかこまれた第1の光電変
換素子としての基本光センサセル30(この時バ
イポーラトランジスタのコレクタは基板および基
板電極に接続されることを示している。)、読出し
パルスおよびリフレツシユパルスを印加するため
の水平ライン31,31′,31″、読出しパルス
を発生させるための読み出し手段を構成する垂直
シフトレジスタ32、垂直シフトレジスタ32と
水平ライン31,31′,31″の間のバツフア
MOSトランジスタ33,33′,33″、バツフ
アMOSトランジスタ33,33′,33″のゲー
トにパルスを印加するための端子34、リフレツ
シユパルスを印加するためのバツフアMOSトラ
ンジスタ35,35′,35″、それのゲートにパ
ルスを印加するための端子36、リフレツシユパ
ルスを印加するための端子37、基本光センサセ
ル30から蓄積電圧を読出すための垂直ライン3
8,38′,38″、各垂直ラインを選択するため
のパルスを発生する読み出し手段を構成する水平
シフトレジスタ39、各垂直ラインを開閉するた
めのゲート用MOSトランジスタ40,40′,4
0″、蓄積電圧をアンプ部に読出すための出力ラ
イン41、読出し後に、出力ラインに蓄積した電
荷をリフレツシユするためのMOSトランジスタ
42、MOSトランジスタ42へリフレツシユパ
ルスを印加するための端子43、 読出し動作において垂直ライン38,38′,
38″に蓄積された電荷をリフレツシユするため
のMOSトランジスタ44,44′,44″、MOS
トランジスタ44,44′,44″のゲートにパル
スを印加するための端子45、垂直シフトレジス
タ32からAl等で遮光されセル30と略同じ光
電変換特性を有する第2の光電変換素子としての
光センサセル30′に読出しパルスを印加するた
めの配線46、遮光された光センサセル30′に
読出しパルス及びリフレツシユパルスを印加する
ための水平ライン47、配線46と水平ライン4
7の間のバツフアMOSトランジスタ48、光セ
ンサセル30′から蓄積電圧を読出すための垂直
ライン49,49′,49″、各垂直ラインを開閉
するためのゲート用MOSトランジスタ50,5
0′,50″、蓄積電圧をアンプ部に読出すための
出力ライン51、読出し動作において垂直ライン
49,49′,49″に蓄積された電荷をリフレツ
シユするためのMOSトランジスタ52,52′,
52″、リフレツシユパルスを印加するためのバ
ツフアMOSトランジスタ53、読出し後に、出
力ライン51に蓄積した電荷をリフレツシユする
ためのMOSトランジスタ54、出力ライン41
と出力ライン51に現れた信号電圧の差を出力す
るための差動アンプ55、出力ライン56により
撮像素子が構成されており、更に端子34,3
6,37,43,45、レジスタ32,39に対
して駆動パルスを供給するクロツクドライバ
CKD、クロツクドライバCKDにタイミングパル
スを供給するクロツクジエネレータCKGを加え
ることによりこの固体撮像装置は構成されてい
る。尚、クロツクドライバCKD、クロツクジエ
ネレータCKGにより制御手段が構成されている。
この固体撮像装置の動作について第5図およ
び、第6図に示すクロツクドライバCKDの出力
パルスタイミング図を用いて説明する。
第6図において、区間61はリフレツシユ動
作、区間62は蓄積動作、区間63は読出し動作
にそれぞれ対応している。
時刻t1において、基板電位、すなわち光センサ
セル部のコレクタ電位64は、接地電位または正
電位に保たれるが、第8図では接地電位に保たれ
ているものを示している。接地電位又は正電位の
いずれにしても、すでに説明した様に、リフレツ
シユに要する時間が異なつてくるだけであり、基
本動作に変化はない。端子45の電位65はhigh
状態であり、MOSトランジスタ44,44′,4
4″、52,52′,52″は導通状態に保たれ、
各光センサセルは、垂直ライン38,38′,3
8″、49,49′,49″を通して接地されてい
る。また端子36には、波形66のごとくバツフ
アMOSトランジスタが導通する電圧が印加され
ており、全面面一括リフレツシユ用バツフア
MOSトランジスタ35,35′,35″,53は
導通状態となつている。この状態で端子37に波
形67のごとくパルスが印加されると、水平ライ
ン31,31′,31″,47を通して各光センサ
セルのースに電圧がかかり、すでに説明した様
に、リフレツシユ動作に入り、それ以前に蓄積さ
れていた電荷が、完全リフレツシユモード又は過
渡的リフレツシユモードにしたがつてリフレツシ
ユされる。完全リフレツシユモードになるか又は
過渡的リフレツシユモードになるかは波形67の
パルス幅により決定されるわけである。
t2時刻において、すでに説明たごとく、各光セ
ンサセルのトランジスタのベースはエミツタに対
して逆バイアス状態となり、次の蓄積区間62へ
移る。このリフレツシユ区間61においては、図
に示すように、他の印加パルスは全てlow状態に
保たれている。
蓄積動作区間62においては、基板電圧、すな
わちトランジスタのコレクタ電位波形64は正電
位にする。これにより光照射により発生したエレ
クトロン・ホール対のうちのエレクトロンを、コ
レクタ側へ早く流してしまうことができる。しか
し、このコレクタ電位を正電位に保つことは、ベ
ースをエミツタに対して逆方向バイアス状態、す
なわち負電位にして撮像しているので必須条件で
はなく、接地電位あるいは若干負電位状態にして
も基本的な蓄積動作に変化はない。
蓄積動作状態において、MOSトランジスタ4
4,44′,44″,52,52′,52″のゲート
端子45の電位65は、リフレツシユ区間と同
様、highに保たれ、各MOSトランジスタは導通
状態に保たれる。このため、各光センサセルのエ
ミツタは垂直ライン38,38′,38″,49,
49′,49″を通して接地されている。強い光の
照射により、ベースにホールが蓄積され、飽和し
てくると、すなわちベース電位がエミツタ電位
(接地電位)に対して順方向バイアス状態になつ
てくると、ホールは垂直ライン38,38′,3
8″,49,49′,49″を通して流れ、そこで
ベース電位変化は停止し、はクリツプされること
になる。したがつて、垂直方向にとなり合う光セ
ンサセルのエミツタが垂直ライン38,38′,
38″により共通に接続されていても、この様に
垂直ライン38,38′,38″を接地しておく
と、ブルーミング現象を生ずることはない。
このブルーミング現象をさける方法は、MOS
トランジスタ44,44′,44″を非導通状態に
して、垂直ライン38,38′,38″を浮遊状態
にしていても、基板電位、すなわちコレクタ電位
64を若干負電位にしておき、ホールの蓄積によ
りベース電位が正電位方向に変化してきたとき、
エミツタより先にコレクタ側の方へ流れだす様に
することにより達成することも可能である。
蓄積区間62に次いで、時刻t3より読出し区間
63になる。この時刻t3におい、MOSトランジ
スタ44,44′,44″,52,52′,52″の
ゲート端子45の電位65をlowにし、かつ水平
ライン31,31′,31″,47のバツフアー
MOSトランジスタ33,33′,33″,48の
ゲート端子の電位68をhighにし、それぞれの
MOSトランジスタを導通状態とする。但し、こ
のゲート端子34の電位68をhighにするタイミ
ングは、時刻t3であることは必須条件ではなく、
それより早い時刻であれば良い。
時刻t4では、垂直シフトレジスター32の出力
のうち、水平ライン31に接続されたものおよび
配線46が波形69のごとくhighとなり、このと
き、MOSトランジスタ33および48が導通状
態であるからこの水平ライン31に接続された3
つの各光センサセルと水平ライン47に接続され
た3つの各光センサセルの読出しが行なわれる。
この読出し動作はすでに前に説明した通りであ
り、、各光センサセルのベース領域に蓄積された
信号電荷により発生した信号電圧は、そのまま、
垂直ライン38,38′,38″に現われる。一
方、このとき同時に遮光された光センサセル3
0′からは暗電圧に相当した信号電圧が水平ライ
ン49,49′,49″に現われる。このときの垂
直シフトレジスター32からのパルス電圧のパル
ス幅は、第3図aに示した様に、蓄積電圧に対す
る読出し電圧が、十分直線性を保つ関係になるパ
ルス幅に設定される。またパルス電圧は先に説明
した様に、Vias分だけエミツタに対して順方向
バイアスがかかる様調整される。
次いで、時刻t5において、水平シフトレジスタ
39の出力のうち、垂直ライン38および49に
接続されたMOSトランジスタ40および50の
ゲートへの出力だけが波形70のごとくhighとな
り、MOSトランジスタ40および50が導通状
態となり、出力信号は出力ライン41および51
を通して、差動アンプ55に入り、これらの差、
すなわち暗電圧を差引いた信号電圧が出力端子5
6から出力される。この様に信号が読出された
後、出力ライン41および51には配線容量に起
因する信号電荷が残つているので、時刻t6におい
て、MOSトランジスタ42および54のゲート
端子43にパルス波形71のごとくパルスを印加
し、MOSトランジスタ42および54を導通状
態にして出力ライン41および51を接地して、
この残留した信号電荷をリフレツシユしてやるわ
けである。以下同様にして、スイツチングMOS
トランジスタ40′,40″,50,50′,5
0″を順次導通させて垂直ライン38′,38″,
49,49′,49″の信号出力を読出す。この様
にして水平に並んだ一ライン分の各光センサセル
から信号を読出した後、垂直ライン38,38′,
38″,49,49′,49″には、出力ライン4
1と同様、それの配線容量に起因する信号電荷が
残留しているので、各垂直ライン38,38′,
38″,49,49′,49″に接続されたMOSト
ランジスタ48,48′,48″,52,52′,
52″を、それのゲート端子45に波形65で示
される様にhighにして導通させ、この残留信号電
荷をリフレツシユする。
次いで、時刻t6において、垂直シフトレジスタ
ー32の出力のうち、水平ライン31′接続され
た出力および配線46が波形69′のごとくhigh
となり、水平ライン31′および47に接続され
た各光センサセルの蓄積電圧が、各垂直ライン3
8,38′,38″,49,49′,49″読出され
るわけである。以下、順次前と同様の動作によ
り、出力端子56から信号が読出される。
本実施例では、遮光された光センサセル30′
を設けているが、これを設けた意味を第5図と第
6図を用いもう少し詳しく述べる。
垂直シフトレジスタの出力波形69は、水平ラ
イン31に接続された全ての光センサセルの読出
し動作が終るまで、high状態にあるが、このよう
にしておくと、垂直ライン38,38′,38″に
読出された信号電圧を、バツフアMOSトランジ
スタ40,40′,40″を順次開いて出力ライン
41に転送する際に、、垂直ライン38,38′,
38″と出力ライン41の配線容量の分割比で電
圧が下がることはない。すなわち、垂直ライン3
8,38′,38″に読出された信号電圧は、その
まま出力ライン41に現れる。これは遮光された
光センサセル30′の読出し動作においても、全
く、同様である。しかし、このとき、光センサセ
ル30のうち右側にあるものほど読出しパルスが
長い時間かかるので、蓄積時間が同じであるにも
かかわらず右側にある光センサセルからの出力ほ
ど大きくなつてしまう。この現象は遮光された光
センサセル30′についても同様に起こる。した
がつて本実施例の差動アンプ55は、この現象を
除去し、かつ、暗電圧信号をも差引く効果があ
る。
また、本実施例では、センサ部に用いられる光
センサセル30と同一のものが、遮光された第2
の光センサセル30′に用いられ、かつ、第2の
光センサセル30′はセンサ部30と同一基板に
設けられる。これによつて、センサ部30の温度
変化による暗電流の変化を、近似的に第2の光セ
ンサセル30′の温度変化による暗電流の変化と
して検出することができる。
従つて差動アンプ55の出力は、入射光の強度
に比例し、大出力で、S/N比が大きく、かつ、
温度変化に影響されない光情報信号となる。
尚、本発明はラインセンサについても適用でき
る事は言うまでもない。
又、演算手段としては単に減算をするだけでな
く、第1,第2の光電変換素子の出力に夫々所定
の重みを付加してから減算するものであつても良
い。
(効果) 以上詳細に説明したように、本発明による撮像
装置は一個のトランジスタで一画素を構成できる
ために、高密度化が極めて容易であり、しかもブ
ルーミングおよびスミア等の現象が少ない。ま
た、高感度であり、ダイナミツクレンジを広くと
ることができる。
また、光センサセル自体が増幅機能を有してい
るので、大きな出力電圧を得ることができる。
さらに、本発明による撮像装置は、簡単な構成
で暗電流成分を除去することができる上に、光情
報信号の温度変化の影響も除去することができ、
かつS/N比の大きな信号を得ることができる。
【図面の簡単な説明】
第1図aは、光センサセルの平面図、第1図b
はそのA−A′線断面図、第2図は、上記光セン
サセルの等価回路図、第3図aは、バイアス電圧
Vbs=0.6Vとした場合の蓄積電圧Vpに対する読
出し電圧の関係を示す図、第3図bは、バイアス
電圧Vbsに対する読出し時間の関係を示す図、第
4図aにリフレツシユ動作時の光センサセルの等
価回路図、第4図bは、リフレツシユ時間に対す
るベース電位の変化を示す図、第5図は、上記光
センサセルを2次元に配列して構成した本発明に
よる撮影装置の一実施例の回路図、第6図は、本
実施例の動作を説明する為のタイミングチヤート
である。 6……ベース領域、7……エミツタ領域、8…
…エミツタ電極、9……キヤパシタ電極、30…
…光センサセル(第1の光電変換素子)、30′…
…光センサセル(第2の光電変換素子)、55…
…差動アンプ。

Claims (1)

  1. 【特許請求の範囲】 1 半導体トランジスタの制御電極領域の電位を
    制御することにより、前記制御電極領域に光励起
    によつて発生したキヤリアを蓄積するとともに増
    幅して出力する行及び列状に配列された複数の光
    電変換素子と、 上記光電変換素子と同一特性の遮光した1行分
    の複数の第2の光電変換素子と、 前記第1の光電変換素子の各行の信号を順次非
    破壊で読み出すのと同時に、第2の光電変換素子
    の信号を非破壊で読み出す動作を複数回繰り返す
    読み出し手段と、 第1、第2の光電変換素子の出力を演算するこ
    とにより行方向の暗信号むらを除去するための演
    算手段と、 を有する撮像装置。
JP59276489A 1984-12-28 1984-12-28 撮像装置 Granted JPS61157178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59276489A JPS61157178A (ja) 1984-12-28 1984-12-28 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59276489A JPS61157178A (ja) 1984-12-28 1984-12-28 撮像装置

Publications (2)

Publication Number Publication Date
JPS61157178A JPS61157178A (ja) 1986-07-16
JPH0562868B2 true JPH0562868B2 (ja) 1993-09-09

Family

ID=17570165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59276489A Granted JPS61157178A (ja) 1984-12-28 1984-12-28 撮像装置

Country Status (1)

Country Link
JP (1) JPS61157178A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304672A (ja) * 1991-04-01 1992-10-28 Olympus Optical Co Ltd 固体撮像装置

Also Published As

Publication number Publication date
JPS61157178A (ja) 1986-07-16

Similar Documents

Publication Publication Date Title
EP0665685B1 (en) Solid-state imager having photo fets and storage capacitors
US4731665A (en) Image sensing apparatus with read-out of selected combinations of lines
US6555842B1 (en) Active pixel sensor with intra-pixel charge transfer
US4942474A (en) Solid-state imaging device having photo-electric conversion elements and other circuit elements arranged to provide improved photo-sensitivity
EP0187047B1 (en) Image sensor device
JP3120237B2 (ja) イメージセンサ
USRE34309E (en) Image sensor device having plural photoelectric converting elements
JPH0435106B2 (ja)
US4712138A (en) Low-noise apparatus for image pickup and combination of light and electric signals
US4737832A (en) Optical signal processor
JPS6033346B2 (ja) 固体撮像装置
JPS6155784B2 (ja)
US20050007473A1 (en) Reducing image sensor lag
JPH0562868B2 (ja)
JPS61157179A (ja) 撮像装置
Kohn A charge-coupled infrared imaging array with Schottky-barrier detectors
JPS61156867A (ja) 固体撮像素子
JP2519208B2 (ja) カラ−固体撮像装置
JPS61157183A (ja) 固体撮像素子
JPH0523548B2 (ja)
CA1278621C (en) Image sensing apparatus
JPH0750784A (ja) 光電変換装置
JPH0542828B2 (ja)
JPS61152066A (ja) 固体撮像装置
JP2501207B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term