JPS61157183A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、キャパシタを介して電位が制御さ本発明によ
る固体撮像装置は、たとえば画偉人力装置、ワークステ
ィジョン、デジタル複写機、ワードプロセッサ、バーコ
ードリーダや、カメラ、ビデオカメラ、８ミリカメラ等
のオートフォーカス用光電変換被写体検出装置等にも適
用可能である。

（従来技術） 近年、光電変換装置、特に固体撮像装置に関する研究が
ＣＣＤ型およびＭＯＳ型の２方式を中心に行われている
。

ＣＣＤ型撮像装置は、ＭＯ８型キャパシタ電極下にポテ
ンシャル井戸を形成し、光入射により発生した電荷をこ
の井戸に蓄積し、読出し時には、これらのポテンシャル
井戸を、電極Ｋかけるパルスによシ順次動かして、蓄積
された電荷を出力アンプまで転送して読出す。という原
理を用いている。したがって、比較的構造が簡単であり
、ＣＣＤ自体で発生する雑音が小さく、低照度撮影が可
能となる。

一方、ＭＯ８型撮倫装置は、受光部を構成するｐｎ接合
より成るフォトダイオードの各々に光の入射によ多発生
した電荷を蓄積し、読出し時には、それぞれのフォトダ
イオードに接続されたＭＯ８スイッチングトランジスタ
を順次ＯＮすることにより蓄積された電荷を出力アンプ
に読出す、という原理を用いている。したがって、ＣＣ
Ｄ型に比較して構造上複雑となるものの、蓄積容量を大
きくとることができ、ダイナミック・レンジを広くする
ことができる。

しかし、これら従来方式の撮像装置には、次のような欠
点が存在するために、将来的に高解像度化を進めて行く
上で大きな支障となっていた。

ＣＣＤ型撮像装置では、１）出力アンプとしてＭＯＳ型
アンプがオンチップ化されるために、シリコンとシリコ
ン酸化膜の界面から画像上、目につきやすいｌ／ｆ雑音
が発生する。２）高解像度化を図るために、セル数を増
加させて高密度化すると、ひとつのポテンシャル井戸に
蓄積できる最大電荷量が減少し、ダイナミックレンジが
取れなくなる。３）蓄積電荷を転送して行く構造である
ために、セルに一つでも欠陥が存在すると、そこで電荷
転送がストップしてしまい、製造歩留シが悪くなる。

ＭＯ８型撮倫装置では、１）゛信号読出し時に、各フォ
トダイオードに配線容量が接続されているために、大き
な信号電圧ドロップが発生する。

２）配線容量が大きく、これによるランダム雑音の発生
が大きい。３）走査用ＭＯＳスイッチングトランジスタ
の寄生容量のバラツキによる固定パターン雑音の混入が
ある。このために１低照度撮像が困難となり、また、高
解像度化を図るために各セルを縮小すると、蓄積電荷は
減少するが、配線容量があまり小さくならないために、
Ｓ／Ｎ比が小さくなる。

このように、ＣＣＤ型およびＭＯ８型撮偉装置は高解像
度化に対して本質的な問題点を有している。これらの撮
像装置に対して、新方式の半導体撮像装置が提案されて
いる（特開昭５６−１５０８７８号公報、特開昭５６−
１５７０７３号公報、特開昭５６−１６５４７３号公報
）。ここで提案されている方式は、光入射によって発生
した電荷を制御電極（例えば、バイポーラトランジスタ
のペース、静電誘導トランジスタ８ＩＴあるいはＭＯＳ
）ランジスタのゲート）に蓄積し、蓄積された電荷を各
セルの増幅機能を利用して電荷増幅を行い読出すもので
ある。この方式では、高出力、広ダイナミック・レンジ
、低雑音および非破壊読出しが可能であり、高解像度化
の可能性を有している。

しかしながら、この方式は基本的にＸ−Ｙアドレス方式
であり、また各セルは、従来のＭＯＳ型セルにバイポー
ラトランジスタ、Ｓ工Ｔトランジスタ等の増幅素子を複
合したものを基本構造としているために１高解僧度化に
限界が存在する。

又、従来、非破壊読み出し可能な撮像素子においては素
子の開口率を確保する為にＸ−Ｙアドレス用の配線の巾
を最小限の巾にしていた。

この為配線容量が数ＰＦ程度と小さく、撮像素子のゲイ
ンを制限してしまうという欠点があった。

（目　的） 本発明による固体撮像装置は上記従来の問題点を解決し
ようとするものであり、光電変換素子の読出し信号線に
可変容量を設けることで、読出し信号電圧を制御し得る
固体撮像装置を提供することを目的とする。

（実施例） 以下、本発明の実施例を図面を用いて詳細に説明する。

第１図および第２図は、本発明の一実施例に係る光電変
換装置を構成する光センサセルの基本構造および動作を
説明する図である。

・第１図（ａ）は、光センサセルの平面図、第１図（ｂ
）は、そのＡ　−Ａ’線断面図、第２図は、その等価回
路である。なお、各部位において共通するものＫついて
は同一の番号をつけている。

第１図では、整列配置方式の平面図を示したが、水平方
向解儂度を高くするために、画素ずらし方式（補間配置
方式）にも配置できることはもちろんのことである。

この光センサセルは、次のような構造を有している。

第１図（ａ）、（ｂ）Ｋ示すごとく、ｎ型シリコン基板
１の上に、 パシベーション膜２； シリコン酸化膜よ構成る絶縁酸化膜３：となり合う光セ
ンサセルとの間を電気的に絶縁するための絶縁膜又はポ
リシリコン膜等で構成される素子分離領域４； エピタキシャル技術等で形成される不純物濃度の低いｎ
−領域５； その上に、バイポーラトランジスタのペースとなるｎ領
域６； バイポーラトランジスタのエミッタとなるｎ＋領域７； 信号を外部へ読出すための、例えばアルミニウム（ＡＩ
）等の導電材料で形成される配線８；ｎ領域６に絶縁膜
３をはさんで対向し、浮遊状態になされたｎ領域６にパ
ルスを印加するためのキャパシタ電極９； キャパシタ電極９に接続された配線１０；基板１の裏面
にオーミックコンタクトをとるために形成されたｎ＋領
域１１； そして、バイポーラトランジスタのコレクタ電位を与え
るだめの電極１２； がそれぞれ形成され、上記光センサセルを構成している
。

第２図に示す等価回路において、コンデンサＣ０Ｘ１３
は、電極９、絶縁膜３、ｎ領域６７）ＭＯ８構造よυ構
成され、又バイポーラトランジスタ１４は、エミッタと
してのｎ＋領領７、ペースとしてのｎ領域６、コレクタ
としてのｎ−領域５および領域１の各部分より構成され
ている。

これらの図面から明らかなように、ｎ領域６け浮遊領域
になされている。

また、バイポーラトランジスタ１４の等何回路ハ、ペー
ス・エミッタの接合容量Ｃｂｅ１５、ペース・エミッタ
のｐｎ接合ダイオードＤｂｅ１６、ベース拳コレクタの
接合容量Ｃｂｃ１７、ペース・コレクタのｐｎ接合ダイ
オードＤｂｃ１８及び電流源１９．２０で表現される。

次に１このような構成を有する光センサセルの基本動作
を説明する。

この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシュ動作よシ構成され
る。電荷蓄積動作においては、例えばエミッタは、配線
８を通して接地され、コレクターは配線１２を通して正
電位にバイアスされている。またペースは、あらかじめ
エミッタ７に対して逆バイアス状態にされているものと
する。

この状態において、第１図に示す様に光センサセルの表
側から光２０が入射してくると、半導体内においてエレ
クトロン・ホール対が発生する。この内、エレクトロン
は、ｎ領域１が正電位にバイアスされているのでｎ領域
１側に流れだしていってしまうが、ホールはｎ領域６に
どんどん蓄積されていく。このホールのｐ領域への蓄積
によりｎ領域６の電位は次第に正電位に向かって変化し
ていく。この時、光によシ励起されたホールがペースに
蓄積することによシ発生する電位ＶｐはＶｐ＝Ｑ／Ｃで
与えられる。Ｑは蓄積されるホールの電荷量であり、Ｃ
はＣｂｅ１５とＣｂｃ１７を加算した接合容量である。

ここで注目すべきことは、高解偉度化され、セルサイズ
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し。

蓄積電荷量Ｑが共に減少していくが、セルの縮小化に伴
ない接合容量もセルサイズに比例して減少していくので
、光入射により発生する電位Ｖｐけほぼ一定にたもたれ
るということである。

これは本発明における光センサセルが第１図に示すごと
く、きわめて簡単な構造をしており有効受光面がきわめ
て大きくとれる可能性を有しているからである。

以上の様にしてｎ領域６に蓄積された電荷により発生し
た電圧を外部へ読出す動作について次に説明する。

読出し動作状態では、エミッタ、配線８は浮遊状態Ｋ、
コレクターは正電位Ｖｃｃに保持される。

今、光を照射する前に、ペース６を負電位にバイアスし
た時の電位を−ｖｂとし、光照射により発生した蓄積電
位をＶｐ　とすると、ベース電位は、−Ｖｂ＋Ｖｐなる
電位になっている。この状態で配線１０全通して電極９
に読出し用の正の電圧Ｖｒを印加すると、この正の電位
Ｖｒは酸化膜容量Ｃｏｘ１３とベース・エミッタ間接合
容量Ｃｂｅ１５、ベース・コレクタ間接合容量Ｃｂｃ１
７によシ容量分割され、ベース電位は。

となる。ここで、ベース電位を次式に示すＶｂｓだけ、
余分に順方向にバイアスすると、ベース電位は、光照射
により発生−した蓄積電圧Ｖｐよりさらに順方向にバイ
アスされる。そのために、エレクトロンはエミッタから
ベースに注入され、コレクタ電位が正電位になっている
ために、ドリフト電界に加速されてコレクタに到達する
。

第３図（ａ）は、Ｖｂｓ＝　Ｑ、　６　Ｖとした場合の
蓄積電圧Ｖｐに対する読出し電圧の関係を示すグラフで
ある。

同グラフによれば、１００　ｎ　ｓｅｃ程度以上の読出
し時間（読出し電圧Ｖｒをキャパシタ電極９に印加して
いる時間）をとれば、蓄積電圧Ｖｐと読出し電圧は、４
桁程度の範囲にわたって直線性が確保され、高速読出し
が可能であることを示している。上記の計算例では、配
線８の容量を４　ｐＢ”ｓ接合容量Ｃｂｅ＋Ｃｂｃを０
．０１４ｐＦとした場合であ）、その容量比は約３００
倍の異なっているが、ｐ領域６に発生した蓄積電圧Ｖｐ
は何らの減衰も受けず、且つバイアス電圧Ｖｂｓの効果
によシ、きわめて高速に読出し動作が行われたことを示
している。これは、上記光センサセルのも　増幅機能が
有効にはたらいたからである。このように、出力電圧が
大きいために、固定パターン雑音、出力容量に起因する
ランダム雑音が相対的に小さくなり、極めて良好なＳＺ
Ｎ比の信号を得ることができる。

先に、バイアス電圧Ｖｂｓを０．６Ｖに設定し走時、４
桁穆度の直線性がｌ　Ｑ　Ｑ　ｎ　ｓｅｃ程度の高速読
出し時間で得られることを示したが、この直線性および
読出し時間とバイアス電圧Ｖｂｓとの関係を第３図（ｂ
）に示す。

第３図（ｂ）に示すグラフによれば、バイアス電圧Ｖｂ
ｓによる、読出し電圧が蓄積電圧の所望の割合（％）に
達するのに必要な読出し時間を知ることができる。した
がって、撮像装置の全体の設計から読出し時間および必
要な直線性が決定されると、必要とされるバイアス電圧
Ｖｂｓが第３図中）のグラフを用いることにより決定す
ることができる。

上記構成に係る光センサセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確土がきわめて小さいことから非破
壊的に読出し可能なことである。このことは、上記構成
忙係る光センサセルを撮像装置として構成した時に、シ
ステム動作上、新しい機能を提供することができること
を意味する。

さらに、ｐ領域６に蓄積電圧Ｖｐを保持できる時間は極
めて長く、最大保持時間は、むしろ接合の空乏層中にお
いて熱的に発生する暗電流によって制限を受ける。しか
し、上記光センサセルにおいて、空乏層の広がっている
領域は、極めて不純物濃度が低いｎ−領域５であるため
に、その結晶性が良好であり、熱的に発生するエレク）
０ン・ホール対は少ない。

次層でｐ領域６に蓄積された電荷をリフレッシュする動
作について説明する。

上記構成に係る光センサセルでは、すでに述べたごと＜
ｓ　ｐ領域６に蓄積された電荷は、読出し動作では消滅
しない。このため新しい光情報を入力するためには、前
に蓄積されていた電荷を消滅させるためのりフレツシニ
動作が必要である。また同時に、浮遊状態になされてい
るｐ領域６の電位を所定の負電圧に帯電させておく必要
がある。

上記構成に係る光センサセルでは、リフレッシュ動作も
読出し動作と同様、配線１０を通して電極９に正電圧を
印加することによシ行う。

このとき、配線８を通してエミッタを接地する。

コレクタは、電極１２を通して接地又は正電位ＩＣＬチ
オ＜。第４図（ａ）にリフレッシュ動作の等価回路を示
す。但しコレクタ側を接地した状態の例を示している。

この状態で°正電圧Ｖｒｈなる電圧が電極９に印加され
ると、ベース２２には、酸化膜容量Ｃｏｘ１３、ベース
・エミッタ間接合容量Ｃｂｅ１５、ベース・コレクタ間
接合容量Ｃｂｃ１７の容量分割により、 ＣＯＸ □・Ｖｒｈ Ｃｏｘ＋Ｃｂｅ＋Ｃｂｃ なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧によシ、ベース・エミッタ間接合ダイオー
ドｐｂｅ１６およびベース・コレクタ間接合ダイオード
Ｄｂｃ１８は順方向バイアスされて導通状態とな）、電
流が流れ始め。

ペース電位は次第に低下していく。

この時、浮遊状態にあるベースの電位の変化について計
算した結果を、ベース電位の時間依存性の一例として第
４図中）Ｋ示す。横軸は、リフレッシュ電圧Ｖｒｈが電
極９に印加された瞬間からの時間経過すなわちリフレッ
シュ時間を、縦軸は、ベース電位をそれぞれ示し、ベー
スの初期電位をパラメータにしている。ベースの初期電
位とは、リフレッシュ電圧Ｖｒｈが加わった瞬間、浮遊
状態にあるベースが示す電位であり、Ｖｒｈ　、ＣＯＸ
　、　Ｃｂｅ、　Ｃｂｃ及びペースＩＣ蓄積されている
電荷によってきまる。

この第４図（ｂ）をみれば、ベースの電位は初期電位に
よらず、ある時間経過後には必ず、片対数グラフ上で−
りの直線にしたがって下がっていくことがわかる。

ｐ領域６が、ＭＯＳキャパシタＣｏｘを通して正電圧を
ある時間印加し、その正電圧を除去すると負電位に帯電
する仕方くけ、２通りの仕方がある。一つは、ｐ領域６
から正電荷を持つホールが、主として接地状態にあるｎ
領域１に流れ出すこと釦よって、負電荷が蓄積される動
作である。

一方、ｎ中領域７やｎ領域１からの電子が、ｐ領域６に
流れ込み、ホールと再結合することによって、ｐ領域６
に負電荷が蓄積する動作も行なえる。

上記構成に係る光センサセルによる固体撮像装置では、
リフレッシュ動作により全てのセンサセルのベース電位
をゼロボルトまで持っていく完全りフレッシュモードと
（このときは第４図（ｂ）の例では１０［ｓｅｃ］を要
する）、ペース電位にはある一定電圧は残るものの蓄積
電圧Ｖｐによる変動成分が消えてしまう過渡的リフレッ
シュモードの二つが存在するわけである（とのときは第
４図（ｂ）の例では、１０　［ｔｔ　ｓｅｃ　”］　〜
１０（ｓｅｅ　）のリフレッシュパルスとなる）。

完全リフレッシュモードで動作させるか、過渡的リフレ
ッシュモードで動作させるかの選択は撮像装置の使用目
的によって決定される。

以上が光入射による電荷蓄積動作、読出し動作、リフレ
ッシュ動作よりなる上記構成に係る光センサセルの基本
動作の説明であシ、各動作を基本サイクルとして、入射
光の観測又は光情報の読出しを行うことが可能となる。

以上説明したごとく、上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５６−１５０８７８、特
開昭５６−１５７０７３、特開昭５６−１６５４７３の
各公報に記載された撮像装置と比較してきわめて簡単な
構造であり、将来の高解像度化に十分対応できるととも
に、それらのもつ優れた特徴である増幅機能からくる低
雑音、高出力、広ダイナミツクレンジ、非破壊読出し等
のメリットをそのまま保存している。

次に、以上説明した光センサセルを用いた固体撮像装置
について説明する。

第５（ａ）図は、上記光センサセルを２次元的に配列し
て構成した本発明による固体撮像装置の一実施例の回路
図である。

すでに説明した点線でかこまれた基本光センサセル３０
（この時バイポーラトランジスタのコレクタは基板およ
び基板電極に接続されることを示している。）、読出し
パルスおよびりフレッシュパルスを印加するための水平
ライン３１．３１’、３１“、胱出しパルスを発生させ
るための垂直シフトレジスタ３２、垂直シフトレジスタ
３２と水平ライン３１．３１．３１　　の間のバッファ
ＭＯＳトランジスタ３３．３３．３３“、バッファＭＯ
８）ランジスタ３３．３３’、３３“のゲートにパルス
を印加するための端子３４、リフレッシュパルスを印加
するためのバッフ７Ｍ０Ｓトランジスタ３５．３５．３
５”、それのゲートにパルスを印加するための端子３６
、リフレッシュパルスを印加するための端子３７、基本
光センナセル３０から蓄積電圧を読出すための垂直ライ
ン３８，３８　．３８　　、各垂直ラインを選択するた
めのパルスを発生する水平シフトレジスタ３９．各垂直
ラインを開閉するだめのゲート用Ｍ０８）ランジスタ４
０．４ｏ’、４ｏ′−蓄積電圧をアンプ部に読出すため
の出力ライン４１、読出し後に、出力ラインに蓄積した
電荷をリフレッシュするためのＭＯＳ）ランジスタ４２
、ＭＯＳ）ランラスタ４２ヘリフレツシユパルスを印加
するための端子４３、出力信号を増幅するためのバイポ
ーラ、ＭＯ８％ＦＥＴ。

Ｊ−ＦＦｉＴ等のトランジスタ４４、負荷抵抗４５、ト
ランジスタと電源を接続するための端子４６．トランジ
スタの出力端子４７、読出し動作において垂直ライン４
０．４０’　、　４０″に蓄積された電荷をリフレッシ
ュするためのＭＯＳトランジスタ４８．４８’　、　４
８″、ＭＯＳ）ランジスタ４８．４８’、４８″のゲー
トにパルスを印加するための端子４９、読出し時に出力
ラインに現われる信号電圧値を制御するためのバリキャ
ップ５０、および容量可変手段としてのバリキャップ５
０に電圧を印加するための端子５１によりこの固体撮像
装置は構成されている。

第５図（ｂ）は第５図（ａ）　ｉｃ示した固体撮像装置
中のバリキャップ５０を光センサセルと同一のシリコン
基板上に構成した一実施例である。

なお各部位において共通するものについては同一の番号
をつけている。

このバリキャップは、基板１％パッシベーション膜２、
酸化膜３、エピタキシャル層５、ｎ＋領域１１、電極１
２、端子５１、バリキャップダイオードの空乏層が広が
るｐ領域５２、ｐ領域５２とオーミックコンタクトをと
るためのｐ＋領域５３、バリキャップダイオードのｎ領
域５４、および出力ライン４１と接続するための電極５
５で形成されている。

この固体撮像装置の動作について第５図および、第６図
に示すパルスタイミング図を用いて説明する。

第６図において、区間６１はリフレッシュ動作、区間６
２は蓄積動作、区間６３は読出し動作にそれぞれ対応し
ている。

時刻ｔ４において、基板電位、すなわち光センサセル部
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第８図では接地電位に保たれているものを示して
いる。接地電位又は正電位のいずれにしても、すでに説
明した様に、リフレッシュに要する時間が異なってくる
だけであシ、基本動作に変化はない。端子４９の電位６
５はｈｉｇｈ状態であり、ＭＯＳ）ランジスタ４８、４
８’　、　４８″は導通状態に保たれ、各光センサセル
は、垂直ライン３１３．３８’、　３８“を通して接地
されている。また端子３６には、波形６６のごとくバッ
ファＭＯ８）ランジスタが導通する電圧が印加されてお
り、全画面一括りフレッシュ用バッツァＭＯ８）ランジ
スタ３５．３５　。

３５″は導通状態となっている。この状態で端子３７に
波形６７のごとくパルスが印加されると。

水平ライン３１，３１’、３１“を通して各光センサセ
ルのペースに電圧がかかり、すてに説、明した様に、リ
フレッシュ動作に入り、それ以前に蓄積されていた電荷
が、完全９フレツシユモード又は過渡的リフレッシュモ
ードにしたがってりフレッシュされる。完全リフレッシ
ュモードになるか又は過渡的リフレッシュモードになる
かけ波形６７のパルス幅によシ決定されるわけである。

ｔ２時刻において、すでに説明したごとく、各光センサ
セルのトランジスタのペースはエミッタに対して逆バイ
アス状態となり、次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては、図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。

蓄積動作区間６２においては、基板電圧、すナワチトラ
ンジスタのコレクタ電位波形６４は正電位にする。これ
によシ光照射によシ発生したエレクトロン・ホール対の
うちのエレクトロンを、コレクタ側へ早く流してしまう
ことができる。しかし、このコレクタ電位を正電位に保
つことは、ペースをエミッタに対して逆方向バイアス状
態、すなわち負電位にして撮像しているので必須条件で
はなく、接地電位あるいは若干負電位状態にしても基本
的な蓄積動作に変化はない。

蓄積動作状態においては、ＭＯＳ）ランジスタ４８．４
８’　、　４８”のゲート端子４９の電位６５は、リフ
レッシュ区間と同様、　　ｈｉｇｈに保たれ、各ＭＯ８
）ランジスタは導通状態に保たれる。

このため、各光センサセルのエミッタは垂直ライン３８
．３８’、　３８″を通して接地されている。

強い光の照射により、ペースにホールが蓄積され、飽和
してくると、すなわちベース電位がエミッタ電位（接地
電位）に対して順方向バイアス状態になってくると、ホ
ールは垂直ライン３８゜３８’、３８”を通して流れ、
そこでベース電位変化は停止し、はクリップされること
忙なる。したがって、垂直方向にとなり合う光センサセ
ルのエミッタが垂直ライン３８．３８’　、　３８″に
より共通に接続されていても、この様に垂直ライン３８
、３８’　、　３８“を接地しておくと、プルーミング
現象を生ずることはない。

このブルーミング現象をさける方法は、ＭＯＳトランジ
スタ４８，４８．４８　を非導通状態にして、垂直ライ
ン３８．３８’、３８“を浮遊状態にしていても、基板
電位、すなわちコレクタ電位６４を若干負電位にしてお
き、ホールの蓄積によりベース電位が正電位方向に変化
してきたとき、エミッタよシ先にコレクタ側の方へ流れ
だす様にすることによシ達成することも可能である。

蓄積区間６２に次いで、時刻ｔ３よシ読出し区間６３に
なる。この時刻ｔ３において、ＭＯＳトランジスタ４８
．４８’、４８のゲート端子４９の電位６５をｌｏｗに
し、かつ水平ライン３１．３１’。

３１“のバッファーＭＯ８）ランジスタ３３．３３　。

３３“のゲート端子の電位６８をｈｉｇｈＦｃシ、それ
ぞれのＭＯＳ）ランジスタを導通状態とする。

但し、このゲート端子３４の電位６８をｈｉｇｈにする
タイミングは、時刻ｔ３であることは必須条件ではなく
、それより早い時刻であれば良い。

時刻ｔ４では、垂直シフトレジスター３２の出力のうち
、水平ライン３１に接続されたものが波形６９のごと（
ｈｉｇｈとなり、このとき、ＭＯＳトランジスタ３３が
導通状態であるから、この水平ライン３１に接続された
３つの各光センサセルの読出しが行なわれる。この読出
し動作はすでに前に説明した通りであシ、各光センサセ
ルのベース領域に蓄積された信号電荷により発生した信
号電圧は、そのまま、垂直ライン３８゜３８’、３８”
Ｋ現われる。このときの垂直シフトレジスター３２から
のパルス電圧のパルス幅は、第４図に示した様に１蓄積
電圧に対する読出し電圧が、十分直線性を保つ関係にな
るパルス幅に設定される。またパルス電圧は先に説明し
た様に％Ｖ　　ａｓ分だけエミッタに対して順方向バイ
アスがかかる様調整される。

次いで、時刻ｔ５において、水平シフトレジスタ３９の
出力のうち、垂直ライン３８に接続され７１（ＭＯＳ）
ランジスタ４０のゲートへの出力だけが波形７０のとと
（ｈｉｇｈとなり、ＭＯＳ）ランジスタ４０が導通状態
となシ、出力信号は出力ライン４１を通して、出力トラ
ンジスタ４４に入シ、電流増幅されて出力端子４７から
出力される。この様に信号が読出された後、出力ライン
４１には配線容量に起因する信号電荷が残っているので
、時刻１６Ｖｃおいて、ＭＯＳ）ランジスタ４２のゲー
ト端子４３にパルス波形７１のごとくパルスを印加し、
ＭＯＳ）ランジスタ４２を導通状態にして出力ライン４
１を接地して、この残留した信号電荷をリフレッシュし
てやるわけである。以下同様にして、スイッチングＭＯ
Ｓトランジスタ４０’、４０”を順次導通させて垂直ラ
イン３８’、３８”の信号出力を読出す。

この様にして水平に並んだ一ライン分の各光センサセル
からの信号を読出した後、垂直ライン３８．３８’、３
８“には、出力ライン４１と同様、それの配線容量に起
因する信号電荷が残留しているので、各垂直ライン３８
，３８．３８に接続されたＭＯＳトランジスタ４８．４
８．４８　を、それのゲート端子４９に波形６５で示さ
れる様にｈｉｇｈにして導通させ、この残留信号電荷を
リフレッシュする。

次いで、時刻ｔ８において、垂直シフトレジスター３２
の出力のうち、水平ライン３１に接続された出力が波形
６９′のどと（ｈｉｇｈとなり、水平ライン３１′に接
続された各光センサセルの蓄積電圧が、各垂直ライン３
８．３８’、　３８″に読出されるわけである。以下、
順次前と同様の動作により、出力端子４７から信号が読
出される。

さて、時刻ｔ５における動作をもう少し詳しく考えてみ
る。時刻ｔ４において、垂直ライン３８に読出された出
力信号は、時刻１．において、出力ライン４１に入るわ
けであるが、この出力ライン４１に読出される出力信号
の大きさは、垂直ライン３８の配線容量Ｃｖと出力ライ
ン４１の配線容量ＣＨの分割比で決まる。すなわち、垂
直ライン３８に読出された出力信号電圧を■ｖ　　とす
ると、出力ライン４１に現れる出力信号電圧ｖＨは で与えられる。ここで出力ライン４１の容ｆｔｃｕけ、
バリキャップ５０の容量、トランジスタ４４中の接合容
量、ＭＯＳ）ランジスタ４３のゲート・ソース間、基板
ソース間容量、および、出力ライン４１を形成するＡＩ
！等の配線容量の和で表される。従って、バリキャップ
の容量を、端子５１に印加する電圧を変えることにより
制御すれば、出力ライン４１の容量ＣＨを変えることが
でき、すなわち、出力ライン４１に現れる出力信号電圧
ｖＨを制御することができるわけである。

以上の説明においては、蓄積期間と読み出し期間が明確
に区分されるような応用分野、例えば最近研究開発が積
極的に行なわれているスチルビデオに適用される動作状
態について説明したが、テレビ、カメラ、ファクシミリ
の様に蓄積期間における動作と読み出し期間における動
作が同時に行なわれている様な応用分野に関しても、第
６図のパルスタイミングを変更することよシ適用可能で
ある。

また、本実施例では、各光センサセルのもつ増幅機能に
より、出力に現れる電圧が大きいために、最終段の増幅
アンプもＭＯ８型撮倫装置に比較して、簡単なものでよ
い。

なお、本実施例では、信号増幅用アンプ４４にＭＯＳ）
ランジスタを用いたが、勿論バイポーラトランジスタ等
を用いた増幅手段でもよい。

さらに、本実施例では、バリキャップ５０としてＰｎダ
イオードを用いたが、これに限定されるものではなく、
例えばＭＯ８キャパシタを使用することもできる。

又、本実施例では装備素子全体のゲインコントロールの
為に出力水平ライン４１に対してバリキャップ°５０を
設けたが、各垂直アドレスライン３８．３８’　、　３
８“に対して夫々バリキャップを設けても良い。但し、
その場合にはバリキャップの数が増えるという欠点、又
、各バリキャップの制御を均一に行なうのが困難である
という欠点があり、本実施例の如く、ライン４１に対し
てバリキャップを設けるのが最も構成が簡単で制御も容
易となる。

（効　果） 以上詳細に説明したように、本発明による固体撮像素子
は、１個のトランジスタで１画素を構成できるために、
高密度化が極めて容易であシ、シかもプルーミングおよ
びスミア等の現象が少ない。まだ、高感度であり、ダイ
ナミックレンジを広くとることができる。

また、光センサセル自体が増幅機能を有するために、配
線容量によらず大きな信号電圧を得ることができ、低雑
音であり、周辺回路の設計も容易となる。

また、簡単なバリキャップを使用するだけで、センサ出
力電圧を制御することができるので、固体撮像素子に新
しい機能を付加したり、ゲインコントロールが容量にで
きる。

【図面の簡単な説明】

第１図（ａ）は、光センサセルの平面図、第１図（ｂ）
はそのＡ−Ａ’線断面図、 第２図は、上記光センサセルの等価回路図、第３図（ａ
）は、バイアス電圧Ｖｂｓ　＝０．６　Ｖとした場合の
蓄積電圧Ｖｐに対する読出し電圧の関係を示す図、第３
図（ｂ）は、バイアス電圧ＶｂｓＫ対する読出し時間の
関係を示す図、 ζ工 第４図（ａ）ＫＩＪフレッシュ動作時の光センサセルの
等価回路図、第４図（ｂ）は、リフレッシュ時間忙対す
るベース電位の変化を示す図、第５図（ａ）は上記光セ
ンサセルを２次元に配列して構成した本発明による固体
撮像装置の一実施例の回路図、第５図（ｂ）はこの実施
例中のバリキャップの構造図、 第６図は、本実施例の動作を説明するためのタイミング
波形図である。 ６・・・ベース領域 ７・・・エミッタ領域 ８・・・エミッタ電極 ９・・・キャパシタ電極 ３０・・・光センサセル ５０・・・バリキャップ 第７図とθ） 第２　Ｅａ（ｂ） Ｊぐイ７ス電氏 第４図とａ） 第４図（Ｉ））

Claims (1)

【特許請求の範囲】
1. 半導体トランジスタの制御電極領域の電位をキャパシタ
   を介して制御することにより、前記制御電極領域に光励
   起によつて発生したキャリアを蓄積する光電変換素子と
   、該光電変換素子の読出し信号線に設けた容量可変手段
   と、を有する固体撮像素子。