JP2671307B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2671307B2 JP2671307B2 JP62161063A JP16106387A JP2671307B2 JP 2671307 B2 JP2671307 B2 JP 2671307B2 JP 62161063 A JP62161063 A JP 62161063A JP 16106387 A JP16106387 A JP 16106387A JP 2671307 B2 JP2671307 B2 JP 2671307B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- photodiodes
- photodiode
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、例えばバーコードリーダ、コピー機械、
さらにはファクシミリ等で、記録された映像を読取り、
画素子それぞれの明度に対応した信号を出力させるよう
にした、例えば半導体集積回路によって構成されるよう
になる固体撮像装置に関する。 ［従来の技術］ MOS型の固体撮像装置にあっては、例えば特開昭60−1
72号に示されるよう、映像を読み込むために複数のフォ
トダイオードが配列設定されているものであり、このフ
ォトダイオードにはそれぞれ出力制御用のスイッチ素子
が組込み設定されるようにしている。そして、シフトレ
ジスタによって上記フォトダイオードそれぞれのスイッ
チ素子を制御し、各フォトダイオードで発生したアナロ
グ信号を読み取り、シリアルなデータとして外部に出力
させるようにしている。そして、この出力アナログ信号
を２値化し、さらにシリアルなデータをパラレルデータ
に変換してマイクロコンピュータに供給しRAM等に記憶
されるように処理している。 したがって、固体撮像素子部に対して外部回路が複雑
化する傾向にあり、さらにノイズに対して弱くなる傾向
にあるもので、その処理方式が複雑となって時間を要す
るようになる。 また被写体の明るさ等によって撮像感度を調節する場
合には、各画素に対応する各フォトダイオードそれぞれ
に対応して電子シャッタとなる回路要素を設定する必要
があり、さらに全体の画素の中の一部分を出力させるよ
うな制御等を行うことができないものである。 さらに、上記固体撮像装置を構成する各フォトダイオ
ードには、それぞれ出力制御用のスイッチ素子を順次選
択するシフトレジスタ等の走査手段が必要となるため、
この撮像素子構造が複雑となり、チップ面積を縮小する
ことが困難である。 ［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、感
度調整等の各種の高度な機能を失うことなく、充分に簡
易化した回路構成で構成することができ、さらに撮像素
子部を構成する半導体チップの面積が充分縮小できるよ
うにした固体撮像装置を提供しようとするものである。 ［問題点を解決するための手段］ すなわち、この発明に係る固体撮像装置にあっては、
受光素子を構成する複数のフォトダイオードにパルス状
の第１のクロック信号を与え、そのパルス時間幅に対応
してプリチャージさせるようにすると共に、このフォト
ダイオードそれぞれの電荷をスイッチングゲート素子を
介して出力させるようにするものであり、このスイッチ
ングゲート素子には上記第１のクロック信号とは位相が
異なるように設定された第２のクロック信号によって複
数のフォトダイオードに同時にゲート信号が与えられ
る。 ［作用］ このように構成される固体撮像装置にあっては、上記
のように第１のクロック信号の与えられている間フォト
ダイオードそれぞれに順方向電流が流されるようにな
り、各フォトダイオードはプリチャージされる。そし
て、このプリチャージの終了後は、各フォトダイオード
は入力光の量に応じてディスチャージされるもので、第
２のクロック信号によってスイッチングゲート素子のゲ
ートが開かれたときに、そのときの各フォトダイオード
の電荷量に対応した出力信号が各スイッチングゲート素
子に接続された２値化手段から出力されるようになる。
したがって、各フォトダイオードは特に電子シャッタ
（リセット）用のスイッチ素子を含むように構成する必
要はなく、チップ面積を小さくして構成できるようにな
るものであり、また各フォトダイオードから取出される
ようになる信号は、並列的な状態で出力されるようにな
る。さらに、上記第１のクロック信号のパルス時間幅、
さらに第１のクロック信号と第２のクロック信号との時
間差に対応して、光入力時間幅、すなわち露出時間が制
御されるようになり、これらクロック信号によって感度
制御等が簡単に実行できるようになる。 ［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明す
る。第１図はその構成を示しているもので、被写体から
の光像が入力されるようになる複数のフォトダイオード
111、112、…を備えている。このフォトダイオード11
1、112、…は、例えばバーコードリーダ、コピー機、フ
ァクシミリ等の撮像装置を構成する場合は直線的に微少
間隔で配列設定されるもので、この図では便宜的に４個
のフォトダイオード111〜114が配列される状態で示して
いるもので、４画素分の映像信号が得られるようになる
ものである。 このフォトダイオード111〜114には、共通にして端子
12から第１のクロック信号φ１が供給されるようになっ
ているもので、この信号のハイレベルの状態でフォトダ
イオード111〜114が、このフォトダイオードの電位を基
準としてプリチャージされるようにしている。 このフォトダイオード111〜114それぞれの電荷は、ス
イッチングゲート素子として作用するようになるクロッ
クドインバータ131〜134をそれぞれ介して端子141〜144
に信号D0〜D3として出力されるようになっている。そし
て、このクロックドインバータ131〜134には、端子15か
らの第２のクロック信号φ２が供給されるようになって
いるもので、このクロック信号φ２のハイレベルの状態
でフォトダイオード111〜114の電荷に対応した出力信号
が出力端子141〜144から出力され、第２のクロック信号
φ２のローレベルの状態で、インバータ16からの信号で
クロックドインバータ131〜134がオフされるようになっ
ている。 第２図は上記端子12および15に供給される第１のクロ
ック信号φ１および第２のクロック信号φ２を示してい
る。この第１および第２のクロック信号φ１およびφ２
は、位相が異なり且つ共に周期の設定されるパルス状の
信号によって構成されるもので、それぞれｔφ１および
ｔφ２のハイレベルの状態のパルス時間幅が設定される
ようになっている。 そして、上記端子12に第１のクロック信号φ１が供給
されると、この信号φ１のハイレベルとなる期間ｔφ１
でフォトダイオード111〜114に順方向電流が与えられ、
このフォトダイオード111〜114の順方向電流によって、
このフォトダイオード111〜114にプリチャージが行われ
るようになる。 上記第１のクロック信号のハイレベルの期間ｔφ１が
終了し、このクロック信号φ１がローレベルとなると、
上記フォトダイオード111〜114のディスチャージが行わ
れるようになる。このディスチャージはフォトダイオー
ド111〜114それぞれの受光面に入射する光の量に比例し
て行われるようになるもので、この入射光量およびディ
スチャージ時間幅tSに対応して各フォトダイオード111
〜114のカソードの電荷量が制御されるようになる。 そして、端子15に入力される第２のクロック信号φ２
がハイレベルとなると、このハイレベルの期間ｔφ２に
対応してクロックドインバータ131〜134のゲートが開か
れ、このときのフォトダイオード111〜114それぞれのカ
ソードの電荷量に対応した出力信号が端子141〜144から
出力される。この場合、フォトダイオード111〜114のデ
ィスチャージの期間は、第１のクロック信号φ１のハイ
レベルの期間ｔφ１が終了してから、第２のクロック信
号φ２がハイレベルとなるまでの期間tSによって決定さ
れる。 このように出力信号が取り出されるときの各フォトダ
イオード111〜114のカソードの電荷Ｑは、次の式で表わ
されるようになる。但し、この式においてα、およびβ
は比例定数である。 Ｑ∝αｔφ１−βtS ……（１） したがって、フォトダイオードのカソードの容量をＣ
とすると、上記（１）式よりこの点における電圧Ｖは次
の式で示すようになる。 Ｖ∝（αｔφ１−βtS）/C ……（２） したがって、クロックドインバータの閾値電圧をVTと
すると、“VT＞V"ならばローレベルの信号が、また“VT
＜V"ならばハイレベルの出力信号が得られるようにな
る。また入射光量をγとすると、 γ∝β ……（３） であるから、入射光量が大きい場合はローレベルの信号
が出力され、入射光量γの少ない場合にはハイレベルの
信号が出力されるようになる。 このような２値化判定レベルは、上記閾値電圧VT、第
１のクロック信号のハイレベルの期間ｔφ１、およびデ
ィスチャージ期間tS等を決めることによって設定され
る。この場合、第１のクロック信号φ１のハイレベルの
期間であるパルス幅ｔφ１、およびディスチャージ期間
tSは、端子12および15に入力される信号のタイミングに
よって決定されるものであるため、比較的容易に変更制
御することができる。したがって、２値化レベルが自由
に変えられるようになり、これによって感度制御が実行
されるようになる。 第３図は上記のような固体撮像装置を構成するフォト
ダイオードの構成を説明するもので、この図では１つの
フォト部分の断面構造を示している。すなわち、このフ
ォトダイオードは例えばＮ型のシリコン基板21に形成さ
れるようになるもので、のシリコン基板21の表面にイオ
ン打込み等の手段によってＰ型のウエル（well）層22、
さらにＮ型拡散層23を形成する。そして、このＮ型層23
およびウエル層22にそれぞれ対応してＮ型およびＰ型の
コンタクト領域24および25を形成する。 ここで、上記Ｐウエル層22は、LOCOSによる絶縁層26
と27とで挟まれるように形成され、このＰウエル層22は
この図では明確に示されないが細長く延びるように形成
され、上記Ｎ型拡散層によるPN接合によるフォトダイオ
ードが、Ｐウエル層22を共通の使用するようにして多数
形成されるものである。 28は保護用の絶縁層であり、上記コンタクト領域24お
よび25にはそれぞれ配線層29および30が相続形成される
ようになっている。そして、配線層28はカソードとなり
クロックドインバータに接続されるようになる。 尚、上記半導体によるフォトダイオードにおいて、Ｐ
型およびＮ型はそれぞれＮ型およびＰ型で構成すること
もできるものである。 すなわち、それぞれ撮像素子を構成するようになる多
数のフォトダイオードが、シリコン基板に形成したＰウ
エル層に対して共通に構成できるものであり、またMOS
スイッチ等を必要としないものであるため、その素子面
積を充分に小さなものとして、チップ面積を縮小できる
ような状態で構成できる。 ［発明の効果］ 以上のようにこの発明に係る固体撮像装置によれば、
制御用に供給される第１および第２のクロック信号によ
って、被写体の明るさ等に対応して感度等が簡単に制御
できるようになるものであり、また充分に簡易化した回
路構成で信頼性の高い映像信号が得られるようになる。
また、この撮像装置を構成するフォトダイオードに電子
シャッタ（リセット）用の電子スイッチ素子等を組合わ
せ設定する必要がないため、半導体集積回路によって構
成されるようになる撮像素子の構造が充分に簡易化でき
るものであり、半導体チップ面積も充分縮小できるよう
になって、例えばバーコードリーダ、コピー機、ファク
シミリ等の光学的撮像装置として効果的に使用できるよ
うになる。
さらにはファクシミリ等で、記録された映像を読取り、
画素子それぞれの明度に対応した信号を出力させるよう
にした、例えば半導体集積回路によって構成されるよう
になる固体撮像装置に関する。 ［従来の技術］ MOS型の固体撮像装置にあっては、例えば特開昭60−1
72号に示されるよう、映像を読み込むために複数のフォ
トダイオードが配列設定されているものであり、このフ
ォトダイオードにはそれぞれ出力制御用のスイッチ素子
が組込み設定されるようにしている。そして、シフトレ
ジスタによって上記フォトダイオードそれぞれのスイッ
チ素子を制御し、各フォトダイオードで発生したアナロ
グ信号を読み取り、シリアルなデータとして外部に出力
させるようにしている。そして、この出力アナログ信号
を２値化し、さらにシリアルなデータをパラレルデータ
に変換してマイクロコンピュータに供給しRAM等に記憶
されるように処理している。 したがって、固体撮像素子部に対して外部回路が複雑
化する傾向にあり、さらにノイズに対して弱くなる傾向
にあるもので、その処理方式が複雑となって時間を要す
るようになる。 また被写体の明るさ等によって撮像感度を調節する場
合には、各画素に対応する各フォトダイオードそれぞれ
に対応して電子シャッタとなる回路要素を設定する必要
があり、さらに全体の画素の中の一部分を出力させるよ
うな制御等を行うことができないものである。 さらに、上記固体撮像装置を構成する各フォトダイオ
ードには、それぞれ出力制御用のスイッチ素子を順次選
択するシフトレジスタ等の走査手段が必要となるため、
この撮像素子構造が複雑となり、チップ面積を縮小する
ことが困難である。 ［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、感
度調整等の各種の高度な機能を失うことなく、充分に簡
易化した回路構成で構成することができ、さらに撮像素
子部を構成する半導体チップの面積が充分縮小できるよ
うにした固体撮像装置を提供しようとするものである。 ［問題点を解決するための手段］ すなわち、この発明に係る固体撮像装置にあっては、
受光素子を構成する複数のフォトダイオードにパルス状
の第１のクロック信号を与え、そのパルス時間幅に対応
してプリチャージさせるようにすると共に、このフォト
ダイオードそれぞれの電荷をスイッチングゲート素子を
介して出力させるようにするものであり、このスイッチ
ングゲート素子には上記第１のクロック信号とは位相が
異なるように設定された第２のクロック信号によって複
数のフォトダイオードに同時にゲート信号が与えられ
る。 ［作用］ このように構成される固体撮像装置にあっては、上記
のように第１のクロック信号の与えられている間フォト
ダイオードそれぞれに順方向電流が流されるようにな
り、各フォトダイオードはプリチャージされる。そし
て、このプリチャージの終了後は、各フォトダイオード
は入力光の量に応じてディスチャージされるもので、第
２のクロック信号によってスイッチングゲート素子のゲ
ートが開かれたときに、そのときの各フォトダイオード
の電荷量に対応した出力信号が各スイッチングゲート素
子に接続された２値化手段から出力されるようになる。
したがって、各フォトダイオードは特に電子シャッタ
（リセット）用のスイッチ素子を含むように構成する必
要はなく、チップ面積を小さくして構成できるようにな
るものであり、また各フォトダイオードから取出される
ようになる信号は、並列的な状態で出力されるようにな
る。さらに、上記第１のクロック信号のパルス時間幅、
さらに第１のクロック信号と第２のクロック信号との時
間差に対応して、光入力時間幅、すなわち露出時間が制
御されるようになり、これらクロック信号によって感度
制御等が簡単に実行できるようになる。 ［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明す
る。第１図はその構成を示しているもので、被写体から
の光像が入力されるようになる複数のフォトダイオード
111、112、…を備えている。このフォトダイオード11
1、112、…は、例えばバーコードリーダ、コピー機、フ
ァクシミリ等の撮像装置を構成する場合は直線的に微少
間隔で配列設定されるもので、この図では便宜的に４個
のフォトダイオード111〜114が配列される状態で示して
いるもので、４画素分の映像信号が得られるようになる
ものである。 このフォトダイオード111〜114には、共通にして端子
12から第１のクロック信号φ１が供給されるようになっ
ているもので、この信号のハイレベルの状態でフォトダ
イオード111〜114が、このフォトダイオードの電位を基
準としてプリチャージされるようにしている。 このフォトダイオード111〜114それぞれの電荷は、ス
イッチングゲート素子として作用するようになるクロッ
クドインバータ131〜134をそれぞれ介して端子141〜144
に信号D0〜D3として出力されるようになっている。そし
て、このクロックドインバータ131〜134には、端子15か
らの第２のクロック信号φ２が供給されるようになって
いるもので、このクロック信号φ２のハイレベルの状態
でフォトダイオード111〜114の電荷に対応した出力信号
が出力端子141〜144から出力され、第２のクロック信号
φ２のローレベルの状態で、インバータ16からの信号で
クロックドインバータ131〜134がオフされるようになっ
ている。 第２図は上記端子12および15に供給される第１のクロ
ック信号φ１および第２のクロック信号φ２を示してい
る。この第１および第２のクロック信号φ１およびφ２
は、位相が異なり且つ共に周期の設定されるパルス状の
信号によって構成されるもので、それぞれｔφ１および
ｔφ２のハイレベルの状態のパルス時間幅が設定される
ようになっている。 そして、上記端子12に第１のクロック信号φ１が供給
されると、この信号φ１のハイレベルとなる期間ｔφ１
でフォトダイオード111〜114に順方向電流が与えられ、
このフォトダイオード111〜114の順方向電流によって、
このフォトダイオード111〜114にプリチャージが行われ
るようになる。 上記第１のクロック信号のハイレベルの期間ｔφ１が
終了し、このクロック信号φ１がローレベルとなると、
上記フォトダイオード111〜114のディスチャージが行わ
れるようになる。このディスチャージはフォトダイオー
ド111〜114それぞれの受光面に入射する光の量に比例し
て行われるようになるもので、この入射光量およびディ
スチャージ時間幅tSに対応して各フォトダイオード111
〜114のカソードの電荷量が制御されるようになる。 そして、端子15に入力される第２のクロック信号φ２
がハイレベルとなると、このハイレベルの期間ｔφ２に
対応してクロックドインバータ131〜134のゲートが開か
れ、このときのフォトダイオード111〜114それぞれのカ
ソードの電荷量に対応した出力信号が端子141〜144から
出力される。この場合、フォトダイオード111〜114のデ
ィスチャージの期間は、第１のクロック信号φ１のハイ
レベルの期間ｔφ１が終了してから、第２のクロック信
号φ２がハイレベルとなるまでの期間tSによって決定さ
れる。 このように出力信号が取り出されるときの各フォトダ
イオード111〜114のカソードの電荷Ｑは、次の式で表わ
されるようになる。但し、この式においてα、およびβ
は比例定数である。 Ｑ∝αｔφ１−βtS ……（１） したがって、フォトダイオードのカソードの容量をＣ
とすると、上記（１）式よりこの点における電圧Ｖは次
の式で示すようになる。 Ｖ∝（αｔφ１−βtS）/C ……（２） したがって、クロックドインバータの閾値電圧をVTと
すると、“VT＞V"ならばローレベルの信号が、また“VT
＜V"ならばハイレベルの出力信号が得られるようにな
る。また入射光量をγとすると、 γ∝β ……（３） であるから、入射光量が大きい場合はローレベルの信号
が出力され、入射光量γの少ない場合にはハイレベルの
信号が出力されるようになる。 このような２値化判定レベルは、上記閾値電圧VT、第
１のクロック信号のハイレベルの期間ｔφ１、およびデ
ィスチャージ期間tS等を決めることによって設定され
る。この場合、第１のクロック信号φ１のハイレベルの
期間であるパルス幅ｔφ１、およびディスチャージ期間
tSは、端子12および15に入力される信号のタイミングに
よって決定されるものであるため、比較的容易に変更制
御することができる。したがって、２値化レベルが自由
に変えられるようになり、これによって感度制御が実行
されるようになる。 第３図は上記のような固体撮像装置を構成するフォト
ダイオードの構成を説明するもので、この図では１つの
フォト部分の断面構造を示している。すなわち、このフ
ォトダイオードは例えばＮ型のシリコン基板21に形成さ
れるようになるもので、のシリコン基板21の表面にイオ
ン打込み等の手段によってＰ型のウエル（well）層22、
さらにＮ型拡散層23を形成する。そして、このＮ型層23
およびウエル層22にそれぞれ対応してＮ型およびＰ型の
コンタクト領域24および25を形成する。 ここで、上記Ｐウエル層22は、LOCOSによる絶縁層26
と27とで挟まれるように形成され、このＰウエル層22は
この図では明確に示されないが細長く延びるように形成
され、上記Ｎ型拡散層によるPN接合によるフォトダイオ
ードが、Ｐウエル層22を共通の使用するようにして多数
形成されるものである。 28は保護用の絶縁層であり、上記コンタクト領域24お
よび25にはそれぞれ配線層29および30が相続形成される
ようになっている。そして、配線層28はカソードとなり
クロックドインバータに接続されるようになる。 尚、上記半導体によるフォトダイオードにおいて、Ｐ
型およびＮ型はそれぞれＮ型およびＰ型で構成すること
もできるものである。 すなわち、それぞれ撮像素子を構成するようになる多
数のフォトダイオードが、シリコン基板に形成したＰウ
エル層に対して共通に構成できるものであり、またMOS
スイッチ等を必要としないものであるため、その素子面
積を充分に小さなものとして、チップ面積を縮小できる
ような状態で構成できる。 ［発明の効果］ 以上のようにこの発明に係る固体撮像装置によれば、
制御用に供給される第１および第２のクロック信号によ
って、被写体の明るさ等に対応して感度等が簡単に制御
できるようになるものであり、また充分に簡易化した回
路構成で信頼性の高い映像信号が得られるようになる。
また、この撮像装置を構成するフォトダイオードに電子
シャッタ（リセット）用の電子スイッチ素子等を組合わ
せ設定する必要がないため、半導体集積回路によって構
成されるようになる撮像素子の構造が充分に簡易化でき
るものであり、半導体チップ面積も充分縮小できるよう
になって、例えばバーコードリーダ、コピー機、ファク
シミリ等の光学的撮像装置として効果的に使用できるよ
うになる。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る固体撮像装置を説明
する回路構成図、第２図は上記装置の制御用のクロック
信号を示す図、第３図は上記撮像装置を構成する半導体
によるフォトダイオードの構成を説明する断面構成図で
ある。 111〜114……フォトダイオード、131〜134……クロック
ドインバータ、16……インバータ、21……シリコン基
板、22……ウエル層、23……拡散層、24、25……コンタ
クト領域。
する回路構成図、第２図は上記装置の制御用のクロック
信号を示す図、第３図は上記撮像装置を構成する半導体
によるフォトダイオードの構成を説明する断面構成図で
ある。 111〜114……フォトダイオード、131〜134……クロック
ドインバータ、16……インバータ、21……シリコン基
板、22……ウエル層、23……拡散層、24、25……コンタ
クト領域。
Claims (1)
- (57)【特許請求の範囲】 １．それぞれ被撮像面からの光が受光されるように配置
された複数のフォトダイオードと、 この複数のフォトダイオードに共通にしてプリチャージ
用順方向電流を供給させるパルス状の第１のクロック信
号を供給する第１のクロック信号供給手段と、 上記複数のフォトダイオードそれぞれの記憶電荷が供給
されるようにした複数のスイッチングゲート素子と、 この複数のスイッチングゲート素子に共通にゲート信号
を与える、上記第１のクロック信号とは位相が異なるよ
うに設定されたパルス状の第２のクロック信号を供給す
る第２のクロック信号供給手段とを具備し、 上記フォトダイオードのアノードが共通に接続されて上
記第１のクロック信号が供給され、上記フォトダイオー
ドそれぞれのカソードから出力が得られるようにするも
ので、上記フォトダイオードそれぞれでは上記第１のク
ロック信号で順方向電流が与えられる間、上記フォトダ
イオードのカソードの電位を基準にしてプリチャージさ
れ、このプリチャージが終了された後上記第２のクロッ
ク信号でスイッチングゲート素子のゲートが開かれるま
で、入射光量に対応してディスチャージされて、上記ゲ
ートが開かれたスイッチングゲート素子を介して出力信
号が取出されるようにしたことを特徴とする固体撮像装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62161063A JP2671307B2 (ja) | 1987-06-30 | 1987-06-30 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62161063A JP2671307B2 (ja) | 1987-06-30 | 1987-06-30 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS647777A JPS647777A (en) | 1989-01-11 |
| JP2671307B2 true JP2671307B2 (ja) | 1997-10-29 |
Family
ID=15727907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62161063A Expired - Lifetime JP2671307B2 (ja) | 1987-06-30 | 1987-06-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671307B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412772A (en) * | 1987-07-07 | 1989-01-17 | Nippon Denso Co | Solid-state image pickup device |
| US5536103A (en) * | 1992-10-07 | 1996-07-16 | Sumitomo Wiring Systems, Ltd. | Connector having core and insert-molded terminal |
| JP3032932B2 (ja) * | 1994-03-08 | 2000-04-17 | 矢崎総業株式会社 | 端子保護板を備えたねじ締め型コネクタ |
| JP3074440B2 (ja) * | 1994-03-16 | 2000-08-07 | 矢崎総業株式会社 | 端子保護板を備えたコネクタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55145481A (en) * | 1979-04-28 | 1980-11-13 | Canon Inc | Mos image sensor |
-
1987
- 1987-06-30 JP JP62161063A patent/JP2671307B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS647777A (en) | 1989-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7547871B2 (en) | Photoelectric conversion device | |
| US4589024A (en) | Two-dimensional semiconductor image sensor with regulated integration time | |
| US8513710B2 (en) | Solid-state imaging device and control method for same | |
| US6064431A (en) | Photoelectric conversion device | |
| US6088058A (en) | Capacitive coupled bipolar active pixel imager having overflow protection and electronic shutter | |
| JP3871439B2 (ja) | 固体撮像装置およびその駆動方法 | |
| KR20040069183A (ko) | 화상 픽업 장치 및 카메라 시스템 | |
| US5703386A (en) | Solid-state image sensing device and its driving method | |
| US4496980A (en) | Two-dimensional semiconductor image sensor with regulated integration time | |
| US4819074A (en) | Electronic still camera | |
| EP0999698A2 (en) | Solid-state image pickup device and method of resetting the same | |
| US4845566A (en) | Solid-state image pickup apparatus having controllable means for eliminating surplus charge | |
| CN102037723A (zh) | 具有减少的阱跳变的图像传感器 | |
| US6831691B1 (en) | Solid-state image pickup device | |
| KR100742439B1 (ko) | 능동 픽셀 센서 회로(ａｐｓ) 및 그 처리 방법 | |
| US7068315B1 (en) | Solid-state imaging device, its driving method, and camera system | |
| US5777671A (en) | Solid state imager having high frequency transfer mode | |
| JP2671307B2 (ja) | 固体撮像装置 | |
| JPH07284024A (ja) | 固体撮像素子 | |
| EP0106286A2 (en) | Solid state image sensor | |
| JPH0661471A (ja) | テスト構造を有するｃｃｄイメージャおよびｃｃｄイメージャのテスト方法 | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| Janesick et al. | Scientific CMOS pixels | |
| JP2532645B2 (ja) | 固体撮像装置 | |
| JPS59140766A (ja) | 原稿読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |