CN102037723A - 具有减少的阱跳变的图像传感器 - Google Patents

Abstract

一种CMOS图像传感器或其它类型的图像传感器包括：像素阵列以及与该像素阵列相关联的采样与读出电路。在读出该像素阵列的选定群组的像素中的一个或多个时，该阵列的像素电源线信号从无效状态转变为有效状态，且在该像素电源线信号从其无效状态转变为其有效状态之前的预定时间内，该像素阵列的未选定群组的像素的重置信号从有效状态转变为无效状态。此布置有利地减少了图像传感器内的阱跳变。该图像传感器可以被实施于数码相机或其它类型的数字成像装置中。

Description

具有减少的阱跳变的图像传感器

技术领域

本发明一般涉及用于数码照相机及其它类型的成像装置中的电子图像传感器，更具体地说，涉及与电子图像传感器一起使用的采样与读出技术。

背景技术

典型的电子图像传感器包括布置为二维阵列的许多光敏图片元素(“像素”)。此类图像传感器可以被配置为通过在像素上方形成适当的彩色滤光器阵列(CFA)来产生彩色图像。在题为“Image Sensor with Improved Light Sensitivity”的美国专利申请2007/0024931中公开了这种类型的图像传感器的示例，其通过引用合并与此。

众所周知，可以使用互补金属氧化物半导体(CMOS)电路实施图像传感器。在此类布置中，每个像素典型地包括光电二极管和许多晶体管。像素晶体管可以为p型MOS(PMOS)晶体管，在此情况下，光电二极管和晶体管通常形成在p型衬底的n阱区域内。替换地，像素晶体管可以为n型MOS(NMOS)晶体管，在此情况下，光电二极管和晶体管通常形成在n型衬底的p阱区域内。

在具有形成于以上描述类型的n阱或p阱区域内的像素的CMOS图像传感器中出现的问题被称为“阱跳变(well bounce)”。这是阱电压的不期望的变化，该变化典型地是由于通过环绕像素阵列周边的环中的阱接触引入的阱偏置电压而造成的。这些阱接触接近阵列的边缘像素，但是远离阵列的中心像素。结果，从阵列边缘到其中心的阱电阻可以非常大，造成在与像素采样与读出相关的切换操作同时发生阱跳变。

已经开发出许多技术试图缓解阱跳变问题。一种此类技术包括增加阱电导率，例如，在题为“Solid-State Image Sensor Having a Substrate with an Impurity Concentration Gradient”的美国专利6,271,554中所描述的。然而，这种类型的方法要求工艺改变，这会增加生产成本和复杂性，且无论如何可能不能充分减小阱跳变。另一技术包括增加像素阵列内的阱接触，例如，在题为“Amplification-Type Solid State Imaging Device with Reduced Shading”的美国专利7,016,089中所描述的。不幸的是，增加像素阵列中的阱接触占据原本可以用于感光的有限区域，因此会对该图像传感器的性能产生负面影响。其他技术包括降低与像素的采样与读出关联的某些信号的时钟速率。例如，参见题为“Solid-State Imaging Device and Drive Control Method for the Same”的美国专利申请2005/0001915。但是，减慢时钟意味着需要更长时间来读出与给定图像关联的像素数据。

因此，需要一种技术，其显著减少或消除阱跳变同时避免与上面指出的常用技术关联的缺点。

发明内容

本发明的说明性实施例提供采样与读出技术，其实现CMOS图像传感器中阱跳变的明显减小而没有上述技术的缺点。

根据本发明的一个方面，图像传感器包括像素阵列以及与该像素阵列相关联的采样与读出电路。在读出该像素阵列的选定群组的像素中的一个或多个时，该阵列的像素电源线信号从无效状态转变为有效状态，且在该像素电源线信号从其无效状态转变为其有效状态之前的预定时间内，该像素阵列的未选定群组的像素的重置信号从有效状态转变为无效状态。该图像传感器也可以被配置为使得在完成该像素的一个或多个的读出的同时，该像素电源线信号从其有效状态转变为其无效状态，并且在该像素电源线信号从其有效状态转变为其无效状态后的预定时间内，该重置信号从其无效状态转变为其有效状态。在该像素电源线信号从其无效状态转变为其有效状态之前的预定时间，以及该像素电源线信号从有效状态转变为无效状态后的预定时间例如可以各自为小于或等于500纳秒。

该采样与读出电路可以包括例如可控信号产生器，该可控信号产生器耦合到该像素阵列且被配置为产生该像素电源线信号以及该重置信号中的至少一个。

在一个说明性实施例中，该像素阵列包括被布置成行和列的多个像素、适于接收该像素电源信号的像素电源线和与该列的各列相关联的像素输出线。该像素中的给定的一个包括光电二极管或其他光敏元件以及第一晶体管，该第一晶体管具有耦合于该光敏元件和浮置扩散层之间的源极端子和漏极端子，且具有适于接收传输信号的栅极端子。该像素阵列还包括第二晶体管和第三晶体管，所述第二晶体管具有耦合于该像素电源线与该像素输出线中的一个之间的源极端子和漏极端子以及耦合至该浮置扩散层的栅极端子，所述第三晶体管具有耦合于该像素电源线和该浮置扩散层之间的源极端子和漏极端子以及适于接收该重置信号的栅极端子，其中该光敏元件与该第一、第二和第三晶体管形成于第二导电类型的衬底上的第一导电类型的阱中。

在该实施例中，图像传感器优选被配置为满足电荷平衡等式，该电荷平衡等式具体描述了该阱中与该像素电源线信号和该重置信号的各自转变相关联的所估计的电荷转移。可以通过例如调整下列中的一个或多个来满足电荷平衡等式：该第三晶体管的栅极端子与该阱之间的电容C_RG，该像素电源线与该阱之间的电容C_PP，该重置信号的电压水平在从其有效状态转变到其无效状态中发生的变化量ΔV_RG，以及该像素电源线信号的电压水平在从其无效状态转变到其有效状态中发生的变化量ΔV_PP。

根据本发明的图像传感器可以有利地实施于数码相机或其他类型的成像装置中，并且在此类装置中通过明显减少阱跳变来提供改进的性能。

附图说明

当结合以下描述和附图时，本发明的上述及其它目的、特征和优点将变得更明显，在附图中尽可能使用相同的标记指示附图所共有的相同特征，并且其中：

图1A是根据本发明的说明性实施例的数码相机的方框图，所述数码相机具有包括采样与读出电路的图像传感器；

图1B是图1A的图像传感器的方框图；

图2和图3是PMOS和NMOS像素电路各自的原理图，所述PMOS和NMOS像素电路可以被实施于图1B的图像传感器内；

图4是图像传感器的一部分的剖面图，所述图像传感器包括形成于该图像传感器的p型衬底上的n阱中的、图2的PMOS像素电路；

图5是类似于图2的PMOS像素电路的原理图，但是示出了可以根据本发明的说明性实施例调节的电容；

图6是图示说明图5的PMOS像素电路的操作的时序图；

图7是图示说明图5的NMOS版本的像素电路的操作的时序图；

图8是像素阵列的一部分的原理图，其图示说明了NMOS像素电路的一个示例，在其中多个像素共享输出晶体管和重置晶体管。

具体实施方式

在此将结合数码相机、图像传感器和相关采样与读出技术的特定实施例阐述本发明。但是，应当明白，仅作为示例给出这些说明性布置，并且它们不应当被视作以任何方式限制本发明的范围。本领域技术人员将认识到，可以以简单明了的方式修改所公开的布置，以便与多种其它类型的成像装置、图像传感器和相关采样与读出技术一起使用。

图1A示出本发明的说明性实施例中的数码相机10。在该数码相机中，来自主体场景的光被输入到成像级12。该成像级可以包括常用元件，例如透镜、中性密度滤光片、虹膜和快门。光被成像级12聚焦从而在图像传感器14上形成影像，图像传感器14将入射光转换为电信号。数码相机10还包括处理器16、存储器18、显示器20以及一个或多个额外的输入/输出(I/O)元件22。

在本实施例中，图像传感器14被假定为CMOS图像传感器，虽然可以使用其它类型的图像传感器来实施本发明。如图1B所示，图像传感器14更具体地包括像素阵列30、可控信号产生器32和信号处理电路34。在其它实施例中，元件32和元件40中的一个或二者可以被布置在图像传感器外部。

像素阵列30通常包括布置成行和列的多个像素。该像素阵列还可以包括数码相机10的采样与读出电路的至少一部分，如下面结合图2、3、5和8所描述的。例如，采样与读出电路的至少一部分可以连同像素阵列一体地形成于例如具有光电二极管和其它像素阵列元件的共同的集成电路上。元件32和34也可以被视作数码相机10的采样与读出电路的一部分，且可以连同像素阵列一体地形成该元件中的一个或二者。数码相机的采样与读出电路的一部分也可以或替换地实现在处理器16中。因此，在此使用的术语“采样与读出电路”意在被广泛地解释，以便包括与数码相机10的采样与读出功能相关联的任何电路，并且这种电路的一部分可以被布置在图像传感器14内或照相机中的其他地方。如将会变得明显的，在此描述的给定的读出处理将典型地包括采样操作，因此实现此类处理的电路被称为“采样与读出电路”。该术语不应当被解释为需要单独的采样和读取处理，或者单独的采样电路和读出电路。

该图像传感器14将典型地被实现为具有相关CFA模式的彩色图像传感器。可以与图像传感器14一起使用的CFA模式的示例包括上面引用的美国专利申请2007/0024931中所描述的那些，虽然在本发明的其它实施例中可以使用其它CFA模式。

可控信号产生器32可以在处理器16的控制下操作以产生与像素阵列30的采样与读出相关联的信号，作为示例，所述信号包括重置门(RG)信号、传输门(TG)信号以及像素电源(VPP)信号。信号产生器32可以产生用来选择像素阵列的特定行和列以便处理的其它类型的信号。

信号处理电路34可以包括例如模拟信号处理器和模数转换器，所述模拟信号处理器用于处理从像素阵列30读出的模拟信号，所述模数转换器用于将此类信号转换成适合处理器16处理的数字形式。

处理器16可以包括例如微处理器、中央处理单元(CPU)、专用集成电路(ASIC)、数字信号处理器(DSP)或其它处理装置，或多个此类装置的组合。成像级12和图像传感器14的各种元件可以由从处理器16提供的时序信号或其它信号来控制。

存储器18可以包括任何类型的存储器，例如，随机访问存取存储器(RAM)、只读存储器(ROM)、闪存、基于磁盘的存储器或以任何形式组合的其它类型的存储元件。

可以以软件的形式至少部分实现在此描述的采样与读出技术，该软件存储在存储器18内并且由处理器16执行

被图像传感器14捕获的给定的图像可以由处理器16存储在存储器18内并且呈现在显示器20上。该显示器20典型地是有源矩阵彩色液晶显示器(LCD)，虽然可以使用其它类型的显示器。额外的I/O元件22可以包括例如各种屏幕上的控制项、按钮或其它用户接口、网络接口、存储器卡接口等。

可以在例如上面引用的美国专利申请2007/0024931中找到有关图1A中所示的数码相机的操作的其他细节。

应理解，图1A中所示的数码相机可以包括本领域技术人员所知晓的类型的其他元件或替换元件。在此没有具体示出或描述的元件可以从本领域中已知的那些选择。如之前指出的，本发明可以被实现在多种其它类型的数码相机或图像捕获装置中。而且，如上面所提到的，在此所描述的实施例的某些方面可以至少部分地以软件形式实现，该软件由图像捕获装置的一个或多个处理元件执行。如本领域技术人员所理解的，可以以在此提供的教导给出的简单明了的方式实现这种软件。

如图1B所示的图像传感器14可以被制作于硅衬底或其它类型的衬底上。在典型的CMOS图像传感器中，像素阵列中的每个像素包括用于测量在那个像素处的光水平的光电二极管和相关电路。

图2示出了与图1B的图像传感器14的像素阵列30中的给定像素100相关联的电路的说明性实施例。在该实施例中，像素被假定为形成于图像传感器的p型衬底的n阱中。像素100包括光电二极管102和三个相关联的PMOS晶体管P1、P2和P3。第一晶体管P1响应于传输门(TG)信号而将光电二极管收集的电荷传送至浮置扩散层(FD)。该晶体管P1本身也通常被称为传输门。第二晶体管P2是输出晶体管，其被配置为放大浮置扩散层上的信号并且将放大后的信号提供到输出电压列线VOut。第三晶体管P3响应于重置门(RG)信号而通过将浮置扩散层耦合到像素电源电压VPP来重置浮置扩散层。

应注意，每个像素不需要如图2布置中包括其自己的重置晶体管和输出晶体管。典型地，多个像素之间共享给定的重置晶体管和给定的输出晶体管。下文将结合图8描述此类共享布置的示例。相应地，在此使用的术语“像素”意在包括例如电路元件(例如102、P1、P2和P3)的群组，或在一实施例中仅包括102和P1的替换群组，该实施例中像素100与其它像素共享P2和P3。像素电路的许多替换布置可以用于本发明的这些和其它实施例中。

图2中的元件R指示像素100与最近的n阱接触之间的n阱电阻。如在此先前所指出的，典型地通过环绕像素阵列周边的环中的阱接触引入阱偏置电压。这些阱接触接近阵列的边缘像素，但是远离阵列的中心像素，因此对于阵列中心附近的像素，R值可以非常大，这导致阱跳变问题，下面以更详细描述的方式来解决该问题。

对于阵列30的其它像素中的每一个，可以重复图2的像素电路的至少一部分。阵列的同一行内的像素共享共同的RG信号，而阵列的同一列内的像素共享输出电压列线VOut。如之前所指示的，多个像素之间可以共享像素电路的输出晶体管P2与重置晶体管P3。

图3示出了结合图2描述的PMOS像素100的NMOS等同物。在该实施例中，NMOS像素110包括光电二极管112和NMOS晶体管N1、N2和N3。这些元件被假定为形成于图像传感器14的n型衬底的p阱中。NMOS像素110的操作类似于对PMOS像素100的先前描述。

图4示出了图2的PMOS像素100的剖面图。可以看出，光电二极管102和三个PMOS晶体管形成于p型衬底122上的n阱120中。利用如所指示的p+扩散区域124、126及128形成晶体管P1、P2和P3。VNwell指示经由n+接触130施加至n阱120的偏置电压。如上提及的，像素100的偏置电压接触与电路之间可能有很大的距离，如图4中箭头132所示。这个大电阻(图2中用R表示)可以使得n阱电压不稳定，导致先前所描述的阱跳变问题。

我们已经确定，包括如上描述类型的PMOS或NMOS像素的图像传感器中的阱跳变与RG信号线和n阱之间的容性耦合有关，并且还与VPP信号线和n阱之间的容性耦合有关。例如，当结合行读出而切换RG信号与VPP信号时，这些容性耦合会导致过度阱跳变。现在将参考图5至图7描述可以消除或否则减少此类阱跳变的方式。

图5示出了与图2及图4的PMOS像素100类似的PMOS像素100′，但其包括可以根据本发明的说明性实施例调整的电容。电容C_PP代表VPP信号线与n阱120之间的电容。电容C_PP可以更具体地指示例如与重置晶体管P3及输出晶体管P2相关联的p+扩散区域126和阱之间的电容。电容C_RG代表重置晶体管P3的栅极端子和n阱120之间的电容。

图6图示说明了像素阵列30的示例性行读出处理，该像素阵列30使用配置为如图5所示的PMOS像素100′来构造。在读出给定行之前，像素阵列各自行的RG信号都处于有效状态。这将所有浮置扩散层连接至处于无效状态的VPP线。从而，因为所有输出晶体管P2的输入是无效的，所以它们处于无效状态。

在此将使用术语“有效状态”和“无效状态”来指代给定信号、信号线、晶体管或浮置扩散层的二元逻辑状态。晶体管的有效状态与无效状态通常可以被视作分别对应于“开启”状态与“关断”状态。对于PMOS晶体管(例如P1、P2和P3)，逻辑低输入信号会开启这些器件，而逻辑高输入信号会关断这些器件。从而，图5的PMOS像素电路中的TG、RG和VPP信号及它们的相关信号线的有效状态对应于低电压，并且这些信号及相关信号线的无效状态对应于较高的电压。

为了防止电荷通过传输门P1从浮置扩散层泄露至光电二极管102，与给定信号或信号线的无效状态相关联的较高电压水平典型地稍微低于n阱的偏置电压。例如，如果n阱偏置电压为2.7伏特，给定的无效状态电压水平可以在大约2.2伏特的量级。

为了选择给定行以便读出，在时间T1，除了给定行的RG信号外的所有RG信号切换至无效状态。接下来，在时间T2，VPP电压切换至有效状态。由于选定行的RG信号仍然是有效的，因此那个行的所有浮置扩散层和输出晶体管也切换至它们的有效状态。所有其它行的浮置扩散层和输出晶体管保持它们的无效状态。

期望在VPP信号从无效转变至有效之前，除了该选定行的RG信号外的所有RG信号从有效转变至无效。这确保未选定行的所有浮置扩散层保持它们的无效状态，这有利地趋向于减少阱跳变。通常，在VPP线从其无效状态转变至有效状态之前的预定时间内，除了该选定行的RG信号外的至少一个RG信号从其有效状态转变至其无效状态。在VPP线从其无效状态转变至其有效状态前的这个预定时间优选小于或等于大约500纳秒(ns)。例如，在给定的实施例中可以使用在大约200ns量级的值。

接着，在时间T3，选定行的RG信号切换至无效状态，并且对输出电压列线VOut采样以获得第一输出电压水平150。接下来，选定行的TG信号以脉冲方式从无效至有效并且再回到无效。这将电荷从那个行的光电二极管传送至其各自的浮置扩散层。脉冲从时间T4持续至时间T5。接着，再次对输出电压列线VOut采样以获得第二电压水平160。第一电压水平150与第二电压水平160之间的差值提供了对应的光电二极管的电荷量的测量值。可以在例如与图像传感器14相关联的其它电路(例如信号处理电路34)中或在图1A的数码相机的另一元件(例如处理器16)中确定这个差值。以类似的方式确定选定行中的其它光电二极管的电荷量。

为了完成行读出处理，在时间T6，VPP电压切换回无效状态，接着在时间T7，所有RG信号切换至有效状态。期望在RG信号从无效转变至有效之前，VPP信号从有效转变至无效。这防止未选定行的浮置扩散层改变电压，再次趋向于减少阱跳变。通常，在VPP线从其有效状态转变至其无效状态后的预定时间内，除了该选定行的RG信号外的至少一个RG信号从其无效状态转变至其有效状态。VPP线从其有效状态转变至其无效状态后的这个预定时间优选小于或等于大约500纳秒。再次，作为一个特定示例，在给定的实施例中可以使用在200纳秒量级的值，虽然可以使用其它值。

前文描述了用于像素阵列中的给定的选定行的像素的读出处理。接着，可以选择像素阵列的另一行以类似的方式读出。而且，可以以简单明了的方式修改所公开的技术，以读取给定行中少于全部的像素，例如行中的指定部分。在替换实施例中，可以使用除了行或行的一部分外的选定群组。

在说明性实施例中，可以通过使用现在将描述的电荷平衡来实现进一步减少阱跳变。如上所指出的，在图6的读出处理的时间T1处，除了选定行之外的所有行的RG信号从有效状态转变至无效状态。这关断除了选定行外的所有行的重置晶体管P3。通过关断未选定行中的给定像素100′的重置晶体管P3而转移的n阱中的电荷量可以被估计为C_RGΔV_RG，这里ΔV_RG为如图6所指示的RG信号的电压水平改变。类似地，在时间T2，通过将那个像素的VPP信号从其无效状态转变至其有效状态而转移的n阱中的电荷量可以被估计为C_PPΔV_PP，这里ΔV_PP为如图6所指示的VPP信号的电压水平的改变。如果T2与T1间隔非常小的时间周期，例如如上面所指出的500纳秒或更小，则两个电荷转移将基本上彼此抵消：

$C_{\mathrm{RG}}\mathrm{\Δ}{V}_{\mathrm{RG}}+C_{\mathrm{PP}}\mathrm{\Δ}{V}_{\mathrm{PP}}\≅0$

该等式是在此更一般地称作电荷平衡等式的示例。

如果时间T6与时间T7间隔非常小的时间周期(再次为如上面所指示的大约500ns或更小)，则可以实现类似的电荷平衡。在此情况下，在时间T6，VPP信号从其有效状态转变至其无效状态，随后在时间T7，阵列的所有行的RG信号从无效状态转变至有效状态。再一次，在几乎同一时间以相反极性转变RG与VPP抵消由电容C_PP与C_RG引起的n阱上的电荷转移。

可以通过以任何组合调整电容C_PP与C_RG中的一个或多个或电压水平变化量ΔV_RG和ΔV_PP中的一个或多个来满足电荷平衡等式。从而，本发明的实施例可以配置图像传感器14，使得基于电压水平变化量ΔV_RG和ΔV_PP的给定值来调整像素的电容C_PP与C_RG的值，从而满足电荷平衡等式。例如，可以通过改变与重置晶体管或输出晶体管相关联的源极扩散区域的大小来调整电容C_RG。例如，可以通过改变重置晶体管栅极端子的面积或通过将重置晶体管连接至额外p+扩散区域来调整电容C_RG。替换地，例如，可以基于图像传感器内已知寄生电容值来给定电容C_PP与C_RG，并且可以调整电压水平变化量ΔV_RG和ΔV_PP中的一个或两个，从而满足电荷平衡等式。例如，可以通过在可控信号产生器32或与图像传感器14相关联的或包括在其中的其它信号产生电路中适当控制产生RG和VPP信号，实现对电压水平变化量的调整。例如，可以提供许多不同的可选择的信号水平，其中基于所检测到的阱跳变水平来选择特定水平以便用在给定的图像传感器中。

可以在整个像素阵列中对电容或电压水平改变量一致进行给定的此类调整。也有可能只对阵列的某些部分进行此类调整，例如更易受阱跳变问题影响的中心部分。

上述示例性电荷平衡等式可以替换地表达如下：

$\left|C_{\mathrm{RG}}\mathrm{\Δ}{V}_{\mathrm{RG}}\right|\≅\left|C_{\mathrm{PP}}\mathrm{\Δ}{V}_{\mathrm{PP}}\right|,$

如果两个量值|C_RGΔV_RG|和|C_PPΔV_PP|在彼此的指定的百分比内(例如25％内或更小)，则满足该近似。在替换实施例中，可以使用其他电荷平衡等式来提供所期望的阱跳变减少，所述其他电荷平衡等式具体说明了阱中与RG及VPP信号的相关转变相关联的估计的电荷转移量。

如以上所指出的，可以使用NMOS像素而不是PMOS像素来实现本发明。图7示出了与图6大体相同的时序图，但是是针对NMOS像素的实施例。可以看出，图7时序图中的电压水平与图6时序图中的电压水平互补，但是信号转变时间及基本操作在其他方面是相同的。

上文还指出，给定的像素可以与像素阵列中的一个或多个其他像素共享重置晶体管和输出晶体管。图8示出了NMOS像素电路的版本，所述NMOS像素电路被配置为由一组四个像素共享输出晶体管N2′和重置晶体管N3′。如图所示，这四个像素包括耦合到各自传输门N1-0、N1-1、N1-2及N1-3的各光电二极管812-0、812-1、812-2及812-3。在此实施例中，电阻R′代表p阱的电阻，光电二极管与NMOS晶体管形成在该p阱中。可以以互补方式形成类似的一组PMOS电路。当然，可以使用在多个像素之间共享输出晶体管、重置晶体管、浮置扩散层或其他类型的像素电路的许多替换布置。例如，多于或少于四个像素可以是被配置为共享像素电路的给定群组的一部分。

上述说明性实施例有利地减少了包括PMOS或NMOS像素的图像传感器中的阱跳变。在其他实施例中，可以使用不同类型的像素电路，也可使用不同类型的信号时序以及电荷平衡布置。

图像传感器14可以包括额外的采样与读出电路，例如，在像素阵列的采样与读出中常用的其它常规列电路和行电路。该额外电路为本领域技术人员所熟知，在此不予详细描述。

已经特定参考某些说明性实施例详细描述了本发明，但是应明白，在所附权利要求阐释的本发明范围内的改变和修改可以是有效的。例如，可以使用其他类型的图像传感器和数字成像装置，其使用替换的像素阵列配置和其他类型的采样与读出电路以及处理。而且，结合说明性实施例的特定假定不需要应用于替换实施例中。这些或其他替换实施例对本领域技术人员而言是显而易见的。

元件列表

10  数码相机

12  成像级

14  图像传感器

16  处理器

18  存储器

20  显示器

22  其它输入/输出(I/O)元件

30  像素阵列

32  可控信号产生器

34  信号处理电路

100 PMOS像素

102 光电二极管

110 NMOS像素

112 光电二极管

120 n-阱

122 p-型衬底

124 p+扩散区域

126 p+扩散区域

128 p+扩散区域

130 n+接触

150 第一输出电压水平

160 第二输出电压水平

800 像素电路

812 光电二极管

P1  PMOS传输晶体管

P2  PMOS输出晶体管

P3  PMOS重置晶体管

N1  NMOS传输晶体管

N2  NMOS输出晶体管

N3  NMOS重置晶体管

R  阱电阻

Claims (20)

1.一种图像传感器，其包括：

像素阵列；以及

与所述像素阵列相关联的采样与读出电路；

其中在读出所述像素阵列的选定群组的像素中的一个或多个像素的同时，所述阵列的像素电源线信号从无效状态转变为有效状态，并且在所述像素电源线信号从其无效状态转变为其有效状态之前的预定时间内，所述像素阵列的未选定群组的像素的重置信号从有效状态转变为无效状态。

2.如权利要求1所述的图像传感器，其中所述采样与读出电路包括可控信号产生器，所述可控信号产生器耦合到所述像素阵列且被配置为产生所述像素电源线信号以及所述重置信号中的至少一个。

3.如权利要求1所述的图像传感器，其中所述像素阵列包括：

多个像素，其被布置成行和列；

像素电源线，其适于接收所述像素电源线信号；以及

像素输出线，其与所述列的各列相关联；

所述像素中的给定的一个包括：

光敏元件；以及

第一晶体管，其具有耦合于所述光敏元件和浮置扩散层之间的源极端子和漏极端子，且具有适于接收传输信号的栅极端子；

其中第二晶体管具有耦合于所述像素电源线和所述像素输出线中的一个之间的源极端子和漏极端子，且具有耦合到所述浮置扩散层的栅极端子；

其中第三晶体管具有耦合于所述像素电源线和所述浮置扩散层之间的源极端子和漏极端子，且具有适于接收所述重置信号的栅极端子；以及

其中所述光敏元件与所述第一、第二和第三晶体管形成于第二导电类型的衬底上的第一导电类型的阱中。

4.如权利要求1所述的图像传感器，其中在所述像素电源线信号从其无效状态转变为其有效状态之前的预定时间小于或等于大约500纳秒。

5.如权利要求1所述的图像传感器，其中在完成所述像素中的一个或多个的所述读出的同时，所述像素电源线信号从其有效状态转变为其无效状态，并且在所述像素电源线信号从其有效状态转变为其无效状态之后的预定时间内，所述重置信号从其无效状态转变为其有效状态。

6.如权利要求5所述的图像传感器，其中在所述像素电源线信号从其有效状态转变为其无效状态之后的预定时间小于或等于大约500纳秒。

7.如权利要求1所述的图像传感器，其中所述读出选定群组的像素中的一个或多个像素包括读出选定行的像素中的像素且所述重置信号被施加至与一个或多个未选定行的像素相关联的多个重置晶体管中的每一个。

8.如权利要求3所述的图像传感器，其中所述传感器被配置为满足电荷平衡等式，所述电荷平衡等式具体描述了所述阱中与所述像素电源线信号和所述重置信号的各自转变相关联的所估计的电荷转移。

9.如权利要求8所述的图像传感器，其中所述电荷平衡等式被给定为：

$C_{\mathrm{RG}}\mathrm{\Δ}{V}_{\mathrm{RG}}+C_{\mathrm{PP}}\mathrm{\Δ}{V}_{\mathrm{PP}}\≅0$

这里，C_RG为所述第三晶体管的栅极端子和所述阱之间的电容，C_PP为所述像素电源线和所述阱之间的电容，ΔV_RG为所述重置信号在从其有效状态转变为其无效状态中的电压水平的变化量，并且ΔV_PP为所述像素电源线信号在从其无效状态转变为其有效状态中的电压水平的变化量。

10.如权利要求3所述的图像传感器，其中所述图像传感器被配置为使得：

$\left|C_{\mathrm{RG}}\mathrm{\Δ}{V}_{\mathrm{RG}}\right|\≅\left|C_{\mathrm{PP}}\mathrm{\Δ}{V}_{\mathrm{PP}}\right|$

这里，C_RG为所述第三晶体管的栅极端子和所述阱之间的电容，C_PP为所述像素电源线和所述阱之间的电容，ΔV_RG为所述重置信号在从其有效状态转变为其无效状态中的电压水平的变化量，并且ΔV_PP为所述像素电源线信号在从其无效状态转变为其有效状态中的电压水平的变化量。

11.如权利要求10所述的图像传感器，其中如果所述两个量值|C_RGΔV_RG|和|C_PPΔV_PP|在彼此的25％内，则满足该近似。

12.如权利要求3所述的图像传感器，其中所述晶体管包括PMOS晶体管，且所述阱包括形成于所述图像传感器的p型衬底上的n阱。

13.如权利要求3所述的图像传感器，其中所述晶体管包括NMOS晶体管，且所述阱包括形成于所述图像传感器的n型衬底上的p阱。

14.一种与包括像素阵列的图像传感器一起使用的方法，所述方法包括：

在读出所述像素阵列的选定群组的像素中的一个或多个像素的同时，控制所述阵列的像素电源线信号从无效状态转变为有效状态，且在所述像素电源线信号从其无效状态转变为其有效状态之前的预定时间内，控制所述像素阵列的未选定群组的像素的重置信号从有效状态转变为无效状态。

15.如权利要求14所述的方法，其中在所述像素电源线信号从其无效状态转变为其有效状态之前的预定时间小于或等于大约500纳秒。

16.如权利要求14所述的方法，还包括以下步骤：在完成所述像素中的一个或多个的读出的同时，控制所述像素电源线信号从其有效状态转变为其无效状态，并且在所述像素电源线信号从其有效状态转变为其无效状态之后的预定时间内，控制所述重置信号从其无效状态转变为其有效状态。

17.如权利要求16所述的方法，其中所述像素电源线信号从其有效状态转变为其无效状态之后的预定时间小于或等于大约500纳秒。

18.如权利要求14所述的方法，还包括以下步骤：配置所述图像传感器以满足电荷平衡等式，所述电荷平衡等式具体描述了阱中与所述像素电源线信号和所述重置信号的各自转变相关联的所估计的电荷转移。

19.一种数字成像装置，其包括：

图像传感器；以及

一个或多个处理元件，所述一个或多个处理元件被配置为处理所述图像传感器的输出从而产生数字图像；

其中所述图像传感器包括：

像素阵列；以及

与所述像素阵列相关联的采样与读出电路；

其中在读出所述像素阵列的选定群组的像素中的一个或多个像素的同时，所述阵列的像素电源线信号从无效状态转变为有效状态，且在所述像素电源线信号从其无效状态转变为其有效状态之前的预定时间内，所述像素阵列的未选定群组的像素的重置信号从有效状态转变为无效状态。

20.如权利要求19所述的数字成像装置，其中所述成像装置包括数码相机。

Images