JP3019138B2 - 銀系導電性ペースト及びそれを用いた多層セラミック回路基板 - Google Patents
銀系導電性ペースト及びそれを用いた多層セラミック回路基板Info
- Publication number
- JP3019138B2 JP3019138B2 JP7073536A JP7353695A JP3019138B2 JP 3019138 B2 JP3019138 B2 JP 3019138B2 JP 7073536 A JP7073536 A JP 7073536A JP 7353695 A JP7353695 A JP 7353695A JP 3019138 B2 JP3019138 B2 JP 3019138B2
- Authority
- JP
- Japan
- Prior art keywords
- silver
- conductive paste
- paste
- based conductive
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Conductive Materials (AREA)
Description
防止し、かつ配線のファインライン印刷が可能な銀系導
電性ペースト及びそれを用いた多層セラミック回路基板
に関する。
刷し、焼成する同時焼成セラミック基板の製造において
は、配線の高密度化、回路基板の高品質化、配線のファ
インライン性が求められている。例えば、CaO−Al
2O3−SiO2−B2O3系ガラスとAl2O3よりなる低
温焼成セラミック中に、内層配線導体として銀系導体を
使用する場合、銀系ペーストの収縮率や、焼成中での収
縮挙動が、セラミックと大きく異なり、結果としてそり
や導体周辺への空孔の発生などの問題が生じることにな
る。つまり銀系ペーストは通常収縮率がセラミックと一
致せず、銀系ペーストが大きい収縮率を有する場合はセ
ラミックが圧縮応力を受け、変形を生じる。また、通常
の市販されている銀系ペーストは400℃程度より収縮
を開始するため、より高い温度で収縮を開始するセラミ
ックと大きな相違がある。この場合、銀系導体はセラミ
ックの焼結する前に相当に緻密な膜を形成し、セラミッ
クの収縮により気孔の減少をさまたげ、その結果として
導体周辺に大きな気孔が形成される。セラミック部分に
気孔が生じるとセラミック基板の耐電圧性が低下し、回
路基板としての信頼性が維持できなくなる。
いた低温焼成基板は、焼成工程中にそりなどの変形や導
体周辺に空孔が発生し、配線の不良、断線などの原因と
なっていた。基板のそりを防止するために、例えば特開
昭60−24095号公報にはガラスセラミックス基板
材料と金属導体の焼結にともなう収縮率の差が小さい材
料を用いることが提案されているが具体性に乏しく、収
縮率の差を小さくする方法としては、Agペーストにガ
ラスセラミック材料の粉末などを添加する方法、及び粒
子径の異なる2種類のAg粒子を混合する方法が開示さ
れているにとどまっている。又、特開平2−94595
号公報には導電性ペーストの収縮終了温度をグリーンシ
ートの収縮終了温度より高くすることが提案されている
が、これも同様に具体性に乏しく、単に導電性ペースト
とグリーンシートの粒径の大小を変化させるにとどまっ
ている。さらに配線のファインライン印刷性において
は、ペースト中に粗大な粒子が存在することによる配線
の断線や、また微細粒子に分散されすぎた場合に生ずる
印刷後のニジミや印刷形状の悪さなどの欠点があり、こ
の焼成そりと印刷性を両立させることができなかった。
に関する従来技術は、機能的に述べられたものが多く、
実際のセラミック回路基板、特に多層基板の製造に適用
するに際して有効な技術的特徴点は知られていなかっ
た。
ねた結果、特定の組成及び物性を有する銀系導電性ペー
ストを用いることにより上記目的が達成されることを見
出した。特にグリーンシートと導電性ペーストが同時低
温焼成される多層セラミック回路基板の内層配線導体と
して有効であることを見出し本発明に至った。即ち、本
発明は以下の(1)〜(4)である。
3系ガラスとAl2O3よりなる低温焼成セラミックグリ
ーンシート上に印刷される導電性ペーストにおいて、該
導電性ペースト中の銀系粉末が比表面積0.1〜0.5
m2/gの範囲であり、かつ有機樹脂及び有機溶剤を加
えペーストのグラインドゲージ測定値が30μmないし
10μmの範囲内に掻き跡が発生し始めることを特徴と
する銀系導電性ペースト。 (2)有機バインダーがエチルセルロース及び/又はヒ
ドロキシエチルセルロース及び有機溶剤がブチルカルビ
トール及び/又はテルピネオールであることを特徴とす
る前記(1)記載の銀系導電性ペースト。 (3)銀100重量部に対し、エチルセルロース及び/
又はヒドロキシエチルセルロースが1〜7重量部、ブチ
ルカルビトールアセテート及び/又はテルピネオールが
10〜25重量部であることを特徴とする前記(1)項
記載の銀系導電性ペースト。
3系ガラスとAl2O3よりなる低温焼成セラミックグリ
ーンシート上に、内層配線導体として比表面積0.1〜
0.5m2/gの範囲内の銀系粉末とエチルセルロース
及び/又はヒドロキシエチルセルロースの有機樹脂、及
びブチルカルビトールアセテート及び/又はテルピネオ
ールの有機溶剤を加えて、グラインドゲージ測定値が3
0μmないし10μmの範囲内に掻き跡が発生し始める
銀系導電性ペーストが印刷され、同時焼成されてなるこ
とを特徴とする多層セラミック回路基板。 (5)低温焼成セラミックが、CaO:10〜55重量
%、Al2O3:30重量%以下、SiO2:45〜70
重量%、B2O3:30重量%以下からなるガラス粉末5
0〜65重量%と残部がアルミナよりなることを特徴と
する前記(4)記載の多層セラミック回路基板。
孔の発生が低減され、かつファインライン印刷性に優れ
た銀系導体ペーストが得られた。本発明の銀系ペースト
においては、銀系粉体として比表面積0.1〜0.5m
2/g、かつ、銀系ペーストのグラインドゲージによる
掻き跡が30μm以下、10μm以上であるペーストを
用いることにより、よりセラミックの収縮率並びに焼成
中での収縮挙動に近づけられ、かつファインライン性が
優秀となる。つまり焼成そりの解決のためにはAg粉体
の比表面積が小さいほどセラミックの焼成収縮挙動に近
づくが、0.1m2/g以下ではファインライン印刷時
に、スクリーンメッシュよりの吐出性が悪くなる。また
0.5m2/g以上では焼成そりが大となる。一方Ag
粉体を有機ビヒクルと混合しペースト化した後のペース
ト特性として、グラインドゲージによる掻き跡が30μ
m以上であると、つまりペーストした場合のペースト中
のAg粒子の状態、つまり2次粒子の大きさが大きすぎ
(30μm以上)た場合は、Ag粒子の比表面積が上述
の0.1〜0.5m2/gであっても、ファインライン
性は悪くなる。また逆に2次粒子が小さすぎ(10μm
以下)る場合は、印刷時ペーストの流動性が悪くなり、
印刷パターン断面形状が丸みを帯びたカマボコ状にな
り、ファインライン印刷時に配線間のショートが発生し
やすくなる。さらにペースト中の2次粒子が細かすぎる
場合は、焼成のそりも発生する。これらの2次粒子測定
方法は、グラインドゲージによる掻き跡を測定すること
により、長方形状の理想的な印刷後のAg断面形状が得
られる。
び/又はエチルヒドロキシセルロースを、有機溶剤とし
てはブチルカルビトールアセテート及び/又はテルピネ
オールを用いる。これらの組み合わせにより、導電性ペ
ーストの重要な特性である印刷性においても優れた特性
を示す。なお、本発明でいうグラインドゲージによる測
定とは、一端の深さが50μmで他端の深さが0μmで
あるみぞを掘った板上を水平方向に深さ50μmから0
μmに向って、ペーストを掻き取った時に出来る掻き跡
の長さのことをいう。図1に焼成温度に対する収縮率を
示す。低温焼成セラミック基板として、例えばLFCを
昇温して、TMA法又は印刷円板収縮法によって焼成収
縮カーブを求めると図1のAで示される変化を示し、約
730℃から急速に収縮を始め、焼成終了時には最大1
9%の収縮カーブを描く。この加温過程において、25
0〜430℃の前期と430〜500℃の後期に分ける
ことができる。導電性ペーストの焼成は、理想的には低
温焼成セラミック基板用のグリーンシートの収縮カーブ
と同一であれば、そり等の問題は発生しない。しかしな
がら、従来の銀系導体ペーストは図1のBで示されるよ
うに、230℃付近から第一段目の収縮を始める。とこ
ろが、特に低温焼成基板の前期の250〜430℃に導
体が収縮を開始すると、低温焼成基板は導体の収縮を吸
収できず、大きなそりとなって現われる。このことが従
来の銀系導電性ペーストを用いた時のそりや歪みの原因
となっていた。
バインダー範囲の後期、具体的には低温焼成基板の場合
は430℃以上、好ましくは450℃以上で始まる場合
は、発生する歪みを低温焼成基板が吸収することが可能
であり、基板のそりは発生しない。換言すると、低温焼
成基板は脱バインダーの後期の430℃以上の温度領域
で生成する導体ペーストの歪みには耐えられるが、脱バ
インダー前期において生成する導体ペーストの歪みには
耐え切れずに基板のそりとなる。図1のCは、本発明の
銀系導電性ペーストの変化を示すもので、本発明の銀系
導電性ペーストを用いることにより、その焼成開始温度
を従来のものよりも高くすることができ、その結果、本
発明の導電性ペーストを印刷したグリーンシートを複数
枚積層し、加圧一体化した後、焼成することによって、
基板のそりは1インチ当り20μm以下とすることが可
能となった。本発明の銀系導電性ペーストの有機ビヒク
ルには、ペーストに印刷性を付与するためエチルセルロ
ース及び/又はヒドロキシエチルセルロースの樹脂成分
とブチルカルビトールアセテート及び/又はテルピネオ
ールの溶媒成分からなるものが用いられる。
板はCaO−Al2O3−SiO2−B2O3系ガラス粉、
例えばCaO:10〜55重量%、Al2O3:30重量
%以下、SiO2:45〜70重量%、B2O3:30重
量%以下からなるガラス粉末50〜65重量%と残部が
α−Al2O3粉を上記バインダーと溶媒をボールミル内
で混合したものを、通常のドクターブレード法にて得ら
れる、厚さ0.3mmの均一な厚さを有する低温焼成用
グリーンシートが挙げられる。本発明で多層セラミック
基板を製造するには、グリーンシートを使用したグリー
ンシート積層法が用いられる。例えば、セラミック絶縁
体材料粉末をドクターブレード法により成形し、厚み
0.1〜0.5mm程度のグリーンシートを得る。そし
て必要な配線パターンをAg,Ag−Pd,Ag−P
t,Ag−Pd−Ptなどの本願発明導電性ペーストを
使用してスクリーン印刷する。又、他の導体層が接続で
きるように、打ち抜き金型やパンチングマシーンでグリ
ーンシートに0.3〜2.0mmφ程度の貫通スルーホ
ールを形成する。ピンやリードの挿入されない配線用ビ
アホールには本発明の又は従来のAg系導体材料を充填
しておく。同様の方法で回路を形成するのに必要なだ
け、他のグリーンシートにも配線パターンを印刷する。
これらのグリーンシートを各グリーンシートに穴明けし
た位置決め穴を用いて正確に積層した後、80〜150
℃、50〜250kg/cm2の条件で熱圧着し一体化
する。
く説明する。 実施例1 1450℃で溶融後、水中急冷し、さらに粉砕して作成
したCaO、Al2O3、SiO2、B2O3の組成の平均
粒径3〜3.5μのガラス粉末60%と平均粒径1.2
μmのアルミナ粉末40%よりなるセラミック絶縁体用
混合粉末に溶剤(トルエン、キシレン)、有機樹脂(ア
クリル樹脂)、可塑剤(DOP)を加え、充分混練し粘
度2000〜40000cpsのスラリーを作成し、通
常のドクターブレード法を用いて厚み0.4mmのグリ
ーンシートを作成した。
し、Ag粉末に有機樹脂(エチルセルロース)と溶剤
(テルピネオール)を加え、充分混練して作成したAg
導体ペースト(A)を作成した。このペースト(A)を
使用してAg配線パターンを印刷した。同様の方法で配
線パターンの印刷を終えたグリーンシートを積層した
後、100℃、100kg/cm2の条件で熱圧着し一
体化した。これを通常の電気式連続ベルト炉を使用して
900℃、20分ホールドの条件で酸化雰囲気焼成し
た。導体部のそり及び内装導体付近の空孔の有無を表2
に示す。
(B),(C),(D)を作成し、これらを用いた他は
実施例1と同じ条件でグリーンシートを焼成した。結果
を表2に示す。
作成し、ペーストを除いた他は実施例1と同じ条件でグ
リーンシートを焼成した。比較例3は、三本ロールにて
混合を長時間にわたって行うことによりペースト(G)
を作成した。同じく結果を表2に示す。なお、実施例1
〜4は、ともに焼成後のそりは内層導体として10mm
□の部分の最大そり量を求めた。同様に空孔は10mm
□の導体周辺に空孔の有無を調べた結果を示した。又、
ファインライン性は、配線幅80μm、配線間隔80μ
m、配線間ピッチ160μmのパターンにて印刷し、配
線の断線部又は短絡が発生するか否かを調べた。その結
果、実施例1〜4においては、導体部のそりが充分小さ
く、又、内層導体周辺の空孔が無かった。又、印刷時の
配線のファインライン性にも優れていた。これに対し
て、比較例1,3はそり量は0.3mm以上と大きく、
かつ比較例1は導体周辺の空孔も存在した。又、比較例
2,3では断線や短絡が生じた。
ストを用いたセラミック回路基板はそりの極めて小さ
く、かつ配線のファインライン印刷が可能なものであ
る。
来及び本発明の銀系導電性ペーストの焼成温度と収縮率
を示すグラフである。
Claims (5)
- 【請求項1】 CaO−Al2O3−SiO2−B2O3系
ガラスとAl2O3よりなる低温焼成セラミックグリーン
シート上に印刷される導電性ペーストにおいて、該導電
性ペースト中の銀系粉末が比表面積0.1〜0.5m2
/gの範囲であり、かつ有機樹脂及び有機溶剤を加えた
ペーストのグラインドゲージ測定値が30μmないし1
0μmの範囲内に掻き跡が発生し始めることを特徴とす
る銀系導電性ペースト。 - 【請求項2】 有機樹脂がエチルセルロース及び/又は
ヒドロキシエチルセルロースであり、有機溶剤がブチル
カルビトール及び/又はテルピネオールであることを特
徴とする請求項1記載の銀系導電性ペースト。 - 【請求項3】 銀100重量部に対し、エチルセルロー
ス及び/又はヒドロキシエチルセルロースが1〜7重量
部、ブチルカルビトールアセテート及び/又はテルピネ
オールが10〜25重量部であることを特徴とする請求
項1項記載の銀系導電性ペースト。 - 【請求項4】 CaO−Al2O3−SiO2−B2O3系
ガラスとAl2O3よりなる低温焼成セラミックグリーン
シート上に、内層配線導体として比表面積0.1〜0.
5m2/gの銀系粉末とエチルセルロース及び/又はヒ
ドロキシエチルセルロースの有機樹脂、及びブチルカル
ビトールアセテート及び/又はテルピネオールの有機溶
剤を加えて、グラインドゲージ測定値が30μmないし
10μmの範囲内に掻き跡が発生し始める銀系導電性ペ
ーストが印刷され、同時焼成されてなることを特徴とす
る多層セラミック回路基板。 - 【請求項5】 低温焼成セラミックが、CaO:10〜
55重量%、Al2O3:30重量%以下、SiO2:4
5〜70重量%、B2O3:30重量%以下からなるガラ
ス粉末50〜65重量%と残部がアルミナよりなること
を特徴とする請求項4記載の多層セラミック回路基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7073536A JP3019138B2 (ja) | 1995-03-30 | 1995-03-30 | 銀系導電性ペースト及びそれを用いた多層セラミック回路基板 |
US08/590,517 US5766516A (en) | 1995-03-30 | 1996-03-06 | Silver-based conductive paste and multilayer ceramic circuit substrate using the same |
DE19611240A DE19611240B4 (de) | 1995-03-30 | 1996-03-21 | Leitfähige Paste auf Silberbasis sowie deren Verwendung als Leiter auf Keramischen Leiterplatten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7073536A JP3019138B2 (ja) | 1995-03-30 | 1995-03-30 | 銀系導電性ペースト及びそれを用いた多層セラミック回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08274433A JPH08274433A (ja) | 1996-10-18 |
JP3019138B2 true JP3019138B2 (ja) | 2000-03-13 |
Family
ID=13521060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7073536A Expired - Lifetime JP3019138B2 (ja) | 1995-03-30 | 1995-03-30 | 銀系導電性ペースト及びそれを用いた多層セラミック回路基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5766516A (ja) |
JP (1) | JP3019138B2 (ja) |
DE (1) | DE19611240B4 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3941201B2 (ja) * | 1998-01-20 | 2007-07-04 | 株式会社デンソー | 導体ペースト組成物及び回路基板 |
JP3511895B2 (ja) * | 1998-06-05 | 2004-03-29 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
US6217821B1 (en) * | 1999-06-02 | 2001-04-17 | E. I. Du Pont De Nemours And Company | Method of forming distortion-free circuits |
US6817088B1 (en) | 2000-06-16 | 2004-11-16 | Watlow Electric Msg.C | Termination method for thick film resistance heater |
JP4524876B2 (ja) * | 2000-07-12 | 2010-08-18 | 日立金属株式会社 | 導電性ペーストおよび多層セラミック基板 |
KR100497824B1 (ko) * | 2002-07-19 | 2005-07-01 | 상 추엔 웨이팅 머신 컴패니 리미티드 | 단련된 유리회로보드의 제조방법 |
JP2005240092A (ja) * | 2004-02-26 | 2005-09-08 | Dowa Mining Co Ltd | 銀粉およびその製造方法 |
JP2007235082A (ja) * | 2006-02-02 | 2007-09-13 | E I Du Pont De Nemours & Co | 太陽電池電極用ペースト |
CN112614608B (zh) * | 2020-12-10 | 2022-11-15 | 广东工业大学 | 一种低温共烧陶瓷内导电银浆及其制备方法 |
CN115798781B (zh) * | 2022-02-28 | 2024-04-09 | 江苏惟哲新材料有限公司 | 一种ltcc导电银浆及其制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4051074A (en) * | 1975-10-29 | 1977-09-27 | Shoei Kagaku Kogyo Kabushiki Kaisha | Resistor composition and method for its manufacture |
US4459166A (en) * | 1982-03-08 | 1984-07-10 | Johnson Matthey Inc. | Method of bonding an electronic device to a ceramic substrate |
JPS6024095A (ja) * | 1983-07-20 | 1985-02-06 | 株式会社日立製作所 | ガラスセラミツクス多層配線基板の製造法 |
EP0198660A1 (en) * | 1985-04-17 | 1986-10-22 | Johnson Matthey, Inc., | Silver-filled glass metallizing pastes |
FR2593346B1 (fr) * | 1986-01-17 | 1990-05-25 | Nec Corp | Substrat de cablage utilisant une ceramique comme isolant |
US5045141A (en) * | 1988-07-01 | 1991-09-03 | Amoco Corporation | Method of making solderable printed circuits formed without plating |
JP2653127B2 (ja) * | 1988-09-30 | 1997-09-10 | 旭硝子株式会社 | 多層セラミツクス基板の製造方法 |
JPH0624095A (ja) * | 1992-07-09 | 1994-02-01 | Brother Ind Ltd | 印字装置 |
US5346651A (en) * | 1993-08-31 | 1994-09-13 | Cerdec Corporation | Silver containing conductive coatings |
-
1995
- 1995-03-30 JP JP7073536A patent/JP3019138B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-06 US US08/590,517 patent/US5766516A/en not_active Expired - Lifetime
- 1996-03-21 DE DE19611240A patent/DE19611240B4/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5766516A (en) | 1998-06-16 |
JPH08274433A (ja) | 1996-10-18 |
DE19611240A1 (de) | 1996-10-02 |
DE19611240B4 (de) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3571957B2 (ja) | 導体ペーストおよびセラミック多層基板の製造方法 | |
JP3019138B2 (ja) | 銀系導電性ペースト及びそれを用いた多層セラミック回路基板 | |
US4576735A (en) | Electroconductive molybdenum paste | |
EP1058492B1 (en) | Method of forming distortion-free circuits | |
JP2004047856A (ja) | 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法 | |
JP5385070B2 (ja) | ペースト組成物 | |
JP2003324268A (ja) | 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法 | |
JP4436697B2 (ja) | セラミックグリーンシート積層体、セラミック多層配線基板及びその製造方法 | |
JP3807257B2 (ja) | セラミック部品の製造方法 | |
JP4646468B2 (ja) | 貫通導体用組成物 | |
JP3216260B2 (ja) | 低温焼成セラミックス多層基板及びその製造方法 | |
JPH0794840A (ja) | スルーホールを充填したセラミック基板およびスルーホール充填用導体ペースト | |
JP4948459B2 (ja) | ペースト組成物 | |
JP3147409B2 (ja) | セラミック多層配線基板製作用ペースト | |
JP4298558B2 (ja) | 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板 | |
JP3842613B2 (ja) | 貫通導体用組成物 | |
EP0269063A2 (en) | Mullite ceramic multi-layered substrate and process for producing the same | |
JPH08162762A (ja) | ガラスセラミック多層回路基板 | |
JPH1179828A (ja) | アルミナセラミックス基板の製造方法 | |
JP3343368B2 (ja) | 導電性金属ペースト | |
JP3241945B2 (ja) | ガラスセラミック多層回路基板およびその製造方法 | |
JP3124614B2 (ja) | セラミックス基板の製造方法 | |
JP2004056148A (ja) | 銅ペースト及びそれを用いた配線基板 | |
JPH02228375A (ja) | 厚膜ペースト | |
JP3722419B2 (ja) | Au導体ペースト及びガラスセラミック回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |