JP4298558B2 - 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板 - Google Patents

低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板 Download PDF

Info

Publication number
JP4298558B2
JP4298558B2 JP2004095369A JP2004095369A JP4298558B2 JP 4298558 B2 JP4298558 B2 JP 4298558B2 JP 2004095369 A JP2004095369 A JP 2004095369A JP 2004095369 A JP2004095369 A JP 2004095369A JP 4298558 B2 JP4298558 B2 JP 4298558B2
Authority
JP
Japan
Prior art keywords
conductive paste
particles
circuit board
multilayer circuit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004095369A
Other languages
English (en)
Other versions
JP2005285956A (ja
Inventor
博 越智
晋一 小倉
仁人 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto Elex Co Ltd
Original Assignee
Kyoto Elex Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto Elex Co Ltd filed Critical Kyoto Elex Co Ltd
Priority to JP2004095369A priority Critical patent/JP4298558B2/ja
Publication of JP2005285956A publication Critical patent/JP2005285956A/ja
Application granted granted Critical
Publication of JP4298558B2 publication Critical patent/JP4298558B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は高密度配線回路基板の製造に用いられる低温焼成セラミック多層回路基板の導体材料として使用される導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板に関する。
高密度配線回路基板としてセラミック多層回路基板が幅広く用いられている。そのセラミック多層回路基板は一般にセラミックグリーンシート積層法によって、例えば、次のような手順で製造されている。
まず、複数枚のセラミックグリーンシートに層間接続用のビアホールをパンチング、レーザー加工などで形成した後、それぞれのグリーンシートのビアホールに導電性ペーストを穴埋め印刷にて充填してビア導体を形成し、その後配線パターンをスクリーン印刷する。さらに、その複数枚のセラミックグリーンシートを積層・圧着し、焼成してセラミック多層回路基板が製造される。
現在用いられているセラミック多層回路基板は、アルミナ等の1300℃以上で焼成される高温焼成セラミック多層回路基板と、約1000℃以下で焼成される低温焼成セラミック多層回路基板に大別される。
導体材料として、高温焼成セラミック多層回路基板用としては、Mo、W等が用いられているが、還元雰囲気あるいは不活性雰囲気で焼成しなければならず、導通抵抗も比較的高い。
一方、低温焼成セラミック多層回路基板用としては、電気抵抗値の低いAg、Ag−Pt、Ag−Pdなどが利用できるので、電気特性に優れており、空気中で焼成できるという利点がある。例えば、Ag系導電性ペーストとしては、特許文献1と特許文献2に開示されている。
特開平8−274433号公報 特開平6−97667号公報
配線パターンをスクリーン印刷する場合、特許文献1に記載された導電性ペーストでは、ライン幅80μm、ライン間隔80μmが印刷の限界であり、特許文献2に記載された導電性ペーストでは、ライン幅100μm、ライン間隔100μmが印刷の限界であり、それらのライン幅とライン間隔では、基板の高密度配線化に伴うファインライン印刷の要求を満足することはできない。
ファインライン印刷を達成するには、Ag粒子径が小さいことは有利であるが、単にAg粒子径を小さくするだけでファインライン印刷が可能になるわけでは無く、ペースト中に分散しているAg粒子の滑り安さや凝集の度合いによって印刷性は大きく変わってくる。
本発明は、従来の技術の有するこのような問題点に鑑みてなされたものであって、その目的は、45μm以下のライン幅とライン間隔を有するファインライン印刷が可能な低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板を提供することにある。
上記目的を達成するために本発明の低温焼成セラミック多層回路基板用導電性ペーストは、平均粒径が0.3〜3.0μmのAg粒子に含まれる一次粒子および二次粒子の中の8μm以上のものを除去し、且つその表面を平滑化処理したAg粒子を有機ビヒクル中に均一に分散させてなる低温焼成セラミック多層回路基板用導電性ペーストにおいて、Ag粒子85重量部に対してSi(OH) 4 を0.05〜0.5重量部添加したことを特徴としている。
本発明において、一次粒子とは、単一分散した1個のAg粒子をいい、二次粒子とは、単一分散した1個のAg粒子が2個以上凝集したものをいう。
導電性ペーストにおける導体粉末と有機ビヒクルとの割合は、一般的な配合割合が採用できる。例えば、重量比で、導体粉末:有機ビヒクル=70:30〜90:10を採用することができる。
本発明は上記にように構成されているので、以下の効果を奏する。
Ag粒子として平均粒径が0.3〜3.0μmのものを使用し、前記Ag粒子に含まれる一次粒子および二次粒子の中の8μm以上の粒径のものを除去し、且つその表面を平滑化処理したAg粒子を導体として使用するので、ファインライン印刷が可能で、セラミックグリーンシートと同時焼成してもセラミック基板に反りが発生しない導電性ペーストを提供することができる。特に、焼結抑制剤として、Ag粒子85重量部に対してシランカップリング剤を0.05〜0.5重量部添加することにより、Ag粒子の耐熱性を上げてグリーンシートとの同時焼成が可能になり、焼成後の基板の反りを抑制する効果を増大することができる。その結果、本発明の導電性ペーストを使用して製造されたセラミック多層回路基板は高密度配線が可能で基板に反りやクラックが発生することがなく、電子部品関連産業の進歩に大きく貢献することができる。
次ぎに、本発明の低温焼成セラミック多層回路基板を製造する方法の一例を工程順に説明する。
(1)低温焼成セラミックグリーンシートの成形
低温焼成セラミックのグリーンシートを、ドクターブレード法等でテープ成形する。この際、低温焼成セラミックとしては、例えば、CaO−SiO2−Al23−B23 系ガ ラス50〜65重量%とアルミナ35〜50重量%との混合物を用いることができる。この他、例えば、PbO−SiO2−B23 系ガラスとアルミナの混合物、MgO−Al23−SiO2−B23 系ガラス、コージェライト系結晶化ガラス等の低温焼成セラミック材料を用いることもできる。
(2)グリーンシートの切断とビアホールの形成
次ぎに、テープ成形した低温焼成セラミックグリーンシートを所定の寸法に切断した後、所定の位置にビアホールをパンチング加工する。
(3)ビアホールへの導電性ペーストの充填と配線パターンの印刷
次ぎに、ビアホールへの導電性ペースの穴埋め印刷による充填と配線パターンの印刷を下記の組成のAg系導電性ペーストを用いて行う。
この印刷で使用するAg系導電性ペーストのAg粒子としては、0.3〜3μmの平均粒径を有するAg粒子に含まれる一次粒子および二次粒子の中の8μm以上のものを除去して、表面平滑化処理を行ったAg粒子を使用することができる。
Ag粒子の平均粒径が0.3μm未満では、ファインライン印刷は可能だが、焼成時に焼きちぢれを起こし、断線するという不都合がある。Ag粒子の平均粒径が3.0μmを超えると、45μm以下のライン幅とライン間隔を有するファインライン印刷が不可能になる。このような平均粒径を有するAg粒子に含まれる一次粒子および二次粒子の中の8μm以上の粒径のものを除去することにより、ファインライン印刷をスムーズに行いうるという有利な点がある。さらに、そのようなAg粒子の表面を平滑化処理することにより、Ag粒子が滑りやすくなり、凝集しにくくなるので、一層ファインライン印刷が容易になるという有利な点がある。表面平滑化手段としては、例えば、バフ研磨法を採用することができる。
上記Ag粉末85重量部に対して、例えば、エチルセルロースをターピネオールで溶解した有機ビヒクルを14.5〜15.0重量部と、焼結抑制剤としてSi(OH)4 に代 表されるシランカップリング剤0.05〜0.5重量部を添加することができる。このような焼結抑制剤を添加することにより、Ag粒子の耐熱性を上げてグリーンシートと同時焼成が可能になるという有利な点がある。
上記組成の導体物質を3本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得ることができる。
配線パターン印刷用の導電性ペーストとビアホール充填用の導電性ペーストは必ずしも同じものを用いる必要はなく、比較的大粒径のAg粒子(例えば、5μm)を使用してビアホール充填用の導電性ペーストを作製することもできる。
(4)積層と圧着
配線パターンの印刷終了後、各層のグリーンシートを積層圧着して一体化する。
(5)焼成
上記積層物を、焼成ピーク温度800〜950℃(好ましくは、900℃前後)とし、ピーク温度で20分間保持の条件で焼成し、低温焼成セラミック多層回路基板を得ることができる。
図1は、上記のようなプロセスを経て製造した低温焼成セラミック多層回路基板の一例の断面図であり、1は配線パターン、2は導電性ペーストを充填したビアホールを示す。
なお、焼成工程でグリーンシート積層物の両面にアルミナグリーンシートを積層・圧着し、加圧しながら800〜950℃で焼成し、焼成後に両面のアルミナグリーンシートを除去して低温焼成セラミック多層回路基板を製造することもできる。このようにすることで、導体とセラミックとの熱収縮挙動の差に基づく基板の反りや導体の剥がれを抑制することができる。
導電性ペーストとして下記の表1に示す平均粒径を有し、表面平滑化処理(バフ研磨)を施し、8μm以上の粒径のものを除去したAg粒子85重量部と、エチルセルロースをターピネオールで溶解した有機ビヒクルを15.0重量部と、Si(OH)4 0.1〜0.5重量部とを混練・分散したものを使用し、セラミックグリーンシートとして、CaO−Al23−SiO2−B23 系ガラス60重量%とアルミナ40重量%を混合したものを使用した。
そして、シート厚み300μmの上記セラミックグリーンシートに対して、前記導電性ペーストを用いてスクリーン印刷により配線パターンを形成し、ベルト式焼成炉にて、ピーク温度890℃、ピーク温度保持時間20分の大気雰囲気条件にて焼成した。得られたセラミック回路基板のファインライン性と基板の反りを評価した結果を表1に示す。
また、比較のために、Ag粒子の平均粒径が0.2μmであって、8μm以上の粒径のAg粒子の除去および表面平滑化処理の項目の少なくとも一方を欠く比較例1〜3のセラミック回路基板、Ag粒子の平均粒径が3.5μmの比較例4のセラミック回路基板、Ag粒子の平均粒径が0.25μmの比較例5のセラミック回路基板を同上工程により製造し、この比較例1〜5のセラミック回路基板のファインライン性と基板の反りを評価した結果も表1に示す。
図2に8μm以上の粒径のものを除去する前のAg粒子の粒度分布の一例を示し、図3に8μm以上の粒径のものを除去した後のAg粒子の粒度分布の一例を示す。図2および図3における横軸は対数目盛りで表した粒径を示し、図2および図3における縦軸は頻度(%)を示し、図2および図3中の曲線Aは累積頻度を示す。
また、図4に表面平滑化処理前のAg粒子のSEM(走査型電子顕微鏡)写真の一例を示し、図5に表面平滑化処理後のAg粒子のSEM写真の一例を示す。図4と図5を比較すると明らかなように、Ag粒子の表面が平滑化されている様子が分かる。
図6は、上記スクリーン印刷による配線パターンを示す。Lはライン幅、Sはラインスペースを示す。
Figure 0004298558
表1に明らかなように、本発明の実施例1〜7はファインライン形成が可能で(ライン幅とライン間隔の解像度が45μm以下)、セラミックグリーンシートと同時焼成しても基板に反りが発生しない導電性ペーストを提供することができる。
一方、比較例1〜3のものは、粒径が8μm以上のものを除去するか、表面平滑化処理を施すかのいずれか又は両方が欠如しているので、ファインライン形成ができない(ライン幅とライン間隔の解像度が45μm超)。
また、比較例4のものは平均粒径が3.5μmのものを使用したので、元々のAg粉末の粒径が大きく、平均粒径が8μm以上のものを除去し且つ表面平滑化処理を施しても、ファインライン形成ができない。
さらに、比較例5のものは、平均粒径が0.25μmのAg粒子を使用したので、ファインライン形成はできたが、焼結抑制剤としてSi(OH)4 を0.7重量部と多量に添加しても、焼成時に焼きちぢれを起こし、断線した。
低温焼成セラミック多層回路基板の一例の断面図である。 8μm以上の粒径のものを除去する前のAg粒子の粒度分布の一例を示す図である。 8μm以上の粒径のものを除去した後のAg粒子の粒度分布の一例を示す図である。 表面平滑化処理前のAg粒子のSEM写真の一例を示す図である。 表面平滑化処理後のAg粒子のSEM写真をの一例示す図である。 スクリーン印刷による配線パターンの一例を示す図である。
符号の説明
1…配線パターン
2…ビアホール(導電性ペーストを充填)

Claims (2)

  1. 平均粒径が0.3〜3.0μmのAg粒子に含まれる一次粒子および二次粒子の中の8μm以上のものを除去し、且つその表面を平滑化処理したAg粒子を有機ビヒクル中に均一に分散させてなる低温焼成セラミック多層回路基板用導電性ペーストにおいて、Ag粒子85重量部に対してSi(OH) 4 を0.05〜0.5重量部添加したことを特徴とする低温焼成セラミック多層回路基板用導電性ペースト。
  2. 請求項1記載の導電性ペーストを用いて導体を形成してなる低温焼成セラミック多層回路基板。
JP2004095369A 2004-03-29 2004-03-29 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板 Expired - Fee Related JP4298558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004095369A JP4298558B2 (ja) 2004-03-29 2004-03-29 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095369A JP4298558B2 (ja) 2004-03-29 2004-03-29 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板

Publications (2)

Publication Number Publication Date
JP2005285956A JP2005285956A (ja) 2005-10-13
JP4298558B2 true JP4298558B2 (ja) 2009-07-22

Family

ID=35184035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095369A Expired - Fee Related JP4298558B2 (ja) 2004-03-29 2004-03-29 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板

Country Status (1)

Country Link
JP (1) JP4298558B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101686599B (zh) * 2008-09-24 2011-08-10 欣兴电子股份有限公司 线路板的线路结构及其制作方法

Also Published As

Publication number Publication date
JP2005285956A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
JP3571957B2 (ja) 導体ペーストおよびセラミック多層基板の製造方法
JP4819516B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
US4604496A (en) Ceramic multilayer wiring board
JP3019138B2 (ja) 銀系導電性ペースト及びそれを用いた多層セラミック回路基板
JP5385070B2 (ja) ペースト組成物
JP4298558B2 (ja) 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板
JP4732227B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
JP2003324268A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JP4948459B2 (ja) ペースト組成物
JP3216260B2 (ja) 低温焼成セラミックス多層基板及びその製造方法
JP2007221115A (ja) 導体ペースト及び多層セラミック基板の製造方法
JP2006108399A (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP4293444B2 (ja) 導電性ペースト
JP2004288449A (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP2002231049A (ja) 導電性ペースト
JP2004165274A (ja) 低温焼成セラミック回路基板の製造方法
JPH1179828A (ja) アルミナセラミックス基板の製造方法
JP2005116337A (ja) 導電性ペースト、ビアホール導体及び多層セラミック基板
JP3850245B2 (ja) ガラスセラミック基板の製造方法
JPH06188561A (ja) 厚膜プリント板のビア形成方法
JP3857016B2 (ja) ガラスセラミック基板の製造方法
JPH08217546A (ja) セラミックス基板の製造方法
JPH11220260A (ja) 低温焼成セラミック多層基板の製造方法
JP2011159670A (ja) セラミック多層回路基板の製造方法および該製造方法により製造されたセラミック多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070420

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070515

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090415

R150 Certificate of patent or registration of utility model

Ref document number: 4298558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150424

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees