JP2004288449A - 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 - Google Patents

導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 Download PDF

Info

Publication number
JP2004288449A
JP2004288449A JP2003078150A JP2003078150A JP2004288449A JP 2004288449 A JP2004288449 A JP 2004288449A JP 2003078150 A JP2003078150 A JP 2003078150A JP 2003078150 A JP2003078150 A JP 2003078150A JP 2004288449 A JP2004288449 A JP 2004288449A
Authority
JP
Japan
Prior art keywords
conductive paste
ceramic
circuit board
particles
inorganic oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003078150A
Other languages
English (en)
Other versions
JP4021787B2 (ja
Inventor
Hiroshi Ochi
博 越智
Shinichi Ogura
晋一 小倉
Masahito Nishikawa
仁人 西川
Masatoshi Suehiro
雅利 末広
Koji Shibata
耕次 柴田
Sadahiro Nakamura
禎宏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto Elex Co Ltd
Murata Manufacturing Co Ltd
Original Assignee
Kyoto Elex Co Ltd
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto Elex Co Ltd, Murata Manufacturing Co Ltd filed Critical Kyoto Elex Co Ltd
Priority to JP2003078150A priority Critical patent/JP4021787B2/ja
Publication of JP2004288449A publication Critical patent/JP2004288449A/ja
Application granted granted Critical
Publication of JP4021787B2 publication Critical patent/JP4021787B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】ファインライン形成が可能で、セラミックグリーンシートと同時に焼成しても基板の反りや断線が発生せず、電気抵抗値の低い導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板を提供すること。
【解決手段】平均粒径が0.3〜5.0μmのAg粒子に無機酸化物を被覆した粉末を有機ビヒクル中に分散している。
【選択図】 なし

Description

【0001】
【発明の属する技術分野】
本発明は、高密度配線回路基板の製造に用いられるセラミック多層回路基板の導体材料として使用される導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板に関し、特に、低温焼成に適したセラミック多層回路基板用の導体材料の改良技術に関するものである。
【0002】
【従来の技術】
高密度配線回路基板としてセラミック多層回路基板が幅広く用いられている。そのセラミック多層回路基板は一般にセラミックグリーンシートを積層する方法によって次のような手順で製造される。
【0003】
まず、図1に示す所定寸法の複数枚のセラミックグリーンシート1に、図2に示すように、層間接続用にビアホール2をパンチングまたはレーザー加工などで形成した後、図3に示すように、各セラミックグリーンシート1のビアホール2に導電性ペースト3を充填してビア導体を形成し、次いで、図4に示すように、導電性ペーストによる配線パターン4をスクリーン印刷等により形成する。その後、図5に示すように、導電部分を有する複数枚のセラミックグリーンシート1を積層・圧着し、所定の温度で焼成することによりセラミック多層回路基板が製造される。
【0004】
現在用いられるセラミック多層回路基板は、アルミナ等の1300℃以上で焼成される高温焼成セラミック多層回路基板と、約1000℃以下で焼成される低温焼成セラミック多層回路基板に大別される。
【0005】
高温焼成セラミック多層回路基板の導体材料としては、Mo、W等が用いられるが、これらの酸化物は電気抵抗が高いために、酸化を避けるために還元雰囲気で焼成しなければならないという煩わしさがある上に、焼成後の導体の抵抗値が比較的高いという欠点がある。
【0006】
これに対して、低温焼成セラミック多層回路基板は、電気抵抗値の低いAg、Ag−Pt、Ag−Pdなどが利用できるので、電気特性に優れており、空気中で焼成できるという利点がある。
【0007】
しかし、Ag系の導体と低温焼成用セラミックでは、両者の熱収縮挙動が大きく異なる。Agが400℃付近から熱収縮するのに対し、低温焼成用セラミックはガラスを主成分としており、ガラスが溶解する700℃付近から熱収縮が始まるという挙動を示す。
【0008】
そのため、低温焼成用セラミックとAg系導体を同時に焼成すると、400〜700℃の範囲の温度領域では収縮率の差が大きくなりやすい。両者の収縮率の差が大きくなると、図5のセラミックグリーンシート1、1の接合部に大きな応力が発生して焼成基板が反ったり、接合強度が低下したり、場合によっては、表層の導体が剥がれるという不具合が発生する。
【0009】
ビアホール2に充填した導体についても同様に、セラミックとの収縮率の差が大きいと、ビアホール2に充填した導体と配線パターン4との断線が発生するという不具合が起こることがある。
【0010】
この問題を解決するため、従来から用いられているAg系導体では、ガラスフリット、Al、MgO、CaO、SiOなど無機酸化物を導体に添加することで、導体の熱収縮挙動を低温焼成用セラミック材料の熱収縮挙動に極力あわせて、導体の剥がれや断線などの不具合を解消することが提案されている。
【0011】
また、セラミック成形体と同時に焼成する時において、セラミック成形体の収縮終了温度より高い収縮開始温度を有する導電性ペーストとして、AgをAl、ZrO、TiO、BaOまたはCaOで被覆した導電成分を有機ビヒクルに分散したものが提案されている。(例えば、特許文献1参照)。
【0012】
【特許文献1】
特開平11−353939号公報
【0013】
【発明が解決しようとする課題】
しかしながら、導体中にガラスフリットや無機酸化物を添加した場合、電気抵抗値の上昇につながり、基板の電気特性を低下させることになる。
【0014】
また、特許文献1に記載された導電性ペーストは、Agを高融点の金属酸化物で被覆したものであり、本発明の対象とする低温焼成セラミック回路基板の導体材料としては不向きである。
【0015】
また、電子材料分野において高まっている基板の高密度配線化を達成するためにファインライン(微細な配線パターン)を印刷できる手段が必要であり、そのために導体であるAg粒子径が小さいことは有利である。しかし、Ag粒子径が小さくなれば、Agの熱収縮開始温度は低くなり、更に両者(Agとセラミック基板)の収縮率の差が拡大することになる。その収縮率の差を少なくするため、上述のAg系導体中へのガラスフリットや無機酸化物の添加はより多い量が必要となる。その結果、電気抵抗値の上昇も大きくなるという問題を有していた。
【0016】
本発明は従来の技術の有するこのような問題点に鑑みてなされたものであって、その目的は、ファインライン形成が可能で、セラミックグリーンシートと同時に焼成しても基板の反りや断線が発生せず、電気抵抗値の低い導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板を提供することにある。
【0017】
【課題を解決するための手段】
本発明にかかる導電性ペーストは、平均粒径が0.3〜5.0μmのAg粒子に無機酸化物を被覆した粉末を有機ビヒクル中に分散したものであり、Ag粒子径が小さすぎることもなく、大きすぎることもなく適正な大きさであるから、焼成時の熱収縮開始温度の低下を抑え、適正量の無機酸化物でAg粒子を被覆することによりセラミックとの収縮率の差を小さくするとともに電気抵抗値の上昇量を抑え、基板上にファインライン(微細な配線パターン)を形成することができる。
【0018】
【発明の実施の形態】
すなわち、本発明の導電性ペーストは、平均粒径が0.3〜5.0μmのAg粒子に無機酸化物を被覆した粉末を有機ビヒクル中に分散したことを特徴としている。
【0019】
Ag粒子の平均粒径が0.3μm未満では、焼成時の熱収縮開始温度が低くなりすぎ、Ag粒子に無機酸化物を被覆してもセラミックとの収縮率の差が拡大する。そこで、Ag粒子の平均粒径は、0.3μm以上とするのが好ましい。一方、Ag粒子の平均粒径が5.0μmを超えると、ファインライン(ライン幅80μm程度以下の微細な配線パターン)を形成することができなくなる。そこで、Ag粒子の平均粒径は5.0μm以下とするのが好ましい。Ag粒子に無機酸化物であるSiOまたはSnOを被覆する方法としては、例えば、適切な有機溶媒中で適切な触媒を用いて、Ag粉とSiまたはSn含有有機化合物と水を反応(加水分解と縮合によるゾル・ゲル反応)させて、SiO系ゲルコーティング膜またはSnO系ゲルコーティング膜をAg粒子の表面に形成させ、乾燥させるという方法(以下、本明細書において、「ゾル・ゲル法」という)を採用することができる。乾燥後ケーキ状に凝集していれば、これを粉砕機で粉砕することにより、SiOまたはSnOを被覆したAg粒子粉末を得ることができるが、この方法以外の他の被覆法を採用することも、もちろんできる。
【0020】
本明細書において、平均粒径とは、マイクロトラック社製レーザー回折式粒度分布測定装置で測定した場合の累積50%粒径をいい、例えば、平均粒径1.0μmのAg粒子とは、「上記粒度分布測定装置でAg粒子の粒度を測定した場合において、累積50%粒径が1.0μmであるような粒度分布を有するAg粒子」という意味である。
【0021】
導電体として適正粒径のAg粒子を用いることにより微細な配線パターンの形成が可能であるが、焼成時のセラミックとの収縮率の差を小さくするためには、Ag粒子に被覆する無機酸化物の種類が重要である。かかる無機酸化物としては、SnOまたはSiOのうち少なくとも一種類を含むものが好ましい。というのは、SnOはAgとの親和力が強くてAgと強固に接合するのでAgはSnOで確実に被覆され、一方、SiOはセラミックの主成分でもあるから、いずれの無機酸化物でAg粒子を被覆した場合においてもセラミックとAg粒子との熱収縮挙動が類似したものになることが期待できるからである。
【0022】
Ag粒子に対する無機酸化物の被覆量が少なすぎると、セラミックとの収縮率の差を低減する効果が小さく、一方、Ag粒子に対する無機酸化物の被覆量が多すぎると、電気抵抗値の上昇を招くことになる。そこで、無機酸化物の被覆量は、Ag粒子の重量に対して、0.1〜0.7重量%の範囲であるのが好ましい(Ag粒子と被覆した無機酸化物の合計で100重量%)。
【0023】
有機ビヒクルとしては、特に限定されるものではないが、エチルセルロースをターピネオール等で溶解したものを好適に用いることができる。
【0024】
また、導電性ペースト中における導体と有機ビヒクルの配合割合は、導体70〜90重量部に対して、有機ビヒクル10〜30重量部であって、合計で100重量部であるのが好ましい。導体が70重量部未満(有機ビヒクルが30重量部超)では、ペースト膜の乾燥性が悪くなるともに、導体不足により導通不足が起こるという欠点がある。一方、導体が90重量部超(有機ビヒクルが10重量部未満)では、ペースト状態にするのが困難であるという欠点がある。
【0025】
複数のセラミック焼結層と前記セラミック焼結層の内部および/または表面に形成される導電部分を有するセラミック多層回路基板において、以上のように構成される導電性ペーストを焼結したものが導電部分であれば、基板の反りや断線が発生せず、ファインライン形成が可能で、電気抵抗値の低いセラミック多層回路基板を提供することができる。
【0026】
本発明の低温焼成セラミック多層回路基板は以下のような方法で製造することができる。
(1)セラミックグリーンシートの成形
まず、低温焼成用セラミックのグリーンシートを、ドクターブレード法等でテープ成形する。
【0027】
低温焼成用セラミックとしては、例えば、CaO−SiO−Al−B系ガラス50〜70重量%とアルミナ30〜50重量%との混合物(合計100重量%)を用いることができる。この他、PbO−SiO−B系ガラスとアルミナの混合物、MgO−Al−SiO−B系ガラス、コーディエライト系結晶化ガラス等の低温焼成セラミック材料を用いることもできる。
(2)グリーンシートの切断とビアホールの形成
この後、テープ成形したセラミックグリーンシート1を、図1に示すように所定の寸法に切断し、図2に示すように、セラミックグリーンシート1の所定の位置にビアホール2をパンチング加工する。
(3)ビアホールへの導電性ペーストの充填と導電性ペーストによる配線パターンの形成
本発明の範囲内の特定の平均粒径を有するAg粒子に所定量の無機酸化物(SnOまたはSiOのうち少なくとも1種類を含むもの)を被覆した導体粉末(例えば、85重量部)に対してエチルセルロースをターピネオールで溶解した有機ビヒクル(例えば、15重量部)を添加し、3本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得ることができる。
【0028】
この導電性ペースト3を図3に示すようにビアホールへ充填し、且つこの導電性ペーストを用いて図4に示すような配線パターン4を、例えば、スクリーン印刷により形成する。
【0029】
なお、配線パターン用導電性ペーストとビアホール接続部に充填する導電性ペーストは同じ組成でも、異なる組成でもよいが、配線パターン形成用導電性ペースト中のAg粒子は微細な配線パターンを形成するために、ビアホール充填用導電性ペースト中のAg粒子より小径であるのが好ましい。
(4)グリーンシートの積層圧着
上記のような導電性ペーストの印刷終了後、図5に示すように、複数のグリーンシート1を積層圧着し一体化する。
(5)焼成
この後、焼成ピーク温度を800〜950℃(好ましくは900℃前後)とし、ピーク温度で10〜30分間保持の条件で焼成し、低温焼成セラミック多層回路基板を得ることができる。
【0030】
図6は、以上のセラミック多層回路基板の製造工程のフローを概略的に示す図である。
【0031】
なお、焼成工程において低温焼成用グリーンシート積層体の両面にアルミナグリーンシートを圧着し、加圧しながら、800〜950℃で焼成し、焼成後に低温焼成用グリーンシート積層体の両面のアルミナグリーンシートを除去する方法を採用することもできる。この方法によれば、焼結温度が高いアルミナグリーンシートは800〜950℃程度の温度では熱収縮しないので、低温焼成用グリーンシート積層体を上下両面で拘束するアルミナグリーンシートが熱収縮抑制シートとして作用し、低温焼成用グリーンシート積層体を構成する各グリーンシートの水平面内の熱収縮を抑えることができるという効果がある。
【0032】
【実施例】
以下に本発明の好ましい実施例を説明するが、本発明は下記実施例に限定されるものではなく、本発明の技術的範囲を逸脱しない範囲において適宜変更と修正が可能である。
【0033】
下記表1及び表2に示すAg粒子の重量に対してゾル・ゲル法でSiOもしくはSnOを同表に示す重量%だけ被覆するか、またはそのAg粒子にガラス(ガラス転移点660℃、軟化点850℃のCaO−BaO−SiO系ガラスフリット)を添加した導電性粉末85重量部に対して、有機ビヒクル(エチルセルロースをターピネオールで溶解したもの)を15重量部添加して、3本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得た。
【0034】
セラミックグリーンシートとして、CaO−SiO−Al−B系ガラス70重量%とアルミナ30重量%を混合してなる、厚さ300μmのものを使用した。
【0035】
そのグリーンシート上に、上記導電性ペーストを幅10μm〜100μm、長さ20mmおよび厚さ10μmとなるように、スクリーン印刷で幅が異なる10本の配線パターン、すなわち、最小幅の10μmのものから、幅20μm、幅30μmというように10μmづつ幅を増加させて、最大幅が100μmのものまで10本の配線パターンを形成した。
【0036】
そして、その配線パターンを形成したグリーンシートをベルト式焼成炉にて、ピーク温度890℃、ピーク温度での保持時間20分の条件で焼成した。得られたセラミック基板の各特性を評価した結果を表1及び表2に示す。表1は、Ag粒子に被覆する無機酸化物がSiOの場合、表2はAg粒子に被覆する無機酸化物がSnOの場合を示す。また、表1と表2における「シート抵抗」と、「導体の焼き縮れ」と、「基板の反り」は、次のような方法で評価した。
【0037】
「シート抵抗」は、10本の配線パターンについて、導電性ペーストの焼成によって形成された導電性焼結部の電気抵抗を表1および表2に記載したような単位面積当たりの数値に換算したものの平均値を示す。一般に、シート抵抗値は、3.0mΩ/mm/10μm 未満のものが実用的に好ましいとされている。
【0038】
「導体の焼き縮れ」は、焼成後のセラミック基板上の配線パターンに、はがれた部分(焼結が進みすぎたことによる、いわゆる、焼き縮れ)がないかどうかを目視観察することにより、はがれた部分が無いと認められれば、「焼き縮れ無し」と評価した。
【0039】
「基板の反り」は、焼成後のセラミック基板を定盤上に載置し、セラミック基板が定盤に密着して浮き上がった部分がないかどうかを目視観察することにより、セラミック基板が定盤に密着していると認められれば、「反り無し」と評価した。
【0040】
なお、ファインライン性(微細な配線パターンを形成する機能)については、実施例1〜16および比較例1〜4のいずれの導体ペーストの配線パターンについても、100μm〜50μm幅の配線パターンまで明瞭に形成されていることを目視で確認することができ、充分に実用に供しうる高密度配線が可能であることが分かった。
【0041】
【表1】
Figure 2004288449
【0042】
【表2】
Figure 2004288449
【0043】
表1および表2に明らかなように、本発明の実施例1〜16に係るものは、ファインライン形成が可能で、セラミックグリーンシートと同時に焼成しても基板の反りや導体の変形がなく、かつシート抵抗値が低い。
【0044】
一方、比較例1と3のものは、Ag粒子の粒径が小さいため、無機酸化物の被覆量を多くしても、基板の反りが見られ、Agの焼き縮れを抑えることができなかった。
【0045】
また、比較例2のものは、Ag粒子に無機酸化物が被覆されておらず、ガラスも添加されていないので、基板の反りが見られた。
【0046】
さらに、比較例4のものは、多量のガラスが添加されているので、シート抵抗値が高くて、実用上問題である。
【0047】
【発明の効果】
本発明は上記のとおり構成されているので、次の効果を奏する。
【0048】
ファインライン形成が可能で、セラミックグリーンシートと同時に焼成しても基板に反りや断線が発生せず、電気抵抗値の低い導電性ペーストを提供することができる。このような導電性ペーストを使用して製造されたセラミック多層回路基板は、高密度配線が可能であって、基板の反りや導体の変形がなく、電気抵抗値も低くて電気特性が優れている。
【図面の簡単な説明】
【図1】セラミック多層回路基板の製造工程の一部(切断された成形グリーンシート)を示す図である。
【図2】セラミック多層回路基板の製造工程の一部(ビアホールの形成)を示す図である。
【図3】セラミック多層回路基板の製造工程の一部(ビアホールへの導電性ペーストの充填)を示す図である。
【図4】セラミック多層回路基板の製造工程の一部(配線パターンの形成)を示す図である。
【図5】セラミック多層回路基板の製造工程の一部(グリーンシートの積層圧着)を示す図である。
【図6】本発明のセラミック多層回路基板の製造工程のフローを概略的に示す図である。
【符号の説明】
1…セラミックグリーンシート
2…ビアホール
3…導電性ペースト
4…配線パターン

Claims (4)

  1. 平均粒径が0.3〜5.0μmのAg粒子に無機酸化物を被覆した粉末を有機ビヒクル中に分散したことを特徴とする導電性ペースト。
  2. 無機酸化物が、SnOまたはSiOのうち少なくとも一種類を含む請求項1記載の導電性ペースト。
  3. 無機酸化物の被覆量がAg粒子の重量に対して、0.1〜0.7重量%の範囲である請求項1または2記載の導電性ペースト。
  4. 複数のセラミック焼結層と前記セラミック焼結層の内部および/または表面に形成される導電部分を有するセラミック多層回路基板であって、前記導電部分は請求項1ないし3の導電性ペーストを焼成して形成されたものであることを特徴とするセラミック多層回路基板。
JP2003078150A 2003-03-20 2003-03-20 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 Expired - Fee Related JP4021787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003078150A JP4021787B2 (ja) 2003-03-20 2003-03-20 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003078150A JP4021787B2 (ja) 2003-03-20 2003-03-20 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板

Publications (2)

Publication Number Publication Date
JP2004288449A true JP2004288449A (ja) 2004-10-14
JP4021787B2 JP4021787B2 (ja) 2007-12-12

Family

ID=33292711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003078150A Expired - Fee Related JP4021787B2 (ja) 2003-03-20 2003-03-20 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板

Country Status (1)

Country Link
JP (1) JP4021787B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294731A (ja) * 2006-04-26 2007-11-08 Kyoto Elex Kk 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
CN102237151A (zh) * 2010-04-21 2011-11-09 比亚迪股份有限公司 一种氧化硅复合银粉及其制备方法和一种导电银浆

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294731A (ja) * 2006-04-26 2007-11-08 Kyoto Elex Kk 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
JP4732227B2 (ja) * 2006-04-26 2011-07-27 京都エレックス株式会社 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
CN102237151A (zh) * 2010-04-21 2011-11-09 比亚迪股份有限公司 一种氧化硅复合银粉及其制备方法和一种导电银浆

Also Published As

Publication number Publication date
JP4021787B2 (ja) 2007-12-12

Similar Documents

Publication Publication Date Title
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JP2006225252A (ja) 擬似対称に構成された低温共焼成セラミック構造体の強制焼結法
JP4819516B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JP4732227B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
JP2007129048A (ja) 多層セラミックス基板及びその製造方法
JP2009206233A (ja) セラミック基板の製造方法
TWI388533B (zh) Manufacturing method of ceramic molded body
JP4610114B2 (ja) セラミック配線基板の製造方法
JP4021787B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP3929989B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。
JP2004288915A (ja) ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP4797534B2 (ja) 多層セラミックス基板
JP4099097B2 (ja) ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP3898489B2 (ja) 多層配線基板の製造方法
JP2007128732A (ja) 導体ペースト及びこれを用いた多層セラミックス基板
JP2006108399A (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP4293444B2 (ja) 導電性ペースト
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP3850245B2 (ja) ガラスセラミック基板の製造方法
JP4298558B2 (ja) 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板
JP2003078245A (ja) 多層配線基板の製造方法
JP3872325B2 (ja) ガラスセラミック基板の製造方法
JP3850243B2 (ja) ガラスセラミック基板の製造方法
JPH0964230A (ja) セラミック基板の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4021787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141005

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees