JP2930098B2 - デジタルパルス断検出回路 - Google Patents
デジタルパルス断検出回路Info
- Publication number
- JP2930098B2 JP2930098B2 JP8197725A JP19772596A JP2930098B2 JP 2930098 B2 JP2930098 B2 JP 2930098B2 JP 8197725 A JP8197725 A JP 8197725A JP 19772596 A JP19772596 A JP 19772596A JP 2930098 B2 JP2930098 B2 JP 2930098B2
- Authority
- JP
- Japan
- Prior art keywords
- digital pulse
- frequency
- circuit
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルパルス断
検出回路に関し、特にＥＣＬ（emitter-coupledlogic
）に対応する高周波のデジタルパルスの断を検出して
ＴＴＬレベルの検出信号を出力するデジタルパルス断検
出回路に関する。
検出回路に関し、特にＥＣＬ（emitter-coupledlogic
）に対応する高周波のデジタルパルスの断を検出して
ＴＴＬレベルの検出信号を出力するデジタルパルス断検
出回路に関する。
【０００２】
【従来の技術】ＥＣＬ（emitter-coupled logic ）は、
ＴＴＬ（transistor toransistor logic）やＣＭＯＳ
（complementary ＭＯＳ）ロジックなどに比べて、動作
速度が速いという特長を有している。このため、ＥＣＬ
は、高周波デジタルパルスを扱う変調器などにしばしば
利用される。
ＴＴＬ（transistor toransistor logic）やＣＭＯＳ
（complementary ＭＯＳ）ロジックなどに比べて、動作
速度が速いという特長を有している。このため、ＥＣＬ
は、高周波デジタルパルスを扱う変調器などにしばしば
利用される。
【０００３】一方、ＥＣＬを含む装置であっても、全て
の機能ブロックがＥＣＬを用いて構成されている訳では
ない。このため、各機能ブロックの動作状況を監視する
ような場合は、各機能ブロックからの警報信号を全て同
じように扱えるようにする（論理的に加工する）ため
に、いずれかの論理レベルの信号に統一しなければなら
ない。通常、その論理レベルは、ＴＴＬレベル、または
ＣＭＯＳロジックレベルである。
の機能ブロックがＥＣＬを用いて構成されている訳では
ない。このため、各機能ブロックの動作状況を監視する
ような場合は、各機能ブロックからの警報信号を全て同
じように扱えるようにする（論理的に加工する）ため
に、いずれかの論理レベルの信号に統一しなければなら
ない。通常、その論理レベルは、ＴＴＬレベル、または
ＣＭＯＳロジックレベルである。
【０００４】ＥＣＬで扱う高周波デジタルパルスの断を
検出する場合も、同様に、ＴＴＬレベルの検出信号を出
力する必要がある。従来の、この種のディジタルパルス
断検出回路を図３に示す。
検出する場合も、同様に、ＴＴＬレベルの検出信号を出
力する必要がある。従来の、この種のディジタルパルス
断検出回路を図３に示す。
【０００５】図３のディジタルパルス断検出回路は、高
周波デジタルパルスの反転出力を出力するＥＣＬフリッ
プフロップ３１と、その反転出力を分周して低周波デジ
タルパルスに変換する分周器３２、３３、及び３４と、
ＥＣＬレベルの信号をＴＴＬレベルの信号に変換するト
ランスレータ３５と、低周波デジタルパルスのエッジを
検出して、所定時間出力を保持するワンショットマルチ
バイブレータ３６と、ワンショットマルチバイブレータ
の時定数を決めるコンデンサ３７及び抵抗器３８を有し
ている。このデジタルパルス断検出回路の動作を図４を
も参照して説明する。
周波デジタルパルスの反転出力を出力するＥＣＬフリッ
プフロップ３１と、その反転出力を分周して低周波デジ
タルパルスに変換する分周器３２、３３、及び３４と、
ＥＣＬレベルの信号をＴＴＬレベルの信号に変換するト
ランスレータ３５と、低周波デジタルパルスのエッジを
検出して、所定時間出力を保持するワンショットマルチ
バイブレータ３６と、ワンショットマルチバイブレータ
の時定数を決めるコンデンサ３７及び抵抗器３８を有し
ている。このデジタルパルス断検出回路の動作を図４を
も参照して説明する。
【０００６】まず、ＥＣＬフリップフロップ３１は、図
４（ａ）に示す、主信号に対して反転同期した高周波デ
ィジタルパルスを、反転出力端子（Ｑバー）から出力す
る。この反転同期した高周波ディジタルパルスは、多段
接続された分周器３２、３３、及び３４により分周され
る。各分周器３２、３３、及び３４の出力は、それぞ
れ、図４（ｂ）、（ｃ）、及び（ｄ）に示すようにな
る。なお、これらの分周器は、高周波ディジタルパルス
をＴＴＬ素子が扱える周波数にすることを目的としてい
るので、その数は３つに限られるものではなく、高周波
ディジタルパルスの周波数に応じて増減される。
４（ａ）に示す、主信号に対して反転同期した高周波デ
ィジタルパルスを、反転出力端子（Ｑバー）から出力す
る。この反転同期した高周波ディジタルパルスは、多段
接続された分周器３２、３３、及び３４により分周され
る。各分周器３２、３３、及び３４の出力は、それぞ
れ、図４（ｂ）、（ｃ）、及び（ｄ）に示すようにな
る。なお、これらの分周器は、高周波ディジタルパルス
をＴＴＬ素子が扱える周波数にすることを目的としてい
るので、その数は３つに限られるものではなく、高周波
ディジタルパルスの周波数に応じて増減される。
【０００７】分周器３４が出力する低周波ディジタルパ
ルスは、分周器３２に入力される高周波ディジタルパル
スと同じ、ＥＣＬレベルの信号なので、トランスレータ
３５は、この低周波デジタルパルスをＴＴＬレベルの信
号に変換する。
ルスは、分周器３２に入力される高周波ディジタルパル
スと同じ、ＥＣＬレベルの信号なので、トランスレータ
３５は、この低周波デジタルパルスをＴＴＬレベルの信
号に変換する。
【０００８】ワンショットマルチバイブレータ３６は、
分周器３４が出力する低周波ディジタルパルスの立ち下
がりを検出して（立ち下がりエッジトリガの入力によ
り）、コンデンサ３７及び抵抗器３８によって決まる所
定時間だけ、Ｈレベルを出力する。コンデンサ３７及び
抵抗器３８を適当に選択して、Ｈレベルを出力する所定
時間を、低周波デジタルパルスの１周期よりも長く設定
しておけば、ＥＣＬフリップフロップ３１が高周波ディ
ジタルパルスを出力している間（多少の時間的ずれはあ
るが）、ワンショットマルチバイブレータ３６は周期的
にリトリガされ、その出力は、図４（ｅ）に示すように
Ｈレベルに維持される。
分周器３４が出力する低周波ディジタルパルスの立ち下
がりを検出して（立ち下がりエッジトリガの入力によ
り）、コンデンサ３７及び抵抗器３８によって決まる所
定時間だけ、Ｈレベルを出力する。コンデンサ３７及び
抵抗器３８を適当に選択して、Ｈレベルを出力する所定
時間を、低周波デジタルパルスの１周期よりも長く設定
しておけば、ＥＣＬフリップフロップ３１が高周波ディ
ジタルパルスを出力している間（多少の時間的ずれはあ
るが）、ワンショットマルチバイブレータ３６は周期的
にリトリガされ、その出力は、図４（ｅ）に示すように
Ｈレベルに維持される。
【０００９】ＥＣＬフリップフロップ３１への入力デー
タが断すると、ＥＣＬフリップフロップ３１の反転出力
は、Ｈレベルに固定される。この結果、分周器３２に
は、高周波ディジタルパルスが入力されなくなるの、そ
の出力は、ＨまたはＬレベルに固定される。分周器３３
及び３４についても、同様である。したがって、ワンシ
ョットマルチバイブレータ３６には、立ち下がりエッジ
トリガが入力されなくなり、最後の立ち下がりエッジト
リガの入力から所定時間が経過した後、Ｌレベルが出力
される。
タが断すると、ＥＣＬフリップフロップ３１の反転出力
は、Ｈレベルに固定される。この結果、分周器３２に
は、高周波ディジタルパルスが入力されなくなるの、そ
の出力は、ＨまたはＬレベルに固定される。分周器３３
及び３４についても、同様である。したがって、ワンシ
ョットマルチバイブレータ３６には、立ち下がりエッジ
トリガが入力されなくなり、最後の立ち下がりエッジト
リガの入力から所定時間が経過した後、Ｌレベルが出力
される。
【００１０】こうして、従来のディジタルパルス断検出
回路では、高周波ディジタルパルスの有無を、ＴＴＬレ
ベルのＨレベル信号とＬレベル信号とを用いて検出する
ことができる。
回路では、高周波ディジタルパルスの有無を、ＴＴＬレ
ベルのＨレベル信号とＬレベル信号とを用いて検出する
ことができる。
【００１１】
【発明が解決しようとする課題】第１の問題点は、回路
規模が大きいことである。
規模が大きいことである。
【００１２】その理由は、多段の分周器を必要とする
上、変調器等の複数のデータ列を扱う装置では、各デー
タ列に対応してディジタルパルス断検出回路を設ける必
要があり、段数×データ列数、の分周器を必要とするか
らである。
上、変調器等の複数のデータ列を扱う装置では、各デー
タ列に対応してディジタルパルス断検出回路を設ける必
要があり、段数×データ列数、の分周器を必要とするか
らである。
【００１３】第２の問題点は、消費電力が大きいことで
ある。
ある。
【００１４】その理由は、分周器として使用するＥＣＬ
フリップフロップが、他のＥＣＬ素子（ＩＣ）に比べて
２倍以上の電流を必要とするからである。
フリップフロップが、他のＥＣＬ素子（ＩＣ）に比べて
２倍以上の電流を必要とするからである。
【００１５】本発明は、多段の分周器が不要で、回路規
模が小さく、かつ低消費電力のディジタルパルス断検出
回路を提供することを目的とする。
模が小さく、かつ低消費電力のディジタルパルス断検出
回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明によれば、ＥＣＬ
からの高周波デジタルパルス信号を、ＴＴＬで検出可能
な低周波パルス信号に変換する信号変換手段を有し、前
記低周波パルス信号に基づいて前記高周波デジタルパル
ス信号の信号断を検出するデジタルパルス断検出回路に
おいて、前記信号変換手段が、前記高周波デジタルパル
ス信号に対し前記ＴＴＬで検出可能な周波数で切り出し
を行う切出し手段と、該切出し手段で切り出した前記高
周波デジタルパルス信号を整流する整流手段とを有する
ことを特徴とするデジタルパルス断検出回路が得られ
る。
からの高周波デジタルパルス信号を、ＴＴＬで検出可能
な低周波パルス信号に変換する信号変換手段を有し、前
記低周波パルス信号に基づいて前記高周波デジタルパル
ス信号の信号断を検出するデジタルパルス断検出回路に
おいて、前記信号変換手段が、前記高周波デジタルパル
ス信号に対し前記ＴＴＬで検出可能な周波数で切り出し
を行う切出し手段と、該切出し手段で切り出した前記高
周波デジタルパルス信号を整流する整流手段とを有する
ことを特徴とするデジタルパルス断検出回路が得られ
る。
【００１７】前記切出し手段は、前記ＴＴＬで検出可能
な周波数の低周波デジタルパルス信号を発生する発振回
路と、該発振回路から出力される前記低周波デジタルパ
ルス信号と前記高周波デジタルパルス信号の論理和をと
る論理回路とで構成できる。また、本発明によれば、Ｔ
ＴＬで検出可能な周波数の低周波デジタルパルスを発生
する発振回路と、該発振回路が出力する前記低周波デジ
タルパルスとＥＣＬからの高周波デジタルパルスとの論
理和をとる論理回路と、論理回路の出力を整流回路とを
有することを特徴とするデジタルパルス断検出回路。
な周波数の低周波デジタルパルス信号を発生する発振回
路と、該発振回路から出力される前記低周波デジタルパ
ルス信号と前記高周波デジタルパルス信号の論理和をと
る論理回路とで構成できる。また、本発明によれば、Ｔ
ＴＬで検出可能な周波数の低周波デジタルパルスを発生
する発振回路と、該発振回路が出力する前記低周波デジ
タルパルスとＥＣＬからの高周波デジタルパルスとの論
理和をとる論理回路と、論理回路の出力を整流回路とを
有することを特徴とするデジタルパルス断検出回路。
【００１８】
【作用】発振回路は、ＥＣＬレベルのパルスであって、
ＴＴＬ素子が対応できる低い周波数の低周波パルスを発
生する。ＮＯＲ回路は、フィリップフロップからの高周
波デジタルパルスと発振回路からの低周波パルスとの論
理和の否定を求める。これは、高周波デジタルパルスの
一部を低周波パルスの周期で切り出したものと見なせ
る。整流ダイオードとコンデンサとは、切り出された高
周波デジタルパルスから、低周波パルスの周期の鋸波
（三角波）に似たパルスを生成する。ワンショットマル
チバイブレータは、このパルスの立ち下がりを検出して
前記低周波パルスの周期より長い所定時間、出力をＨレ
ベルに維持する。
ＴＴＬ素子が対応できる低い周波数の低周波パルスを発
生する。ＮＯＲ回路は、フィリップフロップからの高周
波デジタルパルスと発振回路からの低周波パルスとの論
理和の否定を求める。これは、高周波デジタルパルスの
一部を低周波パルスの周期で切り出したものと見なせ
る。整流ダイオードとコンデンサとは、切り出された高
周波デジタルパルスから、低周波パルスの周期の鋸波
（三角波）に似たパルスを生成する。ワンショットマル
チバイブレータは、このパルスの立ち下がりを検出して
前記低周波パルスの周期より長い所定時間、出力をＨレ
ベルに維持する。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００２０】図１に、本発明のデジタルパルス断検出回
路の一実施の形態を示す。このデジタルパルス断検出回
路は、変調器等の波形整形回路として動作するＥＣＬフ
リップフロップ１１、ＴＴＬ素子が検出可能な周波数
（約５０ＭＨｚ以下程度）のパルス列を発生する発振回
路１２、ＥＣＬフリップフロップ１１の反転出力と発振
回路１２の出力との論理和の否定を出力するＮＯＲ回路
１３、整流回路を構成する整流ダイオード１４とコンデ
ンサ１５、ＥＣＬレベルの信号をＴＴＬレベルの信号に
変換するトランスレータ１６、立ち下がりエッジトリガ
動作によりＨレベル信号を出力するワンショットマルチ
バイブレータ１７、及びワンショットマルチバイブレー
タ１７のＨレベル信号の出力維持時間を設定するコンデ
ンサ１８と抵抗器１９とを有している。
路の一実施の形態を示す。このデジタルパルス断検出回
路は、変調器等の波形整形回路として動作するＥＣＬフ
リップフロップ１１、ＴＴＬ素子が検出可能な周波数
（約５０ＭＨｚ以下程度）のパルス列を発生する発振回
路１２、ＥＣＬフリップフロップ１１の反転出力と発振
回路１２の出力との論理和の否定を出力するＮＯＲ回路
１３、整流回路を構成する整流ダイオード１４とコンデ
ンサ１５、ＥＣＬレベルの信号をＴＴＬレベルの信号に
変換するトランスレータ１６、立ち下がりエッジトリガ
動作によりＨレベル信号を出力するワンショットマルチ
バイブレータ１７、及びワンショットマルチバイブレー
タ１７のＨレベル信号の出力維持時間を設定するコンデ
ンサ１８と抵抗器１９とを有している。
【００２１】次に、図１のデジタルパルス断検出回路の
動作を図２をも参照して説明する。まず、ＥＣＬフリッ
プフロップ１１の反転出力端子（Ｑバー）から出力され
る、主信号に対して同期反転した高周波デジタルパルス
は、従来同様、図２（ａ）に示すようなパルス列であ
る。この高周波デジタルパルスは、ＮＯＲ回路１３の一
方の入力端子に入力される。
動作を図２をも参照して説明する。まず、ＥＣＬフリッ
プフロップ１１の反転出力端子（Ｑバー）から出力され
る、主信号に対して同期反転した高周波デジタルパルス
は、従来同様、図２（ａ）に示すようなパルス列であ
る。この高周波デジタルパルスは、ＮＯＲ回路１３の一
方の入力端子に入力される。
【００２２】一方、発振回路は、例えば、５０ＭＨｚ以
下の所定の周波数（ＴＴＬ素子が検出できる周波数）
で、図２（ｂ）に示すような低周波デジタルパルスを発
生する。この低周波デジタルパルスは、ＮＯＲ回路１３
の他方の入力端子に入力される。
下の所定の周波数（ＴＴＬ素子が検出できる周波数）
で、図２（ｂ）に示すような低周波デジタルパルスを発
生する。この低周波デジタルパルスは、ＮＯＲ回路１３
の他方の入力端子に入力される。
【００２３】ＮＯＲ回路１３は、入力された高周波デジ
タルパルスと低周波デジタルパルスとの論理和の否定を
とる。この結果、ＮＯＲ回路１３の出力は、図３（ｅ）
に示すように、低周波デジタルパルスの半周期毎に高周
波デジタルパルスが現れる。換言すると、低周波デジタ
ルパルスの周期で、その半周期に相当する時間、高周波
デジタルパルスの切り出しが行われる。
タルパルスと低周波デジタルパルスとの論理和の否定を
とる。この結果、ＮＯＲ回路１３の出力は、図３（ｅ）
に示すように、低周波デジタルパルスの半周期毎に高周
波デジタルパルスが現れる。換言すると、低周波デジタ
ルパルスの周期で、その半周期に相当する時間、高周波
デジタルパルスの切り出しが行われる。
【００２４】ＮＯＲ回路１３の出力は、整流ダイオード
１３に入力され整流される。整流ダイオード１３の出力
側にはコンデンサ１５が接続されているので、トランス
レータ１６に入力される信号は、図２（ｄ）に示すよう
に、鋸波（三角波）に似た波形のパルスとなる。
１３に入力され整流される。整流ダイオード１３の出力
側にはコンデンサ１５が接続されているので、トランス
レータ１６に入力される信号は、図２（ｄ）に示すよう
に、鋸波（三角波）に似た波形のパルスとなる。
【００２５】トランスレータ１６は、入力されたパルス
列の信号レベルを、ＥＣＬレベルからＴＴＬレベルに変
換する。そして、レベル変換後のパルス列をワンショッ
トマルチバイブレータ１７へ出力する。
列の信号レベルを、ＥＣＬレベルからＴＴＬレベルに変
換する。そして、レベル変換後のパルス列をワンショッ
トマルチバイブレータ１７へ出力する。
【００２６】ワンショットマルチバイブレータ１７は、
入力されるパルスの立ち下がりを検出して（エッジトリ
ガ動作により）、コンデンサ１８と抵抗器１９で決まる
所定時間だけ、出力をＨレベルに維持する。
入力されるパルスの立ち下がりを検出して（エッジトリ
ガ動作により）、コンデンサ１８と抵抗器１９で決まる
所定時間だけ、出力をＨレベルに維持する。
【００２７】ワンショットマルチバイブレータ１７は、
出力をＨレベルにしてから、所定時間が経過する前に、
再びパルスの立ち下がりを検出すると（リトリガされる
と）さらに所定時間、出力をＨレベルに維持する。した
がって、コンデンサ１８及び抵抗器１９を適当に選ぶこ
とにより、周期的にパルスが入力されている間、その出
力をＨレベルに維持することができる。つまり、ＥＣＬ
フリップフロップ１１からの高周波デジタルパルスの出
力が有る限り（多少の遅延が存在するが）、ワンショッ
トマルチバイブレータ１７からは、Ｈレベルが出力され
る。
出力をＨレベルにしてから、所定時間が経過する前に、
再びパルスの立ち下がりを検出すると（リトリガされる
と）さらに所定時間、出力をＨレベルに維持する。した
がって、コンデンサ１８及び抵抗器１９を適当に選ぶこ
とにより、周期的にパルスが入力されている間、その出
力をＨレベルに維持することができる。つまり、ＥＣＬ
フリップフロップ１１からの高周波デジタルパルスの出
力が有る限り（多少の遅延が存在するが）、ワンショッ
トマルチバイブレータ１７からは、Ｈレベルが出力され
る。
【００２８】逆に、ＥＣＬフリップフロップ１１へのデ
ータ入力が断すると、ＥＣＬフリップフロップ１１の反
転出力は、図２（ａ）の右欄に示すように、Ｈレベルに
固定される。すると、ＮＯＲ回路１３の出力は、図２
（ｃ）の右欄に示すように、Ｌレベルに固定される。し
たがって、整流ダイオード１４及びトランスレータ１６
を介してワンショットマルチバイブレータ１７に入力さ
れる信号には、変化点がなく、ワンショットマルチバイ
ブレータ１７はエッジトリガ動作を行わない。つまり、
ワンショットマルチバイブレータ１７は、最後に入力さ
れたパルスの立ち下がりを検出してから、所定時間が経
過した後、Ｌレベルを出力する。
ータ入力が断すると、ＥＣＬフリップフロップ１１の反
転出力は、図２（ａ）の右欄に示すように、Ｈレベルに
固定される。すると、ＮＯＲ回路１３の出力は、図２
（ｃ）の右欄に示すように、Ｌレベルに固定される。し
たがって、整流ダイオード１４及びトランスレータ１６
を介してワンショットマルチバイブレータ１７に入力さ
れる信号には、変化点がなく、ワンショットマルチバイ
ブレータ１７はエッジトリガ動作を行わない。つまり、
ワンショットマルチバイブレータ１７は、最後に入力さ
れたパルスの立ち下がりを検出してから、所定時間が経
過した後、Ｌレベルを出力する。
【００２９】このように、本実施の形態のデジタルパル
ス断検出回路では、従来と同様に、ワンショットマルチ
バイブレータ１７の出力によって、高周波デジタルパル
スの断を検出できる。
ス断検出回路では、従来と同様に、ワンショットマルチ
バイブレータ１７の出力によって、高周波デジタルパル
スの断を検出できる。
【００３０】なお、変調器等において、複数のデータ列
にそれぞれ対応するようデジタルパルス断検出回路を設
ける場合であっても、発振回路１２を共用する（出力Ａ
を用いる）ことができる。
にそれぞれ対応するようデジタルパルス断検出回路を設
ける場合であっても、発振回路１２を共用する（出力Ａ
を用いる）ことができる。
【００３１】また、上記実施の形態では、ＴＴＬレベル
での信号断検出について説明したが、ＣＭＯＭロジック
レベルでの信号断の検出も同様に行うことができる。
での信号断検出について説明したが、ＣＭＯＭロジック
レベルでの信号断の検出も同様に行うことができる。
【００３２】
【発明の効果】第１の効果は、多段の分周器が不要とな
り、回路規模を縮小できることである。
り、回路規模を縮小できることである。
【００３３】その理由は、発振回路で、ＴＴＬが検出可
能な低周波のパルスを発生させ、高周波デジタルパルス
との論理和を取ることにより、分周を行わずにＴＴＬに
おいて高周波デジタルパルスの有無を検出できるように
したからである。
能な低周波のパルスを発生させ、高周波デジタルパルス
との論理和を取ることにより、分周を行わずにＴＴＬに
おいて高周波デジタルパルスの有無を検出できるように
したからである。
【００３４】第２の効果は、消費電力を抑制できること
である。
である。
【００３５】その理由は、他の基本ＥＣＬ素子（ＩＣ）
の２倍以上の電流を消費する分周器としてのフリップフ
ロップを１段も使用しないからである。
の２倍以上の電流を消費する分周器としてのフリップフ
ロップを１段も使用しないからである。
【図１】本発明の一実施の形態を表わす回路図である。
【図２】図１のデジタルパルス断検出回路の各部の出力
信号を示すタイムチャートである。
信号を示すタイムチャートである。
【図３】従来のデジタルパルス断検出回路の回路図であ
る。
る。
【図４】図３のデジタルパルス断検出回路の各部の出力
信号を示すタイムチャートである。
信号を示すタイムチャートである。
１１ ＥＣＬフリップフロップ １２ 発振回路 １３ ＮＯＲ回路 １４ 整流ダイオード １５ コンデンサ １６ トランスレータ １７ ワンショットマルチバイブレータ １８ コンデンサ １９ 抵抗器 ３１ ＥＣＬフリップフロップ ３２，３３，３４ 分周器 ３５ トランスレータ ３６ ワンショットマルチバイブレータ ３７ コンデンサ ３８ 抵抗器
Claims (6)
- 【請求項１】 ＥＣＬからの高周波デジタルパルス信号
を、ＴＴＬで検出可能な低周波パルス信号に変換する信
号変換手段を有し、前記低周波パルス信号に基づいて前
記高周波デジタルパルス信号の信号断を検出するデジタ
ルパルス断検出回路において、前記信号変換手段が、前
記高周波デジタルパルス信号に対し前記ＴＴＬで検出可
能な周波数で切り出しを行う切出し手段と、該切出し手
段で切り出した前記高周波デジタルパルス信号を整流す
る整流手段とを有することを特徴とするデジタルパルス
断検出回路。 - 【請求項２】 前記切出し手段が、前記ＴＴＬで検出可
能な周波数の低周波デジタルパルス信号を発生する発振
回路と、該発振回路から出力される前記低周波デジタル
パルス信号と前記高周波デジタルパルス信号の論理和を
とる論理回路とを有することを特徴とする請求項１のデ
ジタルパルス断検出回路。 - 【請求項３】 前記高周波デジタルパルス信号が、ＥＣ
Ｌフリップフロップの反転出力端子から出力であり、前
記論理回路が前記低周波デジタルパルス信号と前記高周
波デジタルパルス信号の論理和の否定を出力することを
特徴とする請求項２のデジタルパルス断検出回路。 - 【請求項４】 前記整流手段が、整流ダイオードと、該
整流ダイオードの出力と接地との間に接続されたコンデ
ンサとを有することを特徴とする請求項１、２、また
は、３のデジタルパルス断検出回路。 - 【請求項５】 前記整流手段の出力をＴＴＬレベルの信
号に変換するトランスレータと、該トランスレータの出
力の立ち下がりエッジをトリガとして、前記ＴＴＬで検
出可能な周波数に対応する１周期よりも長い所定時間、
Ｈレベルを出力するワンショットマルチバイブレータを
有することを特徴とする請求項１、２、３、または、４
のデジタルパルス断検出回路。 - 【請求項６】 ＴＴＬで検出可能な周波数の低周波デジ
タルパルスを発生する発振回路と、該発振回路が出力す
る前記低周波デジタルパルスとＥＣＬからの高周波デジ
タルパルスとの論理和をとる論理回路と、論理回路の出
力を整流回路とを有することを特徴とするデジタルパル
ス断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197725A JP2930098B2 (ja) | 1996-07-26 | 1996-07-26 | デジタルパルス断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197725A JP2930098B2 (ja) | 1996-07-26 | 1996-07-26 | デジタルパルス断検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041984A JPH1041984A (ja) | 1998-02-13 |
| JP2930098B2 true JP2930098B2 (ja) | 1999-08-03 |
Family
ID=16379315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8197725A Expired - Lifetime JP2930098B2 (ja) | 1996-07-26 | 1996-07-26 | デジタルパルス断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2930098B2 (ja) |
-
1996
- 1996-07-26 JP JP8197725A patent/JP2930098B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1041984A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2930098B2 (ja) | デジタルパルス断検出回路 | |
| CN110768778A (zh) | 一种单线通信电路、通信方法及通信系统 | |
| US7961820B2 (en) | Programmable and pausable clock generation unit | |
| KR970055240A (ko) | 클럭 입력신호의 주파수 채배장치 및 그 구성방법 | |
| JP2003134098A (ja) | シリアル受信装置 | |
| US6061803A (en) | Variable frequency clock for an electronic system and method therefor | |
| JPS63110840A (ja) | 同期検出回路 | |
| CN110350914B (zh) | 一种片上系统 | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| JP2950351B2 (ja) | パルス信号発生回路 | |
| US7471117B2 (en) | Circuit for detecting maximal frequency of pulse frequency modulation and method thereof | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| JP2897404B2 (ja) | データ伝送装置及び方法 | |
| RU2013801C1 (ru) | Устройство для синхронизации работы быстродействующих микропроцессоров с внешними устройствами | |
| KR0137059B1 (ko) | 고속 전송 시스템의 경보발생장치 | |
| JP2765417B2 (ja) | クロック抽出回路 | |
| KR100541150B1 (ko) | 디스플레이 장치의 수직 동기 신호 검출회로 | |
| JP2004247856A (ja) | データ受信装置及びデータ送受信方法 | |
| JPH0563738A (ja) | データロス検出回路 | |
| KR100241059B1 (ko) | 비동기 데이터 전송회로 및 그 전송방법 | |
| KR100435558B1 (ko) | 데이터 캐리어 검출회로 | |
| JPS6222874Y2 (ja) | ||
| JPH07235953A (ja) | フレームパルス発生装置 | |
| JPH09238056A (ja) | パルス幅制御回路 | |
| JP2003169002A (ja) | データ通信システムおよびコントロール装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990421 |