CN110350914B - 一种片上系统 - Google Patents

一种片上系统 Download PDF

Info

Publication number
CN110350914B
CN110350914B CN201910526187.1A CN201910526187A CN110350914B CN 110350914 B CN110350914 B CN 110350914B CN 201910526187 A CN201910526187 A CN 201910526187A CN 110350914 B CN110350914 B CN 110350914B
Authority
CN
China
Prior art keywords
clock
detector
counter
chip
lost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910526187.1A
Other languages
English (en)
Other versions
CN110350914A (zh
Inventor
朱永会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyi Information Technology Shanghai Co ltd
Original Assignee
Xinyi Information Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinyi Information Technology Shanghai Co ltd filed Critical Xinyi Information Technology Shanghai Co ltd
Priority to CN201910526187.1A priority Critical patent/CN110350914B/zh
Publication of CN110350914A publication Critical patent/CN110350914A/zh
Application granted granted Critical
Publication of CN110350914B publication Critical patent/CN110350914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明实施例涉及通信技术领域，公开了一种片上系统。本发明中，片上系统包括：第一时钟，用于产生稳定且不丢失的第一时钟信号；第二时钟，用于产生频率高于所述第一时钟信号的第二时钟信号；检测器，分别与所述第一时钟以及所述第二时钟相连，所述检测器用于检测所述第二时钟的第二时钟信号是否丢失；控制器，分别与所述第一时钟、所述第二时钟和所述检测器相连，所述控制器用于在所述检测器检测到所述第二时钟产生的第二时钟信号丢失时，将系统时钟从所述第二时钟切换到所述第一时钟。本发明提供的片上系统，能够防止系统死锁。

Description

一种片上系统
技术领域
本发明实施例涉及通信技术领域，特别涉及一种片上系统。
背景技术
随着数字信号处理技术的不断发展，很多传统的模拟信号处理技术都被数字信号处理技术所替代，越来越多的系统包含有数字电路。随着数字电路技术不断往高速数字电路方向发展，这些数字电路都需要有高速的时钟参考信号，很多芯片需要提供高达500MHz的时钟参考源。并且，由于系统所需要提供的功能越来越多，而这些功能往往无法利用一个芯片来实现，因此，一个系统上将会集成多种芯片，需要为这些芯片提供不同的时钟源。
发明人发现现有技术中至少存在如下问题：有些主要芯片丢失了时钟信号，整个系统都会处于死锁状态，并且无法定位原因，不便于采取措施以保证系统继续正常工作。
发明内容
本发明实施方式的目的在于提供一种片上系统，能够防止系统死锁。
为解决上述技术问题，本发明的实施方式提供了一种片上系统，包括：第一时钟，用于产生稳定且不丢失的第一时钟信号；第二时钟，用于产生频率高于所述第一时钟信号的第二时钟信号；检测器，分别与所述第一时钟以及所述第二时钟相连，所述检测器用于检测所述第二时钟的第二时钟信号是否丢失；控制器，分别与所述第一时钟、所述第二时钟和所述检测器相连，所述控制器用于在所述检测器检测到所述第二时钟产生的第二时钟信号丢失时，将系统时钟从所述第二时钟切换到所述第一时钟。
本发明实施方式相对于现有技术而言，将频率较高的第二时钟信号作为系统时钟，在第二时钟信号丢失时，将系统时钟从所述第二时钟切换到所述第一时钟，由于第一时钟能够产生稳定且不丢失的第一时钟信号，从而能够在第二时钟信号丢失时，稳定的为CPU提供一个低速的时钟信号，避免了CPU因为丢失时钟信号而发生系统死锁的情况。
另外，还包括与所述检测器相连的计数模块，所述检测器具体用于根据所述计数模块的状态以判断所述第二时钟产生的第二时钟信号是否丢失。
另外，所述检测器还用于每隔预设时长启动所述计数模块。如此设置，能够降低功耗，更加节能环保。
另外，所述计数模块包括第一计数器和第二计数器，所述第一时钟与所述第一计数器相连以驱动所述第一计数器，所述第二时钟与所述第二计数器相连以驱动所述第二计数器；所述检测器具体用于每隔预设时长启动所述第一计数器和所述第二计数器，并判断所述第一计数器的计数是否先达到预设阈值，若否，判定所述第二时钟产生的第二时钟信号丢失。
另外，所述第一时钟与所述检测器相连以驱动所述检测器每隔预设时长启动所述计数模块。如此设置，能够给检测器提供稳定且不丢失的时钟信号，从而能够保证对计数模块的周期性启动稳定进行，以实现检测器的间歇性检测。
另外，所述控制器还用于在所述系统上电时，选择所述第一时钟作为系统时钟。
另外，所述控制器还用于在所述第二时钟锁定后，从所述第一时钟切换到所述第二时钟作为系统时钟。
另外，所述控制器还用于在将系统时钟从所述第二时钟切换到所述第一时钟之后，输出时钟信号中断信息。如此设置，能够直接通过时钟信号中断信息向外部发送时钟故障提醒，有利于故障的及时诊断和排除。
另外，所述第一时钟为RC震荡电路或晶体振荡器。
另外，还包括与所述控制器相连的时钟分频寄存器，所述时钟分频寄存器对所述系统时钟的时钟信号进行分频。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是本发明实施方式提供的片上系统的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明的实施方式涉及一种片上系统100，如图1所示，包括第一时钟11、第二时钟12、检测器13、控制器14以及CPU15，第一时钟11用于产生稳定且不丢失的第一时钟11信号，第二时钟12用于产生频率高于所述第一时钟11信号的第二时钟12信号，检测器13分别与所述第一时钟11以及所述第二时钟12相连，所述检测器13用于检测所述第二时钟12的第二时钟12信号是否丢失，控制器14分别与所述第一时钟11、所述第二时钟12和所述检测器13相连，所述控制器14用于在所述检测器13检测到所述第二时钟12产生的第二时钟12 信号丢失时，将系统时钟从所述第二时钟12切换到所述第一时钟11以驱动CPU15。
本发明实施方式相对于现有技术而言，将频率较高的第二时钟12信号作为系统时钟，在第二时钟12信号丢失时，将系统时钟从所述第二时钟12切换到所述第一时钟11，由于第一时钟11能够产生稳定且不丢失的第一时钟11信号，从而能够在第二时钟12信号丢失时，稳定的为CPU提供一个低速的时钟信号，避免了CPU因为丢失时钟信号而发生系统死锁的情况。
具体的说，片上系统100还包括与所述检测器13相连的计数模块(图未示)，所述检测器13具体用于根据所述计数模块的状态以判断所述第二时钟12产生的第二时钟12信号是否丢失，进一步的，所述检测器13还用于每隔预设时长启动所述计数模块，如此设置，能够降低功耗，更加节能环保。
本实施方式中，所述计数模块包括第一计数器(图未示)和第二计数器(图未示)，所述第一时钟11与所述第一计数器相连以驱动所述第一计数器，所述第二时钟12与所述第二计数器相连以驱动所述第二计数器；所述检测器13具体用于每隔预设时长启动所述第一计数器和所述第二计数器，并判断所述第一计数器的计数是否先达到预设阈值，若否，判定所述第二时钟12产生的第二时钟12信号丢失。
可选的，所述第一时钟11与所述检测器13相连以驱动所述检测器13每隔预设时长启动所述计数模块，本实施方式中，所述第一时钟11为RC震荡电路或晶体振荡器，第一时钟11 会产生的一个低速时钟信号，该部分很少会发生问题不在产生输出时钟，由于第一时钟11能够产生稳定且不丢失的第一时钟11信号，从而能够给检测器13提供稳定且不丢失的时钟信号，继而保证对计数模块的周期性启动稳定进行，以实现检测器13的间歇性检测。
值得一提的是，所述控制器14还用于在所述系统上电时，选择所述第一时钟11作为系统时钟。进一步的，所述控制器14还用于在所述第二时钟12锁定后，从所述第一时钟11切换到所述第二时钟12作为系统时钟，也就是说，控制器14还用于在第二时钟12产生的第二时钟12信号的频率稳定时，从所述第一时钟11切换到所述第二时钟12作为系统时钟。在正常运行状态(第二时钟12产生的第二时钟12信号尚未丢失)时，第二时钟12作为系统时钟驱动CPU正常运行。
值得一提的是，所述控制器14还用于在将系统时钟从所述第二时钟12切换到所述第一时钟11之后，输出时钟信号中断信息，即输出用于表征时钟信号丢失的信息至CPU，CPU在接收到时钟信号中断信息后，可以将其显示给操作人员，例如，可以通过弹出对话框，在固定的显示框的特定区域显示文字提示，通过语音等方式播放，闪动灯光抖动窗口等，操作人员在接收到这些提示后，即可获知故障的原因为第二时钟12产生的第二时钟12信号丢失，有利于故障的诊断，从而更及时的采取对应的措施。
本实施方式中，片上系统100还包括与所述控制器14相连的时钟分频寄存器16，所述时钟分频寄存器16对所述系统时钟的时钟信号进行分频，并将分频处理后的时钟信号传输至 CPU。
下面以一个实例具体说明：
首先，在系统上电时，控制器14选中的低速时钟(第一时钟11)作为系统时钟，这时CPU工作在低速时钟下；当高速时钟(第二时钟12)锁定后，控制器14选中高速时钟作为系统时钟，这时CPU会切换到高速时钟产生的时钟信号下，此时，CPU能够正常工作；检测器13在CPU正常工作的过程中会检测高速时钟的信号是否丢失，当检测到高速时钟的信号已经不存在时，控制器14切换将系统时钟切换到低速时钟，同时产生中断信息给CPU；CPU 检测到高速时钟信号丢失事件后，汇报给用户以便用户采取措施。
具体的说，检测器13的工作原理为：检测器13与一个计数模块相连、并周期性的启动计数模块(检测器13的启动检测周期可以由低速时钟来驱动)。该计数模块包含两个4bits 的计数器，最大值为15，两个计数器的驱动时钟分别为低速时钟和高速时钟，由于高速时钟比低速时钟快，在无故障的情况下，必定是高速时钟驱动的计数器先计到15，而当高速时钟产生的时钟信号由于某种原因丢失后，其驱动的计数器中途停止计数，才会出现低速时钟驱动的计数器先计到15，所以，当低速时钟驱动的计数器先计到15时，可以判定高速时钟产生的时钟信号丢失，故，此时，检测器13会产生时钟切换请求要求控制器14切换到低速时钟作为系统时钟以防止系统出现死锁状况。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (7)

1.一种片上系统，其特征在于，包括：
第一时钟，用于产生稳定且不丢失的第一时钟信号；
第二时钟，用于产生频率高于所述第一时钟信号的第二时钟信号；
检测器，分别与所述第一时钟以及所述第二时钟相连，所述检测器用于检测所述第二时钟的第二时钟信号是否丢失；
控制器，分别与所述第一时钟、所述第二时钟和所述检测器相连，所述控制器用于在所述检测器检测到所述第二时钟产生的第二时钟信号丢失时，将系统时钟从所述第二时钟切换到所述第一时钟；
其中，所述片上系统还包括与所述检测器相连的计数模块，所述检测器具体用于根据所述计数模块的状态以判断所述第二时钟产生的第二时钟信号是否丢失；
所述检测器还用于每隔预设时长启动所述计数模块；
所述计数模块包括第一计数器和第二计数器，所述第一时钟与所述第一计数器相连以驱动所述第一计数器，所述第二时钟与所述第二计数器相连以驱动所述第二计数器；
所述检测器具体用于每隔预设时长启动所述第一计数器和所述第二计数器，并判断所述第一计数器的计数是否先达到预设阈值，若否，判定所述第二时钟产生的第二时钟信号丢失。
2.根据权利要求1所述的片上系统，其特征在于，所述第一时钟与所述检测器相连以驱动所述检测器每隔预设时长启动所述计数模块。
3.根据权利要求1所述的片上系统，其特征在于，所述控制器还用于在所述系统上电时，选择所述第一时钟作为系统时钟。
4.根据权利要求3所述的片上系统，其特征在于，所述控制器还用于在所述第二时钟锁定后，从所述第一时钟切换到所述第二时钟作为系统时钟。
5.根据权利要求1所述的片上系统，其特征在于，所述控制器还用于在将系统时钟从所述第二时钟切换到所述第一时钟之后，输出时钟信号中断信息。
6.根据权利要求1所述的片上系统，其特征在于，所述第一时钟为RC震荡电路或晶体振荡器。
7.根据权利要求1所述的片上系统，其特征在于，还包括与所述控制器相连的时钟分频寄存器，所述时钟分频寄存器对所述系统时钟的时钟信号进行分频。
CN201910526187.1A 2019-06-18 2019-06-18 一种片上系统 Active CN110350914B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910526187.1A CN110350914B (zh) 2019-06-18 2019-06-18 一种片上系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910526187.1A CN110350914B (zh) 2019-06-18 2019-06-18 一种片上系统

Publications (2)

Publication Number Publication Date
CN110350914A CN110350914A (zh) 2019-10-18
CN110350914B true CN110350914B (zh) 2023-07-07

Family

ID=68182209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910526187.1A Active CN110350914B (zh) 2019-06-18 2019-06-18 一种片上系统

Country Status (1)

Country Link
CN (1) CN110350914B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102497200A (zh) * 2011-12-13 2012-06-13 东南大学 一种时钟信号丢失检测电路及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1155359A (zh) * 1994-06-21 1997-07-23 Dsc通讯有限公司 时钟校准和切换的装置和方法
WO2003013000A2 (en) * 2001-08-03 2003-02-13 Altera Corporation Clock loss detection and switchover circuit
CN101299160B (zh) * 2008-06-27 2010-09-29 京信通信系统（中国）有限公司 数字电路板的高速时钟监测方法和系统
BR102012026179A2 (pt) * 2012-06-08 2014-06-10 Mediatek Inc Circuitos integrados para dispositivos de comunicações móveis e métodos dos mesmos
CN105009455B (zh) * 2012-12-13 2018-03-27 相干逻辑公司 同步数字系统中对芯片间通信的多频率时钟漂移控制

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102497200A (zh) * 2011-12-13 2012-06-13 东南大学 一种时钟信号丢失检测电路及方法

Also Published As

Publication number Publication date
CN110350914A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN101271413B (zh) 计算机运行状态侦测及处理方法和系统
EP1749256B1 (en) Automatic clock speed control
US10502838B2 (en) Digital real time clock monitor for a GNSS receiver and single pin signalling for power-on reset and wake-up interrupt
US20200065116A1 (en) Method and circuit for waking up i2c device
WO2015077803A1 (en) Clockless virtual gpio
CN110350914B (zh) 一种片上系统
TW201325136A (zh) 具有特殊遮罩遠端喚醒功能之通用序列匯流排裝置
US20020008548A1 (en) Device for detecting abnormality of clock signal
JP2010224759A (ja) 電子制御装置、異常監視方法
CN110619203B (zh) 一种基于有限状态机的逻辑看门狗实现方法
CN108089631B (zh) 一种用于微控制器芯片的时钟侦测电路
CN111262558A (zh) 一种快速无毛刺时钟切换电路实现方法及系统
US20030212844A1 (en) Method, apparatus, and system for generating serial interrupt requests (IRQ) with power savings
JPH0321928B2 (zh)
JP2000267770A (ja) パワーセーブシステム
CN207867388U (zh) 一种用于微控制器芯片的时钟侦测电路
US7724044B1 (en) Digital multiplexor with multiple switching modes
KR100446389B1 (ko) 액정표시소자의모드자동검출회로
JP2698260B2 (ja) ウオッチドッグタイマ装置
CN101976228B (zh) 在电平触发中断方式中响应短脉冲中断请求的装置及方法
JP3282195B2 (ja) 交流電源装置の位相差検出回路
US20050091551A1 (en) Operation mode switching method and apparatus for ensuring ultra low power consumption
KR100594183B1 (ko) 카 네비게이션 시스템에서의 리모콘 키 데이터 인터페이스 방법
JP2001186657A (ja) 省電力回路
JP3159891B2 (ja) Ｃｐｕ暴走検出回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A system on chip

Granted publication date: 20230707

Pledgee: Bank of Beijing Limited by Share Ltd. Shanghai branch

Pledgor: XINYI INFORMATION TECHNOLOGY (SHANGHAI) Co.,Ltd.

Registration number: Y2024980043945