CN101299160B - 数字电路板的高速时钟监测方法和系统 - Google Patents
数字电路板的高速时钟监测方法和系统 Download PDFInfo
- Publication number
- CN101299160B CN101299160B CN2008100290545A CN200810029054A CN101299160B CN 101299160 B CN101299160 B CN 101299160B CN 2008100290545 A CN2008100290545 A CN 2008100290545A CN 200810029054 A CN200810029054 A CN 200810029054A CN 101299160 B CN101299160 B CN 101299160B
- Authority
- CN
- China
- Prior art keywords
- clock source
- low
- clock
- pulse shaping
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明公开一种数字电路板的高速时钟监测系统，为单路时钟监测系统，其包括稳定且不丢失的低速时钟源及依次连接的脉冲形成电路、判决电平产生模块、时钟丢失处理模块，所述脉冲形成电路与数字电路板上的被监测时钟源连接，所述稳定且不丢失的低速时钟源同时与脉冲形成电路、判决电平产生模块分别连接；所述稳定且不丢失的低速时钟源的频率小于或等于数字电路板上被监测时钟源最低频率的一半。本发明采用判断数字电路板输出电平是否正确来监测系统时钟参考源是否丢失，以解决传统监测系统复杂，需要具有稳定且不丢失的高速时钟源、多路时钟分频电路等问题，整个时钟监测系统更易于实现，且具有很高的可靠性，同时具有很好的可扩展性。
Description
技术领域
本发明涉及电路板的时钟监测技术，具体是指数字电路板的高速时钟监测方法和系统。
背景技术
随着数字信号处理技术的不断发展，很多传统的模拟信号处理技术都被数字信号处理技术所替代，越来越多的系统集成了模拟电路和数字电路。如手机、基站、电脑主机、显示器等都具有数字电路。而且，数字电路的技术也正不断发展，正在往高速数字电路方向发展，这些数字电路都需要有高速的时钟参考信号，很多芯片需要提供高达500MHz的时钟参考源。
而且，将来的数字电路板所需要提供的功能越来越多，而这些功能往往无法利用一个芯片来实现，这样，一个数字电路板上将会集成多种芯片，需要为这些芯片提供不同的时钟源。而有些主要芯片丢失了时钟信号，将会无法实现电路板功能或是损害电路板，所以，为了确保数字电路板的工作稳定性，需要监测数字电路板上时钟信号源，以能在电路板丢失时钟源的状态下，采集一些措施，重新恢复电路板工作或是替换数字电路板等，确保系统能继续正常工作。
传统的时钟监测方法都是采用基于判断数字电路板上输出的脉冲信号周期是否正确来进行电路监测的。图1是传统的单路时钟监测电路参考图。传统的时钟监测电路主要由被监测时钟源、时钟分频电路、稳定且不丢失的高速时钟源以及分频时钟监测电路组成。由于被监测的时钟源频率一般都高于50MHz，稳定的时钟监测电路一般只能监测低于10MHz的时钟信号源，所以，需要有相应的时钟分频电路。将输入的高速时钟进行分频处理，便于后续时钟监测电路进行监测。当监测到数字电路板上时钟丢失的时候，该监测电路将输出告警信息，以告知人们该电路板已经丢失了时钟源。为了保证分频电路的正常工作，时钟监测系统中的稳定的高速时钟源频率必须大于或等于被监测的数字系统的最高工作时钟频率，由于该频率源主要作为分频时钟，而不作为芯片工作时钟，对一些指标要求可以适当降低。
由于数字电路板一般集成了多种芯片，需要多个不同频率的时钟源，所以，需要有监测多路时钟的电路。在单路时钟监测电路的基础上，可以扩展成多路时钟信号监测电路。
如图2所示，当监测的时钟源具有不同的频率，而且，分频后的时钟，也无法得到一个统一的分频时钟时，就需要多个分频时钟监测电路来进行处理。任一监测电路输出告警信息，就表明该数字电路出现了时钟丢失情况，需要时钟监测系统及时进行处理。当监测的时钟源虽然具有不同的频率，但是，经分频处理后的时钟，可以得到一个统一的分频时钟，这样，就只要一个分频时钟监测电路即可实现监测。该类时钟监测电路如图3所示。
由此可见，采用传统的时钟监测方法，存在如下一些缺陷：
对于每个被监测的时钟，都需要一个分频时钟电路，而分频时钟电路一般工作在系统最高的时钟频率下，这样，系统需要一个稳定、不丢失的高速时钟参考源。这在实际系统中，往往很难达到该要求。而且，该时钟源一般仅仅作为时钟分频电路的主时钟，浪费资源。
对于多路时钟监测电路，如果采用图3的方式，可以节省分频时钟监测电路，但实际系统往往很难得到一个统一的分频时钟，所以，导致图3的应用方式受到限制。
对于多路时钟监测电路，虽然都可以采用图2的方式，但该处理方式需要较多的时钟监测电路，使得整个监测系统比较复杂，需要较多的硬件和软件资源支持。
采用判断分频时钟的周期是否正确进行时钟监测的电路，系统设计比较复杂，没有采用判断输出电平是否正确的时钟监测电路设计简单，但又不利于系统的扩展。
发明内容
本发明的目的在于克服现有技术的缺点，提出了一种数字电路板的高速时钟监测方法和系统，主要采用判断数字电路板输出脉冲信号的电平是否正确来监测系统时钟参考源是否丢失，以解决传统监测系统复杂，需要具有稳定且不丢失的高速时钟源、多路时钟分频电路等问题，以使得整个时钟监测系统更易于实现，且具有很高的可靠性，同时，系统具有很好的可扩展性。
本发明的目的通过下述技术方案实现：一种数字电路板的高速时钟监测系统，为单路时钟监测系统，其包括稳定且不丢失的低速时钟源及依次连接的脉冲形成电路、判决电平产生模块、时钟丢失处理模块，所述脉冲形成电路与数字电路板上的被监测时钟源连接，所述稳定且不丢失的低速时钟源同时与脉冲形成电路、判决电平产生模块分别连接；所述稳定且不丢失的低速时钟源的频率小于或等于数字电路板上被监测时钟源最低频率的一半；
所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；所述脉冲形成电路在稳定且不丢失的低速时钟源的触发下，对被监测时钟源的输出电平进行监测，若被监测时钟源没有丢失，则所述脉冲形成电路输出宽度范围为0.5M～2M的周期性脉冲信号，其中M为所述稳定且不丢失的低速时钟源的脉宽，若被监测时钟源丢失，则所述脉冲形成电路根据本系统所采用的告警方式确定输出的相应电平信号的高低，输出相应的电平信号给判决电平产生模块，即如果是采用高电平告警，则所述脉冲形成电路输出低电平信号，如果是采用低电平告警，则所述脉冲形成电路输出高电平信号；判决电平产生模块接收所述脉冲形成电路的输出信号，在稳定且不丢失的低速时钟源的触发下，判决电平产生模块输出高电平或低电平信号作为判决电平，并把判决电平输出至时钟丢失处理模块；时钟丢失处理模块根据判决电平产生模块的输出信号，判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则判决电平产生模块的输出信号为高电平信号时，表示被监测时钟源正常工作，判决电平产生模块的输出信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之。
被监测时钟源即为数字电路板上需要监测的时钟信号源，其可以为数字电路板上任意一个需要监测的时钟源，其时钟频率要求大于或等于2倍的稳定且不丢失的低速时钟源，否则，无法实现时钟的监测功能。
稳定且不丢失的低速时钟源主要作为时钟监测系统中脉冲形成电路和判决电平产生模块的工作时钟源。该低速时钟源的频率要求小于或等于被监测的数字电路板上最低时钟频率的一半。而且，该低速时钟源必须稳定且不易丢失，因为该时钟源需要为监测系统中的各个模块提供参考时钟，该时钟源丢失，将使得监测系统无法正常工作。由于该时钟源工作频率一般小于10MHz，所以，在实际设计中，此类恒定的时钟源比较容易获得，也确保本发明提出的监测系统具有很好的可行性，很容易实现。
为更好地实现本发明，在上述数字电路板的高速时钟监测系统的基础上进行扩展，所述稳定且不丢失的低速时钟源还通过低速时钟源分频电路与脉冲形成电路、判决电平产生模块分别连接。从而避免了上述数字电路板的高速时钟监测系统的应用限制，扩大了时钟监测系统的应用范围。
采用上述数字电路板的高速时钟监测系统的单路高速时钟监测方法，是指：
(1)以所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；
(2)在所述稳定且不丢失的低速时钟源的触发下，如果被监测时钟源没有丢失，则所述脉冲形成电路输出的周期性脉冲信号的宽度范围为0.5M～2M，其中M为所述稳定且不丢失的低速时钟源的脉宽，且所述周期性脉冲信号的相位可以随意调整；如果被监测时钟源丢失，则根据本系统所采用的告警方式来确定所述脉冲形成电路输出的相应电平信号的高低，也即，如果是采用高电平告警，则本发明中的脉冲形成电路输出低电平信号，如果是采用低电平告警，则本发明中的脉冲形成电路输出高电平信号；
(3)所述判决电平产生模块根据所述脉冲形成电路的输出信号，在所述稳定且不丢失的低速时钟源的触发下，输出高电平或低电平信号作为判决电平；
(4)所述时钟丢失处理模块根据判决电平产生模块的输出信号，即可判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则判决电平产生模块的输出信号为高电平信号时，表示被监测时钟源正常工作，判决电平产生模块的输出信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之；
(5)当时钟丢失处理模块发觉被监测时钟源丢失，则将丢失的告警信息进行上报处理，并启动时钟恢复处理，或是输出告警信息，提示对数字电路板进行重上电、复位、重配置、检测、维护等处理。
为更好地实现本发明，对于采用低速时钟源分频电路的情形，通过所述低速时钟源分频电路实现对所述稳定且不丢失的时钟源进行分频处理，具体分频倍数可以根据所述数字电路板上的最低时钟频率而定。
由于本发明中的时钟监测系统主要采用判断输出电平是否正确的监测的方法，很容易进行系统扩展，实现对多路时钟的监测，即：
一种数字电路板的高速时钟监测系统，为多路时钟监测系统，其包括稳定且不丢失的低速时钟源、判决电平处理模块、时钟丢失处理模块及多个相互对应连接的脉冲形成电路、判决电平产生模块，各个脉冲形成电路分别与数字电路板上的各个被监测时钟源相应连接，所述稳定且不丢失的低速时钟源同时与各个脉冲形成电路、判决电平产生模块分别连接；各个判决电平产生模块分别与所述判决电平处理模块、时钟丢失处理模块连接，所述稳定且不丢失的低速时钟源的频率小于或等于数字电路板上被监测时钟源最低频率的一半；
所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；所述脉冲形成电路在稳定且不丢失的低速时钟源的触发下，对被监测时钟源的输出电平进行监测，若被监测时钟源没有丢失，则所述脉冲形成电路输出宽度范围为0.5M～2M的周期性脉冲信号给判决电平产生模块，其中M为所述稳定且不丢失的低速时钟源的脉宽，若被监测时钟源丢失，则所述脉冲形成电路根据本系统所采用的告警方式来确定输出的相应电平信号的高低，输出相应的电平给判决电平产生模块，即如果是采用高电平告警，则所述脉冲形成电路输出低电平信号，如果是采用低电平告警，则所述脉冲形成电路输出高电平信号；判决电平产生模块根据所述脉冲形成电路的输出信号，在稳定且不丢失的低速时钟源的触发下，输出高电平或低电平信号作为判决电平，并把判决电平输出至判决电平处理模块；判决电平处理模块接收各判决电平产生模块的输出信号，进行毛刺消除以及电平信号的逻辑相与或者相或处理，形成系统的总判决电平信号并输出至时钟丢失处理模块；时钟丢失处理模块根据判决电平处理模块的输出信号，判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则总判决电平信号为高电平信号时，表示被监测时钟源正常工作，总判决电平信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之。
与单路高速时钟监测系统相似，所述稳定且不丢失的低速时钟源还通过多个低速时钟源分频电路与各个脉冲形成电路、判决电平产生模块分别相应连接。
与上述单路高速时钟监测方法相似，采用上述数字电路板的高速时钟监测系统的多路高速时钟监测方法，是指：
(1)以所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；
(2)在所述稳定且不丢失的低速时钟源的触发下，如果被监测时钟源没有丢失，则所述脉冲形成电路输出的周期性脉冲信号的宽度范围为0.5M～2M，其中M为所述稳定且不丢失的低速时钟源的脉宽，且所述周期性脉冲信号的相位可以随意调整；如果被监测时钟源丢失，则根据本系统所采用的告警方式来确定所述脉冲形成电路输出的相应电平信号的高低，也即，如果是采用高电平告警，则本发明中的脉冲形成电路输出低电平信号，如果是采用低电平告警，则本发明中的脉冲形成电路输出高电平信号；
(3)所述判决电平产生模块根据所述脉冲形成电路的输出信号，在所述稳定且不丢失的低速时钟源的触发下，输出高电平或低电平信号作为判决电平；
(4)判决电平处理模块接收来自判决电平产生模块的输出信号，并进行毛刺消除以及电平信号的逻辑相与或者相或处理，形成系统的总判决电平信号；
(5)所述时钟丢失处理模块根据判决电平处理模块输出的总判决电平信号，即可判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则总判决电平信号为高电平信号时，表示被监测时钟源正常工作，总判决电平信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之；
(6)当时钟丢失处理模块发觉数字电路板上任一被监测时钟源丢失，则将丢失的告警信息进行上报处理，并启动时钟恢复处理，或是输出告警信息，提示对数字电路板进行复位、检测、维护处理，从而实现对整个系统多路时钟源的监测。
与单路高速时钟监测方法相似，对于采用低速时钟源分频电路的情形，通过各个所述低速时钟源分频电路实现对所述稳定且不丢失的时钟源进行分频处理，具体分频倍数可以根据所述数字电路板上的最低时钟频率而定。
本发明与现有技术相比具有以下优点及有益效果：
1.采用低频率的时钟源作为监测系统中参考源，节约资源，可行性强。对于传统的时钟检测电路，都需要一个分频时钟电路，而分频时钟电路一般工作在系统最高的时钟频率下，这样，系统需要一个稳定、不丢失的高速时钟参考源。这在实际系统中，往往很难达到该要求。
2.主要采用基于判断数字电路板输出电平是否正确来监测系统时钟参考源是否丢失，系统设计简单。相比较传统的基于判断分频时钟的周期是否正确进行时钟监测的电路，本系统的构造简单，易于实现。
3.基于电平的判决方法，系统扩展性好。传统的基于信号周期的判决方法，从单路监测系统扩展到多路检测系统，系统的构造复杂，需要较多的硬件和软件资源支持，而本发明中的方法，非常容易从单路检测系统扩展到多路检测系统。
附图说明
图1是传统的单路时钟监测电路参考图；
图2是传统多路时钟信号监测电路的一种形式；
图3是传统多路时钟信号监测电路的另一种形式；
图4为本发明数字电路板的高速时钟监测系统(单路)的结构示意图；
图5为本发明中所述脉冲形成电路产生的不同宽度的脉冲波形示意图；
图6为本发明中所述脉冲形成电路产生的不同相位的脉冲波形示意图；
图7为本发明数字电路板的高速时钟监测系统(单路)的另一种结构框架图；
图8为本发明数字电路板的高速时钟监测系统(多路)的结构示意图；
图9为本发明数字电路板的高速时钟监测系统(多路)的另一种结构示意图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
实施例一
如图4所示，本数字电路板的高速时钟监测系统，为单路时钟监测系统时，其包括稳定且不丢失的低速时钟源及依次连接的脉冲形成电路、判决电平产生模块、时钟丢失处理模块，所述脉冲形成电路与数字电路板上的被监测时钟源连接，所述稳定且不丢失的低速时钟源同时与脉冲形成电路、判决电平产生模块分别连接；所述稳定且不丢失的低速时钟源的频率小于或等于数字电路板上被监测时钟源最低频率的一半；
所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；所述脉冲形成电路在稳定且不丢失的低速时钟源的触发下，对被监测时钟源的输出电平进行监测，若被监测时钟源没有丢失，则所述脉冲形成电路输出宽度范围为0.5M～2M的周期性脉冲信号，其中M为所述稳定且不丢失的低速时钟源的脉宽，若被监测时钟源丢失，则所述脉冲形成电路根据本系统所采用的告警方式确定输出的相应电平信号的高低，输出相应的电平信号给判决电平产生模块，即如果是采用高电平告警，则所述脉冲形成电路输出低电平信号，如果是采用低电平告警，则所述脉冲形成电路输出高电平信号；判决电平产生模块接收所述脉冲形成电路的输出信号，在稳定且不丢失的低速时钟源的触发下，判决电平产生模块输出高电平或低电平信号作为判决电平，并把判决电平输出至时钟丢失处理模块；时钟丢失处理模块根据判决电平产生模块的输出信号，判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则判决电平产生模块的输出信号为高电平信号时，表示被监测时钟源正常工作，判决电平产生模块的输出信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之。
如图4所示，采用本实施例一所述数字电路板的高速时钟监测系统进行单路高速时钟监测的工作过程是这样的：
(1)以所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；
(2)在所述稳定且不丢失的低速时钟源的触发下，如果被监测时钟源没有丢失，则所述脉冲形成电路输出的周期性脉冲信号的宽度范围为0.5M～2M，其中M为所述稳定且不丢失的低速时钟源的脉宽(如图5所示)，且所述周期性脉冲信号的相位可以随意调整(如图6所示)；如果被监测时钟源丢失，则根据本系统所采用的告警方式来确定所述脉冲形成电路输出的相应电平信号的高低，也即，如果是采用高电平告警，则本发明中的脉冲形成电路输出低电平信号，如果是采用低电平告警，则本发明中的脉冲形成电路输出高电平信号；
(3)所述判决电平产生模块根据所述脉冲形成电路的输出信号，在所述稳定且不丢失的低速时钟源的触发下，输出高电平或低电平信号作为判决电平；
(4)所述时钟丢失处理模块根据判决电平产生模块的输出信号，即可判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则判决电平产生模块的输出信号为高电平信号时，表示被监测时钟源正常工作，判决电平产生模块的输出信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之；
(5)当时钟丢失处理模块发觉被监测时钟源丢失，则将丢失的告警信息进行上报处理，并启动时钟恢复处理，或是输出告警信息，提示对数字电路板进行复位、检测、维护等处理。
实施例二
如图7所示，本实施例二的数字电路板的高速时钟监测系统是实施例一数字电路板的高速时钟监测系统的基础上进行扩展，采用了低速时钟源分频电路，即其稳定且不丢失的低速时钟源还通过低速时钟源分频电路与脉冲形成电路、判决电平产生模块分别连接；其他结构与实施例一相同。从而避免了上述数字电路板的高速时钟监测系统的应用限制，扩大了时钟监测系统的应用范围。
如图7所示，采用本实施例二所述数字电路板的高速时钟监测系统进行单路高速时钟监测时，通过所述低速时钟源分频电路实现对所述稳定且不丢失的时钟源进行分频处理，具体分频倍数可以根据所述数字电路板上的最低时钟频率而定；其他工作过程与实施例一所述数字电路板的高速时钟监测系统的工作过程相同。
实施例三
如图8所示，将实施例一的数字电路板的高速时钟监测系统扩展为多路时钟监测系统时，其包括稳定且不丢失的低速时钟源、判决电平处理模块、时钟丢失处理模块及多个相互对应连接的脉冲形成电路、判决电平产生模块，各个脉冲形成电路分别与数字电路板上的各个被监测时钟源相应连接，所述稳定且不丢失的低速时钟源同时与各个脉冲形成电路、判决电平产生模块分别连接；各个判决电平产生模块分别与所述判决电平处理模块、时钟丢失处理模块连接，所述稳定且不丢失的低速时钟源的频率小于或等于数字电路板上被监测时钟源最低频率的一半；
所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；所述脉冲形成电路在稳定且不丢失的低速时钟源的触发下，对被监测时钟源的输出电平进行监测，若被监测时钟源没有丢失，则所述脉冲形成电路输出宽度范围为0.5M～2M的周期性脉冲信号给判决电平产生模块，其中M为所述稳定且不丢失的低速时钟源的脉宽，若被监测时钟源丢失，则所述脉冲形成电路根据本系统所采用的告警方式来确定输出的相应电平信号的高低，输出相应的电平给判决电平产生模块，即如果是采用高电平告警，则所述脉冲形成电路输出低电平信号，如果是采用低电平告警，则所述脉冲形成电路输出高电平信号；判决电平产生模块根据所述脉冲形成电路的输出信号，在稳定且不丢失的低速时钟源的触发下，输出高电平或低电平信号作为判决电平，并把判决电平输出至判决电平处理模块；判决电平处理模块接收各判决电平产生模块的输出信号，进行毛刺消除以及电平信号的逻辑相与或者相或处理，形成系统的总判决电平信号并输出至时钟丢失处理模块；时钟丢失处理模块根据判决电平处理模块的输出信号，判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则总判决电平信号为高电平信号时，表示被监测时钟源正常工作，总判决电平信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之。
如图8所示，与实施例一的单路高速时钟监测工作过程相似，采用本实施例三所述数字电路板的高速时钟监测系统的多路高速时钟监测工作过程是这样的：
(1)以所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；
(2)在所述稳定且不丢失的低速时钟源的触发下，如果被监测时钟源没有丢失，则所述脉冲形成电路输出的周期性脉冲信号的宽度范围为0.5M～2M，其中M为所述稳定且不丢失的低速时钟源的脉宽(如图5所示)，且所述周期性脉冲信号的相位可以随意调整(如图6所示)；如果被监测时钟源丢失，则根据本系统所采用的告警方式来确定所述脉冲形成电路输出的相应电平信号的高低，也即，如果是采用高电平告警，则本发明中的脉冲形成电路输出低电平信号，如果是采用低电平告警，则本发明中的脉冲形成电路输出高电平信号；
(3)所述判决电平产生模块根据所述脉冲形成电路的输出信号，在所述稳定且不丢失的低速时钟源的触发下，输出高电平或低电平信号作为判决电平；
(4)判决电平处理模块接收来自判决电平产生模块的输出信号，并进行毛刺消除以及电平信号的逻辑相与或者相或处理，形成系统的总判决电平信号；
(5)所述时钟丢失处理模块根据判决电平处理模块输出的总判决电平信号，即可判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则总判决电平信号为高电平信号时，表示被监测时钟源正常工作，总判决电平信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之；
(6)当时钟丢失处理模块发觉数字电路板上任一被监测时钟源丢失，则将丢失的告警信息进行上报处理，并启动时钟恢复处理，或是输出告警信息，提示对数字电路板进行复位、检测、维护处理，从而实现对整个系统多路时钟源的监测。
实施例四
如图9所示，与单路高速时钟监测系统相似，本实施例四的数字电路板的高速时钟监测系统是实施例三数字电路板的高速时钟监测系统的基础上进行扩展，采用了低速时钟源分频电路，所述稳定且不丢失的低速时钟源还通过多个低速时钟源分频电路与各个脉冲形成电路、判决电平产生模块分别相应连接。
如图9所示，与单路高速时钟监测方法相似，采用本实施例四所述数字电路板的高速时钟监测系统进行多路高速时钟监测时，通过各个所述低速时钟源分频电路实现对所述稳定且不丢失的时钟源进行分频处理，具体分频倍数可以根据所述数字电路板上的最低时钟频率而定；其他工作过程与实施例三所述数字电路板的高速时钟监测系统的工作过程相同。
如上所述，便可较好地实现本发明，上述实施例为本发明较佳的实施方式，但本实用新型的实施方式并不受上述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。
Claims (8)
1.一种数字电路板的高速时钟监测系统，为单路时钟监测系统，其特征在于：包括稳定且不丢失的低速时钟源及依次连接的脉冲形成电路、判决电平产生模块、时钟丢失处理模块，所述脉冲形成电路与数字电路板上的被监测时钟源连接，所述稳定且不丢失的低速时钟源同时与脉冲形成电路、判决电平产生模块分别连接；所述稳定且不丢失的低速时钟源的频率小于或等于数字电路板上被监测时钟源最低频率的一半；
所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；所述脉冲形成电路在稳定且不丢失的低速时钟源的触发下，对被监测时钟源的输出电平进行监测，若被监测时钟源没有丢失，则所述脉冲形成电路输出宽度范围为0.5M～2M的周期性脉冲信号，其中M为所述稳定且不丢失的低速时钟源的脉宽，若被监测时钟源丢失，则所述脉冲形成电路根据本系统所采用的告警方式确定输出的相应电平信号的高低，输出相应的电平信号给判决电平产生模块，即如果是采用高电平告警，则所述脉冲形成电路输出低电平信号，如果是采用低电平告警，则所述脉冲形成电路输出高电平信号；判决电平产生模块接收所述脉冲形成电路的输出信号，在稳定且不丢失的低速时钟源的触发下，判决电平产生模块输出高电平或低电平信号作为判决电平，并把判决电平输出至时钟丢失处理模块；时钟丢失处理模块根据判决电平产生模块的输出信号，判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则判决电平产生模块的输出信号为高电平信号时，表示被监测时钟源正常工作，判决电平产生模块的输出信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之。
2.根据权利要求1所述一种数字电路板的高速时钟监测系统，其特征在于：所述稳定且不丢失的低速时钟源还通过低速时钟源分频电路与脉冲形成电路、判决电平产生模块分别连接。
3.采用权利要求1或2所述数字电路板的高速时钟监测系统的单路高速时钟监测方法，其特征在于包括以下步骤：
(1)以所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；
(2)在所述稳定且不丢失的低速时钟源的触发下，如果被监测时钟源没有丢失，则所述脉冲形成电路输出的周期性脉冲信号的宽度范围为0.5M～2M，其中M为所述稳定且不丢失的低速时钟源的脉宽，且所述周期性脉冲信号的相位可以随意调整；如果被监测时钟源丢失，则根据本系统所采用的告警方式来确定所述脉冲形成电路输出的相应电平信号的高低，也即，如果是采用高电平告警，则所述脉冲形成电路输出低电平信号，如果是采用低电平告警，则所述脉冲形成电路输出高电平信号；
(3)所述判决电平产生模块根据所述脉冲形成电路的输出信号，在所述稳定且不丢失的低速时钟源的触发下，输出高电平或低电平信号作为判决电平；
(4)所述时钟丢失处理模块根据判决电平产生模块的输出信号，即可判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则判决电平产生模块的输出信号为高电平信号时，表示被监测时钟源正常工作，判决电平产生模块的输出信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之；
(5)当时钟丢失处理模块发觉被监测时钟源丢失，则将丢失的告警信息进行上报处理，并启动时钟恢复处理，或是输出告警信息，提示对数字电路板进行复位、检测、维护等处理。
4.根据权利要求3所述单路高速时钟监测方法，其特征在于还包括以下步骤：通过所述低速时钟源分频电路实现对所述稳定且不丢失的时钟源进行分频处理，具体分频倍数可以根据所述数字电路板上的最低时钟频率而定。
5.一种数字电路板的高速时钟监测系统，为多路时钟监测系统，其特征在于：包括稳定且不丢失的低速时钟源、判决电平处理模块、时钟丢失处理模块及多个相互对应连接的脉冲形成电路、判决电平产生模块，各个脉冲形成电路分别与数字电路板上的各个被监测时钟源相应连接，所述稳定且不丢失的低速时钟源同时与各个脉冲形成电路、判决电平产生模块分别连接；各个判决电平产生模块分别与所述判决电平处理模块、时钟丢失处理模块连接，所述稳定且不丢失的低速时钟源的频率小于或等于数字电路板上被监测时钟源最低频率的一半；
所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；所述脉冲形成电路在稳定且不丢失的低速时钟源的触发下，对被监测时钟源的输出电平进行监测，若被监测时钟源没有丢失，则所述脉冲形成电路输出宽度范围为0.5M～2M的周期性脉冲信号给判决电平产生模块，其中M为所述稳定且不丢失的低速时钟源的脉宽，若被监测时钟源丢失，则所述脉冲形成电路根据本系统所采用的告警方式来确定输出的相应电平信号的高低，输出相应的电平给判决电平产生模块，即如果是采用高电平告警，则所述脉冲形成电路输出低电平信号，如果是采用低电平告警，则所述脉冲形成电路输出高电平信号；判决电平产生模块根据所述脉冲形成电路的输出信号，在稳定且不丢失的低速时钟源的触发下，输出高电平或低电平信号作为判决电平，并把判决电平输出至判决电平处理模块；判决电平处理模块接收各判决电平产生模块的输出信号，进行毛刺消除以及电平信号的逻辑相与或者相或处理，形成系统的总判决电平信号并输出至时钟丢失处理模块；时钟丢失处理模块根据判决电平处理模块的输出信号，判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则总判决电平信号为高电平信号时，表示被监测时钟源正常工作，总判决电平信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之。
6.根据权利要求5所述一种数字电路板的高速时钟监测系统，其特征在于：所述稳定且不丢失的低速时钟源还通过多个低速时钟源分频电路与各个脉冲形成电路、判决电平产生模块分别相应连接。
7.采用权利要求5或6所述数字电路板的高速时钟监测系统的多路高速时钟监测方法，其特征在于包括以下步骤：
(1)以所述稳定且不丢失的低速时钟源作为所述脉冲形成电路和判决电平产生模块的工作时钟源；
(2)在所述稳定且不丢失的低速时钟源的触发下，如果被监测时钟源没有丢失，则所述脉冲形成电路输出的周期性脉冲信号的宽度范围为0.5M～2M，其中M为所述稳定且不丢失的低速时钟源的脉宽，且所述周期性脉冲信号的相位可以随意调整；如果被监测时钟源丢失，则根据本系统所采用的告警方式来确定所述脉冲形成电路输出的相应电平信号的高低，也即，如果是采用高电平告警，则所述脉冲形成电路输出低电平信号，如果是采用低电平告警，则所述脉冲形成电路输出高电平信号；
(3)所述判决电平产生模块根据所述脉冲形成电路的输出信号，在所述稳定且不丢失的低速时钟源的触发下，输出高电平或低电平信号作为判决电平；
(4)判决电平处理模块接收来自判决电平产生模块的输出信号，并进行毛刺消除以及电平信号的逻辑相与或者相或处理，形成系统的总判决电平信号；
(5)所述时钟丢失处理模块根据判决电平处理模块输出的总判决电平信号，即可判别被监测时钟源是否丢失：即若系统采用低电平告警方式，则总判决电平信号为高电平信号时，表示被监测时钟源正常工作，总判决电平信号为低电平信号时，则表示被监测时钟源丢失；若系统采用高电平告警方式，则反之；
(6)当时钟丢失处理模块发觉数字电路板上任一被监测时钟源丢失，则将丢失的告警信息进行上报处理，并启动时钟恢复处理，或是输出告警信息，提示对数字电路板进行复位、检测、维护处理，从而实现对整个系统多路时钟源的监测。
8.根据权利要求7所述多路高速时钟监测方法，其特征在于还包括以下步骤：通过各个所述低速时钟源分频电路实现对所述稳定且不丢失的时钟源进行分频处理，具体分频倍数可以根据所述数字电路板上的最低时钟频率而定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100290545A CN101299160B (zh) | 2008-06-27 | 2008-06-27 | 数字电路板的高速时钟监测方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100290545A CN101299160B (zh) | 2008-06-27 | 2008-06-27 | 数字电路板的高速时钟监测方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101299160A CN101299160A (zh) | 2008-11-05 |
| CN101299160B true CN101299160B (zh) | 2010-09-29 |
Family
ID=40079003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100290545A Expired - Fee Related CN101299160B (zh) | 2008-06-27 | 2008-06-27 | 数字电路板的高速时钟监测方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101299160B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110350914B (zh) * | 2019-06-18 | 2023-07-07 | 芯翼信息科技(上海)有限公司 | 一种片上系统 |
| CN114089812B (zh) * | 2022-01-20 | 2022-05-20 | 南京芯驰半导体科技有限公司 | 一种时钟丢失监测电路及实现方法 |
-
2008
- 2008-06-27 CN CN2008100290545A patent/CN101299160B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101299160A (zh) | 2008-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100495918C (zh) | 一种同步信号检测装置 | |
| TWI771898B (zh) | 時脈閘控同步電路及其時脈閘控同步方法 | |
| WO2009022824A1 (en) | Apparatus and method for preventing generation of glitch in a clock switching circuit | |
| CN103684375B (zh) | 一种时钟分频切换电路及时钟芯片 | |
| CN103558753B (zh) | 一种高分辨率时钟检测方法和装置 | |
| CN103399808B (zh) | 一种在飞控计算机内实现晶振双冗余的方法 | |
| CN208314762U (zh) | 一种cpld的io扩展装置以及基于其的服务器主板和电子产品 | |
| CN101299160B (zh) | 数字电路板的高速时钟监测方法和系统 | |
| US6987404B2 (en) | Synchronizer apparatus for synchronizing data from one clock domain to another clock domain | |
| CN102724033A (zh) | 实现主备时钟相位对齐的方法和主控单板 | |
| CN102368171B (zh) | 一种触摸屏控制器的自动恢复系统 | |
| JP5489440B2 (ja) | 同期回路 | |
| CN104850417B (zh) | 一种信息处理的方法及电子设备 | |
| CN201226112Y (zh) | 数字电路板的高速时钟监测系统 | |
| CN101989848A (zh) | 一种时钟产生电路 | |
| CN110768778A (zh) | 一种单线通信电路、通信方法及通信系统 | |
| CN101557231A (zh) | 用于收发机的频率综合源的控制方法及其控制模块 | |
| CN215494997U (zh) | Pxie背板 | |
| CN101183928A (zh) | 时钟倒换方法、时钟倒换单元、时钟装置及系统 | |
| CN108089631A (zh) | 一种用于微控制器芯片的时钟侦测电路 | |
| CN210518362U (zh) | 一种单线通信电路及通信系统 | |
| CN101882967B (zh) | 用于同步数字系列系统的时钟调整方法和线卡 | |
| CN100422901C (zh) | 可编程时钟生成 | |
| CN207867388U (zh) | 一种用于微控制器芯片的时钟侦测电路 | |
| US8381010B2 (en) | Glitch-free clock switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100929 Termination date: 20150627 |
|
| EXPY | Termination of patent right or utility model |