JP2901659B2 - 電力変換器の制御方法 - Google Patents
電力変換器の制御方法Info
- Publication number
- JP2901659B2 JP2901659B2 JP1242220A JP24222089A JP2901659B2 JP 2901659 B2 JP2901659 B2 JP 2901659B2 JP 1242220 A JP1242220 A JP 1242220A JP 24222089 A JP24222089 A JP 24222089A JP 2901659 B2 JP2901659 B2 JP 2901659B2
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- power converter
- voltage command
- resolution
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパルス幅変調インバータ（以下PWMインバー
タと称する）の出力電圧を制御する方法及びD/A変換し
てアナログ出力を制御する方法に関する。
タと称する）の出力電圧を制御する方法及びD/A変換し
てアナログ出力を制御する方法に関する。
マイクロプロセツサを用いたデイジタル信号処理シス
テムでは量子個雑音により、制御ループに振動が発生す
る。そこで、従来では量子化雑音の影響が無視できるよ
うに、マイクロプロセツサの語長（ビツト数）を大きく
することが行なわれていた。
テムでは量子個雑音により、制御ループに振動が発生す
る。そこで、従来では量子化雑音の影響が無視できるよ
うに、マイクロプロセツサの語長（ビツト数）を大きく
することが行なわれていた。
しかしながら、例えばPWMインバータで出力電圧を制
御する場合には、マイクロプロセツサの内部の量子化雑
音はビツト数を大きくすることで充分低減できるもの
の、PWMインバータの出力電圧の分解能はPWMパルス幅の
時間を管理するカウンタの動作クロツク周期で決定され
るため、出力電圧指令と実際の出力電圧に差が生じて制
御ループの制御遅れにより大きな振動を発生する問題が
ある。
御する場合には、マイクロプロセツサの内部の量子化雑
音はビツト数を大きくすることで充分低減できるもの
の、PWMインバータの出力電圧の分解能はPWMパルス幅の
時間を管理するカウンタの動作クロツク周期で決定され
るため、出力電圧指令と実際の出力電圧に差が生じて制
御ループの制御遅れにより大きな振動を発生する問題が
ある。
また、マイクロプロセツサの出力信号をD/A変換器を
介してアナログ信号に変換するシステムでは、D/A変換
器のビツト数がマイクロプロセツサの語長（ビツト数）
より小さい場合にも変換精度が低下し同様に、制御ルー
プに振動が発生する問題がある。
介してアナログ信号に変換するシステムでは、D/A変換
器のビツト数がマイクロプロセツサの語長（ビツト数）
より小さい場合にも変換精度が低下し同様に、制御ルー
プに振動が発生する問題がある。
制御ループに振動が発生すると被制御量である物理量
にも振動が表われ充分な制御精度が得られない。
にも振動が表われ充分な制御精度が得られない。
本発明の目的は、PWMインバータの出力電圧の分解能
が低い場合でも制御ループの振動を充分に制御すること
にある。
が低い場合でも制御ループの振動を充分に制御すること
にある。
上記目的は、PWMインバータの出力電圧の分解能から
出力電圧指令と実際の出力電圧との偏差を演算し、次の
サンプル周期にこの偏差を補償するように出力電圧指令
を修正することにより達成される。
出力電圧指令と実際の出力電圧との偏差を演算し、次の
サンプル周期にこの偏差を補償するように出力電圧指令
を修正することにより達成される。
PWMインバータの出力電圧の分解能はパルス幅の時間
を管理するカウンタのクロツク周期で決定されるため、
通常、マイクロプロセツサで演算された出力電圧指令の
語長（ビツト数）に対してインバータの出力電圧分解能
が低くなる。
を管理するカウンタのクロツク周期で決定されるため、
通常、マイクロプロセツサで演算された出力電圧指令の
語長（ビツト数）に対してインバータの出力電圧分解能
が低くなる。
また、インバータの出力電圧は分解能の整数倍でしか
出力できないため、出力電圧指令と実際の出力電圧に偏
差が生じ、これによつて制御ループの被制御量に振動を
発生する。したがつて、制御ループの被制御量の振動の
大きさは、出力電圧指令と実際の出力電圧の偏差の大き
さに応じて変化する。そこで、インバータの出力電圧の
分解能から出力電圧指令と実際の出力電圧との偏差を演
算し、次のサンプル周期にこの偏差を出力電圧指令に加
算することにより、インバータ出力電圧の分解能による
誤差を低減して制御ループの振動を抑制できる。
出力できないため、出力電圧指令と実際の出力電圧に偏
差が生じ、これによつて制御ループの被制御量に振動を
発生する。したがつて、制御ループの被制御量の振動の
大きさは、出力電圧指令と実際の出力電圧の偏差の大き
さに応じて変化する。そこで、インバータの出力電圧の
分解能から出力電圧指令と実際の出力電圧との偏差を演
算し、次のサンプル周期にこの偏差を出力電圧指令に加
算することにより、インバータ出力電圧の分解能による
誤差を低減して制御ループの振動を抑制できる。
また、以上の動作は、PWMインバータの代りにD/A変換
器を用いた場合についても同様である。
器を用いた場合についても同様である。
本発明の一実施例を第１図に示す。
第１図において、電力変換器３は直流電圧を交流電圧
に変換し、交流電動機４に３相の交流電圧を供給する。
マイクロプロセツサ１は電力変換器３の出力電圧指令vu
*に基づいてPWMパルス演算器９でオン，オフ期間を演算
し、その結果をドライバ回路２に出力する。出力電圧演
算器８はPWMパルス演算器９の入力信号vu **及び分解能
ΔＶに基づいて電力変換器３の出力電圧を演算し、加算
器７に出力する。加算器７はPWMパルス演算器９の入力
信号vu **と出力電圧演算器８の出力信号の偏差を演算
し、遅延器６に出力する。遅延器６は１サンプル周期後
に、加算器５に加算器７の出力信号を出力し、加算器５
は出力電圧指令vu *と遅延器６の出力信号を加算して修
正された出力電圧指令vu **をPWMパルス演算器９に出力
する。
に変換し、交流電動機４に３相の交流電圧を供給する。
マイクロプロセツサ１は電力変換器３の出力電圧指令vu
*に基づいてPWMパルス演算器９でオン，オフ期間を演算
し、その結果をドライバ回路２に出力する。出力電圧演
算器８はPWMパルス演算器９の入力信号vu **及び分解能
ΔＶに基づいて電力変換器３の出力電圧を演算し、加算
器７に出力する。加算器７はPWMパルス演算器９の入力
信号vu **と出力電圧演算器８の出力信号の偏差を演算
し、遅延器６に出力する。遅延器６は１サンプル周期後
に、加算器５に加算器７の出力信号を出力し、加算器５
は出力電圧指令vu *と遅延器６の出力信号を加算して修
正された出力電圧指令vu **をPWMパルス演算器９に出力
する。
次に動作を説明する。Ｕ相,V相,W相は位相が異なるだ
けで同様に動作するので、Ｕ相について説明する。PWM
パルス演算器の分解能の大きさΔＶはPWMの搬送波の周
期をTcとし、PWMパルス幅の時間を管理するカウンタの
クロツク周期tcとすれば、次式で表わせる。
けで同様に動作するので、Ｕ相について説明する。PWM
パルス演算器の分解能の大きさΔＶはPWMの搬送波の周
期をTcとし、PWMパルス幅の時間を管理するカウンタの
クロツク周期tcとすれば、次式で表わせる。
ここに、Edcは電力変換器３の直流電源電圧である。
（１）式により、ΔＶはPWMの搬送波周波数（1/Tc）に
比例し、PWMパルス幅の時間を管理するカウンタのクロ
ツク周波数（1/tc）に比例する。また、PWMパルス演算
器９から出力されるオン，オフ信号はΔＶに相当した時
間刻みの整数倍でしか出力できないため、ΔＶが大きく
なるに従つて、出力電圧指令vu *と電力変換器３の実際
の出力電圧の誤差が大きくなる。
（１）式により、ΔＶはPWMの搬送波周波数（1/Tc）に
比例し、PWMパルス幅の時間を管理するカウンタのクロ
ツク周波数（1/tc）に比例する。また、PWMパルス演算
器９から出力されるオン，オフ信号はΔＶに相当した時
間刻みの整数倍でしか出力できないため、ΔＶが大きく
なるに従つて、出力電圧指令vu *と電力変換器３の実際
の出力電圧の誤差が大きくなる。
そこで、本発明では、出力電圧指令vu *(n)をΔＶとvu
**(n-1)とから次式に示す関係で修正するようにしてい
る。
**(n-1)とから次式に示す関係で修正するようにしてい
る。
ここに、（ｎ），（ｎ−１）はｎサンプル周期、（ｎ−
１）サンプル周期における大きさを示し、〔 〕は演算
結果の整数部のみを出力する演算子である。
１）サンプル周期における大きさを示し、〔 〕は演算
結果の整数部のみを出力する演算子である。
その結果、（ｎ−１）サンプル周期でPWMパルス演算
器９の分解能ΔＶのために出力できなかつた大きさが、
次のサンプル周期以降で補充されるため、等価的にΔＶ
を小さくすることができる。
器９の分解能ΔＶのために出力できなかつた大きさが、
次のサンプル周期以降で補充されるため、等価的にΔＶ
を小さくすることができる。
第２図は本発明の他の実施例である。第１図と同一要
素には同じ符号を付しているので説明を省略する。第１
図の第１実施例と異なる所は、D/A（デイジタル→アナ
ログ）変換器10に対して適用したことである。本実施例
によれば、D/A変換器のbit数により決まる分離能ΔＶに
対して、出力電圧指令Ｖ＊を修正するようにしているの
で、第１実施例と同様の効果が得られ、さらに従来では
変換精度を確保するために12あるいは16bitのD/A変換器
が必要なところを２〜4bit程度下の10あるいは12bitのD
/A変換器を用いることができる。
素には同じ符号を付しているので説明を省略する。第１
図の第１実施例と異なる所は、D/A（デイジタル→アナ
ログ）変換器10に対して適用したことである。本実施例
によれば、D/A変換器のbit数により決まる分離能ΔＶに
対して、出力電圧指令Ｖ＊を修正するようにしているの
で、第１実施例と同様の効果が得られ、さらに従来では
変換精度を確保するために12あるいは16bitのD/A変換器
が必要なところを２〜4bit程度下の10あるいは12bitのD
/A変換器を用いることができる。
第３図は本発明の他の実施例である。第１図と同一要
素には同じ符号を付しているので説明を省略する。第１
図の第１実施例と異なる所は、出力電圧指令ｖ＊（vu *,
vv *,vw *）を交流電動機４の速度を検出する電流検出器1
1と電動機電流を検出する電流検出器12の各々の検出信
号に基づいて制御するループを設けていることである。
素には同じ符号を付しているので説明を省略する。第１
図の第１実施例と異なる所は、出力電圧指令ｖ＊（vu *,
vv *,vw *）を交流電動機４の速度を検出する電流検出器1
1と電動機電流を検出する電流検出器12の各々の検出信
号に基づいて制御するループを設けていることである。
速度検出器11の速度信号wrは加算器13,18に入力され
る。加算器13では速度指令信号wr *とwrの偏差が演算さ
れて速度調節器14に入力され、トルク電流指令信号Iq *
が演算される。Iq *は加算器17とすべり角周波数演算器1
5に入力される。すべり角周波数演算器15の出力信号ws *
とwrが加算器18で加算されて一次角周波数指令信号w1 *
が演算され、積分器21に入力される。積分器21は一次角
周波数指令信号w1 *から座標変換器22,23の座標基準信号
w1tを演算する。座標変換器23は電流検出器12の電流信
号iu,iwを回転磁界座標系の電流信号Id,Iqに変換して加
算器16,17に出力する。加算器16では励磁電流指令信号I
d *とIdの偏差が演算されて電流調節器19に入力され、ｄ
軸電圧指令信号Vd *が演算され、Vd *が座標変換器22に出
力される。加算器17ではトルク電流指令信号Iq *とIqの
偏差が演算されて電流調節器20に入力され、ｑ軸電圧指
令信号Vq *が演算され、Vq *が座標変換器22に出力され
る。座標変換器22はVd *,Vq *を固定子座標系の出力電圧
指令信号v*(vu *,vv *,vw *)に変換して加算器５に出力す
る。
る。加算器13では速度指令信号wr *とwrの偏差が演算さ
れて速度調節器14に入力され、トルク電流指令信号Iq *
が演算される。Iq *は加算器17とすべり角周波数演算器1
5に入力される。すべり角周波数演算器15の出力信号ws *
とwrが加算器18で加算されて一次角周波数指令信号w1 *
が演算され、積分器21に入力される。積分器21は一次角
周波数指令信号w1 *から座標変換器22,23の座標基準信号
w1tを演算する。座標変換器23は電流検出器12の電流信
号iu,iwを回転磁界座標系の電流信号Id,Iqに変換して加
算器16,17に出力する。加算器16では励磁電流指令信号I
d *とIdの偏差が演算されて電流調節器19に入力され、ｄ
軸電圧指令信号Vd *が演算され、Vd *が座標変換器22に出
力される。加算器17ではトルク電流指令信号Iq *とIqの
偏差が演算されて電流調節器20に入力され、ｑ軸電圧指
令信号Vq *が演算され、Vq *が座標変換器22に出力され
る。座標変換器22はVd *,Vq *を固定子座標系の出力電圧
指令信号v*(vu *,vv *,vw *)に変換して加算器５に出力す
る。
本実施例はPWMインバータによるベクトル制御であ
り、速度制御ループとその内側に電流制微ループを設け
ている。従来では、PWMパルス演算器９の分解能ΔＶに
より発生する出力電圧指令ｖ＊と実際の出力電圧の誤差
は、電流変動となり電流制御ループの応答を高くするこ
とにより補償することが試みられてきている。しかしな
がら、マイクロプロセツサ１を用いたデジタル制御で
は、サンプル周期を外側から内側ループに向つて短くす
ることによりプロセツサの負担の軽減が必要であり、通
常PWM演算周期に対して電流制御ループの演算周期は２
〜４倍程度長くなる。そのため、電流制御ループに演算
遅れが生じ、電流制御系の応答を上げることに限界があ
り、さらに演算遅れによつて逆に電流変動が増幅される
問題がある。そこで、本発明はPWMパルス演算器９の分
解能ΔＶのために出力できなかつた大きさを、次のPWM
パルス演算周期に出力電圧指令ｖ＊に加算することで補
償するようにしている。その結果、出力電圧指令ｖ＊と
実際の出力電圧の誤差が低減され、電流変動が小さくな
り、電流制御ループの応答を必要以上に高くする必要が
なくなり、交流電動機４のトルクリプル発生を防止する
ことができる。
り、速度制御ループとその内側に電流制微ループを設け
ている。従来では、PWMパルス演算器９の分解能ΔＶに
より発生する出力電圧指令ｖ＊と実際の出力電圧の誤差
は、電流変動となり電流制御ループの応答を高くするこ
とにより補償することが試みられてきている。しかしな
がら、マイクロプロセツサ１を用いたデジタル制御で
は、サンプル周期を外側から内側ループに向つて短くす
ることによりプロセツサの負担の軽減が必要であり、通
常PWM演算周期に対して電流制御ループの演算周期は２
〜４倍程度長くなる。そのため、電流制御ループに演算
遅れが生じ、電流制御系の応答を上げることに限界があ
り、さらに演算遅れによつて逆に電流変動が増幅される
問題がある。そこで、本発明はPWMパルス演算器９の分
解能ΔＶのために出力できなかつた大きさを、次のPWM
パルス演算周期に出力電圧指令ｖ＊に加算することで補
償するようにしている。その結果、出力電圧指令ｖ＊と
実際の出力電圧の誤差が低減され、電流変動が小さくな
り、電流制御ループの応答を必要以上に高くする必要が
なくなり、交流電動機４のトルクリプル発生を防止する
ことができる。
本発明によれば、デイジタル制御による制御ループの
量子化雑音を低減することができるので、語長（ビツト
数）の小さなマイクロプロセツサあるいはD/A変換器を
用いて、高精度で安定なデイジタル制御システムを提供
することができる。
量子化雑音を低減することができるので、語長（ビツト
数）の小さなマイクロプロセツサあるいはD/A変換器を
用いて、高精度で安定なデイジタル制御システムを提供
することができる。
第１図は本発明の第１実施例を示す構成図、第２図は第
２実施例を示す構成図、第３図は本発明をベクトル制御
システムに適用した場合を示す構成図である。 １……マイクロプロセツサ、２……ドライバ回路、３…
…電力変換器、４……交流電動機,6……遅延器、８……
出力電圧演算器、９……PWMパルス演算器、10……D/A変
換器、11……速度検出器、12……電流検出器。
２実施例を示す構成図、第３図は本発明をベクトル制御
システムに適用した場合を示す構成図である。 １……マイクロプロセツサ、２……ドライバ回路、３…
…電力変換器、４……交流電動機,6……遅延器、８……
出力電圧演算器、９……PWMパルス演算器、10……D/A変
換器、11……速度検出器、12……電流検出器。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−50766（ＪＰ，Ａ) 特開 平１−233910（ＪＰ，Ａ) 特開 昭61−251486（ＪＰ，Ａ) 特開 昭63−268496（ＪＰ，Ａ) 特公 平７−48955（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 7/48 H02P 7/63
Claims (2)
- 【請求項１】パルス幅変調パルス演算手段に交流電圧指
令に基づく入力信号を入力してパルス幅変調パルスを出
力し、該パルス幅変調パルスによりインバータの出力電
圧を制御する電力変換器の制御方法において、 １サンプル周期における前記入力信号と、前記１サンプ
ル周期における前記入力信号及び前記パルス幅変調パル
ス演算手段の電圧分解能から演算される出力電圧値と、
の偏差を、次のサンプル周期における前記交流電圧指令
に加算して、前記次のサンプル周期における前記入力信
号とすることを特徴とする電力変換器の制御方法。 - 【請求項２】請求項１において、前記出力電圧値は、前
記１サンプル周期における前記入力信号を前記電圧分解
能で除算した演算結果の整数部と、前記電圧分解能と、
を積算して演算することを特徴とする電力変換器の制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242220A JP2901659B2 (ja) | 1989-09-20 | 1989-09-20 | 電力変換器の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242220A JP2901659B2 (ja) | 1989-09-20 | 1989-09-20 | 電力変換器の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03107375A JPH03107375A (ja) | 1991-05-07 |
| JP2901659B2 true JP2901659B2 (ja) | 1999-06-07 |
Family
ID=17086026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1242220A Expired - Fee Related JP2901659B2 (ja) | 1989-09-20 | 1989-09-20 | 電力変換器の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901659B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7421301B2 (en) * | 2004-09-03 | 2008-09-02 | General Motors Corporation | Speed-variable maximum delay clamping when using variable-delay random PWM switching |
| US7639518B2 (en) * | 2006-04-26 | 2009-12-29 | Nissan Motor Co., Ltd. | Device and method for controlling power converting device |
| JP5196146B2 (ja) * | 2007-10-24 | 2013-05-15 | 東芝ライテック株式会社 | 点灯装置および照明器具 |
-
1989
- 1989-09-20 JP JP1242220A patent/JP2901659B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03107375A (ja) | 1991-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9124209B2 (en) | Method and apparatus for controlling power converter with inverter output filter | |
| JP3899648B2 (ja) | 多重巻線電動機の制御方法 | |
| JP2001037248A (ja) | インバータ装置 | |
| JP3233005B2 (ja) | Ｐｗｍ制御装置 | |
| JP3064671B2 (ja) | 電力変換装置の制御回路 | |
| JP2901659B2 (ja) | 電力変換器の制御方法 | |
| EP0126779B1 (en) | Ac motor control system | |
| JP3684661B2 (ja) | 交流電動機の制御装置 | |
| JPH07170799A (ja) | 交流電動機の制御方法と装置および電動機電流の補正方法 | |
| JPH10337100A (ja) | 磁石埋込型同期電動機の制御方法及び装置 | |
| JPH09230945A (ja) | 出力電圧制御装置 | |
| JP3674638B2 (ja) | 誘導電動機の速度推定方法および誘導電動機駆動装置 | |
| JPH0887331A (ja) | 位置フィードバック補正方法 | |
| JP3277138B2 (ja) | 電力変換装置 | |
| JP3057925B2 (ja) | 誘導電動機のベクトル制御装置 | |
| JPS59117479A (ja) | サーボモータの速度検出装置 | |
| JP2821127B2 (ja) | 誘導電動機の制御方法 | |
| JP2817131B2 (ja) | インバ−タ装置 | |
| JP2946157B2 (ja) | 誘導電動機の速度制御装置 | |
| JP3236607B2 (ja) | ディジタルサーボ制御装置 | |
| JPH06292385A (ja) | 誘導電動機のディジタル電流制御方法 | |
| JPH03135389A (ja) | 電圧形インバータの制御方法及びその装置 | |
| JP6711170B2 (ja) | モータ制御装置 | |
| JPH07123800A (ja) | 誘導電動機のベクトル制御方式 | |
| JP2933733B2 (ja) | 誘導電動機の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |