JP2876395B2 - オーディオビジュアルストリームを送信、受信及び復号化するためのデバイス - Google Patents
オーディオビジュアルストリームを送信、受信及び復号化するためのデバイスInfo
- Publication number
- JP2876395B2 JP2876395B2 JP7350892A JP35089295A JP2876395B2 JP 2876395 B2 JP2876395 B2 JP 2876395B2 JP 7350892 A JP7350892 A JP 7350892A JP 35089295 A JP35089295 A JP 35089295A JP 2876395 B2 JP2876395 B2 JP 2876395B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- controller
- cnt
- data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
- H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
- H04N21/2368—Multiplexing of audio and video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
- H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
- H04N21/4331—Caching operations, e.g. of an advertisement for later insertion during playback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4341—Demultiplexing of audio and video streams
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Television Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はディジタル化オーデ
ィオ及びビデオ信号の処理システム、特に国際規格ＩＳ
Ｏ／ＩＥＣ １１１７２（ＩＳＯ／ＭＰＥＧ−１として
も知られる）に従って構成された圧縮オーディオビジュ
アルストリームを受信、送信及び復号化するためのデバ
イスに関する。分かりやすくするために、このようなス
トリームを以下の文中ではＭＰＥＧストリーム又はデー
タと称する。
ィオ及びビデオ信号の処理システム、特に国際規格ＩＳ
Ｏ／ＩＥＣ １１１７２（ＩＳＯ／ＭＰＥＧ−１として
も知られる）に従って構成された圧縮オーディオビジュ
アルストリームを受信、送信及び復号化するためのデバ
イスに関する。分かりやすくするために、このようなス
トリームを以下の文中ではＭＰＥＧストリーム又はデー
タと称する。
【０００２】
【従来の技術及び発明が解決しようとする課題】周知の
通り、ＭＰＥＧストリームは時分割ストリームであり、
オーディオ及びビデオパケットのシーケンス以外に、他
の種のデータ（以下の文中では「プライベートデータ」
と呼称する）に関するパケットのシーケンスも多重化さ
れている。プライベートデータはユーザにより生成さ
れ、その性質は完全にユーザ自身に依存する。前記スト
リームの１つでビットシーケンスを符号化するには、シ
ステムで圧縮データの１以上のストリームを使用するた
めに必要な機能を提供する外側層（「システム層」）
と、オーディオ及びビデオデータを符号化するために必
要な機能を提供する内側層（「圧縮層」）との２層が必
要である。従って、ＭＰＥＧストリームデコーダはスト
リームをその種々のコンポーネント（オーディオ、ビデ
オ及びデータ）に分割し、オーディオ及びビデオコンポ
ーネント間の同期に必要な情報を回収するためのシステ
ム層復号化部分と、ビデオ復号化部分と、オーディオ復
号化部分とを含むべきである。３つの復号化部分に割り
当てられる機能とその要件はそれぞれ上記規格の１、２
及び３部に詳細に記載されている。ＭＰＥＧオーディオ
ビジュアルストリームを復号化するためのデバイスは既
に市販されている。特に、Ｃ−ＣＵＢＥ社のデバイス
「ＣＬ４５０ Ｄｅｖｅｌｏｐｍｅｎｔ Ｋｉｔ」はパ
ーソナルコンピュータに接続するためのデバイスであ
り、オーディオ及びビデオ復号化機能を実施すると共
に、復号化ビデオ信号をビデオグラフィックボードの出
力信号にオーバーレイし、グラフィックアプリケーショ
ンのウィンドウにビデオ信号を提供することができる。
アルゴリズムのシステム層により規定された機能は、コ
ンピュータ処理ユニットにより起動される別プログラム
に割り当てられる。
通り、ＭＰＥＧストリームは時分割ストリームであり、
オーディオ及びビデオパケットのシーケンス以外に、他
の種のデータ（以下の文中では「プライベートデータ」
と呼称する）に関するパケットのシーケンスも多重化さ
れている。プライベートデータはユーザにより生成さ
れ、その性質は完全にユーザ自身に依存する。前記スト
リームの１つでビットシーケンスを符号化するには、シ
ステムで圧縮データの１以上のストリームを使用するた
めに必要な機能を提供する外側層（「システム層」）
と、オーディオ及びビデオデータを符号化するために必
要な機能を提供する内側層（「圧縮層」）との２層が必
要である。従って、ＭＰＥＧストリームデコーダはスト
リームをその種々のコンポーネント（オーディオ、ビデ
オ及びデータ）に分割し、オーディオ及びビデオコンポ
ーネント間の同期に必要な情報を回収するためのシステ
ム層復号化部分と、ビデオ復号化部分と、オーディオ復
号化部分とを含むべきである。３つの復号化部分に割り
当てられる機能とその要件はそれぞれ上記規格の１、２
及び３部に詳細に記載されている。ＭＰＥＧオーディオ
ビジュアルストリームを復号化するためのデバイスは既
に市販されている。特に、Ｃ−ＣＵＢＥ社のデバイス
「ＣＬ４５０ Ｄｅｖｅｌｏｐｍｅｎｔ Ｋｉｔ」はパ
ーソナルコンピュータに接続するためのデバイスであ
り、オーディオ及びビデオ復号化機能を実施すると共
に、復号化ビデオ信号をビデオグラフィックボードの出
力信号にオーバーレイし、グラフィックアプリケーショ
ンのウィンドウにビデオ信号を提供することができる。
アルゴリズムのシステム層により規定された機能は、コ
ンピュータ処理ユニットにより起動される別プログラム
に割り当てられる。
【０００３】上記デバイスは、デバイス自体とホストパ
ーソナルコンピュータとの間のタスクのこの分割に起因
するいくつかの欠点がある。第１の欠点は、同期等の必
須機能を欠くので、デバイス自体を自律デバイスとして
使用できないという点である。更に、所定の機能がコン
ピュータ処理ユニットに割り当てられているため、他の
オペレーションを実施すべき場合にはコンピュータオペ
レーションの速度が低下し、その性能に不利である。更
に、同期機能のソフトウェア管理が複雑であり、得られ
る結果は優れていない。公知デバイスは更に、種々のソ
ースに直接接続することができないばかりか、この目的
のためには外部インタフェースボードをコントローラに
連携する必要があるので、あまりフレキシブルではな
い。これらのボードは市場で入手し難いのみならず、そ
の使用にはコンピュータバスを利用しなければならない
ので、他のタスクから資源を差し引くことになる。
ーソナルコンピュータとの間のタスクのこの分割に起因
するいくつかの欠点がある。第１の欠点は、同期等の必
須機能を欠くので、デバイス自体を自律デバイスとして
使用できないという点である。更に、所定の機能がコン
ピュータ処理ユニットに割り当てられているため、他の
オペレーションを実施すべき場合にはコンピュータオペ
レーションの速度が低下し、その性能に不利である。更
に、同期機能のソフトウェア管理が複雑であり、得られ
る結果は優れていない。公知デバイスは更に、種々のソ
ースに直接接続することができないばかりか、この目的
のためには外部インタフェースボードをコントローラに
連携する必要があるので、あまりフレキシブルではな
い。これらのボードは市場で入手し難いのみならず、そ
の使用にはコンピュータバスを利用しなければならない
ので、他のタスクから資源を差し引くことになる。
【０００４】
【課題を解決するための手段】これに対して本発明によ
ると、システム層により要求される機能を実施するため
の手段を備えているので自律デバイスとして使用できる
と同時に、従来のパーソナルコンピュータの拡張として
も使用することができ、種々の外部データソースに直接
接続するための回路を備えるデバイスが提供される。更
に、コンピュータと連携して使用すると、デバイスは復
号化機能を実施することができ、コンピュータ自体から
処理資源を差し引くことなく外部ソースに接続すること
ができる。本発明の特徴は特許請求の範囲に記載する通
りである。分かりやすくするために、添付図面を参考に
する。
ると、システム層により要求される機能を実施するため
の手段を備えているので自律デバイスとして使用できる
と同時に、従来のパーソナルコンピュータの拡張として
も使用することができ、種々の外部データソースに直接
接続するための回路を備えるデバイスが提供される。更
に、コンピュータと連携して使用すると、デバイスは復
号化機能を実施することができ、コンピュータ自体から
処理資源を差し引くことなく外部ソースに接続すること
ができる。本発明の特徴は特許請求の範囲に記載する通
りである。分かりやすくするために、添付図面を参考に
する。
【０００５】本発明によるデバイスの構造を具体的に説
明する前に、デバイスにより実施すべき機能を簡単に要
約する。デバイスは多重ソースからＭＰＥＧオーディオ
ビジュアルストリームを受信できなければならず、特に
デバイスは従来のパーソナルコンピュータのハードディ
スクの拡張としてオーディオビジュアルストリームをリ
アルタイムで復号化するために必要な処理パワーを提供
できなければならず、また、局所ディジタル記憶装置又
は、通信ネットワークを介して遠隔ディジタル記憶装置
もしくはエンコーダから受信できなければならない。こ
のために、必要なインタフェースがデバイスに組み込ま
れる。デバイスは受信したストリームのビデオ及びオー
ディオ情報を多重分離（デマルチプレクシング）して復
号化し、ステレオコンパクトディスクと同一品質の高品
質移動ビデオ画像及びオーディオ信号をユーザに同期的
に提供する。復号化プロセスでは、送信エラーの影響を
なくすためのストラテジーも実施される。更に、復号化
したビデオ画像をコンピュータの従来のグラフィックス
アダプタの出力信号とリアルタイムで混合することがで
き、コンピュータモニタ上のウィンドウに表示すること
ができる。デバイスはボード上に作製され、予めプログ
ラムすることができ、ボード上に存在するコントローラ
の補助下に自律デバイスとして機能することができ、あ
るいは外部コントローラ（例えばパーソナルコンピュー
タ）からプログラムすることもできる。添付図は例とし
て外部コントローラＣＮＴを示し、より一般的にするた
めにデバイスがプログラム可能な場合について説明す
る。受信及び復号化機能の実施に加え、デバイスはＭＰ
ＥＧストリームの記憶装置又は送信機（又は再生ユニッ
ト）としても機能し得る。デバイスはマルチメディア情
報のデータベース、ビデオオンデマンドサービス等への
アクセスといったアプリケーションで使用することがで
きる。
明する前に、デバイスにより実施すべき機能を簡単に要
約する。デバイスは多重ソースからＭＰＥＧオーディオ
ビジュアルストリームを受信できなければならず、特に
デバイスは従来のパーソナルコンピュータのハードディ
スクの拡張としてオーディオビジュアルストリームをリ
アルタイムで復号化するために必要な処理パワーを提供
できなければならず、また、局所ディジタル記憶装置又
は、通信ネットワークを介して遠隔ディジタル記憶装置
もしくはエンコーダから受信できなければならない。こ
のために、必要なインタフェースがデバイスに組み込ま
れる。デバイスは受信したストリームのビデオ及びオー
ディオ情報を多重分離（デマルチプレクシング）して復
号化し、ステレオコンパクトディスクと同一品質の高品
質移動ビデオ画像及びオーディオ信号をユーザに同期的
に提供する。復号化プロセスでは、送信エラーの影響を
なくすためのストラテジーも実施される。更に、復号化
したビデオ画像をコンピュータの従来のグラフィックス
アダプタの出力信号とリアルタイムで混合することがで
き、コンピュータモニタ上のウィンドウに表示すること
ができる。デバイスはボード上に作製され、予めプログ
ラムすることができ、ボード上に存在するコントローラ
の補助下に自律デバイスとして機能することができ、あ
るいは外部コントローラ（例えばパーソナルコンピュー
タ）からプログラムすることもできる。添付図は例とし
て外部コントローラＣＮＴを示し、より一般的にするた
めにデバイスがプログラム可能な場合について説明す
る。受信及び復号化機能の実施に加え、デバイスはＭＰ
ＥＧストリームの記憶装置又は送信機（又は再生ユニッ
ト）としても機能し得る。デバイスはマルチメディア情
報のデータベース、ビデオオンデマンドサービス等への
アクセスといったアプリケーションで使用することがで
きる。
【０００６】
【発明の実施の形態】図１に示すようにデバイス（全体
をＤＥＣで示す）は以下の要素： −ＭＰＥＧストリームのソース（又はオペレーティング
モードに依存して受信機）との接続のためのセクション
であって、従来のコンピュータ周辺ユニットとの接続の
ためにバス１上のデータ転送を制御するためのＣＳＣ
と、非同期的にデータ転送する第１の双方向シリアルラ
イン２との接続のためのＩＡと、同期的にデータ転送す
る第２の双方向シリアルライン３との接続のためのＣＩ
Ｓとのコンポーネントから構成されるセクション、 −外部メモリＭＴと連携しており、一方では多重分離及
び復号化すべきストリームを一時記憶するように構成さ
れ、他方ではデコーダ又はコントローラにそれぞれ送る
べき多重分離オーディオ及びビデオストリーム又はプラ
イベートデータを一時記憶するように構成された多重分
離及び同期回路ＤＥＳ、 −オーディオ及びビデオデータを送信するためのセクシ
ョンであって、オーディオ及びビデオデコーダＤＡ、Ｄ
Ｖと、復号化データをユーザに提供し、復号化ビデオ信
号とグラフィック信号を混合するための回路を含む。
をＤＥＣで示す）は以下の要素： −ＭＰＥＧストリームのソース（又はオペレーティング
モードに依存して受信機）との接続のためのセクション
であって、従来のコンピュータ周辺ユニットとの接続の
ためにバス１上のデータ転送を制御するためのＣＳＣ
と、非同期的にデータ転送する第１の双方向シリアルラ
イン２との接続のためのＩＡと、同期的にデータ転送す
る第２の双方向シリアルライン３との接続のためのＣＩ
Ｓとのコンポーネントから構成されるセクション、 −外部メモリＭＴと連携しており、一方では多重分離及
び復号化すべきストリームを一時記憶するように構成さ
れ、他方ではデコーダ又はコントローラにそれぞれ送る
べき多重分離オーディオ及びビデオストリーム又はプラ
イベートデータを一時記憶するように構成された多重分
離及び同期回路ＤＥＳ、 −オーディオ及びビデオデータを送信するためのセクシ
ョンであって、オーディオ及びビデオデコーダＤＡ、Ｄ
Ｖと、復号化データをユーザに提供し、復号化ビデオ信
号とグラフィック信号を混合するための回路を含む。
【０００７】デバイスは更に、外部コントローラＣＮＴ
のバス４に接続された入力バスＥ及び出力バスＵを含
む。図面を簡単にするために、バスＥ、Ｕ、４ではデー
タ転送用ワイヤ群をコマンド及び／又はアドレス転送用
ワイヤ群と区別しなかった。データ転送用バスは例えば
１６ビットバスである。バスＥはＩＡ及びＣＳＣと多重
分離及び同期回路ＤＥＳとの間で情報（データ、コマン
ド等）を交換し、ＭＰＥＧストリームに含まれるプライ
ベートデータをＤＥＳから外部コントローラに転送し、
外部コントローラＣＮＴによりこのようなコンポーネン
ト及びＣＩＳをプログラムするために使用される。他
方、ＣＩＳは付加的シリアルライン６により多重分離及
び同期回路ＤＥＳに直接接続されている。バスＵは復号
化すべきそれぞれのストリームをオーディオ及びビデオ
デコーダＤＡ、ＤＶに転送し、デコーダ自体をプログラ
ムするために使用される。２つのバスＥ、Ｕは（コネク
ション５を通って送信される信号を介して）回路ＤＥＳ
により制御される適切な駆動回路ＰＥ、ＰＵによりバス
４に接続され、種々のコンポーネントによるバスアクセ
スの競合を回避する。図面を簡単にするために、ブロッ
クＩＡ、ＣＩＳ、ＣＳＣ、ＤＥＳは、該ブロックをそれ
ぞれのコネクションと連結するために必要であり得る駆
動回路と、ＣＮＴを種々のブロックにアクセスさせる信
号の復号化回路も含んでいる。
のバス４に接続された入力バスＥ及び出力バスＵを含
む。図面を簡単にするために、バスＥ、Ｕ、４ではデー
タ転送用ワイヤ群をコマンド及び／又はアドレス転送用
ワイヤ群と区別しなかった。データ転送用バスは例えば
１６ビットバスである。バスＥはＩＡ及びＣＳＣと多重
分離及び同期回路ＤＥＳとの間で情報（データ、コマン
ド等）を交換し、ＭＰＥＧストリームに含まれるプライ
ベートデータをＤＥＳから外部コントローラに転送し、
外部コントローラＣＮＴによりこのようなコンポーネン
ト及びＣＩＳをプログラムするために使用される。他
方、ＣＩＳは付加的シリアルライン６により多重分離及
び同期回路ＤＥＳに直接接続されている。バスＵは復号
化すべきそれぞれのストリームをオーディオ及びビデオ
デコーダＤＡ、ＤＶに転送し、デコーダ自体をプログラ
ムするために使用される。２つのバスＥ、Ｕは（コネク
ション５を通って送信される信号を介して）回路ＤＥＳ
により制御される適切な駆動回路ＰＥ、ＰＵによりバス
４に接続され、種々のコンポーネントによるバスアクセ
スの競合を回避する。図面を簡単にするために、ブロッ
クＩＡ、ＣＩＳ、ＣＳＣ、ＤＥＳは、該ブロックをそれ
ぞれのコネクションと連結するために必要であり得る駆
動回路と、ＣＮＴを種々のブロックにアクセスさせる信
号の復号化回路も含んでいる。
【０００８】デコーダＤＥＣを構成する種々のブロック
に戻ると、ユニットＣＳＣはバス１に接続された周辺ユ
ニット（例えば局所ディジタル記憶装置ＭＥＬ）のみと
の間でＭＰＥＧデータを読み書きするための小型コンピ
ュータシステムインタフェース（ＳＣＳＩ）型の従来型
制御ユニットである。ユニットＣＳＣは一方ではＭＰＥ
Ｇデータ転送のためにバスＥに接続され、他方では外部
コントローラによりプログラムするために外部コントロ
ーラのバス４に接続されている。例えば、ユニットＣＳ
ＣはＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓに
より市販されているコンポーネントＡＭ５３Ｃ９４によ
り構成される。このようなコンポーネントの特性及びオ
ペレーティングモードは本発明により左右されず、コン
ポーネントデータシートに記載された通りである。デバ
イスＩＡは上述のようにＭＰＥＧエンコーダからのデー
タ又は例えばＤＥＣと同様の遠隔復号化デバイスＤＥＣ
Ｒを通って遠隔記憶装置から送られるデータを搬送し得
る非同期シリアルライン２とデコーダＤＥＣをインタフ
ェースする。インタフェースＩＡは、双方向シリアルラ
イン２を入力バスＥに接続された信号入力及び信号出力
用の１対のパラレルポートに変換するプロトコルコンバ
ータとして主に機能する回路である。インタフェースＩ
Ａは例えばＩＮＭＯＳ社製コンポーネントＣ０１１によ
り構成され得る。このコンポーネントの特徴及びオペレ
ーティングモードは本発明により左右されず、コンポー
ネントデータシートに記載された通りである。
に戻ると、ユニットＣＳＣはバス１に接続された周辺ユ
ニット（例えば局所ディジタル記憶装置ＭＥＬ）のみと
の間でＭＰＥＧデータを読み書きするための小型コンピ
ュータシステムインタフェース（ＳＣＳＩ）型の従来型
制御ユニットである。ユニットＣＳＣは一方ではＭＰＥ
Ｇデータ転送のためにバスＥに接続され、他方では外部
コントローラによりプログラムするために外部コントロ
ーラのバス４に接続されている。例えば、ユニットＣＳ
ＣはＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓに
より市販されているコンポーネントＡＭ５３Ｃ９４によ
り構成される。このようなコンポーネントの特性及びオ
ペレーティングモードは本発明により左右されず、コン
ポーネントデータシートに記載された通りである。デバ
イスＩＡは上述のようにＭＰＥＧエンコーダからのデー
タ又は例えばＤＥＣと同様の遠隔復号化デバイスＤＥＣ
Ｒを通って遠隔記憶装置から送られるデータを搬送し得
る非同期シリアルライン２とデコーダＤＥＣをインタフ
ェースする。インタフェースＩＡは、双方向シリアルラ
イン２を入力バスＥに接続された信号入力及び信号出力
用の１対のパラレルポートに変換するプロトコルコンバ
ータとして主に機能する回路である。インタフェースＩ
Ａは例えばＩＮＭＯＳ社製コンポーネントＣ０１１によ
り構成され得る。このコンポーネントの特徴及びオペレ
ーティングモードは本発明により左右されず、コンポー
ネントデータシートに記載された通りである。
【０００９】ユニットＣＩＳは、ライン２と同様に遠隔
デバイスＤＥＣＲとの接続を可能にする同期シリアルラ
イン３とデバイスＤＥＣをインタフェースする。ライン
３は、例えば物理層とフレーム構造に関するＣＣＩＴＴ
勧告Ｇ．７０３、Ｇ．７０４により規定されたプロトコ
ルに従って送信されるデータを搬送する。この場合、ラ
イン３は例えば、ＨＤＬＣ（高位層データリンク制御Ｈ
ｉｇｈ ＬａｙｅｒＤａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏ
ｌ）プロトコルに従って送信を行い、３２の６４ｋｂｉ
ｔ／ｓチャネルのＰＣＭフレームにオーバレイされた２
Ｍｂｉｔ／ｓラインである。ライン３上を送信されるデ
ータはＭＰＥＧデータ以外に、固定画像、サブタイト
ル、テキスト及びグラフィックスに関するデータ、並び
に一般にＭＰＥＧストリームに挿入することができない
データ及びコマンドも含み得る。このようなデータ及び
コマンドはＤＥＳにより提供される適当な制御信号によ
り制御されるフローをメッセージとして交換される。局
所デコーダＤＥＣ及び遠隔デコーダＤＥＣＲも同一ライ
ンを介してデータ転送プロトコルにより規定される確認
信号を交換する。インタフェースＣＩＳは例えば、Ｉｔ
ａｌｔｅｌ製コンポーネントＰＣＭＳＣ Ｖ７３１１に
より構成され得る。このコンポーネントの特徴及びオペ
レーティングモードは本発明により左右されず、コンポ
ーネントデータシートに記載された通りである。
デバイスＤＥＣＲとの接続を可能にする同期シリアルラ
イン３とデバイスＤＥＣをインタフェースする。ライン
３は、例えば物理層とフレーム構造に関するＣＣＩＴＴ
勧告Ｇ．７０３、Ｇ．７０４により規定されたプロトコ
ルに従って送信されるデータを搬送する。この場合、ラ
イン３は例えば、ＨＤＬＣ（高位層データリンク制御Ｈ
ｉｇｈ ＬａｙｅｒＤａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏ
ｌ）プロトコルに従って送信を行い、３２の６４ｋｂｉ
ｔ／ｓチャネルのＰＣＭフレームにオーバレイされた２
Ｍｂｉｔ／ｓラインである。ライン３上を送信されるデ
ータはＭＰＥＧデータ以外に、固定画像、サブタイト
ル、テキスト及びグラフィックスに関するデータ、並び
に一般にＭＰＥＧストリームに挿入することができない
データ及びコマンドも含み得る。このようなデータ及び
コマンドはＤＥＳにより提供される適当な制御信号によ
り制御されるフローをメッセージとして交換される。局
所デコーダＤＥＣ及び遠隔デコーダＤＥＣＲも同一ライ
ンを介してデータ転送プロトコルにより規定される確認
信号を交換する。インタフェースＣＩＳは例えば、Ｉｔ
ａｌｔｅｌ製コンポーネントＰＣＭＳＣ Ｖ７３１１に
より構成され得る。このコンポーネントの特徴及びオペ
レーティングモードは本発明により左右されず、コンポ
ーネントデータシートに記載された通りである。
【００１０】デバイスがデコーダとして機能する場合に
は、上記インタフェースのいずれか１つはデータを受信
し、多重分離回路ＤＥＳにこれを送信する。デバイスが
ＭＰＥＧストリームの送信機として機能する場合には、
ＭＰＥＧデータはコントローラの指令に応じてインタフ
ェースＣＳＣ又はＩＡを通って取り出され、インタフェ
ースＣＩＳに供給され、ライン３を通って受信機に連携
するデバイスＤＥＣＲに送られる。デバイスはインタフ
ェースＣＩＳを介して上述のように非ＭＰＥＧデータも
送受信し得る。デバイスが記憶装置として機能する場合
には、ＣＩＳを介してデータ（ＭＰＥＧ又は非ＭＰＥ
Ｇ）を送受信することができ、受信されたデータはコン
トローラＣＮＴに送られ、送信すべきデータは該コント
ローラにより供給される。
は、上記インタフェースのいずれか１つはデータを受信
し、多重分離回路ＤＥＳにこれを送信する。デバイスが
ＭＰＥＧストリームの送信機として機能する場合には、
ＭＰＥＧデータはコントローラの指令に応じてインタフ
ェースＣＳＣ又はＩＡを通って取り出され、インタフェ
ースＣＩＳに供給され、ライン３を通って受信機に連携
するデバイスＤＥＣＲに送られる。デバイスはインタフ
ェースＣＩＳを介して上述のように非ＭＰＥＧデータも
送受信し得る。デバイスが記憶装置として機能する場合
には、ＣＩＳを介してデータ（ＭＰＥＧ又は非ＭＰＥ
Ｇ）を送受信することができ、受信されたデータはコン
トローラＣＮＴに送られ、送信すべきデータは該コント
ローラにより供給される。
【００１１】ブロックＤＥＳはシステム層コントローラ
として機能し、コントローラにより提供されるプログラ
ミングに依存してデバイスの種々のオペレーティングモ
ードを実行する。特に復号化の場合には、ＤＥＳはＭＰ
ＥＧストリーム内の種々の型の信号（オーディオ、ビデ
オ及びプライベートデータ）を認識し、分離し、利用デ
バイス（デコーダ又はコントローラ）に供給し、同期を
管理しなければならず、多重分離過程ではＤＥＳは雑音
チャネル上の送信に起因するエラーを検出し、外部コン
トローラに指示する。ＤＥＳはメモリアドレシング及び
制御のために双方向データバス１０及びコネクション１
１を介してダイナミックランダムアクセスメモリ（ＤＲ
ＡＭ）である外部メモリＭＴに接続されている。同期に
際しては、ＤＥＳはＭＰＥＧデータストリームに含まれ
る情報、特に９０ｋＨｚでシステムクロック信号ＣＫＳ
の局所再構成を可能にするシステムクロックリファレン
スＳＣＲを利用する。他方、デバイスＤＥＣが送信機又
は記憶装置として機能する場合には、ＤＥＳはデータス
トリームに対して透過性でなければならず、多重分離は
行われるべきでない。
として機能し、コントローラにより提供されるプログラ
ミングに依存してデバイスの種々のオペレーティングモ
ードを実行する。特に復号化の場合には、ＤＥＳはＭＰ
ＥＧストリーム内の種々の型の信号（オーディオ、ビデ
オ及びプライベートデータ）を認識し、分離し、利用デ
バイス（デコーダ又はコントローラ）に供給し、同期を
管理しなければならず、多重分離過程ではＤＥＳは雑音
チャネル上の送信に起因するエラーを検出し、外部コン
トローラに指示する。ＤＥＳはメモリアドレシング及び
制御のために双方向データバス１０及びコネクション１
１を介してダイナミックランダムアクセスメモリ（ＤＲ
ＡＭ）である外部メモリＭＴに接続されている。同期に
際しては、ＤＥＳはＭＰＥＧデータストリームに含まれ
る情報、特に９０ｋＨｚでシステムクロック信号ＣＫＳ
の局所再構成を可能にするシステムクロックリファレン
スＳＣＲを利用する。他方、デバイスＤＥＣが送信機又
は記憶装置として機能する場合には、ＤＥＳはデータス
トリームに対して透過性でなければならず、多重分離は
行われるべきでない。
【００１２】外部コントローラＣＮＴによりプログラム
可能なビデオデコーダＤＶはバスＵを通ってＤＥＳから
圧縮ビデオデータを受信し、ＭＰＥＧ規格に規定された
手順で復号化し、復号化ビデオ信号をビデオ出力ユニッ
トＵＶに提供し、該ビデオ出力ユニットは画像を所望の
ディスプレイウィンドウに挿入するために必要な全処理
を実施する。ＵＶは更にビルトイン出力ディジタルアナ
ログコンバータを含む。デバイスをパーソナルコンピュ
ータと連携して使用する場合には、ブロックＵＶは更
に、コネクション７を介してＲＧＢディジタル信号形態
でコンピュータにより提供されるグラフィック信号に復
号化画像をオーバレイするためのコンポーネントを含
む。復号化により生成されたアナログビデオ信号は出力
８に送られる。ビデオデコーダＤＶは従来型であり、例
えばＣ−ＣＵＢＥ製コンポーネントＣＬ４５０により構
成され得る。ブロックＵＶのコンポーネントも従来型で
あり、上記「ＣＬ ４５０ Ｄｅｖｅｌｏｐｍｅｎｔ
Ｋｉｔ」で上記コンポーネントと連携して同一機能を実
施するコンポーネントであり得る。オーディオデコーダ
ＤＡはバスＵを介して復号化すべき圧縮オーディオパケ
ットを受信し、規格に規定されているように復号化オペ
レーションを実施する。例えばＬＳＩ Ｌｏｇｉｃ Ｃ
ｏｒｐｏｒａｔｉｏｎ製コンポーネントＬ６４１１１で
あり得るオーディオデコーダは、ディジタルアナログコ
ンバータ、ユーザにより要求される信号処理を実施する
ための処理回路及び出力増幅器を含むオーディオ出力ユ
ニットＵＡに復号化オーディオ信号を提供する。オーデ
ィオ信号はその後、コネクション９を通ってユーザに提
供される。
可能なビデオデコーダＤＶはバスＵを通ってＤＥＳから
圧縮ビデオデータを受信し、ＭＰＥＧ規格に規定された
手順で復号化し、復号化ビデオ信号をビデオ出力ユニッ
トＵＶに提供し、該ビデオ出力ユニットは画像を所望の
ディスプレイウィンドウに挿入するために必要な全処理
を実施する。ＵＶは更にビルトイン出力ディジタルアナ
ログコンバータを含む。デバイスをパーソナルコンピュ
ータと連携して使用する場合には、ブロックＵＶは更
に、コネクション７を介してＲＧＢディジタル信号形態
でコンピュータにより提供されるグラフィック信号に復
号化画像をオーバレイするためのコンポーネントを含
む。復号化により生成されたアナログビデオ信号は出力
８に送られる。ビデオデコーダＤＶは従来型であり、例
えばＣ−ＣＵＢＥ製コンポーネントＣＬ４５０により構
成され得る。ブロックＵＶのコンポーネントも従来型で
あり、上記「ＣＬ ４５０ Ｄｅｖｅｌｏｐｍｅｎｔ
Ｋｉｔ」で上記コンポーネントと連携して同一機能を実
施するコンポーネントであり得る。オーディオデコーダ
ＤＡはバスＵを介して復号化すべき圧縮オーディオパケ
ットを受信し、規格に規定されているように復号化オペ
レーションを実施する。例えばＬＳＩ Ｌｏｇｉｃ Ｃ
ｏｒｐｏｒａｔｉｏｎ製コンポーネントＬ６４１１１で
あり得るオーディオデコーダは、ディジタルアナログコ
ンバータ、ユーザにより要求される信号処理を実施する
ための処理回路及び出力増幅器を含むオーディオ出力ユ
ニットＵＡに復号化オーディオ信号を提供する。オーデ
ィオ信号はその後、コネクション９を通ってユーザに提
供される。
【００１３】図２について説明すると、多重分離回路Ｄ
ＥＳは、ビデオ及びオーディオストリームとプライベー
トデータを分離し、同期情報を抽出するパーサＰＡ、メ
モリＭＴのコントローラＣＭ、バスＥからメモリ及びメ
モリからバスＥへのデータ転送を管理するためのユニッ
トＤＭ、回路ＤＥＳと同期シリアルライン６（図１）及
びコントローラＣＮＴとをインタフェースするためのデ
バイスＩＳ及びＩＣＰ、同期オペレーションを実施する
ための回路ＦＤ、並びにビデオ及びオーディオデコーダ
とインタフェースするための出力インタフェースＩＵか
ら主に構成される。パーサＰＡはそのオペレーションの
ために、特にＭＰＥＧストリームのフィールドに含まれ
るサービス情報を利用し、該フィールドは該フィールド
を識別し得るコードで開始する。ＰＡの機能を理解し易
くするために、図３はＩＳＯ １１１７２層及びオーデ
ィオビジュアルパック層の構造を示し、本発明の該当情
報を指示する。その他の詳細は規格の１部に明記されて
いる。
ＥＳは、ビデオ及びオーディオストリームとプライベー
トデータを分離し、同期情報を抽出するパーサＰＡ、メ
モリＭＴのコントローラＣＭ、バスＥからメモリ及びメ
モリからバスＥへのデータ転送を管理するためのユニッ
トＤＭ、回路ＤＥＳと同期シリアルライン６（図１）及
びコントローラＣＮＴとをインタフェースするためのデ
バイスＩＳ及びＩＣＰ、同期オペレーションを実施する
ための回路ＦＤ、並びにビデオ及びオーディオデコーダ
とインタフェースするための出力インタフェースＩＵか
ら主に構成される。パーサＰＡはそのオペレーションの
ために、特にＭＰＥＧストリームのフィールドに含まれ
るサービス情報を利用し、該フィールドは該フィールド
を識別し得るコードで開始する。ＰＡの機能を理解し易
くするために、図３はＩＳＯ １１１７２層及びオーデ
ィオビジュアルパック層の構造を示し、本発明の該当情
報を指示する。その他の詳細は規格の１部に明記されて
いる。
【００１４】ＭＰＥＧ規格に従って配置された送信デー
タは、パック列（データ又は同期情報）ＰＡＣ１、ＰＡ
Ｃ２．．．ＰＡＣｎから構成され、これらのパックは各
々ＰＡＣ１を例にとると、パック開始コードＰＳＣ、Ｓ
ＣＲ情報をコードする語群ＳＣＲ、任意要素としてシス
テムヘッダ開始コードＳＨＳＣで開始し且つ１組のパケ
ットに有効なサービス情報（ＩＮＦＯ）を含むシステム
ヘッダＳＨ（このヘッダに含まれ、ＰＡのオペレーショ
ンに関連する情報については追って詳述する）、所定数
のパケットＰＣＫ１．．．ＰＣＫｎを含み、各パケット
はＰＣＫ１を例にとるとパケット開始コードプレフィク
スＰＳＣＰで開始し、これにパケットヘッダＰＣＫＨ、
データＰＤＡＴが続き、プレフィックスＰＳＣＰは例え
ばパケット型（オーディオ／ビデオ／プライベートデー
タ）に関する情報を含み、ヘッダはパケットが関連する
ストリームの同一性、パケット長及びデコーダにより使
用される他の情報、特に時間情報ＰＴＳ（プレゼンテー
ションタイムスタンプ、Ｐｒｅｓｅｎｔａｔｉｏｎ Ｔ
ｉｍｅ Ｓｔａｍｐ）及びＤＳＴ（復号化タイムスタン
プ、Ｄｅｃｏｄｉｎｇ Ｔｉｍｅ Ｓｔａｍｐ）を含
む。最後のパックＰＡＣｎの後に終了コードＩＥＣ（Ｉ
ＳＯ １１１７２終了コード）が続く。ＰＡの構造及び
オペレーションについては図５〜９に関して後述する。
タは、パック列（データ又は同期情報）ＰＡＣ１、ＰＡ
Ｃ２．．．ＰＡＣｎから構成され、これらのパックは各
々ＰＡＣ１を例にとると、パック開始コードＰＳＣ、Ｓ
ＣＲ情報をコードする語群ＳＣＲ、任意要素としてシス
テムヘッダ開始コードＳＨＳＣで開始し且つ１組のパケ
ットに有効なサービス情報（ＩＮＦＯ）を含むシステム
ヘッダＳＨ（このヘッダに含まれ、ＰＡのオペレーショ
ンに関連する情報については追って詳述する）、所定数
のパケットＰＣＫ１．．．ＰＣＫｎを含み、各パケット
はＰＣＫ１を例にとるとパケット開始コードプレフィク
スＰＳＣＰで開始し、これにパケットヘッダＰＣＫＨ、
データＰＤＡＴが続き、プレフィックスＰＳＣＰは例え
ばパケット型（オーディオ／ビデオ／プライベートデー
タ）に関する情報を含み、ヘッダはパケットが関連する
ストリームの同一性、パケット長及びデコーダにより使
用される他の情報、特に時間情報ＰＴＳ（プレゼンテー
ションタイムスタンプ、Ｐｒｅｓｅｎｔａｔｉｏｎ Ｔ
ｉｍｅ Ｓｔａｍｐ）及びＤＳＴ（復号化タイムスタン
プ、Ｄｅｃｏｄｉｎｇ Ｔｉｍｅ Ｓｔａｍｐ）を含
む。最後のパックＰＡＣｎの後に終了コードＩＥＣ（Ｉ
ＳＯ １１１７２終了コード）が続く。ＰＡの構造及び
オペレーションについては図５〜９に関して後述する。
【００１５】図２に戻ると、メモリコントローラＣＭは
外部メモリＭＴを各々ＦＩＦＯ構造に配置された４セク
ションに機能的に細分するように管理し、これらのセク
ションはデコーダ又は外部コントローラに送るべき入力
ストリーム並びに多重分離オーディオ、ビデオ及びプラ
イベートデータを一時記憶するように意図される。ＣＭ
の構造については図１６及び図１７に関して追って詳述
する。ユニットＤＭはメモリＭＴ（図１）と（バスＥを
介して）ユニットＩＡ及びＣＳＣ又は（バスＥ及びＵを
介して）コントローラＣＮＴとの間のデータ交換を管理
するための手段を含む。データ交換は、交換に関与する
コンポーネントの１つによるデータ要求信号及び他のコ
ンポーネントによるデータ送信確認信号の発信について
規定した通常のダイレクトメモリアクセス（ＤＭＡ）プ
ロトコルに従って管理される。ＤＭはバスＭを介してメ
モリコントローラＣＭに接続され、該バスには更にパー
サＰＡ、シリアルインタフェースＩＳ及び出力インタフ
ェースＩＵも接続されている。ＤＭの構造は図４及び図
１０により詳細に示す。
外部メモリＭＴを各々ＦＩＦＯ構造に配置された４セク
ションに機能的に細分するように管理し、これらのセク
ションはデコーダ又は外部コントローラに送るべき入力
ストリーム並びに多重分離オーディオ、ビデオ及びプラ
イベートデータを一時記憶するように意図される。ＣＭ
の構造については図１６及び図１７に関して追って詳述
する。ユニットＤＭはメモリＭＴ（図１）と（バスＥを
介して）ユニットＩＡ及びＣＳＣ又は（バスＥ及びＵを
介して）コントローラＣＮＴとの間のデータ交換を管理
するための手段を含む。データ交換は、交換に関与する
コンポーネントの１つによるデータ要求信号及び他のコ
ンポーネントによるデータ送信確認信号の発信について
規定した通常のダイレクトメモリアクセス（ＤＭＡ）プ
ロトコルに従って管理される。ＤＭはバスＭを介してメ
モリコントローラＣＭに接続され、該バスには更にパー
サＰＡ、シリアルインタフェースＩＳ及び出力インタフ
ェースＩＵも接続されている。ＤＭの構造は図４及び図
１０により詳細に示す。
【００１６】シリアルインタフェースＩＳはライン６上
に供給されるＰＣＭフレームからＨＤＬＣプロトコルに
従って構成され、ＰＡで処理すべき情報を抽出し、逆に
ライン６を通って送信すべきであり且つコネクション線
１６を通ってＰＡから供給される情報をＨＤＬＣプロト
コルに従って配置し、ＰＣＭフレームに挿入する。ＩＳ
の構造については図１３〜１５に関して追って詳述す
る。出力インタフェースＩＵは、デコーダＤＡ、ＤＶ
（図１）による要求に応じて、メモリＭＴのそれぞれの
セクションからオーディオ及びビデオストリームを抽出
し、デコーダに送る。実際に、ＩＵはストリームの各型
に１つずつ割り当てられる１対のレジスタから構成さ
れ、該レジスタの入力はバスＭに接続され、出力はバス
Ｕに接続されている。それぞれのデコーダによる要求に
応じて、データ書き込み及び読み取りが行われる。記憶
された信号の検索及びデコーダへのその送信もＤＭＡプ
ロトコルに従って管理される。
に供給されるＰＣＭフレームからＨＤＬＣプロトコルに
従って構成され、ＰＡで処理すべき情報を抽出し、逆に
ライン６を通って送信すべきであり且つコネクション線
１６を通ってＰＡから供給される情報をＨＤＬＣプロト
コルに従って配置し、ＰＣＭフレームに挿入する。ＩＳ
の構造については図１３〜１５に関して追って詳述す
る。出力インタフェースＩＵは、デコーダＤＡ、ＤＶ
（図１）による要求に応じて、メモリＭＴのそれぞれの
セクションからオーディオ及びビデオストリームを抽出
し、デコーダに送る。実際に、ＩＵはストリームの各型
に１つずつ割り当てられる１対のレジスタから構成さ
れ、該レジスタの入力はバスＭに接続され、出力はバス
Ｕに接続されている。それぞれのデコーダによる要求に
応じて、データ書き込み及び読み取りが行われる。記憶
された信号の検索及びデコーダへのその送信もＤＭＡプ
ロトコルに従って管理される。
【００１７】コントローラＣＮＴ（図１）とのインタフ
ェースＩＣＰは、ＤＥＳの内部レジスタ（即ちＣＮＴに
より供給されるＤＥＳのプログラミングに関連する情報
及びＣＮＴに使用可能になったＤＥＳの状態に関する情
報を記憶するレジスタ）のＣＮＴによるアドレシング及
びＣＮＴへの（例えばエラー、アラーム又はデータアベ
イラビリティを指示するための）割り込み信号の送信を
管理し、ＤＥＳの種々の回路又はコントローラＣＮＴに
よるバスＥ、Ｕへのアクセスを裁定する。コネクション
１５はＩＣＰ及びＤＥＳの他のコンポーネントとの間で
データ及び他の信号を交換するためのワイヤ組を構成す
る。ＩＣＰの構造については図１１及び図１２に関して
追って説明する。ブロックＦＤはＰＡにより抽出され且
つコネクション１３を介して提供される情報ＳＣＲから
開始するシステムクロックＣＫＳを再構成するためのフ
ェイズロックトループ（ＰＬＬ）のディジタル部分と、
ＰＡに提供される別の信号であってＭＴからのデータ読
み取り周波数を書き込み周波数にロックする信号ＣＫＥ
ＳＴＲを発生する回路とを含む。（電圧制御オシレータ
及びディジタルアナログコンバータから構成される）フ
ェイズロックトループのアナログ部分は実際にはデバイ
スＤＥＳの外部にあるが、図面を簡単にするために別ブ
ロックとしては示さなかったことに留意されたい。ＦＤ
の構造は図１８及び図１９に関して追って詳述する。
ェースＩＣＰは、ＤＥＳの内部レジスタ（即ちＣＮＴに
より供給されるＤＥＳのプログラミングに関連する情報
及びＣＮＴに使用可能になったＤＥＳの状態に関する情
報を記憶するレジスタ）のＣＮＴによるアドレシング及
びＣＮＴへの（例えばエラー、アラーム又はデータアベ
イラビリティを指示するための）割り込み信号の送信を
管理し、ＤＥＳの種々の回路又はコントローラＣＮＴに
よるバスＥ、Ｕへのアクセスを裁定する。コネクション
１５はＩＣＰ及びＤＥＳの他のコンポーネントとの間で
データ及び他の信号を交換するためのワイヤ組を構成す
る。ＩＣＰの構造については図１１及び図１２に関して
追って説明する。ブロックＦＤはＰＡにより抽出され且
つコネクション１３を介して提供される情報ＳＣＲから
開始するシステムクロックＣＫＳを再構成するためのフ
ェイズロックトループ（ＰＬＬ）のディジタル部分と、
ＰＡに提供される別の信号であってＭＴからのデータ読
み取り周波数を書き込み周波数にロックする信号ＣＫＥ
ＳＴＲを発生する回路とを含む。（電圧制御オシレータ
及びディジタルアナログコンバータから構成される）フ
ェイズロックトループのアナログ部分は実際にはデバイ
スＤＥＳの外部にあるが、図面を簡単にするために別ブ
ロックとしては示さなかったことに留意されたい。ＦＤ
の構造は図１８及び図１９に関して追って詳述する。
【００１８】以下の詳細図では、ＤＥＳの種々のコンポ
ーネント間及びこれらのコンポーネントとコントローラ
ＣＮＴの間でデータを転送するためのプロトコルに関連
する信号（一般に第１のコンポーネントにより第２のコ
ンポーネントに送られるデータ要求、第２のコンポーネ
ントによるデータ送信の確認及び新しいオペレーション
に関する第１のコンポーネントのアベイラビリティ）は
全く従来通りであるので、このような信号が発明の理解
に不可欠ではない場合には図面から省略し、図面を簡単
にするために、受信信号を各コンポーネントの内部タイ
ミングにロックするための手段も全く従来通りであるの
で省略した。
ーネント間及びこれらのコンポーネントとコントローラ
ＣＮＴの間でデータを転送するためのプロトコルに関連
する信号（一般に第１のコンポーネントにより第２のコ
ンポーネントに送られるデータ要求、第２のコンポーネ
ントによるデータ送信の確認及び新しいオペレーション
に関する第１のコンポーネントのアベイラビリティ）は
全く従来通りであるので、このような信号が発明の理解
に不可欠ではない場合には図面から省略し、図面を簡単
にするために、受信信号を各コンポーネントの内部タイ
ミングにロックするための手段も全く従来通りであるの
で省略した。
【００１９】図４はＤＥＳを通るデータフローの論理図
である。参照符号の末尾の文字Ｅ、ＵはＤＥＳにおける
入力及び出力エレメントをそれぞれ示す。同図では、図
２に示すブロックＤＭを図１のブロックＩＡ、ＣＳＣ、
ＣＩＳ及びバス４との接続用インタフェースに分割し、
これらのインタフェースの各々を入力セクション（それ
ぞれＩＡ、ＣＳＣ、ＣＩＳ及びバス４との接続にＩＴ
Ｅ、ＩＳＣＥ、ＩＳＥ、ＩＢＥ）と出力セクション（Ｉ
ＴＵ、ＩＳＣＵ、ＩＳＵ、ＩＢＵ）に細分する。ＤＭ
（図２）とバス４との間のデータ転送は上述のようにバ
スＥを介して行われ、従ってブロックＩＢＥ、ＩＢＵは
バスＥに接続されていることに留意されたい。更に、図
中では外部メモリは４つの機能部分ＢＳ、ＢＡ、ＢＶ、
ＢＤに分割され、第１のブロックは上述のように入力ス
トリームを一時記憶し（システムバッファ）、他のブロ
ックは多重分離されたオーディオストリーム、ビデオス
トリーム及びプライベートデータを一時記憶する（オー
ディオ、ビデオ及びプライベートデータバッファ）。１
実施態様では、外部メモリは４つの機能部分間に各々Ｂ
Ｓ１６Ｋ語、ＢＡ３２Ｋ語、ＢＶ及びＢＤ８Ｋ語で分配
された６４Ｋ語（各１６ビット）の容量を有する。必要
に応じてこの例を参照する。
である。参照符号の末尾の文字Ｅ、ＵはＤＥＳにおける
入力及び出力エレメントをそれぞれ示す。同図では、図
２に示すブロックＤＭを図１のブロックＩＡ、ＣＳＣ、
ＣＩＳ及びバス４との接続用インタフェースに分割し、
これらのインタフェースの各々を入力セクション（それ
ぞれＩＡ、ＣＳＣ、ＣＩＳ及びバス４との接続にＩＴ
Ｅ、ＩＳＣＥ、ＩＳＥ、ＩＢＥ）と出力セクション（Ｉ
ＴＵ、ＩＳＣＵ、ＩＳＵ、ＩＢＵ）に細分する。ＤＭ
（図２）とバス４との間のデータ転送は上述のようにバ
スＥを介して行われ、従ってブロックＩＢＥ、ＩＢＵは
バスＥに接続されていることに留意されたい。更に、図
中では外部メモリは４つの機能部分ＢＳ、ＢＡ、ＢＶ、
ＢＤに分割され、第１のブロックは上述のように入力ス
トリームを一時記憶し（システムバッファ）、他のブロ
ックは多重分離されたオーディオストリーム、ビデオス
トリーム及びプライベートデータを一時記憶する（オー
ディオ、ビデオ及びプライベートデータバッファ）。１
実施態様では、外部メモリは４つの機能部分間に各々Ｂ
Ｓ１６Ｋ語、ＢＡ３２Ｋ語、ＢＶ及びＢＤ８Ｋ語で分配
された６４Ｋ語（各１６ビット）の容量を有する。必要
に応じてこの例を参照する。
【００２０】上述のように、デバイスＤＥＣを実際のデ
コーダとして使用する場合には、デコーダ入力の任意の
１つから入力され且つバスＥ又はシリアルライン６の入
力部分６Ｅにより送られるオーディオビジュアルストリ
ームは、インタフェースＩＴＥ、ＩＳＣＥ、ＩＢＥ又は
ＩＳＥの１つを通ってＤＥＳに入力される。任意の所与
の時刻でＤＥＳに信号を供給できるのはＤＥＣのただ１
つの入力、即ち上記入力インタフェースのただ１つであ
り、相互に排他的なオペレーションはインタフェース自
体とシステムバッファＢＳの間に挿入されたスイッチＳ
Ｗ１により模式的に示される。ＢＳから読み取られた復
号化すべきストリームはパーサＰＡに転送され、該パー
サは該ストリームをオーディオ、ビデオ及びプライベー
トデータコンポーネントに分割し、オーディオ、ビデオ
及びプライベートデータバッファＢＡ、ＢＶ、ＢＤに経
路設定し、その後、ビデオ及びオーディオ信号はバスＵ
を通ってそれぞれのデコーダに送られ、プライベートデ
ータはＩＢＵに送られ、更にここからバスＥを通ってコ
ントローラに送られる。デバイスＤＥＣが送信機として
機能する場合には、ソースにより供給されるＭＰＥＧデ
ータはインタフェースＩＳＣＥ、ＩＴＥ又はＩＢＥを通
って入力され、記憶後、シリアルインタフェースＩＳＵ
に送られ、ＩＢＵに送るべきメッセージ（非ＭＰＥＧデ
ータ）はＩＳＥを通って到着し得る。
コーダとして使用する場合には、デコーダ入力の任意の
１つから入力され且つバスＥ又はシリアルライン６の入
力部分６Ｅにより送られるオーディオビジュアルストリ
ームは、インタフェースＩＴＥ、ＩＳＣＥ、ＩＢＥ又は
ＩＳＥの１つを通ってＤＥＳに入力される。任意の所与
の時刻でＤＥＳに信号を供給できるのはＤＥＣのただ１
つの入力、即ち上記入力インタフェースのただ１つであ
り、相互に排他的なオペレーションはインタフェース自
体とシステムバッファＢＳの間に挿入されたスイッチＳ
Ｗ１により模式的に示される。ＢＳから読み取られた復
号化すべきストリームはパーサＰＡに転送され、該パー
サは該ストリームをオーディオ、ビデオ及びプライベー
トデータコンポーネントに分割し、オーディオ、ビデオ
及びプライベートデータバッファＢＡ、ＢＶ、ＢＤに経
路設定し、その後、ビデオ及びオーディオ信号はバスＵ
を通ってそれぞれのデコーダに送られ、プライベートデ
ータはＩＢＵに送られ、更にここからバスＥを通ってコ
ントローラに送られる。デバイスＤＥＣが送信機として
機能する場合には、ソースにより供給されるＭＰＥＧデ
ータはインタフェースＩＳＣＥ、ＩＴＥ又はＩＢＥを通
って入力され、記憶後、シリアルインタフェースＩＳＵ
に送られ、ＩＢＵに送るべきメッセージ（非ＭＰＥＧデ
ータ）はＩＳＥを通って到着し得る。
【００２１】デバイスが記憶装置として機能する場合に
は、ＭＰＥＧデータはＩＳＥを通って到着し、ＩＢＵに
向かって送られる。これらの２例では、ＰＡで多重分離
を実施してもしなくてもよい。同図は更にＩＳＥを通っ
て受信されたメッセージとＩＳＵを通って送信すべきメ
ッセージとをそれぞれ一時記憶するためのバッファＢＭ
Ｅ、ＢＭＵを示す。バッファＢＭＥ、ＢＭＵは別ブロッ
クとして示すが、実際には追って詳述するようにインタ
フェースＩＳの一体部分であることを明記しなければな
らない。ＢＳの種々の出力もスイッチＳＷ２により模式
的に示すように相互に排他的に起動される。付加的スイ
ッチＳＷ３はＩＢＵがＢＳ又はＢＤのどちらかからデー
タを受信できることを示す。
は、ＭＰＥＧデータはＩＳＥを通って到着し、ＩＢＵに
向かって送られる。これらの２例では、ＰＡで多重分離
を実施してもしなくてもよい。同図は更にＩＳＥを通っ
て受信されたメッセージとＩＳＵを通って送信すべきメ
ッセージとをそれぞれ一時記憶するためのバッファＢＭ
Ｅ、ＢＭＵを示す。バッファＢＭＥ、ＢＭＵは別ブロッ
クとして示すが、実際には追って詳述するようにインタ
フェースＩＳの一体部分であることを明記しなければな
らない。ＢＳの種々の出力もスイッチＳＷ２により模式
的に示すように相互に排他的に起動される。付加的スイ
ッチＳＷ３はＩＢＵがＢＳ又はＢＤのどちらかからデー
タを受信できることを示す。
【００２２】図５について説明すると、パーサＰＡでは
入力データ受信ユニットＩＲＤはＢＳ（図４）で読み取
られたデータをメモリコントローラＣＭからバスＭを通
って受信し、後続コンポーネントに適切なフォーマット
に編成後にこれらの後続コンポーネントに転送する。デ
ータの交換はＩＲＤによるデータ読み取り要求及びＣＭ
による送信確認に関する従来のプロトコルに従って行わ
れる。バスＭについても同図はプロトコルに関する信号
又は他のコマンドを搬送するワイヤ群からデータを搬送
するワイヤ群を区別していない。データは信号ＣＫＥＳ
ＴＲにより決定される周波数でＩＲＤによりＣＭに要求
され（ＰＡとＦＤを連結するコネクション１３のワイヤ
１３ａ、図２）、読み取りオペレーションはメモリ読み
取りポインタを全く従来通りに自動的に前進させる。図
面を簡単にするために、個々の要求及び確認信号は図示
しない。実際に、ＩＲＤは読み取られたデータ語の１６
−８ビット変換を実施し、下流コンポーネントにより供
給される情報に基づいて、使用済みデータを削除した新
しいデータブロックを供給するシフトレジスタから構成
される。ＩＲＤから読み取られたデータは、コネクショ
ン１７を通ってシリアルインタフェースＩＳ（図２）へ
のデータの転送を管理するユニットＳＤに送られると共
に、コネクション１８を通って４つの復号化ネットワー
クＤ１〜Ｄ４に送られる。
入力データ受信ユニットＩＲＤはＢＳ（図４）で読み取
られたデータをメモリコントローラＣＭからバスＭを通
って受信し、後続コンポーネントに適切なフォーマット
に編成後にこれらの後続コンポーネントに転送する。デ
ータの交換はＩＲＤによるデータ読み取り要求及びＣＭ
による送信確認に関する従来のプロトコルに従って行わ
れる。バスＭについても同図はプロトコルに関する信号
又は他のコマンドを搬送するワイヤ群からデータを搬送
するワイヤ群を区別していない。データは信号ＣＫＥＳ
ＴＲにより決定される周波数でＩＲＤによりＣＭに要求
され（ＰＡとＦＤを連結するコネクション１３のワイヤ
１３ａ、図２）、読み取りオペレーションはメモリ読み
取りポインタを全く従来通りに自動的に前進させる。図
面を簡単にするために、個々の要求及び確認信号は図示
しない。実際に、ＩＲＤは読み取られたデータ語の１６
−８ビット変換を実施し、下流コンポーネントにより供
給される情報に基づいて、使用済みデータを削除した新
しいデータブロックを供給するシフトレジスタから構成
される。ＩＲＤから読み取られたデータは、コネクショ
ン１７を通ってシリアルインタフェースＩＳ（図２）へ
のデータの転送を管理するユニットＳＤに送られると共
に、コネクション１８を通って４つの復号化ネットワー
クＤ１〜Ｄ４に送られる。
【００２３】ユニットＳＤは、実際に８−１６ビット変
換を実施することによりシリアルインタフェースＩＳに
より要求されるようにデータを編成し、ＩＳに含まれる
入力バッファに書き込み及びアドレス増分コマンドを供
給する。データはワイヤ１６ａ、コマンドはワイヤ１６
ｂを通って供給される。２群のワイヤは一緒になって図
２のコネクション１６を形成する。ユニットＳＤは必要
時にコネクション６５を通って制御ユニットＣＰＡによ
り供給される信号によりイネーブルされる。論理ネット
ワークＤ１はシステム層に関するサービス情報に割り当
てられたフィールドを識別するコードを認識し、論理ネ
ットワークＤ２〜Ｄ４によりＣＰＡに送信される情報を
送るラインをも含むコネクション６０を通ってコードの
検出及びコードの型を制御ユニットＣＰＡに指示する。
論理ネットワークＤ２は回路ＦＤに送るべき時間情報Ｓ
ＣＲを抽出する（コネクション１３のワイヤ１３ｂ）。
これらの情報は更に（ＭＰとＤ３、Ｄ４の間の情報交換
を行うラインをも含むコネクション６１を通って）パラ
メータメモリＭＰにも供給される。メモリＭＰは更に、
復号化論理ネットワークにより書き込まれた情報を読み
取り且つＤＥＳのプログラミングデータを書き込む外部
コントローラにより（図２のインタフェースＩＣＰ及び
コネクション１５のワイヤ１５ａを介して）アクセス可
能である。
換を実施することによりシリアルインタフェースＩＳに
より要求されるようにデータを編成し、ＩＳに含まれる
入力バッファに書き込み及びアドレス増分コマンドを供
給する。データはワイヤ１６ａ、コマンドはワイヤ１６
ｂを通って供給される。２群のワイヤは一緒になって図
２のコネクション１６を形成する。ユニットＳＤは必要
時にコネクション６５を通って制御ユニットＣＰＡによ
り供給される信号によりイネーブルされる。論理ネット
ワークＤ１はシステム層に関するサービス情報に割り当
てられたフィールドを識別するコードを認識し、論理ネ
ットワークＤ２〜Ｄ４によりＣＰＡに送信される情報を
送るラインをも含むコネクション６０を通ってコードの
検出及びコードの型を制御ユニットＣＰＡに指示する。
論理ネットワークＤ２は回路ＦＤに送るべき時間情報Ｓ
ＣＲを抽出する（コネクション１３のワイヤ１３ｂ）。
これらの情報は更に（ＭＰとＤ３、Ｄ４の間の情報交換
を行うラインをも含むコネクション６１を通って）パラ
メータメモリＭＰにも供給される。メモリＭＰは更に、
復号化論理ネットワークにより書き込まれた情報を読み
取り且つＤＥＳのプログラミングデータを書き込む外部
コントローラにより（図２のインタフェースＩＣＰ及び
コネクション１５のワイヤ１５ａを介して）アクセス可
能である。
【００２４】論理ネットワークＤ３はシステムヘッダに
含まれる情報を抽出し、パラメータメモリＭＰに送る。
本発明の該当情報はＰＡのオペレーションの説明に明示
される。論理ネットワークＤ４はパケットヘッダを復号
化し、パケットヘッダ内容に基づき且つＭＰに含まれる
プログラミング情報により決定される手順に従ってコネ
クション６２、６３、６４を介してプライベートデー
タ、オーディオ信号及びビデオ信号をそれぞれユニット
ＰＯＵ、ＰＯＡ、ＰＯＶに送る。本発明の好適態様で
は、パーサＰＡはＭＰＥＧストリームに多重化されたプ
ライベートデータストリームの１つ、オーディオストリ
ームの１つ及びビデオストリームの１つに関連するパケ
ットを同時に抽出することができる。これらのストリー
ムの同一性は、ＭＰに含まれる情報をプログラムするこ
とにより決定することができ、特定指定の不在下ではＤ
４が各型毎に識別された最初のストリームを抽出する。
いずれの場合も他のストリームからのデータは廃棄され
る。次に、バスＭを通ってユニットＰＯＵ、ＰＯＡ、Ｐ
ＯＶはバッファＢＤ、ＢＡ、ＢＶ（図４）に書き込むた
めにＤ４から受信した信号をＣＭに供給する。この転送
もＰＡのユニットによる書き込み要求及びＣＭによるオ
ペレーション完了の確認に関する従来の手順に従って実
施される。
含まれる情報を抽出し、パラメータメモリＭＰに送る。
本発明の該当情報はＰＡのオペレーションの説明に明示
される。論理ネットワークＤ４はパケットヘッダを復号
化し、パケットヘッダ内容に基づき且つＭＰに含まれる
プログラミング情報により決定される手順に従ってコネ
クション６２、６３、６４を介してプライベートデー
タ、オーディオ信号及びビデオ信号をそれぞれユニット
ＰＯＵ、ＰＯＡ、ＰＯＶに送る。本発明の好適態様で
は、パーサＰＡはＭＰＥＧストリームに多重化されたプ
ライベートデータストリームの１つ、オーディオストリ
ームの１つ及びビデオストリームの１つに関連するパケ
ットを同時に抽出することができる。これらのストリー
ムの同一性は、ＭＰに含まれる情報をプログラムするこ
とにより決定することができ、特定指定の不在下ではＤ
４が各型毎に識別された最初のストリームを抽出する。
いずれの場合も他のストリームからのデータは廃棄され
る。次に、バスＭを通ってユニットＰＯＵ、ＰＯＡ、Ｐ
ＯＶはバッファＢＤ、ＢＡ、ＢＶ（図４）に書き込むた
めにＤ４から受信した信号をＣＭに供給する。この転送
もＰＡのユニットによる書き込み要求及びＣＭによるオ
ペレーション完了の確認に関する従来の手順に従って実
施される。
【００２５】Ｄ４は更に、受信したパケットから上記時
間情報ＤＴＳ、ＰＴＳを抽出し、これらの情報は、使用
されるオーディオ及びビデオデコーダの型に依存する手
順に従って利用され、パケットが関連するストリームの
同一性及びパケット長と共にパラメータメモリＭＰに書
き込まれる。論理ネットワークＤ２〜Ｄ４はコネクショ
ン２０上を送られる信号によりＣＰＡにより相互に排他
的にイネーブルされ、デバイスの正常オペレーションを
変更又は妨げるエラー及び重大異常に関する情報をＣＰ
Ａに供給する。ポートＰＯＵ、ＰＯＡ、ＰＯＶの各々は
８ビット入力及び１６ビット出力を有するレジスタと、
メモリＭＴ（図１）のそれぞれのセクションへの信号転
送のためのプロトコルを管理するための論理ネットワー
クとから主に構成される。
間情報ＤＴＳ、ＰＴＳを抽出し、これらの情報は、使用
されるオーディオ及びビデオデコーダの型に依存する手
順に従って利用され、パケットが関連するストリームの
同一性及びパケット長と共にパラメータメモリＭＰに書
き込まれる。論理ネットワークＤ２〜Ｄ４はコネクショ
ン２０上を送られる信号によりＣＰＡにより相互に排他
的にイネーブルされ、デバイスの正常オペレーションを
変更又は妨げるエラー及び重大異常に関する情報をＣＰ
Ａに供給する。ポートＰＯＵ、ＰＯＡ、ＰＯＶの各々は
８ビット入力及び１６ビット出力を有するレジスタと、
メモリＭＴ（図１）のそれぞれのセクションへの信号転
送のためのプロトコルを管理するための論理ネットワー
クとから主に構成される。
【００２６】制御ユニットＣＰＡはパラメータメモリＭ
Ｐ（図５）に含まれるデータ、論理ネットワークＤ１〜
Ｄ４から受信した情報及び、コントローラにより供給さ
れ且つＤＥＳ（図１）に入力するバス４の部分４Ｅのワ
イヤ上に存在する可能な外部信号に従って全回路オペレ
ーションを管理する。外部信号としてここでは、デバイ
スオペレーションを起動するための信号ＳＴＡＲＴと、
これらのオペレーションを他の回路で実施すべき場合に
ＭＰに含まれる情報と共ににオーディオ及びビデオパケ
ットの復号化を抑止する信号ＶＩＤＥＯ ＡＵＤＩＯＮ
を挙げる。この目的でＰＯＡ、ＰＯＶの入力は、コネク
ション６６上に存在する信号を介してＰＣＡにより制御
され且つパケットが存在するＩＲＤの付加的出力コネク
ション２１に接続された第２の入力を有するそれぞれの
マルチプレクサＭＸ３、ＭＸ４の出力に接続されてい
る。２つのマルチプレクサはインバータＩＮＶにより示
すように相互に排他的に動作する。ＣＰＡはコネクショ
ン１５のワイヤ１５ｂ上を送られる割り込み要求として
エラー又は異常状況をインタフェースＩＣＰ（図２）に
知らせる。
Ｐ（図５）に含まれるデータ、論理ネットワークＤ１〜
Ｄ４から受信した情報及び、コントローラにより供給さ
れ且つＤＥＳ（図１）に入力するバス４の部分４Ｅのワ
イヤ上に存在する可能な外部信号に従って全回路オペレ
ーションを管理する。外部信号としてここでは、デバイ
スオペレーションを起動するための信号ＳＴＡＲＴと、
これらのオペレーションを他の回路で実施すべき場合に
ＭＰに含まれる情報と共ににオーディオ及びビデオパケ
ットの復号化を抑止する信号ＶＩＤＥＯ ＡＵＤＩＯＮ
を挙げる。この目的でＰＯＡ、ＰＯＶの入力は、コネク
ション６６上に存在する信号を介してＰＣＡにより制御
され且つパケットが存在するＩＲＤの付加的出力コネク
ション２１に接続された第２の入力を有するそれぞれの
マルチプレクサＭＸ３、ＭＸ４の出力に接続されてい
る。２つのマルチプレクサはインバータＩＮＶにより示
すように相互に排他的に動作する。ＣＰＡはコネクショ
ン１５のワイヤ１５ｂ上を送られる割り込み要求として
エラー又は異常状況をインタフェースＩＣＰ（図２）に
知らせる。
【００２７】以下、図６〜９のフローチャートを参考に
デバイスＰＡのオペレーションを説明する。図６から明
らかなように、ＳＴＡＲＴ信号の受信後、パーサ制御ユ
ニットＣＰＡ（図５）はまず最初に信号ＶＩＤＥＯ Ａ
ＵＤＩＯＮがパーシングを実施すべきであることを示す
か又は実施すべきでないことを示すかをチェックしなけ
ればならない。実施すべきでない場合には、上述のよう
にＣＰＡはマルチプレクサＭＸ３、ＭＸ４をコネクショ
ン２１に連結された入力に位置決めし、パケットをＩＲ
Ｄから出力ポートＰＯＡ、ＰＯＶに直接転送する。パー
シングを実施すべき場合には、ＣＰＡはＤ４の出力に接
続された入力上にマルチプレクサを位置決めし、論理ネ
ットワークＤ１をイネーブルし、コード（ＳＥＡＲＣＨ
ＣＯＤＥＳ）の待機を開始する。正常オペレーティン
グ条件下では、Ｄ１はまず最初にパック開始コードを検
出し、次いで可能なシステムヘッダ開始コードを検出
し、次いでパケット開始コードを検出する。パック開始
コードが到着しない限り、回路ＤＥＳに到着した全ビッ
トは廃棄される。各コードが到着すると（ステップ１０
０）、Ｄ１はこれを復号化し、ＣＰＡは受信したコード
に依存して３つの異なる経路に従う。３つの経路は図６
ではステップ１０１（パースパックヘッダ）、１０２
（パースシステムヘッダ）、１０３（パースパケット）
により模式的に示す。これらの３つの経路の各々は図７
にステップ１０４、１０５、１０６により示すように論
理ネットワークＤ２〜Ｄ４の１つのイネーブリングにそ
れぞれ対応する。図７中のステップ「セットサーチフラ
グ（ＳＥＴ ＳＥＡＲＣＨ ＦＬＡＧ）」は図６中のス
テップ「サーチコード（ＳＥＡＲＣＨ ＣＯＤＥＳ）」
に対応する。
デバイスＰＡのオペレーションを説明する。図６から明
らかなように、ＳＴＡＲＴ信号の受信後、パーサ制御ユ
ニットＣＰＡ（図５）はまず最初に信号ＶＩＤＥＯ Ａ
ＵＤＩＯＮがパーシングを実施すべきであることを示す
か又は実施すべきでないことを示すかをチェックしなけ
ればならない。実施すべきでない場合には、上述のよう
にＣＰＡはマルチプレクサＭＸ３、ＭＸ４をコネクショ
ン２１に連結された入力に位置決めし、パケットをＩＲ
Ｄから出力ポートＰＯＡ、ＰＯＶに直接転送する。パー
シングを実施すべき場合には、ＣＰＡはＤ４の出力に接
続された入力上にマルチプレクサを位置決めし、論理ネ
ットワークＤ１をイネーブルし、コード（ＳＥＡＲＣＨ
ＣＯＤＥＳ）の待機を開始する。正常オペレーティン
グ条件下では、Ｄ１はまず最初にパック開始コードを検
出し、次いで可能なシステムヘッダ開始コードを検出
し、次いでパケット開始コードを検出する。パック開始
コードが到着しない限り、回路ＤＥＳに到着した全ビッ
トは廃棄される。各コードが到着すると（ステップ１０
０）、Ｄ１はこれを復号化し、ＣＰＡは受信したコード
に依存して３つの異なる経路に従う。３つの経路は図６
ではステップ１０１（パースパックヘッダ）、１０２
（パースシステムヘッダ）、１０３（パースパケット）
により模式的に示す。これらの３つの経路の各々は図７
にステップ１０４、１０５、１０６により示すように論
理ネットワークＤ２〜Ｄ４の１つのイネーブリングにそ
れぞれ対応する。図７中のステップ「セットサーチフラ
グ（ＳＥＴ ＳＥＡＲＣＨ ＦＬＡＧ）」は図６中のス
テップ「サーチコード（ＳＥＡＲＣＨ ＣＯＤＥＳ）」
に対応する。
【００２８】コードがパック開始コードである場合に
は、論理ネットワークＤ２（図５）はパックヘッダをパ
ースし（ステップ１０１）、システムクロックリファレ
ンスＳＣＲを抽出し、これをブロックＦＤ（図２）に供
給し、信号ＣＫＳを再構成する。システムヘッダ開始コ
ードが認識されると、図８に詳示するステップ１０２の
オペレーションが実施される。論理ネットワークＤ３
（図５）はヘッダに含まれる所定のパラメータを復号化
し、パラメータメモリＭＰに供給しなければならない。
図８のフローチャートに示すこれらのパラメータの意味
は、規格から公知である。ＣＰＡはこれらのパラメータ
のいくつかの値、特にストリームレート（ＲＡＴＥ Ｂ
ＯＵＮＤ）及びプライベートデータにより要求される最
小メモリ寸法（ＳＴＤ ＢＵＦＦＥＲ ＳＩＺＥ ＢＯ
ＵＮＤ）に関連するパラメータの値と、フローの特性
（固定レートの伝送及び結合パラメータ）を示す１対の
フラグＦ及びＣＳＰＳについてチェックし、値自体が許
容可能であるか（ストリームレート及びメモリ容量）又
は（２つのフラグが）所望のフラグであるかを確認す
る。結果が否の場合には、復号化が不可能であるという
信号が発生され、ワイヤ１５ｂの１つに送られる。これ
らの条件下で、パーサオペレーションは新しいＳＴＡＲ
Ｔの到着まで中断される。
は、論理ネットワークＤ２（図５）はパックヘッダをパ
ースし（ステップ１０１）、システムクロックリファレ
ンスＳＣＲを抽出し、これをブロックＦＤ（図２）に供
給し、信号ＣＫＳを再構成する。システムヘッダ開始コ
ードが認識されると、図８に詳示するステップ１０２の
オペレーションが実施される。論理ネットワークＤ３
（図５）はヘッダに含まれる所定のパラメータを復号化
し、パラメータメモリＭＰに供給しなければならない。
図８のフローチャートに示すこれらのパラメータの意味
は、規格から公知である。ＣＰＡはこれらのパラメータ
のいくつかの値、特にストリームレート（ＲＡＴＥ Ｂ
ＯＵＮＤ）及びプライベートデータにより要求される最
小メモリ寸法（ＳＴＤ ＢＵＦＦＥＲ ＳＩＺＥ ＢＯ
ＵＮＤ）に関連するパラメータの値と、フローの特性
（固定レートの伝送及び結合パラメータ）を示す１対の
フラグＦ及びＣＳＰＳについてチェックし、値自体が許
容可能であるか（ストリームレート及びメモリ容量）又
は（２つのフラグが）所望のフラグであるかを確認す
る。結果が否の場合には、復号化が不可能であるという
信号が発生され、ワイヤ１５ｂの１つに送られる。これ
らの条件下で、パーサオペレーションは新しいＳＴＡＲ
Ｔの到着まで中断される。
【００２９】受信されたコードがパケット開始コードで
ある場合には、図９に詳示するステップ１０３のオペレ
ーションが実施される。ＣＰＡはＤ４をイネーブルし、
パケットヘッダに含まれる情報、特にパケットが属する
ストリームの同一性を復号化し、ストリームが実際に処
理されているものであるか否かを確認する。パケットが
現在のストリームに属するビデオパケットであることを
ヘッダが示す場合には、パケット長をＭＰに記憶させ、
信号ＤＴＳが存在する場合にはその存在を外部コントロ
ーラに指示し、コントローラがこれらの信号を読み取っ
た後、ビデオバッファＢＶ（図４）、次いでビデオデコ
ーダＤＶ（図１）に送るためにパケットに含まれるデー
タのＰＯＶへの転送を指令する。パケットがビデオパケ
ットでない場合には、ＣＰＡはこのパケットがオーディ
オパケットであるか又はプライベートデータパケットで
あるかを試験する。所望のストリームに属するオーディ
オパケットである場合には、そのパケット長をＭＰに記
憶させ、信号ＰＴＳが存在する場合には該信号を読み取
り、パケットに含まれるデータをＢＡに記憶させるため
にＰＯＡに転送するように指令する。プライベートデー
タパケットである場合には、パケットに含まれるデータ
をＢＤに記憶させるためにＰＯＵに送るように指令す
る。ＰＡは最終的に終了コードを受信すると、停止に戻
る。ビデオ信号及びプライベートデータについては、規
格に規定されているようにヘッダに含まれるサービス情
報を含まないデータである「ネット」データのみが出力
に転送されることを明記すべきである。オーディオで
は、規格ＩＳＯ／ＩＥＣ １１１７２−３に規定されて
いるようにネットデータを転送することと、オーディオ
デコーダの特性に依存して完全パケットを転送すること
が可能である。
ある場合には、図９に詳示するステップ１０３のオペレ
ーションが実施される。ＣＰＡはＤ４をイネーブルし、
パケットヘッダに含まれる情報、特にパケットが属する
ストリームの同一性を復号化し、ストリームが実際に処
理されているものであるか否かを確認する。パケットが
現在のストリームに属するビデオパケットであることを
ヘッダが示す場合には、パケット長をＭＰに記憶させ、
信号ＤＴＳが存在する場合にはその存在を外部コントロ
ーラに指示し、コントローラがこれらの信号を読み取っ
た後、ビデオバッファＢＶ（図４）、次いでビデオデコ
ーダＤＶ（図１）に送るためにパケットに含まれるデー
タのＰＯＶへの転送を指令する。パケットがビデオパケ
ットでない場合には、ＣＰＡはこのパケットがオーディ
オパケットであるか又はプライベートデータパケットで
あるかを試験する。所望のストリームに属するオーディ
オパケットである場合には、そのパケット長をＭＰに記
憶させ、信号ＰＴＳが存在する場合には該信号を読み取
り、パケットに含まれるデータをＢＡに記憶させるため
にＰＯＡに転送するように指令する。プライベートデー
タパケットである場合には、パケットに含まれるデータ
をＢＤに記憶させるためにＰＯＵに送るように指令す
る。ＰＡは最終的に終了コードを受信すると、停止に戻
る。ビデオ信号及びプライベートデータについては、規
格に規定されているようにヘッダに含まれるサービス情
報を含まないデータである「ネット」データのみが出力
に転送されることを明記すべきである。オーディオで
は、規格ＩＳＯ／ＩＥＣ １１１７２−３に規定されて
いるようにネットデータを転送することと、オーディオ
デコーダの特性に依存して完全パケットを転送すること
が可能である。
【００３０】図１０はＤＭのブロック図を示す。図４と
共通するエレメントは同一参照符号を付した。ＤＭはＩ
Ａ、ＣＳＣ及びＣＮＴ（図１）からコネクションＥＥを
通って送られたデータを、マルチプレクサＭＸ１及び、
メモリコントローラＣＭ（図４）への信号を搬送するバ
スＭの部分に相当するコネクション又はバスＭＷを通っ
てメモリコントローラＣＭに転送する入力セクション
（ブロックＩＴＥ、ＩＳＣＥ、ＩＢＥ）と、ＢＳで読み
取られ且つＣＭからの信号を搬送するためのバスＭ（図
２）の部分に相当するコネクション又はバスＭＲ上に存
在する信号をマルチプレクサＭＸ２及びコネクションＥ
Ｕを通ってＩＡ、ＣＳＣ及びＣＮＴに経路設定する出力
セクション（ブロックＩＴＵ、ＩＳＣＵ、ＩＢＵ）とを
含む。コネクションＥＥ、ＥＵ及びＭＷ、ＭＲは、全く
従来通りに入力のそれぞれバスＥ及びＭの２つの伝送方
向をＤＭの入力で分離することにより得られる単方向接
続である。本発明のデバイスをＭＰＥＧストリームの送
信システムの復号化側に配置する場合には、回路ＩＴＥ
はＩＡから８ビットデータブロックを受信し、コントロ
ーラＣＭ及びＢＳに転送すべき１６ビットブロックに配
置する。回路ＩＴＵはバスＭＲの適当なワイヤを通って
コントローラＣＭからメモリＢＳの充填レベルに関する
情報（ＣＭの詳細な説明で考察する信号ＳＴＡＴ）を受
信し、ＢＳの充填レベルが上限閾値を越えた場合にはデ
ータ送信を中断する要求、ＢＳの充填レベルが下限閾値
を下回った場合には送信を再開する要求を、ＥＵのワイ
ヤを通ってＩＡに向かって送る。両閾値はプログラム可
能である。
共通するエレメントは同一参照符号を付した。ＤＭはＩ
Ａ、ＣＳＣ及びＣＮＴ（図１）からコネクションＥＥを
通って送られたデータを、マルチプレクサＭＸ１及び、
メモリコントローラＣＭ（図４）への信号を搬送するバ
スＭの部分に相当するコネクション又はバスＭＷを通っ
てメモリコントローラＣＭに転送する入力セクション
（ブロックＩＴＥ、ＩＳＣＥ、ＩＢＥ）と、ＢＳで読み
取られ且つＣＭからの信号を搬送するためのバスＭ（図
２）の部分に相当するコネクション又はバスＭＲ上に存
在する信号をマルチプレクサＭＸ２及びコネクションＥ
Ｕを通ってＩＡ、ＣＳＣ及びＣＮＴに経路設定する出力
セクション（ブロックＩＴＵ、ＩＳＣＵ、ＩＢＵ）とを
含む。コネクションＥＥ、ＥＵ及びＭＷ、ＭＲは、全く
従来通りに入力のそれぞれバスＥ及びＭの２つの伝送方
向をＤＭの入力で分離することにより得られる単方向接
続である。本発明のデバイスをＭＰＥＧストリームの送
信システムの復号化側に配置する場合には、回路ＩＴＥ
はＩＡから８ビットデータブロックを受信し、コントロ
ーラＣＭ及びＢＳに転送すべき１６ビットブロックに配
置する。回路ＩＴＵはバスＭＲの適当なワイヤを通って
コントローラＣＭからメモリＢＳの充填レベルに関する
情報（ＣＭの詳細な説明で考察する信号ＳＴＡＴ）を受
信し、ＢＳの充填レベルが上限閾値を越えた場合にはデ
ータ送信を中断する要求、ＢＳの充填レベルが下限閾値
を下回った場合には送信を再開する要求を、ＥＵのワイ
ヤを通ってＩＡに向かって送る。両閾値はプログラム可
能である。
【００３１】デバイスを送信機側で使用する場合には、
ＩＴＵはメモリで読み取られた１６ビットデータブロッ
クを２バイトに分割してＩＡに逐次送り、ＩＴＥは受信
機からのフィードバック信号をＩＡから受信し、ＣＭに
送る。ＩＴＥ、ＩＴＵは外部からデータを受信してメモ
リに送るための機械と、制御信号を管理するための機械
との２つの有限状態機により各々構成される。ダイアロ
グプロトコルは規格通りなので、これらのデバイスの作
製は当業者に容易である。回路ＩＳＣＥ、ＩＳＣＵ、Ｉ
ＢＥ、ＩＢＵはピンポン配置の１対のレジスタ（即ち各
サイクルで読み取り及び書き込みオペレーションを交互
に行う１対のレジスタ）と、プロトコルにより規定され
た要求／確認信号を管理するための論理ネットワークを
含む。種々のオペレーションモードでこれらの回路を通
って入出力されるデータは、上記説明に明示した通りで
ある。ＤＭの全回路は更に、コントローラＣＮＴ（図
１）がバスＥへのアクセスを要求する場合にはコネクシ
ョン１５のワイヤ１５ｃを通ってそれぞれのオペレーシ
ョンを停止するためのコマンドＳＴＯＰＥをＩＣＰ（図
２）から受信し、同様にコネクション１５に属するワイ
ヤ１５ａを通って停止が生じたことを確認するための信
号ＳＴＯＰＤＥをＩＣＰに送る。
ＩＴＵはメモリで読み取られた１６ビットデータブロッ
クを２バイトに分割してＩＡに逐次送り、ＩＴＥは受信
機からのフィードバック信号をＩＡから受信し、ＣＭに
送る。ＩＴＥ、ＩＴＵは外部からデータを受信してメモ
リに送るための機械と、制御信号を管理するための機械
との２つの有限状態機により各々構成される。ダイアロ
グプロトコルは規格通りなので、これらのデバイスの作
製は当業者に容易である。回路ＩＳＣＥ、ＩＳＣＵ、Ｉ
ＢＥ、ＩＢＵはピンポン配置の１対のレジスタ（即ち各
サイクルで読み取り及び書き込みオペレーションを交互
に行う１対のレジスタ）と、プロトコルにより規定され
た要求／確認信号を管理するための論理ネットワークを
含む。種々のオペレーションモードでこれらの回路を通
って入出力されるデータは、上記説明に明示した通りで
ある。ＤＭの全回路は更に、コントローラＣＮＴ（図
１）がバスＥへのアクセスを要求する場合にはコネクシ
ョン１５のワイヤ１５ｃを通ってそれぞれのオペレーシ
ョンを停止するためのコマンドＳＴＯＰＥをＩＣＰ（図
２）から受信し、同様にコネクション１５に属するワイ
ヤ１５ａを通って停止が生じたことを確認するための信
号ＳＴＯＰＤＥをＩＣＰに送る。
【００３２】図１１に関して説明すると、ブロックＩＣ
Ｐはそれぞれ割り込み要求の管理、ＤＥＳ内の内部レジ
スタのアドレスの復号化、及びＤＭ、ＩＵ（図２）又は
コントローラＣＮＴからバスＥ、Ｕ（図１）へのアクセ
ス要求の裁定を行うための３つの論理ネットワークＧＩ
Ｒ、ＣＤＥ、ＣＡＣを含む。ＧＩＲはコネクション１５
のワイヤ１５ｂを通ってＰＡ、ＣＭ及びＩＳからの割り
込み要求を受信し、各ワイヤは特定要求ＩＲＱＸに関連
する。例えば、１６の別個要求がＧＩＲに到着し得ると
仮定される。このような要求の存在下で、ＧＩＲは（Ｄ
ＥＳから出るバス４の部分に相当する）バス４Ｕのワイ
ヤを通ってフラグＩＲＱをコントローラＣＮＴ（図１）
に送り、次いでＣＮＴからバス４Ｅを通ってコマンドＲ
ＩＲＱを受信すると、バスＥＵ上に要求を送る。ＧＩＲ
は更に、前の要求の処理中に到着する要求が処理されず
に消去されるのを阻止するための手段を含む。ＧＩＲの
構造は図１２に関して追って説明する。レジスタアドレ
シングを管理する回路ＣＤＥは、第１のオペレーション
でＣＤＥにアドレスを送り、第２のオペレーションで実
際にレジスタにデータを読み書きする間接アドレシング
を行う。ＣＤＥは、バスＥＥを通ってアドレスを受信し
且つコネクション１５のワイヤ１５ｅ上に個々のレジス
タのイネーブリング信号を提供するデコーダから主に構
成される。間接アドレシングは当業者に周知の技術であ
るので、回路ＣＤＥのより詳細な説明は不要である。
Ｐはそれぞれ割り込み要求の管理、ＤＥＳ内の内部レジ
スタのアドレスの復号化、及びＤＭ、ＩＵ（図２）又は
コントローラＣＮＴからバスＥ、Ｕ（図１）へのアクセ
ス要求の裁定を行うための３つの論理ネットワークＧＩ
Ｒ、ＣＤＥ、ＣＡＣを含む。ＧＩＲはコネクション１５
のワイヤ１５ｂを通ってＰＡ、ＣＭ及びＩＳからの割り
込み要求を受信し、各ワイヤは特定要求ＩＲＱＸに関連
する。例えば、１６の別個要求がＧＩＲに到着し得ると
仮定される。このような要求の存在下で、ＧＩＲは（Ｄ
ＥＳから出るバス４の部分に相当する）バス４Ｕのワイ
ヤを通ってフラグＩＲＱをコントローラＣＮＴ（図１）
に送り、次いでＣＮＴからバス４Ｅを通ってコマンドＲ
ＩＲＱを受信すると、バスＥＵ上に要求を送る。ＧＩＲ
は更に、前の要求の処理中に到着する要求が処理されず
に消去されるのを阻止するための手段を含む。ＧＩＲの
構造は図１２に関して追って説明する。レジスタアドレ
シングを管理する回路ＣＤＥは、第１のオペレーション
でＣＤＥにアドレスを送り、第２のオペレーションで実
際にレジスタにデータを読み書きする間接アドレシング
を行う。ＣＤＥは、バスＥＥを通ってアドレスを受信し
且つコネクション１５のワイヤ１５ｅ上に個々のレジス
タのイネーブリング信号を提供するデコーダから主に構
成される。間接アドレシングは当業者に周知の技術であ
るので、回路ＣＤＥのより詳細な説明は不要である。
【００３３】回路ＣＡＣはバスＥ、Ｕへのアクセスを管
理し、これらのバスは一般にそれぞれＤＭ又はＩＵに割
り当てられ、コントローラＣＮＴ（図１）が要求する場
合には該コントローラに割り当てられる。回路は２つの
バスの一方へのアクセスを各々管理する２つの同様のエ
レメントを含む。コントローラによるアクセス要求は、
バス４Ｅのワイヤの１本にＣＮＴにより提供される信号
ＩＯＢＵＳであり、その論理値に依存してバスＥへのア
クセスであるか又はバスＵへのアクセスであるかを指示
する。要求の結果として、ＣＡＣは該当エレメントに依
存して回路ＤＭ又はＩＵのオペレーションの停止を要求
する信号ＳＴＯＰＥ（ワイヤ１５ｃ）又はＳＴＯＰＵ
（ワイヤ１５ｆ）を発生し、ワイヤ１５ｄ、１５ｇを通
って該当コンポーネントにより供給され且つ停止が生じ
たことを指示する確認信号ＳＴＯＰＤＥ、ＳＴＯＰＤＵ
の受信後、ＣＡＣは図１、２中のコネクション５を形成
するワイヤ５Ｅ、５Ｕ上に駆動回路ＰＥ、ＰＵのイネー
ブリング信号ＯＥＥ、ＯＥＵを発生し、ＣＡＣは更に通
常の読み書き（Ｒ／Ｗ）及びチップセレクト（ＣＳ）コ
マンドを受信し、アベイラビリティ信号ＲＤＹをコント
ローラに送る。この種の回路は全く従来通りである。Ｉ
ＣＰの他の入出力信号は、ＤＥＳ（図１）の他のブロッ
クの説明で明示される。
理し、これらのバスは一般にそれぞれＤＭ又はＩＵに割
り当てられ、コントローラＣＮＴ（図１）が要求する場
合には該コントローラに割り当てられる。回路は２つの
バスの一方へのアクセスを各々管理する２つの同様のエ
レメントを含む。コントローラによるアクセス要求は、
バス４Ｅのワイヤの１本にＣＮＴにより提供される信号
ＩＯＢＵＳであり、その論理値に依存してバスＥへのア
クセスであるか又はバスＵへのアクセスであるかを指示
する。要求の結果として、ＣＡＣは該当エレメントに依
存して回路ＤＭ又はＩＵのオペレーションの停止を要求
する信号ＳＴＯＰＥ（ワイヤ１５ｃ）又はＳＴＯＰＵ
（ワイヤ１５ｆ）を発生し、ワイヤ１５ｄ、１５ｇを通
って該当コンポーネントにより供給され且つ停止が生じ
たことを指示する確認信号ＳＴＯＰＤＥ、ＳＴＯＰＤＵ
の受信後、ＣＡＣは図１、２中のコネクション５を形成
するワイヤ５Ｅ、５Ｕ上に駆動回路ＰＥ、ＰＵのイネー
ブリング信号ＯＥＥ、ＯＥＵを発生し、ＣＡＣは更に通
常の読み書き（Ｒ／Ｗ）及びチップセレクト（ＣＳ）コ
マンドを受信し、アベイラビリティ信号ＲＤＹをコント
ローラに送る。この種の回路は全く従来通りである。Ｉ
ＣＰの他の入出力信号は、ＤＥＳ（図１）の他のブロッ
クの説明で明示される。
【００３４】１６の可能な割り込み要求からなる例につ
いて図１２に関して説明すると、回路ＧＩＲは１６のラ
ッチレジスタＬ１のバンクを含む。各エレメントはその
ゲート入力をワイヤ１５ｂの１つに接続されており、要
求ＩＲＱＸを受信すると、プリセットされた論理レベル
（特に１）の信号をその出力から転送する。Ｌ１の種々
のエレメントの出力はＰ１として示すＯＲゲートの入力
に接続されており、その出力はコントローラＣＮＴに割
り込み要求の存在を知らせるフラグＩＲＱを送るバス４
Ｕのワイヤである。更に、Ｌ１の出力は１６のレジスタ
Ｒ１からなるバンクのレジスタの１つに各々接続されて
おり、該レジスタはバス４Ｅのワイヤを通ってコントロ
ーラにより供給される読み取りコマンドＲＩＲＱを受信
すると割り込み要求を記憶し、バスＥＵ上に転送する
（信号ＩＲＱＲ）。Ｒ１の各出力信号もそれぞれのゲー
トバンクＰ２、Ｐ３に属するＡＮＤゲート及びＮＯＲゲ
ートの列を通ってＬ１中のそれぞれのエレメントのリセ
ット入力にフィードバックされる。Ｐ２の各ゲートはＲ
１のそれぞれのレジスタへの読み取り要求からパルス発
生器ＧＩＭにより発生されるパルスによりイネーブルさ
れる。実際に、ＧＩＭは微分回路であり得る。Ｐ３の個
々のゲートは、ワイヤ１５ｅの１つを通ってＣＤＥ（図
１１）により供給される書き込み信号の指令に応じて、
個々の割り込み要求の処理をイネーブルし且つバスＥＥ
を通ってコントローラにより供給される信号をロードす
る１６のイネーブリングレジスタＲ２からなるバンクの
それぞれの出力信号によりイネーブルされる。当然のこ
とながら、ここに記載の構成では、割り込み要求はリセ
ットされず、コントローラにより実際に読み取られるま
でコントローラに利用可能に維持される。こうして、コ
ントローラが既に別の要求を処理している間に到着する
要求は失われる。更に、レジスタＲ２及びポートＰ３を
通って割り込みを個々にマスクすることが可能である。
いて図１２に関して説明すると、回路ＧＩＲは１６のラ
ッチレジスタＬ１のバンクを含む。各エレメントはその
ゲート入力をワイヤ１５ｂの１つに接続されており、要
求ＩＲＱＸを受信すると、プリセットされた論理レベル
（特に１）の信号をその出力から転送する。Ｌ１の種々
のエレメントの出力はＰ１として示すＯＲゲートの入力
に接続されており、その出力はコントローラＣＮＴに割
り込み要求の存在を知らせるフラグＩＲＱを送るバス４
Ｕのワイヤである。更に、Ｌ１の出力は１６のレジスタ
Ｒ１からなるバンクのレジスタの１つに各々接続されて
おり、該レジスタはバス４Ｅのワイヤを通ってコントロ
ーラにより供給される読み取りコマンドＲＩＲＱを受信
すると割り込み要求を記憶し、バスＥＵ上に転送する
（信号ＩＲＱＲ）。Ｒ１の各出力信号もそれぞれのゲー
トバンクＰ２、Ｐ３に属するＡＮＤゲート及びＮＯＲゲ
ートの列を通ってＬ１中のそれぞれのエレメントのリセ
ット入力にフィードバックされる。Ｐ２の各ゲートはＲ
１のそれぞれのレジスタへの読み取り要求からパルス発
生器ＧＩＭにより発生されるパルスによりイネーブルさ
れる。実際に、ＧＩＭは微分回路であり得る。Ｐ３の個
々のゲートは、ワイヤ１５ｅの１つを通ってＣＤＥ（図
１１）により供給される書き込み信号の指令に応じて、
個々の割り込み要求の処理をイネーブルし且つバスＥＥ
を通ってコントローラにより供給される信号をロードす
る１６のイネーブリングレジスタＲ２からなるバンクの
それぞれの出力信号によりイネーブルされる。当然のこ
とながら、ここに記載の構成では、割り込み要求はリセ
ットされず、コントローラにより実際に読み取られるま
でコントローラに利用可能に維持される。こうして、コ
ントローラが既に別の要求を処理している間に到着する
要求は失われる。更に、レジスタＲ２及びポートＰ３を
通って割り込みを個々にマスクすることが可能である。
【００３５】図１３は、シリアルライン６に向かうイン
タフェース１５がそれぞれ図４のブロック組ＢＭＵ、Ｉ
ＳＵ及びＩＳＥ、ＢＭＥに対応する送信セクションＳＴ
Ｘ及び受信セクションＳＲＸを含むことを示す。デバイ
スＤＥＣ（図１）を送信機として使用する場合には、送
信セクションＳＴＸは主にＭＰＥＧデータ及びメッセー
ジを送信し、受信セクションＳＲＸは遠隔デコーダに連
携するデバイスからメッセージ受信確認信号を受信し、
コントローラに使用可能にし、逆に受信機に連携するデ
バイスＤＥＣでは、セクションＳＴＸはコントローラに
より供給される確認信号を送信し、受信セクションはデ
ータ及びメッセージを受信してシステムバッファに送信
し、コントローラに使用可能にする。送信セクション
は、一方ではプロトコル特性を考慮し、他方ではＰＣＭ
フレームの所定のチャネルが同期情報及びシグナリング
に充てられ、通信には使用できないという事実を考慮す
ることにより、ＰＣＭフレーム内のＨＤＬＣプロトコル
で信号送信を構成すべきである。本適用で使用されるＨ
ＤＬＣプロトコルは、６個の連続する「１」ビットから
構成され、実際に要求されるビットレートにチャネル充
填を適応させることが必要な場合には複数であり得る少
なくとも１つの初期同期語と、送信情報の型、即ちＭＰ
ＥＧデータ、メッセージ又は確認信号のいずれであるか
を特定する１群のビットからなり、確認信号の場合には
確認信号自体の意味をもコードする「アドレス」語と、
送信情報内容を表す語列（確認信号の送信の場合には当
然存在しない）と、送信正当性をチェックするための２
語（特にサイクリックリダンダンシーコードを表す２
語）とを順に含む「フレーム」を使用する。指定フレー
ム構造に関する詳細は国際規格ＩＳＯ／ＩＥＣ ３３０
９を参照されたい。
タフェース１５がそれぞれ図４のブロック組ＢＭＵ、Ｉ
ＳＵ及びＩＳＥ、ＢＭＥに対応する送信セクションＳＴ
Ｘ及び受信セクションＳＲＸを含むことを示す。デバイ
スＤＥＣ（図１）を送信機として使用する場合には、送
信セクションＳＴＸは主にＭＰＥＧデータ及びメッセー
ジを送信し、受信セクションＳＲＸは遠隔デコーダに連
携するデバイスからメッセージ受信確認信号を受信し、
コントローラに使用可能にし、逆に受信機に連携するデ
バイスＤＥＣでは、セクションＳＴＸはコントローラに
より供給される確認信号を送信し、受信セクションはデ
ータ及びメッセージを受信してシステムバッファに送信
し、コントローラに使用可能にする。送信セクション
は、一方ではプロトコル特性を考慮し、他方ではＰＣＭ
フレームの所定のチャネルが同期情報及びシグナリング
に充てられ、通信には使用できないという事実を考慮す
ることにより、ＰＣＭフレーム内のＨＤＬＣプロトコル
で信号送信を構成すべきである。本適用で使用されるＨ
ＤＬＣプロトコルは、６個の連続する「１」ビットから
構成され、実際に要求されるビットレートにチャネル充
填を適応させることが必要な場合には複数であり得る少
なくとも１つの初期同期語と、送信情報の型、即ちＭＰ
ＥＧデータ、メッセージ又は確認信号のいずれであるか
を特定する１群のビットからなり、確認信号の場合には
確認信号自体の意味をもコードする「アドレス」語と、
送信情報内容を表す語列（確認信号の送信の場合には当
然存在しない）と、送信正当性をチェックするための２
語（特にサイクリックリダンダンシーコードを表す２
語）とを順に含む「フレーム」を使用する。指定フレー
ム構造に関する詳細は国際規格ＩＳＯ／ＩＥＣ ３３０
９を参照されたい。
【００３６】前記規格を考慮すると、送信セクションＳ
ＴＸは以下の要素： −例えばコネクション１６を通ってパーサＰＡのユニッ
トＳＤ（図５）から入力されるデータ及びバスＥを通っ
てコントローラにより供給されるメッセージをそれぞれ
記憶する２つのエレメントを含むデータ発生器ＧＤであ
って、ＨＤＬＣフレーム形成デバイスＴＨから対応する
要求を受信すると、ＴＨに同時に１バイトでデータ／メ
ッセージを送信し、メッセージのメモリエレメントは図
４のブロックＢＭＵである前記データ発生器、 −図１４に関して追って詳述するような構造を有してお
り、フレームの始点に同期語及びアドレスを挿入し、情
報語において（特に５個の連続する１の後に０を挿入す
ることにより）同期語をシミュレートすることが可能な
１のシーケンスを中断し、サイクリックリダンダンシー
コードを計算してフレームの終点に加えるＨＤＬＣフレ
ーム形成デバイスＴＨ、 −ライン６Ｅを通ってＣＩＳ（図１）により供給される
同期情報に基づいて送信すべき信号を同時に１ビットで
ＴＨから要求し、ＰＣＭフレームに挿入する出力インタ
フェースＩＰＴであって、ＰＣＭフレームはその後、コ
ネクション６Ｕに送信される前記インタフェースを含
む。
ＴＸは以下の要素： −例えばコネクション１６を通ってパーサＰＡのユニッ
トＳＤ（図５）から入力されるデータ及びバスＥを通っ
てコントローラにより供給されるメッセージをそれぞれ
記憶する２つのエレメントを含むデータ発生器ＧＤであ
って、ＨＤＬＣフレーム形成デバイスＴＨから対応する
要求を受信すると、ＴＨに同時に１バイトでデータ／メ
ッセージを送信し、メッセージのメモリエレメントは図
４のブロックＢＭＵである前記データ発生器、 −図１４に関して追って詳述するような構造を有してお
り、フレームの始点に同期語及びアドレスを挿入し、情
報語において（特に５個の連続する１の後に０を挿入す
ることにより）同期語をシミュレートすることが可能な
１のシーケンスを中断し、サイクリックリダンダンシー
コードを計算してフレームの終点に加えるＨＤＬＣフレ
ーム形成デバイスＴＨ、 −ライン６Ｅを通ってＣＩＳ（図１）により供給される
同期情報に基づいて送信すべき信号を同時に１ビットで
ＴＨから要求し、ＰＣＭフレームに挿入する出力インタ
フェースＩＰＴであって、ＰＣＭフレームはその後、コ
ネクション６Ｕに送信される前記インタフェースを含
む。
【００３７】受信セクションは送信セクションと相補的
であり、以下の要素： −ライン６Ｅを通ってＣＩＳにより供給される同期情報
に基づいてライン６Ｅ上に存在するＰＣＭフレームから
ＨＤＬＣデータを同時に１ビットで抽出する入力インタ
フェースＩＰＲ、 −ＨＤＬＣフレームを分割するためのデバイスＲＨであ
って、ＴＨと相補的なタスクを有しており、送信された
情報の型を認識し、データ受信機ＲＸＤにＭＰＥＧデー
タ及びメッセージを同時に１バイトで転送し、コントロ
ーラＣＮＴ（図１）に確認信号を使用可能にするように
構成され、図１５に詳示するような構造を有する前記デ
バイス、 −バスＭＷ、ＥＵを通ってＢＳ（図４）及びＣＮＴ（図
１）にそれぞれ送信する前にＲＨから受信したバイトを
データ又はメッセージバッファに記憶するデータ受信機
ＲＸＤであって、データバッファはピンポン配置の２つ
のエレメントから構成され、ＢＳへのアクセスを得るた
めにメモリコントローラにより必要とされる時間データ
を記憶すべきであり、他方、（図４にＢＭＥとして示し
た）メッセージバッファはＦＩＦＯメモリであり、完全
なメッセージを記憶し、割り込み要求によりメモリが充
填されたこと（従ってメッセージが存在すること）を知
らせる前記受信機を含む。
であり、以下の要素： −ライン６Ｅを通ってＣＩＳにより供給される同期情報
に基づいてライン６Ｅ上に存在するＰＣＭフレームから
ＨＤＬＣデータを同時に１ビットで抽出する入力インタ
フェースＩＰＲ、 −ＨＤＬＣフレームを分割するためのデバイスＲＨであ
って、ＴＨと相補的なタスクを有しており、送信された
情報の型を認識し、データ受信機ＲＸＤにＭＰＥＧデー
タ及びメッセージを同時に１バイトで転送し、コントロ
ーラＣＮＴ（図１）に確認信号を使用可能にするように
構成され、図１５に詳示するような構造を有する前記デ
バイス、 −バスＭＷ、ＥＵを通ってＢＳ（図４）及びＣＮＴ（図
１）にそれぞれ送信する前にＲＨから受信したバイトを
データ又はメッセージバッファに記憶するデータ受信機
ＲＸＤであって、データバッファはピンポン配置の２つ
のエレメントから構成され、ＢＳへのアクセスを得るた
めにメモリコントローラにより必要とされる時間データ
を記憶すべきであり、他方、（図４にＢＭＥとして示し
た）メッセージバッファはＦＩＦＯメモリであり、完全
なメッセージを記憶し、割り込み要求によりメモリが充
填されたこと（従ってメッセージが存在すること）を知
らせる前記受信機を含む。
【００３８】図１４に関して説明すると、ブロックＴＨ
においてマルチプレクサＭＸ５は、ＧＤ（図１３）から
の情報を供給するコネクション２２、ワイヤード論理レ
ベルの適当な群を通って得られる同期語を供給する手段
（矢印ＦＬ）、送信におけるサイクリックリダンダンシ
ーコードを計算する回路ＣＲＴの出力７０、及びＨＤＬ
Ｃアドレスを選択するための回路ＳＩＨの出力７１にそ
れぞれ接続された４つの入力を有する。ＭＸ５は、ワイ
ヤ２３上を送られる信号ＵＮＢＹＴＥを介して同様に発
生器ＧＤからデータバイトを要求する制御論理ネットワ
ークＬＣＴによりコネクション２７上を送られるコマン
ドにより、送信の位相に依存して適当な入力に配置され
る。回路ＳＩＨは、バスＥＥを通ってそれぞれデータ、
メッセージ及び確認信号のアドレス語に割り当てられる
値をコントローラにより書き込まれる３つのレジスタを
含む。ＳＩＨはコネクション２８上をＬＣＴにより送ら
れる制御信号に基づき、コネクション７１を介して送信
情報の型に対応する語ＡＤＤＲをＭＸ５に供給する。Ｓ
ＩＨは更に、図１３のブロックＲＨに使用される値（コ
ネクション２５上に存在する信号ＤＡＭ）を使用可能に
し、こうして該ブロックは受信情報に適正に割り込むこ
とができる。当然のことながら、このような値は遠隔デ
バイスＤＥＣＲ（図１）が存在する場合にはこのような
デバイスに通知される。
においてマルチプレクサＭＸ５は、ＧＤ（図１３）から
の情報を供給するコネクション２２、ワイヤード論理レ
ベルの適当な群を通って得られる同期語を供給する手段
（矢印ＦＬ）、送信におけるサイクリックリダンダンシ
ーコードを計算する回路ＣＲＴの出力７０、及びＨＤＬ
Ｃアドレスを選択するための回路ＳＩＨの出力７１にそ
れぞれ接続された４つの入力を有する。ＭＸ５は、ワイ
ヤ２３上を送られる信号ＵＮＢＹＴＥを介して同様に発
生器ＧＤからデータバイトを要求する制御論理ネットワ
ークＬＣＴによりコネクション２７上を送られるコマン
ドにより、送信の位相に依存して適当な入力に配置され
る。回路ＳＩＨは、バスＥＥを通ってそれぞれデータ、
メッセージ及び確認信号のアドレス語に割り当てられる
値をコントローラにより書き込まれる３つのレジスタを
含む。ＳＩＨはコネクション２８上をＬＣＴにより送ら
れる制御信号に基づき、コネクション７１を介して送信
情報の型に対応する語ＡＤＤＲをＭＸ５に供給する。Ｓ
ＩＨは更に、図１３のブロックＲＨに使用される値（コ
ネクション２５上に存在する信号ＤＡＭ）を使用可能に
し、こうして該ブロックは受信情報に適正に割り込むこ
とができる。当然のことながら、このような値は遠隔デ
バイスＤＥＣＲ（図１）が存在する場合にはこのような
デバイスに通知される。
【００３９】マルチプレクサＭＸ５の出力７２は直並列
コンバータＰＳに接続されており、該コンバータの出力
２９（信号ＯＵＴＳ）は、上述のように連続する１のシ
ーケンスを中断後にシリアル出力２４上にデータを送る
デバイスＵＮＴとＣＲＴとに接続されている。回路ＰＳ
は論理ネットワークＬＣＴの指令（ＬＯＡＤ、ワイヤ３
０）に応じてＭＸ５からのバイトをロードし、ＰＳは１
バイトがＵＮＴに送られたことをＬＣＴに知らせる（ワ
イヤ３０ａ）。１のシーケンスの中断はワイヤ２９上の
ビットストリングが同期語に関連する場合にはＬＣＴ
（ワイヤ３１上に存在する信号ＤＩＳＵＮＩ）により抑
止される。ＵＮＴは更に、ワイヤ２６を通ってビット要
求（信号ＵＮＢＩＴ）をＩＰＴ（図１３）から受信し、
ワイヤ３２を通って新しい１ビットを出力に送るための
シフトコマンドとしてＰＳに送信すると共に、ＰＳから
のビットをロードするコマンドとしてＣＲＴに送信し、
こうしてビットをリダンダンシーコード計算で考慮する
ことができる。ＵＮＴの機能を実施する回路は当業者に
容易に作製される。
コンバータＰＳに接続されており、該コンバータの出力
２９（信号ＯＵＴＳ）は、上述のように連続する１のシ
ーケンスを中断後にシリアル出力２４上にデータを送る
デバイスＵＮＴとＣＲＴとに接続されている。回路ＰＳ
は論理ネットワークＬＣＴの指令（ＬＯＡＤ、ワイヤ３
０）に応じてＭＸ５からのバイトをロードし、ＰＳは１
バイトがＵＮＴに送られたことをＬＣＴに知らせる（ワ
イヤ３０ａ）。１のシーケンスの中断はワイヤ２９上の
ビットストリングが同期語に関連する場合にはＬＣＴ
（ワイヤ３１上に存在する信号ＤＩＳＵＮＩ）により抑
止される。ＵＮＴは更に、ワイヤ２６を通ってビット要
求（信号ＵＮＢＩＴ）をＩＰＴ（図１３）から受信し、
ワイヤ３２を通って新しい１ビットを出力に送るための
シフトコマンドとしてＰＳに送信すると共に、ＰＳから
のビットをロードするコマンドとしてＣＲＴに送信し、
こうしてビットをリダンダンシーコード計算で考慮する
ことができる。ＵＮＴの機能を実施する回路は当業者に
容易に作製される。
【００４０】図１５について説明すると、ＨＤＬＣフレ
ームを分割するための回路ＲＨにおいて、ブロックＵＮ
Ｔ（図１４）に相補的なタスクを有するブロックＵＮＲ
はワイヤ３３上に存在する信号のシリアルストリームを
ＩＰＲ（図１３）から受信し、ＵＮＴが０を挿入した場
合には０を廃棄し、同期語（信号ＦＬＧ）の到着を認識
し、ワイヤ３７を通って制御論理ネットワークＬＣＲに
指示する。ＵＮＲのデータ出力３８（信号ＯＵＴＵ）は
直並列コンバータＳＰとサイクリックリダンダンシーコ
ードをチェックするための回路ＣＲＲとに接続されてお
り、該回路は前記コードに関連する２語が認識されたこ
とをＬＣＲに知らせる（ワイヤ３９を通って同様にＬＣ
Ｒのレジスタに記憶され、ワイヤ１５ｉにより模式的に
示すように例えば図２のＩＣＰを通ってコントローラに
使用可能にされる信号ＣＲＣＯＫ）。ＳＰの出力４０
（信号ＰＯＵＴ）は、ＨＤＬＣアドレスをチェックする
ための回路ＶＩＨと２語の容量を有する出力バッファメ
モリＰＩＰとに接続されており、該メモリは２語の時間
に等しい時間記憶後にＳＰにより送信される語をデータ
受信機ＲＸＤに使用可能にする。２語の記憶の目的は以
下の説明から明らかなように、サイクリックリダンダン
シーコードに関連する語が下流コンポーネントに送られ
ないようにすることである。回路ＶＩＨはＲＨが同期語
を受信後にワイヤ４１上のコマンドＷＲＡＤＤＲを介し
てアドレスをロードし、このようなアドレスを送信機に
より供給される信号ＤＡＭと比較し、送信型を認識する
ようにＬＣＲによりイネーブルされる。送信型に関する
情報（コネクション４２上の信号ＡＤ）はＬＣＲに送ら
れ、ＬＣＲはデータ又はメッセージの場合にはワイヤ３
５、３６上に発生されるデータ書き込みコマンドＷＤ又
はメッセージ書き込みコマンドＷＭを介してＲＸＤ（図
１３）の適当なメモリに送信の情報内容をロードさせな
ければならない。このようなコマンドの送信は同期語、
アドレス又はサイクリックリダンダンシーコードの存在
下で阻止される。送信が確認信号に関する場合には、Ｖ
ＩＨはＩＣＰを通って該信号をコントローラに使用可能
にする（ワイヤ１５ｈ上の信号ＡＣＫＤＡＴ）。ＬＣＲ
は更に、適当なワイヤ１５ｂ上に割り込み要求ＡＣＫＲ
ＥＣを送る。図面を簡単にするために、ＡＣＫＤＡＴ及
びＣＲＣＯＫに関する読み取り要求信号は示さない。
ームを分割するための回路ＲＨにおいて、ブロックＵＮ
Ｔ（図１４）に相補的なタスクを有するブロックＵＮＲ
はワイヤ３３上に存在する信号のシリアルストリームを
ＩＰＲ（図１３）から受信し、ＵＮＴが０を挿入した場
合には０を廃棄し、同期語（信号ＦＬＧ）の到着を認識
し、ワイヤ３７を通って制御論理ネットワークＬＣＲに
指示する。ＵＮＲのデータ出力３８（信号ＯＵＴＵ）は
直並列コンバータＳＰとサイクリックリダンダンシーコ
ードをチェックするための回路ＣＲＲとに接続されてお
り、該回路は前記コードに関連する２語が認識されたこ
とをＬＣＲに知らせる（ワイヤ３９を通って同様にＬＣ
Ｒのレジスタに記憶され、ワイヤ１５ｉにより模式的に
示すように例えば図２のＩＣＰを通ってコントローラに
使用可能にされる信号ＣＲＣＯＫ）。ＳＰの出力４０
（信号ＰＯＵＴ）は、ＨＤＬＣアドレスをチェックする
ための回路ＶＩＨと２語の容量を有する出力バッファメ
モリＰＩＰとに接続されており、該メモリは２語の時間
に等しい時間記憶後にＳＰにより送信される語をデータ
受信機ＲＸＤに使用可能にする。２語の記憶の目的は以
下の説明から明らかなように、サイクリックリダンダン
シーコードに関連する語が下流コンポーネントに送られ
ないようにすることである。回路ＶＩＨはＲＨが同期語
を受信後にワイヤ４１上のコマンドＷＲＡＤＤＲを介し
てアドレスをロードし、このようなアドレスを送信機に
より供給される信号ＤＡＭと比較し、送信型を認識する
ようにＬＣＲによりイネーブルされる。送信型に関する
情報（コネクション４２上の信号ＡＤ）はＬＣＲに送ら
れ、ＬＣＲはデータ又はメッセージの場合にはワイヤ３
５、３６上に発生されるデータ書き込みコマンドＷＤ又
はメッセージ書き込みコマンドＷＭを介してＲＸＤ（図
１３）の適当なメモリに送信の情報内容をロードさせな
ければならない。このようなコマンドの送信は同期語、
アドレス又はサイクリックリダンダンシーコードの存在
下で阻止される。送信が確認信号に関する場合には、Ｖ
ＩＨはＩＣＰを通って該信号をコントローラに使用可能
にする（ワイヤ１５ｈ上の信号ＡＣＫＤＡＴ）。ＬＣＲ
は更に、適当なワイヤ１５ｂ上に割り込み要求ＡＣＫＲ
ＥＣを送る。図面を簡単にするために、ＡＣＫＤＡＴ及
びＣＲＣＯＫに関する読み取り要求信号は示さない。
【００４１】ＲＨのオペレーションは以下の通りであ
る。一連の種々の語の後の同期語の到着は、ＨＤＬＣフ
レームの開始をＬＣＲに指示し、従って、この時点でＰ
ＩＰに記憶されている２語が下流コンポーネントに送っ
てはならない先行フレームのサイクリックリダンダンシ
ーコードの語であるため、ＬＣＲは信号ＷＤ、ＷＭを送
信しない。最初の同期語の後で、ＲＨは他の同期語又は
ＨＤＬＣアドレスを受信することができ、他の同期語が
到着する場合には、これらの語は同数の信号ＦＬＧによ
りＬＣＲに伝えられ、新しい語に対応して、信号ＦＬＧ
がもはや存在しない場合には、ＬＣＲはアドレスローデ
ィングコマンドＷＲＡＤＤＲを発生し、これらの場合に
も書き込みコマンドは発生されない。書き込みコマンド
が発生されるのは２バイト時間の遅延を伴うアドレスの
受信後のみであり、従って第１の情報語は実際にＰＩＰ
の出力に存在する。
る。一連の種々の語の後の同期語の到着は、ＨＤＬＣフ
レームの開始をＬＣＲに指示し、従って、この時点でＰ
ＩＰに記憶されている２語が下流コンポーネントに送っ
てはならない先行フレームのサイクリックリダンダンシ
ーコードの語であるため、ＬＣＲは信号ＷＤ、ＷＭを送
信しない。最初の同期語の後で、ＲＨは他の同期語又は
ＨＤＬＣアドレスを受信することができ、他の同期語が
到着する場合には、これらの語は同数の信号ＦＬＧによ
りＬＣＲに伝えられ、新しい語に対応して、信号ＦＬＧ
がもはや存在しない場合には、ＬＣＲはアドレスローデ
ィングコマンドＷＲＡＤＤＲを発生し、これらの場合に
も書き込みコマンドは発生されない。書き込みコマンド
が発生されるのは２バイト時間の遅延を伴うアドレスの
受信後のみであり、従って第１の情報語は実際にＰＩＰ
の出力に存在する。
【００４２】図１６はメモリコントローラＣＭのブロッ
ク図を示す。コントローラＣＭは多重分離すべきＭＰＥ
Ｇストリーム又は多重分離されたストリームを読み書き
するためのセクションＢＳ、ＢＡ、ＢＶ、ＢＤ（図４）
の１つへのＤＥＳ（図１）のコンポーネントによるアク
セス要求、又は任意のメモリ位置へのコントローラＣＮ
Ｔ（図１）によるアクセス要求を処理すべきである。従
って図例では、ＣＭは５個の別個の書き込み要求と５個
の別個の読み取り要求を受信できると仮定され、読み書
き要求の４つはＤＥＳのコンポーネントからのものであ
り、ＢＳ、ＢＡ、ＢＶ又はＢＤのうちの１セクションの
みに関連し（特に図４のＩＳＣＥ、ＩＴＥ、ＩＳＥ、Ｉ
ＢＥはＢＳに書き込むことができ、ＩＳＣＵ、ＩＴＵ、
ＩＳＵ、ＩＢＵはＢＳから読み取ることができ、ＰＡは
ＢＳから読み取り且つＢＡ、ＢＶ、ＢＤに書き込むこと
ができ、ＩＵはＢＡ、ＢＶから読み取ることができ
る）、他の読み書き要求はＣＮＴにより供給される要求
であり、この要求の目的のためにメモリＭＴ（図１）は
単一ユニットとして示される。５個の読み書き要求の各
々に別個のポインタが対応し、ＤＥＳのコンポーネント
により必要なオペレーションのポインタは特定セクショ
ンに対応する群でアドレスを選択し、セクションのＦＩ
ＦＯ管理を可能にし、他方、ＣＮＴによるアクセスのた
めのポインタはＣＮＴにより送られるアドレスを指定す
る。
ク図を示す。コントローラＣＭは多重分離すべきＭＰＥ
Ｇストリーム又は多重分離されたストリームを読み書き
するためのセクションＢＳ、ＢＡ、ＢＶ、ＢＤ（図４）
の１つへのＤＥＳ（図１）のコンポーネントによるアク
セス要求、又は任意のメモリ位置へのコントローラＣＮ
Ｔ（図１）によるアクセス要求を処理すべきである。従
って図例では、ＣＭは５個の別個の書き込み要求と５個
の別個の読み取り要求を受信できると仮定され、読み書
き要求の４つはＤＥＳのコンポーネントからのものであ
り、ＢＳ、ＢＡ、ＢＶ又はＢＤのうちの１セクションの
みに関連し（特に図４のＩＳＣＥ、ＩＴＥ、ＩＳＥ、Ｉ
ＢＥはＢＳに書き込むことができ、ＩＳＣＵ、ＩＴＵ、
ＩＳＵ、ＩＢＵはＢＳから読み取ることができ、ＰＡは
ＢＳから読み取り且つＢＡ、ＢＶ、ＢＤに書き込むこと
ができ、ＩＵはＢＡ、ＢＶから読み取ることができ
る）、他の読み書き要求はＣＮＴにより供給される要求
であり、この要求の目的のためにメモリＭＴ（図１）は
単一ユニットとして示される。５個の読み書き要求の各
々に別個のポインタが対応し、ＤＥＳのコンポーネント
により必要なオペレーションのポインタは特定セクショ
ンに対応する群でアドレスを選択し、セクションのＦＩ
ＦＯ管理を可能にし、他方、ＣＮＴによるアクセスのた
めのポインタはＣＮＴにより送られるアドレスを指定す
る。
【００４３】前記ブロックＣＭは以下の要素を含む。 −メモリ読み書き要求を受信し、対応するポインタ（信
号ＡＤＰＵ及び読み書き信号ＷＲ／ＲＤ）を選択する裁
定回路ＡＲＢ。ＤＥＳ（図２）からの要求はＭＷを通っ
て到着し、コントローラからの要求はコネクション１５
のワイヤを通って到着することと、分かりやすくするた
めに、種々の要求ソースは区別せず、書き込み及び読み
取り要求をそれぞれ全体としてＲＥＱＷ、ＲＥＱＲとし
て示すことに留意されたい。ＡＲＢは更に個々のセクシ
ョンの充填状態をチェックし、ＡＲＢの構造の詳細な説
明図である図１７に関して追って考察する該状態に関す
る所定数の信号を発生する。全体をＳＴＡとして示すこ
れらの信号のいくつかはＡＲＢの外側で使用される。 −メモリアドレシングを制御し、ＡＲＢにより供給され
る情報に基づいて該当セクションを識別し、ダイナミッ
クＲＡＭメモリを管理するためのプロトコルにより要求
される手順に従って読み書きコマンド（ＭＥＭＣＯＮＴ
Ｒ）及びアドレス（ＭＥＭＡＤＤＲ）をコネクション１
１上に発生する回路ＣＩＭ。これらの手順は全く従来通
りなのでＣＩＭについて詳細に説明する必要はない。 −（図２中のコネクション１０に属するコネクション１
０Ｒを通って到着し且つＭＲ上を転送されなければなら
ない）メモリから読み取られたデータ又は（ＭＷを通っ
て到着し且つ同様に図２のコネクション１０の一部であ
るコネクション１０Ｗ上を転送されなければならない）
メモリに書き込むべきデータをそれぞれ一時記憶するた
めの１対のレジスタＲＥＲ、ＲＥＷ。データはＣＩＭか
らの指令（ワイヤ４４、４５）に応じてＲＥＲ、ＲＥＷ
にロードされる。
号ＡＤＰＵ及び読み書き信号ＷＲ／ＲＤ）を選択する裁
定回路ＡＲＢ。ＤＥＳ（図２）からの要求はＭＷを通っ
て到着し、コントローラからの要求はコネクション１５
のワイヤを通って到着することと、分かりやすくするた
めに、種々の要求ソースは区別せず、書き込み及び読み
取り要求をそれぞれ全体としてＲＥＱＷ、ＲＥＱＲとし
て示すことに留意されたい。ＡＲＢは更に個々のセクシ
ョンの充填状態をチェックし、ＡＲＢの構造の詳細な説
明図である図１７に関して追って考察する該状態に関す
る所定数の信号を発生する。全体をＳＴＡとして示すこ
れらの信号のいくつかはＡＲＢの外側で使用される。 −メモリアドレシングを制御し、ＡＲＢにより供給され
る情報に基づいて該当セクションを識別し、ダイナミッ
クＲＡＭメモリを管理するためのプロトコルにより要求
される手順に従って読み書きコマンド（ＭＥＭＣＯＮＴ
Ｒ）及びアドレス（ＭＥＭＡＤＤＲ）をコネクション１
１上に発生する回路ＣＩＭ。これらの手順は全く従来通
りなのでＣＩＭについて詳細に説明する必要はない。 −（図２中のコネクション１０に属するコネクション１
０Ｒを通って到着し且つＭＲ上を転送されなければなら
ない）メモリから読み取られたデータ又は（ＭＷを通っ
て到着し且つ同様に図２のコネクション１０の一部であ
るコネクション１０Ｗ上を転送されなければならない）
メモリに書き込むべきデータをそれぞれ一時記憶するた
めの１対のレジスタＲＥＲ、ＲＥＷ。データはＣＩＭか
らの指令（ワイヤ４４、４５）に応じてＲＥＲ、ＲＥＷ
にロードされる。
【００４４】各オペレーションが終了すると、ＣＩＭは
ＡＲＢにオペレーション終了信号ＲＤＹ（ワイヤ４８）
を供給し、ＡＲＢはバスＭＲ又はコネクション１５のワ
イヤを介して読み取り又は書き込みが行われたことを知
らせる確認信号ＡＣＫＲ、ＡＣＫＷを要求コンポーネン
トに送信できるようになる（図１のそれぞれＤＥＳ又は
ＣＮＴによる要求）。この場合もＤＥＳ又はコントロー
ラに向けられる確認信号を区別しない。
ＡＲＢにオペレーション終了信号ＲＤＹ（ワイヤ４８）
を供給し、ＡＲＢはバスＭＲ又はコネクション１５のワ
イヤを介して読み取り又は書き込みが行われたことを知
らせる確認信号ＡＣＫＲ、ＡＣＫＷを要求コンポーネン
トに送信できるようになる（図１のそれぞれＤＥＳ又は
ＣＮＴによる要求）。この場合もＤＥＳ又はコントロー
ラに向けられる確認信号を区別しない。
【００４５】図１７について説明すると、回路ＡＲＢ
は、メモリへのアクセスのための１０個の可能な要求Ｒ
ＥＱＷ、ＲＥＱＲを受信し、カウンタＣＮ１の指令に応
じて出力５０上に同時に要求を送る１０入力マルチプレ
クサＭＸ６と、１０個の読み書きポインタを発生するた
めの回路ＧＰＵと、確認信号ＡＣＫＲ、ＡＣＫＷを発生
するための回路ＤＡＫと、制御論理ネットワークＬＣＡ
とを含む。カウンタＣＮ１は、一般にＭＸ６の１０個の
入力を出力５０に接続するように逐次指令するための巡
回計数を実施し、例えばラウンドロビンとして一般に知
られる技術に従ってアクセス要求の逐次処理を可能にす
る。適宜、ＭＸ６の入力は読み書き要求とＣＮ１の奇偶
計数値とが関連するように配置され、例えば偶数値は読
み取り要求ＲＥＱＲを有する入力を選択することがで
き、奇数値は書き込み要求ＲＥＱＷを有する入力を選択
することができる。他方、ＭＸ６のプリセット入力のみ
を出力に接続するようにＣＮ１をコントローラによりプ
ログラムすることもできる。ＭＸ６の出力に転送される
要求ＲＥＱは制御論理ネットワークＬＣＡに供給されて
処理されると共に、逐次計数を一時的に停止するための
コマンド（信号ＳＴＯＰ）としてＣＮ１に供給され、一
時停止した逐次計数は要求が一旦実施されるとＬＣＡか
らの指令（信号ＲＥＳＴＡＲＴ）に応じて再開される。
は、メモリへのアクセスのための１０個の可能な要求Ｒ
ＥＱＷ、ＲＥＱＲを受信し、カウンタＣＮ１の指令に応
じて出力５０上に同時に要求を送る１０入力マルチプレ
クサＭＸ６と、１０個の読み書きポインタを発生するた
めの回路ＧＰＵと、確認信号ＡＣＫＲ、ＡＣＫＷを発生
するための回路ＤＡＫと、制御論理ネットワークＬＣＡ
とを含む。カウンタＣＮ１は、一般にＭＸ６の１０個の
入力を出力５０に接続するように逐次指令するための巡
回計数を実施し、例えばラウンドロビンとして一般に知
られる技術に従ってアクセス要求の逐次処理を可能にす
る。適宜、ＭＸ６の入力は読み書き要求とＣＮ１の奇偶
計数値とが関連するように配置され、例えば偶数値は読
み取り要求ＲＥＱＲを有する入力を選択することがで
き、奇数値は書き込み要求ＲＥＱＷを有する入力を選択
することができる。他方、ＭＸ６のプリセット入力のみ
を出力に接続するようにＣＮ１をコントローラによりプ
ログラムすることもできる。ＭＸ６の出力に転送される
要求ＲＥＱは制御論理ネットワークＬＣＡに供給されて
処理されると共に、逐次計数を一時的に停止するための
コマンド（信号ＳＴＯＰ）としてＣＮ１に供給され、一
時停止した逐次計数は要求が一旦実施されるとＬＣＡか
らの指令（信号ＲＥＳＴＡＲＴ）に応じて再開される。
【００４６】ＣＮ１の出力５１上に存在する計数値は更
にポインタ発生回路ＧＰＵ、制御論理ネットワークＬＣ
Ａ及び確認発生回路ＤＡＫに供給される。回路ＧＰＵは
コネクション５１上に存在する値と（ＣＮＴからの要求
の場合には）バスＥＥを通ってＣＮＴ（図１）により供
給されるアドレスとに基づいて、該当ポインタをアドレ
スするために信号ＡＤＰＵをＣＩＭ（図１６）に送る。
ＧＰＵにより発生される書き込みアドレスは常に最初の
未使用位置のアドレスであり、読み取りアドレスは常に
最初の占有位置のアドレスである。各オペレーション
後、ＧＰＵはＬＣＡにより供給される信号ＩＮＣの指令
に応じてポインタを増加する。自明の通り、ＣＮＴによ
り要求されるオペレーションの場合には、先に実施され
たオペレーションが１セルしか必要とせず、ＣＮＴがＥ
Ｅを介してＧＰＵに新しいアドレスをロードしたなら
ば、ポインタの増加は効果がない。上記メモリポインタ
の操作手順は当業者に周知である。
にポインタ発生回路ＧＰＵ、制御論理ネットワークＬＣ
Ａ及び確認発生回路ＤＡＫに供給される。回路ＧＰＵは
コネクション５１上に存在する値と（ＣＮＴからの要求
の場合には）バスＥＥを通ってＣＮＴ（図１）により供
給されるアドレスとに基づいて、該当ポインタをアドレ
スするために信号ＡＤＰＵをＣＩＭ（図１６）に送る。
ＧＰＵにより発生される書き込みアドレスは常に最初の
未使用位置のアドレスであり、読み取りアドレスは常に
最初の占有位置のアドレスである。各オペレーション
後、ＧＰＵはＬＣＡにより供給される信号ＩＮＣの指令
に応じてポインタを増加する。自明の通り、ＣＮＴによ
り要求されるオペレーションの場合には、先に実施され
たオペレーションが１セルしか必要とせず、ＣＮＴがＥ
Ｅを介してＧＰＵに新しいアドレスをロードしたなら
ば、ポインタの増加は効果がない。上記メモリポインタ
の操作手順は当業者に周知である。
【００４７】ＧＰＵは更に、メモリの充填程度を測定す
るために読み取りポインタと書き込みポインタの比較を
実施し、比較の結果を示す３種の信号を発生する。第１
の信号は充填レベルが下限閾値と上限閾値の間にあるか
又は書き込みオペレーションの結果として上限閾値を越
えたか又は読み取りオペレーションの結果として下限閾
値を下回ったかを示す信号ＳＴＡＴであり、上述のよう
に、この信号はデータ送信の保留又は再開の要求を発生
するためにブロックＩＴＵ（図１９）に供給され、閾値
はプログラム可能であり、バスＥＥを介してコントロー
ラＣＮＴによりＧＰＵに供給される。第２の信号（ＩＳ
ＴＡＴ）は満杯又は空のメモリの状態を示し、論理ネッ
トワークＬＣＡを制御するために供給され、該ネットワ
ークはこの信号の値と（ＣＮ１の計数値になされた仮定
に基づき、コネクション５１上に存在する値の最小有意
ビットにより示される）要求されたオペレーションの型
とに基づき、オペレーションを実施すべきか、即ちＣＩ
Ｍに向かってそれぞれのコマンドを発生した後、オペレ
ーションが行われたことの確認を送信すべきか、又は割
り込み要求ＦＶＰをＩＣＰ（図２）に送るべきか否かを
決定する。第３の信号（ＬＥＶＥＬ）はシステムバッフ
ァにおける読み取りポインタと書き込みポインタの差を
表し、同様にバスＭＲのワイヤを通ってＦＤ（図２）に
供給され、ＦＤは該信号を使用して信号ＣＫＥＳＴＲを
発生し、信号ＬＥＶＥＬは４ビット信号であり得、ＢＳ
（図４）が１６バイト容量を有する該当例では１バイト
ステップにおけるメモリの充填レベルの試験に対応す
る。信号ＳＴＡＴ及びＬＥＶＥＬは図１６に全体として
ＳＴＡにより示す信号である。ＧＰＵにより発生される
種々の信号は同様にコントローラＣＮＴに使用可能に維
持され、該コントローラはこれらの信号をバスＥＵ上に
提供するように要求することができる。上記機能を実施
する回路は当業者に容易に作製される。
るために読み取りポインタと書き込みポインタの比較を
実施し、比較の結果を示す３種の信号を発生する。第１
の信号は充填レベルが下限閾値と上限閾値の間にあるか
又は書き込みオペレーションの結果として上限閾値を越
えたか又は読み取りオペレーションの結果として下限閾
値を下回ったかを示す信号ＳＴＡＴであり、上述のよう
に、この信号はデータ送信の保留又は再開の要求を発生
するためにブロックＩＴＵ（図１９）に供給され、閾値
はプログラム可能であり、バスＥＥを介してコントロー
ラＣＮＴによりＧＰＵに供給される。第２の信号（ＩＳ
ＴＡＴ）は満杯又は空のメモリの状態を示し、論理ネッ
トワークＬＣＡを制御するために供給され、該ネットワ
ークはこの信号の値と（ＣＮ１の計数値になされた仮定
に基づき、コネクション５１上に存在する値の最小有意
ビットにより示される）要求されたオペレーションの型
とに基づき、オペレーションを実施すべきか、即ちＣＩ
Ｍに向かってそれぞれのコマンドを発生した後、オペレ
ーションが行われたことの確認を送信すべきか、又は割
り込み要求ＦＶＰをＩＣＰ（図２）に送るべきか否かを
決定する。第３の信号（ＬＥＶＥＬ）はシステムバッフ
ァにおける読み取りポインタと書き込みポインタの差を
表し、同様にバスＭＲのワイヤを通ってＦＤ（図２）に
供給され、ＦＤは該信号を使用して信号ＣＫＥＳＴＲを
発生し、信号ＬＥＶＥＬは４ビット信号であり得、ＢＳ
（図４）が１６バイト容量を有する該当例では１バイト
ステップにおけるメモリの充填レベルの試験に対応す
る。信号ＳＴＡＴ及びＬＥＶＥＬは図１６に全体として
ＳＴＡにより示す信号である。ＧＰＵにより発生される
種々の信号は同様にコントローラＣＮＴに使用可能に維
持され、該コントローラはこれらの信号をバスＥＵ上に
提供するように要求することができる。上記機能を実施
する回路は当業者に容易に作製される。
【００４８】確認信号発生回路ＤＡＫは、ＬＣＡによる
オペレーションの完了を確認する信号ＡＣＫを受信し、
コネクション５１上に存在する値に依存して５個の可能
な書き込み確認信号ＡＣＫＷ又は５個の読み取り確認信
号ＡＣＫＲの１個を発生する単純なデコーダである。発
生された信号はメモリ内のオペレーションを要求したコ
ンポーネントに送られる。制御論理ネットワークＬＣＡ
は上記説明から予想されるようなオペレーションを有す
る従来の有限状態機である。分かりやすくするために、
このようなオペレーションを以下に要約する。ＬＣＡは
要求がシステム、オーディオ、ビデオ又はユーザバッフ
ァの読み書きに関するものであるか又はＣＮＴにより要
求される読み書きに関するものであり、従って全体とし
てのメモリに関するものであるかを特定するＣＮ１の計
数値と、信号ＲＥＱとを受信し、メモリ状態をチェック
してオペレーションが実施可能か否かを調べ、不可の場
合には、ＬＣＡはワイヤ１５ｂ上に割り込み信号ＦＶＰ
を発生し、可の場合にはワイヤ４７上に読み書きコマン
ドＷＲ／ＲＤを発生し、確認信号ＡＣＫ及びポインタ増
分信号ＩＮＣを発生し、確認信号の終わりに信号ＲＥＳ
ＴＡＲＴをＣＮ１に送る。これらのオペレーションを実
施する論理ネットワークは当業者に容易に設計される。
オペレーションの完了を確認する信号ＡＣＫを受信し、
コネクション５１上に存在する値に依存して５個の可能
な書き込み確認信号ＡＣＫＷ又は５個の読み取り確認信
号ＡＣＫＲの１個を発生する単純なデコーダである。発
生された信号はメモリ内のオペレーションを要求したコ
ンポーネントに送られる。制御論理ネットワークＬＣＡ
は上記説明から予想されるようなオペレーションを有す
る従来の有限状態機である。分かりやすくするために、
このようなオペレーションを以下に要約する。ＬＣＡは
要求がシステム、オーディオ、ビデオ又はユーザバッフ
ァの読み書きに関するものであるか又はＣＮＴにより要
求される読み書きに関するものであり、従って全体とし
てのメモリに関するものであるかを特定するＣＮ１の計
数値と、信号ＲＥＱとを受信し、メモリ状態をチェック
してオペレーションが実施可能か否かを調べ、不可の場
合には、ＬＣＡはワイヤ１５ｂ上に割り込み信号ＦＶＰ
を発生し、可の場合にはワイヤ４７上に読み書きコマン
ドＷＲ／ＲＤを発生し、確認信号ＡＣＫ及びポインタ増
分信号ＩＮＣを発生し、確認信号の終わりに信号ＲＥＳ
ＴＡＲＴをＣＮ１に送る。これらのオペレーションを実
施する論理ネットワークは当業者に容易に設計される。
【００４９】図１８はＣＫＳを発生する回路が以下の要
素を含むことを示す。 −ＭＰＥＧパックから取出され且つコネクション１３の
ワイヤ１３ｂを通ってＰＡ（図２）により供給されるタ
イムスタンプＳＣＲの値をロードするレジスタＲＥ１。 −ＲＥ１から受信したＳＣＲの値と信号ＣＫＳにより制
御されるカウンタＣＮ２により供給されるＳＣＲの局所
値ＳＣＲ’との減算を実施し、エラー信号ｅ１を発生す
る減算器ＳＴ１。 −エラー信号ｅ１の低帯域濾波を実施するディジタルフ
ィルタＦ１。フィルタＦ１はインタフェースＩＣＰ（図
２）を介してコントローラによりプログラム可能なゼ
ロ、極及び利得を有しており、コネクション１５ｊはア
ドレシング、プログラムした値のローディング、ダイア
ログプロトコル信号の交換に必要なＦ１及びＩＣＰ間の
リンクを表す。 −濾波したエラー信号を受信してアナログ形態に変換
し、９０ｋＨｚで再構成信号ＣＫＳを送信する出力１２
を有する電圧制御オシレータＶＣＯの周波数を制御する
ディジタルアナログコンバータＤＡＣ。 適正な回路オペレーションのためには、ＳＣＲの第１の
局所値ＳＣＲ’がＲＥ１にロードされた値に対応するよ
うにフィルタＦ１を初期化すべきであることに留意され
たい。
素を含むことを示す。 −ＭＰＥＧパックから取出され且つコネクション１３の
ワイヤ１３ｂを通ってＰＡ（図２）により供給されるタ
イムスタンプＳＣＲの値をロードするレジスタＲＥ１。 −ＲＥ１から受信したＳＣＲの値と信号ＣＫＳにより制
御されるカウンタＣＮ２により供給されるＳＣＲの局所
値ＳＣＲ’との減算を実施し、エラー信号ｅ１を発生す
る減算器ＳＴ１。 −エラー信号ｅ１の低帯域濾波を実施するディジタルフ
ィルタＦ１。フィルタＦ１はインタフェースＩＣＰ（図
２）を介してコントローラによりプログラム可能なゼ
ロ、極及び利得を有しており、コネクション１５ｊはア
ドレシング、プログラムした値のローディング、ダイア
ログプロトコル信号の交換に必要なＦ１及びＩＣＰ間の
リンクを表す。 −濾波したエラー信号を受信してアナログ形態に変換
し、９０ｋＨｚで再構成信号ＣＫＳを送信する出力１２
を有する電圧制御オシレータＶＣＯの周波数を制御する
ディジタルアナログコンバータＤＡＣ。 適正な回路オペレーションのためには、ＳＣＲの第１の
局所値ＳＣＲ’がＲＥ１にロードされた値に対応するよ
うにフィルタＦ１を初期化すべきであることに留意され
たい。
【００５０】図１９について説明すると、ＣＫＥＳＴＲ
を発生するための回路は以下の要素を含む。 −バスＭＲを通って読み取り及び書き込みポインタの差
を表す信号ＬＥＶＥＬをメモリコントローラから受信
し、例えばＣＫＥＳＴＲ周波数の訂正に不要な平衡条件
が半満杯メモリ状況に対応するように、前記差に固定オ
フセットＯＦＦを導入する減算器ＳＴ２。充填レベルを
１７値スケールで評価する該当例ではＯＦＦは値８を有
する。 −信号ＬＥＶＥＬの変動周波数よりも著しく低い周波数
ｆｃ（例えば８ｋＨｚ又は１ｋＨｚ）を有するエラー信
号ｅ２を表すＳＴ２の出力信号をサンプリングするサン
プリングレジスタＲＥ２。信号ｅ２をＲＥ２にロードす
るためのコマンドはデコーダ時間軸（図示せず）により
供給される。 −信号ｅ２の低帯域濾波を実施するディジタルフィルタ
Ｆ２。更にＦ２はＦ１（図１８）と全く同様にコントロ
ーラによりプログラム可能であり、コネクション１５ｊ
と同一目的を有するコネクション１５ｋはＦ２とＩＣＰ
（図２）間のリンクを表す。 −デコーダＤＥＣの時間軸により発生される固定周波数
信号（特に２３ＭＨｚ信号）ｆｅをフィルタＦ２からの
信号で除し、コネクション１３のワイヤ１３ａを通って
ＰＡに送られる信号ＣＫＥＳＴＲを発生する除算器ＤＩ
Ｖ。 ＤＩＶで固定除算計数を設定することにより得られるＣ
ＫＥＳＴＲの固定値を使用するように、上記回路をプロ
グラムすることもできる点に留意されたい。
を発生するための回路は以下の要素を含む。 −バスＭＲを通って読み取り及び書き込みポインタの差
を表す信号ＬＥＶＥＬをメモリコントローラから受信
し、例えばＣＫＥＳＴＲ周波数の訂正に不要な平衡条件
が半満杯メモリ状況に対応するように、前記差に固定オ
フセットＯＦＦを導入する減算器ＳＴ２。充填レベルを
１７値スケールで評価する該当例ではＯＦＦは値８を有
する。 −信号ＬＥＶＥＬの変動周波数よりも著しく低い周波数
ｆｃ（例えば８ｋＨｚ又は１ｋＨｚ）を有するエラー信
号ｅ２を表すＳＴ２の出力信号をサンプリングするサン
プリングレジスタＲＥ２。信号ｅ２をＲＥ２にロードす
るためのコマンドはデコーダ時間軸（図示せず）により
供給される。 −信号ｅ２の低帯域濾波を実施するディジタルフィルタ
Ｆ２。更にＦ２はＦ１（図１８）と全く同様にコントロ
ーラによりプログラム可能であり、コネクション１５ｊ
と同一目的を有するコネクション１５ｋはＦ２とＩＣＰ
（図２）間のリンクを表す。 −デコーダＤＥＣの時間軸により発生される固定周波数
信号（特に２３ＭＨｚ信号）ｆｅをフィルタＦ２からの
信号で除し、コネクション１３のワイヤ１３ａを通って
ＰＡに送られる信号ＣＫＥＳＴＲを発生する除算器ＤＩ
Ｖ。 ＤＩＶで固定除算計数を設定することにより得られるＣ
ＫＥＳＴＲの固定値を使用するように、上記回路をプロ
グラムすることもできる点に留意されたい。
【００５１】当然のことながら上記説明は非限定的な例
示に過ぎず、本発明の範囲から逸脱することなく種々の
変更及び変形が可能である。
示に過ぎず、本発明の範囲から逸脱することなく種々の
変更及び変形が可能である。
【図１】本発明によるデバイスのブロック図である。
【図２】多重分離及び同期回路（図１のブロックＤＥ
Ｓ）のブロック図である。
Ｓ）のブロック図である。
【図３】標準ＭＰＥＧ−１に従うデータの編成図であ
る。
る。
【図４】多重分離及び同期回路のデータフローの論理図
である。
である。
【図５】多重分離及び同期回路に含まれるパーサ（図２
のブロックＰＡ）の論理図である。
のブロックＰＡ）の論理図である。
【図６】パーサのオペレーションのフローチャートであ
る。
る。
【図７】パーサのオペレーションのフローチャートであ
る。
る。
【図８】パーサのオペレーションのフローチャートであ
る。
る。
【図９】パーサのオペレーションのフローチャートであ
る。
る。
【図１０】多重分離及び同期回路で使用される他のユニ
ットの詳細図である。
ットの詳細図である。
【図１１】多重分離及び同期回路で使用される他のユニ
ットの詳細図である。
ットの詳細図である。
【図１２】多重分離及び同期回路で使用される他のユニ
ットの詳細図である。
ットの詳細図である。
【図１３】多重分離及び同期回路で使用される他のユニ
ットの詳細図である。
ットの詳細図である。
【図１４】多重分離及び同期回路で使用される他のユニ
ットの詳細図である。
ットの詳細図である。
【図１５】多重分離及び同期回路で使用される他のユニ
ットの詳細図である。
ットの詳細図である。
【図１６】多重分離及び同期回路で使用される他のユニ
ットの詳細図である。
ットの詳細図である。
【図１７】多重分離及び同期回路で使用される他のユニ
ットの詳細図である。
ットの詳細図である。
【図１８】多重分離及び同期回路で使用される他のユニ
ットの詳細図である。
ットの詳細図である。
【図１９】多重分離及び同期回路で使用される他のユニ
ットの詳細図である。
ットの詳細図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ステフアノ・ダル・ラゴ イタリー国10139トリノ、シ・エツセ オ・モンテクツコ 25 (72)発明者 マルコ・ガンデイーニ イタリー国10145トリノ、シ・エツセ オ・スヴイツツエラ 60 (72)発明者 ピエランジエロ・ガリーノ イタリー国10088ヴオルピアノ（トリ ノ）、ヴイア・チルコンヴアラツイオー ネ 131 (72)発明者 ジヨバンニ・ギーゴ イタリー国10066トレ・ペリセ（トリ ノ）、ヴイア・プラカステル 10／13 (56)参考文献 日経エレクトロニクス別冊「米国情報 スーパーハイウェーを支える技術」日経 Ｂ社、ｐ．244−259 (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/24 - 7/68 G10L 9/18 H04B 14/04
Claims (14)
- 【請求項１】 ＩＳＯ／ＩＥＣ １１１７２規格に従っ
て編成され且つ符号化オーディオ及びビデオストリーム
とユーザ依存データストリーム（以下、「プライベート
データ」と称する）の多重化により生成されるオーディ
オビジュアルストリーム（以下、ＭＰＥＧストリームと
称する）を送信、受信及び復号化するためのデバイスで
あって、該デバイス（ＤＥＣ）は、ＭＰＥＧをオーディ
オ、ビデオ及びプライベートデータの成分ストリームに
多重分離し、ＭＰＥＧストリームから同期情報を抽出す
るための多重分離及び同期手段（ＤＥＳ）と、オーディ
オ及びビデオストリームを復号化するための手段（Ｄ
Ａ，ＤＶ）と、オーディオ及びビデオ信号をアナログ形
態で提供するための手段（ＵＡ，ＵＶ）とを備えてお
り、多重分離及び復号化オペレーシヨンを制御及び監視
するコントローラ（ＣＮＴ）と連携しており、 前記デバイス（ＤＥＣ）が、コントローラ（ＣＮＴ）と
別個のユニットである多重分離及び同期手段（ＤＥＳ）
を含むボードとして作製されており、前記ＭＰＥＧスト
リームの局所ソース又は局所受信機を構成する局所記憶
装置（ＭＥＬ）と接続するための第１のインタフェース
手段（ＣＳＣ）と、デバイス（ＤＥＣ）が遠隔ソースか
ら前記ＭＰＥＧストリームを受信するか又は遠隔受信機
にＭＰＥＧストリームを送信するのに経由する通信ネッ
トワーク（２，３）と接続するための第２のインタフェ
ース手段（ＩＡ，ＣＩＳ）とを備え、 該デバイス（ＤＥＣ）は、第１のインタフェース手段
（ＣＳＣ）、通信ネットワークの第１のシリアルライン
（２）と接続するための第２のインタフェース手段のう
ちの第１ユニット（ＩＡ）、コントローラ（ＣＮＴ）、
並びに多重分離及び同期手段（ＤＥＳ）と接続された入
力バス（Ｅ）を備えており、該入力バスは、第１のイン
タフェース手段（ＣＳＣ）及び第１のシリアルライン
（２）との接続手段（ＩＡ）から多重分離及び同期手段
（ＤＥＳ）又はその逆方向にＭＰＥＧストリームを転送
し、ＭＰＥＧストリームから抽出されたプライベートデ
ータをコントローラ（ＣＮＴ）に送信し、多重分離及び
同期手段（ＤＥＳ）からコントローラ（ＣＮＴ）又はそ
の逆方向にメッセージ及び確認信号を送信し、プログラ
ミング情報を書き込み且つデバイスのオペレーションに
関する情報を読み取るためにコントローラ（ＣＮＴ）を
第１及び第２のインタフェース手段（ＣＳＣ，ＩＡ，Ｃ
ＩＳ）並びに多重分離及び同期手段（ＤＥＳ）にアクセ
スさせ、 該デバイス（ＤＥＣ）は、多重分離及び同期手段（ＤＥ
Ｓ）、オーディオ及びビデオストリームを復号化するた
めの手段（ＤＡ，ＤＶ）、並びにコントローラ（ＣＮ
Ｔ）と接続されており且つ、多重分離及び同期手段（Ｄ
ＥＳ）から復号化手段（ＤＡ，ＤＶ）に多重分離オーデ
ィオ及びビデオストリームを転送し、プログラミングの
ためにコントローラ（ＣＮＴ）を復号化手段及び提供手
段（ＤＡ，ＤＶ，ＵＡ，ＵＶ）にアクセスさせる出力バ
ス（Ｕ）を備える、 ことを特徴とするオーディオビジュアルストリームを送
信、受信及び復号化するためのデバイス。 - 【請求項２】 前記ボードが、前記コントローラ（ＣＮ
Ｔ）を構成し且つインタフェース手段（ＩＡ，ＣＩＳ，
ＣＳＣ）、多重分離及び同期手段（ＤＥＳ）、復号化手
段（ＤＡ，ＤＶ）並びに提供手段（ＵＡ，ＵＶ）をプロ
グラムするように構成されたパーソナルコンピュータの
拡張を構成し、多重分離及び同期手段（ＤＥＳ）がコン
トローラ（ＣＮＴ）の処理ユニットと連携せずに動作す
ることを特徴とする請求項１に記載のデバイス。 - 【請求項３】 前記ボードが更に、予めプログラムされ
た自律復号化デバイスを構成するようにコントローラ
（ＣＮＴ）を組み込んでいることを特徴とする請求項１
に記載のデバイス。 - 【請求項４】 第２のインタフェース手段（ＩＡ，ＣＩ
Ｓ）がＭＰＥＧストリームの非同期送信のための第１の
シリアルライン（２）と接続するための前記第１ユニッ
ト（ＩＡ）と、ＭＰＥＧストリーム、ＭＰＥＧストリー
ムに挿入することができず且つコントローラ（ＣＮＴ）
に向けられるデータ及びコマンド（以下、「メッセー
ジ」と称する）、並びにメッセージが受信されたこと又
はオペレーションが実施されたこを確認する信号を同期
送信するための第２のシリアルライン（３）と接続する
ための第２ユニット（ＣＩＳ）とを含むことを特徴とす
る請求項１から３のいずれか一項に記載のデバイス。 - 【請求項５】 第２のシリアルライン（３）と接続する
ための第２ユニット（ＣＩＳ）が第３のシリアルライン
（６）を介して多重分離及び同期手段（ＤＥＳ）に直接
接続されていることを特徴とする請求項４に記載のデバ
イス。 - 【請求項６】 多重分離及び同期手段（ＤＥＳ）が以下
の要素： −第１のインタフェース手段（ＣＳＣ）、第１のシリア
ルライン（２）との接続手段（ＩＡ）又はコントローラ
（ＣＮＴ）から出力されるか又はこれらの手段に向けら
れるＭＰＥＧストリームをダイレクトメモリーアクセス
技術に従って入力バス（Ｅ）から一時記憶手段（ＭＴ）
へ又はその逆方向に転送するための第３のインタフエー
ス手段（ＤＭ）、 −多重分離オーディオ及びビデオストリームを一時記憶
手段（ＭＴ）から出力バス（Ｕ）に転送するための第４
のインタフェース手段（ＩＵ）、 −第３のシリアルライン（６）を介して第２のシリアル
ライン（３）との接続手段（ＣＩＳ）と多重分離及び同
期手段（ＤＥＳ）との間の信号交換を管理するための第
５のインタフェース手段（ＩＳ）、 −一時記憶手段（ＭＴ）からＭＰＥＧストリームを受信
し、該ストリームを多重分離し、ベース周波数でクロッ
ク信号を局所再構成するために少なくとも該ベース周波
数を表す情報（ＳＣＲ）を含む同期情報を抽出するパー
サ（ＰＡ）、 −一時記憶手段（ＭＴ）の制御手段（ＣＭ）、 −コントローラ（ＣＮＴ）との情報交換のための第６の
インタフェース手段（ＩＣＰ）であって、デバイスオペ
レーションに関する情報をコントローラに使用可能に
し、多重分離及び同期手段（ＤＥＳ）の他の回路にコマ
ンドを供給し、多重分離及び同期手段（ＤＥＳ）又はコ
ントローラ（ＣＮＴ）による入力バス（Ｅ）へのアクセ
スの競合を阻止するための裁定タスクを有する手段、 −ベース周波数クロック信号を局所再構成し、一時記憶
手段（ＭＴ）の第１のセクション（ＢＳ）でパーサ（Ｐ
Ａ）により読み取り周波数を決定するタイミング信号
（ＣＫＥＳＴＲ）を発生するための同期手段（ＦＤ）を
含むことを特徴とする請求項１から５のいずれか一項に
記載のデバイス。 - 【請求項７】 前記パーサ（ＰＡ）が以下の要素： −一時記憶手段の第１のセクション（ＢＳ）からデータ
を受信するための受信ユニット（ＩＲＤ）であって、前
記タイミング信号（ＣＫＥＳＴＲ）により決定される周
波数を有するデータを要求するユニット、 −受信ユニット（ＩＲＤ）の出力に接続されており、第
２のシリアルライン（３）に送信すべき情報を第５のイ
ンタフェース手段（ＩＳ）に転送するための手段（Ｓ
Ｄ）、 −同様に受信ユニット（ＩＲＤ）の出力に接続されてお
り、ＭＰＥＧストリームを多重分離できるようにＭＰＥ
Ｇストリームに挿入されたサービス情報を表すコードを
認識及び復号化し、情報の型に依存して前記コードから
抽出した情報を制御ユニット（ＣＰＡ）又はパラメータ
メモリ（ＭＰ）に送り、ベース周波数を表す前記情報
（ＳＣＲ）を抽出して同期手段（ＦＤ）に送るための第
１の復号化手段（Ｄ１，Ｄ２，Ｄ３）、 −ＭＰＥＧストリームに多重化されたビデオ、オーディ
オ及びプライベートデータストリームに関するパケット
を認識及び分離し、後で一時記憶手段（ＭＴ）の第２、
第３及び第４のセクション（ＢＡ，ＢＶ，ＢＤ）にそれ
ぞれ送るために夫々の出力ポート（ＰＯＡ，ＰＯＶ，Ｐ
ＯＤ）にパケットを供給し、各パケットのヘッダから抽
出したサービス情報をパラメータメモリ（ＭＰ）に供給
する第２の復号化手段（Ｄ４）であり、第１の復号化手
段（Ｄ１，Ｄ２，Ｄ３）と同様に、更に検出された自律
状況を前記制御ユニット（ＣＰＡ）に知らせる手段、 −ＭＰＥＧストリームから抽出されたプログラミング情
報及び読み取り情報を書き込むために同様にコントロー
ラ（ＣＮＴ）によりアクセス可能であり、種々の型の１
個以上の所定のストリームに関するパケットのシーケン
スを抽出できるように第２の復号化手段（Ｄ４）を制御
する前記パラメーターメモリ（ＭＰ）、 −コントローラ（ＣＮＴ）から開始信号を受信するとパ
ーサ（ＰＡ）のオペレーションを開始し、第１の復号化
手段自体により認識される情報及びパラメーターメモリ
（ＭＰ）に含まれる情報に基づき、第１の復号化手段に
属し且つ特定コードを認識するためのユニット（Ｄ２，
Ｄ３）又は第２の復号化手段（Ｄ４）のいずれかをイネ
ーブルさせるように構成された前記制御ユニット（ＣＰ
Ａ）を含むことを特徴とする請求項６に記載のデバイ
ス。 - 【請求項８】 前記パーサ（ＰＡ）が更に、前記制御ユ
ニット（ＣＰＡ）により制御され且つ受信手段（ＩＲ
Ｄ）の出力とオーディオ及びビデオストリームの出力ポ
ート（ＰＯＡ，ＰＯＶ）との間に接続されており、ＭＰ
ＥＧストリームのパケットが第２の復号化手段（Ｄ４）
をバイパスするように、前記パケットを受信手段（ＩＲ
Ｄ）から前記出力ポートの１つに直接転送するための手
段（ＭＸ３，ＭＸ４）を含むことを特徴とする請求項７
に記載のデバイス。 - 【請求項９】 前記一時記憶手段（ＭＴ）がダイナミッ
クランダムアクセスメモリから構成されており、前記制
御手段（ＣＭ）が一時記憶手段（ＭＴ）のセクション
（ＢＳ，ＢＡ，ＢＶ，ＢＤ）の１つに多重分離すべきＭ
ＰＥＧストリームを書き込むため又は前記セクションの
１つから多重分離したオーディオ、ビデオ及びデータス
トリームを読み取るために、多重分離及び同期手段（Ｄ
ＥＳ）からのアクセス要求を処理できると共に、一時記
憶手段（ＭＴ）の任意位置にデバイスプログラミング又
はオペレーションに関する情報を書き込むため又は前記
任意位置から読み取るために、コントローラ（ＣＮＴ）
からのアクセス要求を処理することができ、前記制御手
段が以下の要素： −メモリに読み書きするための要求を受信し、セクショ
ン（ＢＳ，ＢＡ，ＢＶ，ＢＤ）の１個に関する読み書き
ポインタ又はメモリ全体に関する読み書きポインタを選
択するための信号（ＡＤＰＵ）と、読み書きを指令する
ための信号（ＷＲ，ＲＤ）とを発生し、要求ユニットに
送信するためにオペレーションが実施されたことを確認
する信号（ＡＣＫＷ，ＡＣＫＲ）を発生し、個々のセク
ション（ＢＳ，ＢＡ，ＢＶ，ＢＤ）の充填状態をチェッ
クしてこのような状態に関する信号を発生する裁定回路
（ＡＲＢ）、 −一時記憶手段（ＭＴ）のアドレシングを制御するため
の回路（ＣＩＭ）であって、裁定回路（ＡＲＢ）により
発生された前記選択信号に基づいて一時記憶手段（Ｍ
Ｔ）内の該当セクション又は位置を識別し、読み書きコ
マンド及びアドレスを発生し、一時記憶手段（ＭＴ）に
送信する回路、 −一時記憶手段（ＭＴ）から読み取られたデータ及び一
時記憶手段に書き込むべきデータをそれぞれ一時記憶す
るためにアドレシング制御回路（ＣＭ）により制御され
る１対のレジスタ（ＲＥＲ，ＲＥＷ）を含むことを特徴
とする請求項６に記載のデバイス。 - 【請求項１０】 メモリを制御するための手段（ＣＭ）
の裁定回路（ＡＲＢ）が以下の要素： −処理すべき読み書き要求を選択するための手段（ＭＸ
６，ＣＮ１）であって、可能な全要求が到着する入力を
有するマルチプレクサ（ＭＸ６）と、マルチプレクサ
（ＭＸ６）を設定するためのコマンド信号を構成する計
数値を有しており且つマルチプレクサ（ＭＸ６）の出力
に読み書き要求が転送される毎に停止するカウンタ（Ｃ
Ｎ１）とからなり、カウンタ（ＣＮ１）の計数値が、実
施すべきメモリオペレーションの型に関する情報をも含
む前記手段、 −選択された要求をマルチプレクサ（ＭＸ６）から受信
し、対応する計数値をカウンタ（ＣＮ１）から受信し、
オペレーションを実施できるか否かを調べるためにメモ
リ状態をチェックし、オペレーションを実施できる場合
には読み書きコマンド、オペレーションが完了したこと
を確認する信号の送信コマンド、オペレーションに関与
するポインタを増分するためのコマンド、並びにカウン
タ（ＣＮ１）の計数を再開するための信号を発生し、オ
ペレーションを実施できない場合にはコントローラ（Ｃ
ＮＴ）の割り込み信号を発生するように構成された制御
論理ネットワーク（ＬＣ４）、 −要求に対応し且つカウンタ（ＣＮ１）の計数値又はコ
ントローラ（ＣＮＴ）により供給されるアドレス及び制
御論理ネットワーク（ＬＣ４）により供給される増分信
号に基づいて、一時記憶手段（ＭＴ）に含まれるセクシ
ョンに書き込むために使用可能な最初の位置又は該セク
ションから読み取るべきデータを含む最初の位置のアド
レスを出力側に提供し、同一セクションの読み取り及び
書き込みポインタの比較を実施して充填レベルを決定
し、その結果、充填レベルが上限閾値と下限閾値の間に
位置するか又は書き込みの結果として上限閾値を上回っ
たか又は読み取りの結果として下限閾値を下回ったかを
表し且つ、一時記憶手段（ＭＴ）へのデータ送信を保留
又は再開させるために第３のインタフェース手段（Ｄ
Ｍ）に送信される第１の状態信号（ＳＴＡＴ）と、一時
記憶手段（ＭＴ）の１セクションの満杯又は空状態を示
し且つオペレーションを実施すべきか否かを決定できる
ように前記制御論理ネットワーク（ＬＣＡ）に送信され
る第２の状態信号（ＩＳＴＡＴ）と、一時記憶手段（Ｍ
Ｔ）の第１のセクション（ＢＳ）における読み取り及び
書き込みポインタの差を表し且つ同期手段（ＦＤ）に送
信される第３の状態信号（ＬＥＶＥＬ）とを発生するよ
うに構成されたアドレス発生回路（ＧＰＵ）、 −制御論理ネットワーク（ＬＣＡ）からの指令に応じ且
つ処理されている要求に対応するカウンタ（ＣＮ１）の
計数値に基づいて確認信号を発生する回路（ＤＡＫ）を
含むことを特徴とする請求項９に記載のデバイス。 - 【請求項１１】 前記同期手段（ＦＤ）が以下の要素： −ベース周波数クロック信号を再構成及びチェックする
ための回路であって、第１のディジタル低帯域フィルタ
（Ｆ１）で濾波してオシレータ（ＶＣＯ）の現出力信号
とＭＰＥＧストリームから抽出された前記ベース周波数
の公称値との差を表す信号をアナログ形態に変換するこ
とにより得られる信号により制御される電圧制御オシレ
ータ（ＶＣＯ）を含む回路、 −前記タイミング信号を発生するための回路であって、
第３の状態信号（ＬＥＶＥＬ）をプリセット周波数で濾
波し、ディジタル除算器（ＤＩＶ）に濾波信号を供給す
るように構成された第２の低帯域ディジタルフィルタ
（Ｆ２）を含み、前記ディジタル除算器が固定周波数を
濾波値で除することによりタイミング信号を発生し、該
信号をパーサ（ＰＡ）に供給する前記回路を含むことを
特徴とする請求項６、７及び１０のいずれか一項に記載
のデバイス。 - 【請求項１２】 前記第１及び第２のディジタルフィル
タ（Ｆ１，Ｆ２）がコントローラ（ＣＮＴ）によりプロ
グラム可能であることを特徴とする請求項１１に記載の
デバイス。 - 【請求項１３】 第５のインタフェース手段（ＩＳ）
が、第２のシリアルライン（３）に送るべきデータ、メ
ッセージ及び確認信号をＨＤＬＣプロトコルに従って編
成されたフレームに挿入し、ＨＤＬＣフレームをＰＣＭ
フレームに挿入するための手段（ＴＨ，ＩＰＴ）と、第
２のシリアルライン（３）からのＰＣＭフレームからＨ
ＤＬＣプロトコルに従って配置されたフレームを抽出
し、ＨＤＬＣフレームからデータ、メッセージ及び確認
信号を抽出し、一時記憶手段（ＭＴ）にデータを転送
し、メッセージ及び確認信号をコントローラ（ＣＮＴ）
に使用可能にするための手段（ＩＰＲ，ＲＨ）を含むこ
とを特徴とする請求項６に記載のデバイス。 - 【請求項１４】 前記第６のインタフェース手段（ＩＣ
Ｐ）が割り込み要求を管理するための回路（ＧＩＲ）を
含み、該回路が以下の要素： −割り込み要求の型に各々関連する複数のエレメントか
らなり、要求の到着を認識し且つ該要求が処理されるま
で使用可能に維持するための認識手段（Ｌ１）、−該認
識手段（Ｌ１）中の全エレメントの出力に接続されてお
り、コントローラ（ＣＮＴ）に要求到着を知らせるため
のゲート手段（Ｐ１）、 −割り込み要求を記憶するための記憶手段（Ｒ１）であ
って、認識手段（Ｌ１）のエレメントの出力に各々接続
され且つコントローラ（ＣＮＴ）から読み取りコマンド
を受信するとコントローラにそれぞれの要求を転送する
ように各々構成された複数のエレメントを含む前記手
段、 −記憶手段（Ｒ１）の各エレメントの出力と認識手段
（Ｌ１）の各エレメントのリセット入力の間に挿入され
ており、読み取りコマンドの到着後にそれぞれの要求を
リセットするためのリセット手段（Ｐ２，Ｐ３）、 −リセット手段（Ｐ２，Ｐ３）に接続されており、コン
トローラ（ＣＮＴ）自体により供給されるイネーブリン
グ信号が存在する場合のみ認識手段（Ｌ１）からコント
ローラへの要求の送信を可能にするためのイネーブリン
グ手段（Ｒ２）を含むことを特徴とする請求項６に記載
のデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT94TO001068A IT1268196B1 (it) | 1994-12-23 | 1994-12-23 | Dispositivo per la ricetrasmissione e decodifica di sequenze audiovisivi compresse. |
| IT94A001068 | 1994-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0923424A JPH0923424A (ja) | 1997-01-21 |
| JP2876395B2 true JP2876395B2 (ja) | 1999-03-31 |
Family
ID=11413006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7350892A Expired - Lifetime JP2876395B2 (ja) | 1994-12-23 | 1995-12-25 | オーディオビジュアルストリームを送信、受信及び復号化するためのデバイス |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5684804A (ja) |
| EP (1) | EP0719050B1 (ja) |
| JP (1) | JP2876395B2 (ja) |
| CA (1) | CA2166040C (ja) |
| DE (2) | DE719050T1 (ja) |
| DK (1) | DK0719050T3 (ja) |
| GR (2) | GR990300014T1 (ja) |
| IT (1) | IT1268196B1 (ja) |
| PT (1) | PT719050E (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4297518B2 (ja) * | 1995-03-06 | 2009-07-15 | 沖電気工業株式会社 | 音声・ビデオ復号装置 |
| FR2743248B1 (fr) * | 1995-12-29 | 1998-03-20 | Sgs Thomson Microelectronics | Dispositif de demultiplexage d'informations codees selon une norme mpeg |
| KR100192504B1 (ko) * | 1996-01-05 | 1999-06-15 | 구자홍 | 엠펙2 트랜스포트 디코더의 데이타 입출력장치 |
| US6055271A (en) * | 1996-01-18 | 2000-04-25 | Sony Corporation | Signal encoding method and apparatus and signal transmission method and apparatus involving the use of a number of pseudo access units |
| JP3130464B2 (ja) * | 1996-02-02 | 2001-01-31 | ローム株式会社 | データ復号装置 |
| KR19980073528A (ko) * | 1997-03-15 | 1998-11-05 | 구자홍 | 엠펙시스템 복호기장치 |
| CA2257578C (en) * | 1997-04-07 | 2003-01-21 | At&T Corp. | System and method for processing object-based audiovisual information |
| US5949784A (en) * | 1997-05-01 | 1999-09-07 | 3Com Corporation | Forwarding mechanism for multi-destination packets to minimize per packet scheduling overhead in a network forwarding engine |
| US6191822B1 (en) * | 1997-06-20 | 2001-02-20 | Sony Corporation | Method of and apparatus for separating audio and video data from a combined audio/video stream of data |
| US6128313A (en) * | 1997-09-11 | 2000-10-03 | Cisco Technology, Inc. | Apparatus and method for filtering line noise and improper packet formatting |
| JPH11112972A (ja) * | 1997-09-30 | 1999-04-23 | Matsushita Electric Ind Co Ltd | 複合化処理量情報の抽出装置および方法 |
| US6654931B1 (en) | 1998-01-27 | 2003-11-25 | At&T Corp. | Systems and methods for playing, browsing and interacting with MPEG-4 coded audio-visual objects |
| GB9802093D0 (en) | 1998-01-30 | 1998-03-25 | Sgs Thomson Microelectronics | Digital receiver demultiplexer |
| GB9802094D0 (en) * | 1998-01-30 | 1998-03-25 | Sgs Thomson Microelectronics | Flexible filtering |
| US7558472B2 (en) | 2000-08-22 | 2009-07-07 | Tivo Inc. | Multimedia signal processing system |
| US6233389B1 (en) | 1998-07-30 | 2001-05-15 | Tivo, Inc. | Multimedia time warping system |
| US6091742A (en) * | 1998-08-17 | 2000-07-18 | Gilant Satellite Networks Ltd. | Bi-directional communications protocol |
| US6496233B1 (en) * | 1999-01-06 | 2002-12-17 | Sarnoff Corporation | Command and control architecture for a video decoder and an audio decoder |
| WO2000046803A1 (fr) * | 1999-02-05 | 2000-08-10 | Kabushiki Kaisha Toshiba | Procede permettant de creer des trains de donnees et procede permettant d'effectuer des suppressions partielles |
| US6574419B1 (en) | 1999-03-12 | 2003-06-03 | Matsushita Electric Industrial Co., Ltd. | Optical disk, reproduction apparatus reproduction method, and recording medium |
| US6690683B1 (en) * | 1999-11-23 | 2004-02-10 | International Business Machines Corporation | Method and apparatus for demultiplexing a shared data channel into a multitude of separate data streams, restoring the original CBR |
| US6741292B1 (en) * | 2000-11-06 | 2004-05-25 | Koninklijke Philips Electronics N.V. | System and method for a baseband digital television |
| US20030023730A1 (en) * | 2001-07-27 | 2003-01-30 | Michael Wengrovitz | Multiple host arrangement for multimedia sessions using session initiation protocol (SIP) communication |
| US20040017831A1 (en) * | 2002-04-05 | 2004-01-29 | Jian Shen | System and method for processing SI data from multiple input transport streams |
| US7489362B2 (en) | 2003-03-04 | 2009-02-10 | Broadcom Corporation | Television functionality on a chip |
| US7450617B2 (en) * | 2003-08-14 | 2008-11-11 | Broadcom Corporation | System and method for demultiplexing video signals |
| US7817721B2 (en) * | 2003-05-15 | 2010-10-19 | Lsi Corporation | Posting status data in digital transport stream processing |
| US7672573B2 (en) * | 2004-05-13 | 2010-03-02 | Sunplus Technology Co., Ltd. | Shared memory architecture and method in an optical storage and recording system |
| US8032360B2 (en) * | 2004-05-13 | 2011-10-04 | Broadcom Corporation | System and method for high-quality variable speed playback of audio-visual media |
| CN100358363C (zh) * | 2004-05-19 | 2007-12-26 | 深圳市富来科技有限公司 | 大容量数字视频广播多节目传输流传输系统及其方法 |
| KR100710383B1 (ko) * | 2005-05-09 | 2007-04-23 | 엘지전자 주식회사 | 디지털 멀티미디어 방송 수신기능을 갖는 단말기 및 이를 이용한 디지털 스트림 데이터 디코딩 방법 |
| US20090238069A1 (en) * | 2008-03-19 | 2009-09-24 | Himax Technologies Limited | Device and method for controlling program stream flow |
| US20100002151A1 (en) * | 2008-07-01 | 2010-01-07 | Yang Pan | Handheld media and communication device with a detachable projector |
| CN103297855B (zh) * | 2012-03-02 | 2015-05-20 | 腾讯科技（深圳）有限公司 | 一种应用展示方法以及一种终端 |
| CN111277348B (zh) * | 2020-01-20 | 2022-03-18 | 杭州仁牧科技有限公司 | 一种多通道噪声分析系统及其分析方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993015453A1 (en) * | 1992-01-23 | 1993-08-05 | Supermac Technology | Personal computer apparatus for digital video and audio manipulation |
| JP3496725B2 (ja) * | 1992-10-16 | 2004-02-16 | ソニー株式会社 | 多重化データ分離装置 |
| JP2785921B2 (ja) * | 1992-10-21 | 1998-08-13 | シャープ株式会社 | 光メモリ読み出し装置用の半導体レーザ駆動回路 |
| JPH08511384A (ja) * | 1993-04-16 | 1996-11-26 | データ トランスレイション，インコーポレイテッド | コンピュータのためのビデオ周辺機器 |
| US5481563A (en) * | 1994-03-14 | 1996-01-02 | Network Systems Corporation | Jitter measurement using a statistically locked loop |
| US5559999A (en) * | 1994-09-09 | 1996-09-24 | Lsi Logic Corporation | MPEG decoding system including tag list for associating presentation time stamps with encoded data units |
-
1994
- 1994-12-23 IT IT94TO001068A patent/IT1268196B1/it active IP Right Grant
-
1995
- 1995-11-02 US US08/556,794 patent/US5684804A/en not_active Expired - Lifetime
- 1995-12-21 DK DK95120354T patent/DK0719050T3/da active
- 1995-12-21 DE DE0719050T patent/DE719050T1/de active Pending
- 1995-12-21 PT PT95120354T patent/PT719050E/pt unknown
- 1995-12-21 DE DE69520030T patent/DE69520030T2/de not_active Expired - Lifetime
- 1995-12-21 EP EP95120354A patent/EP0719050B1/en not_active Expired - Lifetime
- 1995-12-22 CA CA002166040A patent/CA2166040C/en not_active Expired - Lifetime
- 1995-12-25 JP JP7350892A patent/JP2876395B2/ja not_active Expired - Lifetime
-
1999
- 1999-01-01 GR GR990300014T patent/GR990300014T1/el unknown
-
2001
- 2001-04-27 GR GR20010400641T patent/GR3035793T3/el unknown
Non-Patent Citations (1)
| Title |
|---|
| 日経エレクトロニクス別冊「米国情報スーパーハイウェーを支える技術」日経Ｂ社、ｐ．２４４−２５９ |
Also Published As
| Publication number | Publication date |
|---|---|
| DK0719050T3 (da) | 2001-05-21 |
| PT719050E (pt) | 2001-07-31 |
| JPH0923424A (ja) | 1997-01-21 |
| IT1268196B1 (it) | 1997-02-21 |
| EP0719050B1 (en) | 2001-01-31 |
| DE69520030T2 (de) | 2001-06-21 |
| EP0719050A3 (en) | 1999-01-13 |
| ITTO941068A1 (it) | 1996-06-23 |
| DE719050T1 (de) | 1999-06-10 |
| ITTO941068A0 (it) | 1994-12-23 |
| CA2166040A1 (en) | 1996-06-24 |
| DE69520030D1 (de) | 2001-03-08 |
| CA2166040C (en) | 1999-12-21 |
| US5684804A (en) | 1997-11-04 |
| GR3035793T3 (en) | 2001-07-31 |
| GR990300014T1 (en) | 1999-05-28 |
| EP0719050A2 (en) | 1996-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2876395B2 (ja) | オーディオビジュアルストリームを送信、受信及び復号化するためのデバイス | |
| JP4038996B2 (ja) | 信号処理装置および信号処理方法 | |
| JPH11112454A (ja) | Ｐｅｓデコーダを有するｍｐｅｇｉｉシステム | |
| JP2000125306A (ja) | Ｍｐｅｇ―２ビットストリ―ムからスタッフィングビットを取り除くプログラマブルフィルタ | |
| JP3507498B2 (ja) | リアルタイム音声パケットレイヤエンコーダ | |
| JP3429652B2 (ja) | ディジタル符号化多重化装置 | |
| US7194548B1 (en) | Data transmission apparatus, receiving apparatus, and sending apparatus | |
| JP3185863B2 (ja) | データ多重化方法および装置 | |
| JP2000308023A (ja) | データ伝送方法およびデータ伝送装置 | |
| US6868091B1 (en) | Apparatus and method for depacketizing and aligning packetized input data | |
| US6097758A (en) | Device for extracting parameters for decoding a video data flow coded according to an MPEG standard | |
| KR100795465B1 (ko) | 감소된 수의 핀을 구비한 직렬 압축 버스 인터페이스 및 직렬 압축 데이터 송신 방법 | |
| JPH11298893A (ja) | トランスポートストリーム同期回路 | |
| JP4122624B2 (ja) | データ受信方法およびデータ受信装置 | |
| JP2000307534A (ja) | データ処理装置およびデータ伝送装置 | |
| JP3367409B2 (ja) | 情報再生装置 | |
| JP3417290B2 (ja) | 多重化装置 | |
| KR0181080B1 (ko) | 엠펙 시스템의 이에스씨알 부호화장치 | |
| JP2000308052A (ja) | データ受信方法およびデータ受信装置 | |
| JP2000307971A (ja) | データ受信方法およびデータ受信装置 | |
| JP2000069081A (ja) | データ多重化方法および装置とその関連方法および装置 | |
| JP2000270018A (ja) | 多重化装置、符号化装置、情報処理システム、多重化方法、及び記憶媒体 | |
| JP2000307540A (ja) | データ受信装置 | |
| JPH1032792A (ja) | 信号処理装置及び信号処理方法 | |
| JPH1041979A (ja) | 伝送データ生成方法および伝送データ生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |