KR100192504B1 - 엠펙2 트랜스포트 디코더의 데이타 입출력장치 - Google Patents

엠펙2 트랜스포트 디코더의 데이타 입출력장치 Download PDF

Info

Publication number
KR100192504B1
KR100192504B1 KR1019960000082A KR19960000082A KR100192504B1 KR 100192504 B1 KR100192504 B1 KR 100192504B1 KR 1019960000082 A KR1019960000082 A KR 1019960000082A KR 19960000082 A KR19960000082 A KR 19960000082A KR 100192504 B1 KR100192504 B1 KR 100192504B1
Authority
KR
South Korea
Prior art keywords
transport
data
memory
buffer
decoder
Prior art date
Application number
KR1019960000082A
Other languages
English (en)
Other versions
KR970060936A (ko
Inventor
임채열
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960000082A priority Critical patent/KR100192504B1/ko
Priority to US08/773,418 priority patent/US6134272A/en
Publication of KR970060936A publication Critical patent/KR970060936A/ko
Application granted granted Critical
Publication of KR100192504B1 publication Critical patent/KR100192504B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4341—Demultiplexing of audio and video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/439—Processing of audio elementary streams
    • H04N21/4392—Processing of audio elementary streams involving audio buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Abstract

본 발명은 트랜스포트 디코딩시 패킷 데이타를 트랜스포트 메모리에 저장하거나 읽어내고 패킷 디코딩된 데이타를 비디오/오디오 디코더에 출력시키기 위한 MPEG2 트랜스포트 디코더의 데이타 입출력장치에 관한 것이다.
본 발명은 종래의 기술이 입력 버퍼나 비디오/오디오 버퍼의 오버플로우가 발생할 우려가 있었던 점과 고정된 메모리 맵의 사용으로 트랜스포트 메모리의 효율성이 떨어지는 문제점이 있었던 점을 감안하여 트랜스포트 입력 스트림을 입력 버퍼를 통하여 트랜스포트 메모리에 저장하므로 입력버퍼의 오버플로우를 방지할 수 있도록 하며, 비디오/오디오 디코더의 디코딩지연으로 비디오 및 오디오 버퍼에 데이타 정체시 트랜스포트 메모리에서 비디오 및 오디오 압축 데이타를 출력하지 않도록 함으로써 비디오 및 오디오 버퍼의 오버플로우를 방지하도록 하며, 디코딩에 필요한 데이타만을 선택하여 입력함으로써 트랜스포트 메모리의 효율적 사용 및 트랜스포트 메모리의 라이트 및 리드의 효율성을 증대시킬 수 있도록 하고, 트랜스포트 메모리에 유동적 메모리 할당기능을 적용함으로써 트랜스포트 메모리를 보다 효율적을 사용할 수 있도록 한 것이다.

Description

엠펙2 트랜스포트 디코더의 데이타 입출력장치
제1도는 종래의 MPEG2 트랜스포트 디코더의 데이타 입출력장치의 구성도.
제2도는 제1도의 트랜스포트 메모리의 어드레스 맵의 구성예도.
제3도-제5도는 본 발명에 따른 MPEG2 트랜스포트 디코더의 데이타 입출력장치의 제1도-제3도 실시예도.
제6도-제8도는 제3도-제5도의 각각의 변형예도.
제9도는 제3도-제8도의 각 버퍼의 구조도.
제10도 (a)-(d)는 본 발명에 따른 트랜스포트 메모리의 유동적 메모리 할당방법 설명도.
* 도면의 주요부분에 대한 부호의 설명
11, 14-17 : 제1-제5버퍼 12 : 트랜스포트 메모리
13 : 트랜스포트 패킷 디코더 18 : 트랜스포트 메모리 인터페이스 제어부
19 : 패킷 선택부 20, 21 : 제1, 제2 FIFO
22 : FIFO제어부
본 발명은 MPEG2 트랜스포트 디코더에 관한 것으로, 특히 트랜스포트 디코딩시 패킷 데이타를 메모리에 저장하거나 읽어내고 패킷 디코딩된 데이타를 비디오/오디오 디코더에 출력시키기 위한 MPEG2 트랜스포트 디코더의 데이타 입출력장치에 관한 것이다.
일반적으로 트랜스포트 디코더는 FEC(forward Error Correction)부나 DSM의 디포맷터로부터 트랜스포트 입력 스트림을 입력 받아서 비디오/오디오 및 디코딩에 필요한 패킷을 선택하여 트랜스포트 헤더 디코딩, 적응(Adaptation) 필드 디코딩, PES(Packetized Element Stream) 헤더 디코딩을 수행하고, 디코딩되어진 데이타를 트랜스포트 메모리에 저장하거나 비디오/오디오 디코더로 비디오/오디오의 압축 데이타를 출력시키는 역할을 행한다.
제1도는 이러한 트랜스포트 디코더의 데이타 입출력장치의 일반적인 구성을 도시한 것으로, 입력 버퍼(1)는 트랜스포트 입력 스트림을 받아서 트랜스포트 패킷 디코딩을 위하여 트랜스포트 패킷 디코더(5)로 전달한다. 이때, 상기 트랜스포트 입력 스트림은 버스트 모드(Burst Mode)로 또는 연속적인 클럭신호와 함께 입력되어질 수 있다.
그리고 상기 트랜스포트 패킷 디코더(5)에서 비디오/오디오 및 디코딩에 필요한 패킷을 선택하여 트랜스포트 헤더 디코딩, 적응 필드 디코딩, PES헤더 디코딩되어진 후, 비디오/오디오의 압축 데이타는 각각 비디오 및 오디오 버퍼(3),(4)를 통하여 비디오/오디오 디코더에 전달되고, PSI(Program Specific Information)와 PGI(Program Guide Information) 데이타들은 PSI/PGI용 버퍼(2)를 통하여 트랜스포트 메모리(7)에 저장되어 진다. 여기서, 상기 비디오/오디오 데이타는 디코딩되어질 때마다 비디오/오디오 디코더로 출력되게 된다.
상기 트랜스포트 메모리(7)의 어드레스와 입출력 리드/라이트 제어신호는 트랜스포트 메모리 인터페이스 제어부(6)에 의하여 발생되어져 상기 트랜스포트 메모리(7)로 출력된다.
한편, 상기 PSI와 PGI의 저장을 위한 트랜스포트 메모리(7)의 어드레스 공간은 초기에 트랜스포트 메모리 인터페이스 제어부(6) 내부의 레지스터내에 정해지며, 정해진 어드레스 공간에 PSI와 PGI정보가 저장되어지도록 어드레스와 제어신호를 상기 트랜스포트 메모리(7)에 발생시키여, 이에 따른 상기 트랜스포트 메모리(7)의 어드레스맵의 구성예는 제2도에 도시한 바와 같다.
즉, PSI 1 데이타는 어드레스 공간 AA......A에서 BB......B-1에, PGI 1 데이타는 aa......a에서 bb......b-1까지의 공간에 저장된다.
그러나 상기와 같은 종래의 트랜스포트 디코더의 데이타 입출력장치는 트랜스포트 패킷 데이타를 입력 버퍼에 저장하여 트랜스포트 패킷 디코더에서 이 데이타를 읽어 내어 디코딩할때 경우에 따라서 트랜스포트 패킷 디코더가 디코딩시간이 길어지게 되는 경우 입력 버퍼는 연속적으로 입력되는 트랜스포트 입력 데이타 스트림을 저장해야 하므로 오버플로우가 발행할 수도 있다. 그리고 오버플로우의 발생방지를 위해서는 입력 버퍼를 대용량의 버퍼를 사용하여야만 하는 문제점이 있었다.
또한, 트랜스포트 패킷 디코더의 디코딩 시간이 짧을 경우에도 디코딩되어진 비디오/오디오 데이타가 비디오/오디오 디코딩 지연으로 비디오 및 오디오 압축 데이타의 출력을 위한 비디오 및 오디오 버퍼를 통하여 순조롭게 출력되지 못하면 상기와 마찬가지로 역시 비디오 및 오디오 버퍼에 오버플로우가 발생할 수 있는 문제점이 있었다.
또한, 트랜스포트 메모리 인터페이스 제어부의 고정된 메모리 맵의 사용은 트랜스포트 메모리의 효율성을 떨어뜨리는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 트랜스포트 입력 스트림을 입력 버퍼를 통하여 트랜스포트 메모리에 저장하므로 입력버퍼의 오버플로우를 방지할 수 있도록 하며, 비디오/오디오 디코더의 디코딩지연으로 비디오 및 오디오 버퍼에 데이타 정체시 트랜스포트 메모리에서 비디오 및 오디오 압축 데이타를 출력하지 않도록 함으로써 비디오 및 오디오 버퍼의 오버플로우를 방지하도록 한 MPEG2 트랜스포트 디코더의 데이타 입출력장치를 제공함에 있다.
본 발명의 다른 목적은 디코딩에 필요한 데이타만을 선택하여 입력함으로써 트랜스포트 메모리의 효율적 사용 및 트랜스포트 메모리의 라이트 및 리드의 효율성을 증대시킬수 있도록 한 MPEG2 트랜스포트 디코더의 데이타 입출력장치를 제공함에 있다.
본 발명의 또 다른 목적은 트랜스포트 메모리에 유동적 메모리 할당기능을 적용함으로써 트랜스포트 메모리를 보다 효율적을 사용할 수 있도록 한 MPEG2 트렌스포트 디코더의 데이타 입출력장치를 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명의 특징은 트렌스포트 입력 스트림이 일시 저장되는 제1버퍼와, 상기 제1버퍼의 출력이 저장되는 트랜스포트 메모리와, 비디오/오디오 및 디코딩에 필요한 패킷을 선택하여 패킷 디코딩하는 트렌스포트 패킷 디코더와, 상기 트랜스포트 메모리에 저장된 데이타를 상기 트랜스포트 패킷 디코더로 입력하는 제2버퍼와, 상기 트랜스포트 패킷 디코더에서 패킷 디코딩된 데이타를 상기 트랜스포트 메모리로 입력하는 제3버퍼와, 상기 트랜스포트 패킷 디코더에서 패킷 디코딩된 비디오/오디오 압축 데이타를 각각 비디오/오디오 디코더로 출력하는제4 및 제5버퍼와, 상기 트랜스포트 메모리에 어드레스 및 리드/라이트 제어신호를 출력하는 트랜스포트 메모리 인터페이스 제어부로 구성되는 MPEG2 트렌스포트 디코더의 데이타 입출력장치에 있다.
이하, 본 발명의 실시예를 첨부도면을 참조로 하여 상세히 설명한다.
제3도는 본 발명에 따른 MPEG2 트랜스포트 디코더의 데이타 입출력장치의 제1실시예도를 도시한 것으로, 트랜스포트 입력 스트림이 일시 저장되는 제1버퍼(11)와 제1버퍼(11)의 출력이 저장되며 DRAM이나 SRAM으로 구성되는 트랜스포트 메모리(12)와, 비디오/오디오 및 디코딩에 필요한 패킷을 선택하여 트랜스포트 헤더 및 적응 필드 및 PES 헤더 디코딩을 행하는 트랜스포트 패킷 디코더(13)와, 상기 트랜스포트 메모리(12)에 저장된 트랜스포트 입력 스트림은 상기 트랜스포트 패킷 디코더(13)로부터 PSI 및 PGI를 상기 트랜스포트 메모리(12)로 저장하는 제3버퍼(15)와, 상기 트랜스포트 패킷 디코더(13)로부터 비디오 및 오디오 압축 데이타를 비디오/오디오 디코더로 각각 입력하는 제4 및 제5버퍼(16),(17)와, 상기 트랜스포트 메모리(12)의 어드레스 및 메모리 리드/라이트 제어신호를 출력하는 트랜스포트 메모리 인터페이스 제어부(18)로 구성된다.
상기와 같이 구성된 본 발명에서 트랜스포트 입력 스트림은 상기 제1버퍼(11)를 통하여 트랜스포트 메모리(12)에 저장된다.
이때, 상기 트랜스포트 메모리(12)의 어드레스와 리드/라이트 제어를 위한 제어신호는 트랜스포트 메모리 인터페이스 제어부(18)에서 발생되어 입력된다.
그리고 상기 트랜스포트 메모리(12)에 저장된 데이타는 제2버퍼(14)로 읽혀져 트랜스포트 패킷 디코더(13)에서 디코딩되어지고, PGI 및 PSI는 제3버퍼(15)를 통하여 트랜스포트 메모리(12)로 다시 저장되며, 비디오 및 오디오 패킷의 압축 데이타는 제4 및 제5버퍼(16),(17)를 통하여 비디오 및 오디오 디코더로 출력된다.
따라서, 상기 제1버퍼(11)를 거쳐 트랜스포트 메모리(12)로 곧바로 저장되므로 제1버퍼(11)의 크기가 대용량인 필요가 없게 된다.
또한, 비디오/오디오 디코더의 지연으로 상기 제4 및 제5버퍼(16),(17)에 데이타가 정체되어져도 트랜스포트 패킷 디코더(13)는 데이타를 출력하지 않고 비디오/오디오 데이타가 출력될 때까지 기다리게 되어도 상기 제4 및 제5버퍼(16),(17)의 오버플로우가 발생되지 않게 된다.
이때, 상기 트랜스포트 패킷 디코더(13)가 데이타를 출력하지 않게 됨에 따라 트랜스포트 패킷 디코더(13)의 디코딩 효율은 떨어질 수 있다.
그리고 상기 트랜스포트 패킷 디코더(13)의 데이타의 출력제어는 도시하지 않는 별도의 제어부에 의해 행해지게 된다.
제4도는 본 발명에 따른 MPEG2 트랜스포트 디코더의 데이타 입출력장치의 제2 실시예도를 도시한 것으로, 트랜스포트 패킷 디코더(13)의 오디오 압축 데이타 출력을 오디오 디코더로 출력하기 위한 제5버퍼(17)로 직접 입력하지 않고 트랜스포트 메모리(12)를 통하여 입력되도록 한 것이며, 그 구성은 상기 제1실시예와 동일하다.
한편, 대부분의 오디오 디코더는 비디오의 경우와 같이 대용량의 프레임 데이타를 저장할 필요가 없기 때문에 메모리를 갖고 있지 않다.
그러므로 현재 프레임을 디코딩할 데이타 버퍼만을 갖고 있기 때문에 많은 데이타를 저장할 수 없다.
따라서 오디오 디코더의 지연으로 트랜스포트 패킷 디코더(13)가 오디오 디코더로 데이타가 출력되어질 동안만 동작하고 많은 시간동안 데이타가 전송되기를 기다리게 되므로 트랜스포트 패킷 디코더(13)의 효율성이 떨어질 수가 있다.
그러므로 본 발명의 제2실시예에서는 제1버퍼(11)를 통하여 트랜스포트 메모리(12)에 저장되어 제2버퍼(14)를 통하여 트랜스포트 패킷 디코더(13)에 입력된 오디오 압축 데이타를 제3버퍼(15)를 통하여 다시 트랜스포트 메모리(12)로 저장하고, 오디오 디코더에서 데이타를 받을 준비가 되면 제5버퍼(17)를 통하여 트랜스포트 메모리(12)에 저장된 압축 오디오 데이타를 읽어서 오디오 디코더로 출력하도록 한다.
이와 같이 함으로써 트랜스포트 패킷 디코더(13)의 디코딩 효율을 증대시킬 수 있게 된다.
한편, 기타 동작은 상기 제1실시예와 동일하므로 상세 설명을 약한다.
제5도는 본 발명에 따른 MPEG2 트랜스포트 디코더의 데이타 입출력장치의 제3실시예도를 도시한 것으로, 제1버퍼(11)를 통하여 트랜스포트 메모리(12)에 저장된 후, 다시 제2버퍼(14)를 통하여 트랜스포트 패킷 디코더(13)로 입력되어 패킷 디코딩된 비디오 및 오디오 압축 데이타를 트랜스포트 메모리(12)에 저장시킨 후 제4 및 제5버퍼(16),(17)를 통하여 비디오/오디오 디코더로 출력되도록 한 것이며, 그 구성은 상기 제1실시예와 동일하다.
이러한 본 발명의 제3실시예에서 트랜스포트 입력 스트림은 제1버퍼(11)를 통하여 트랜스포트 메모리(12)에 저장된다.
그리고 상기 트랜스포트 메모리(12)는 트랜스포트 메모리 인터페이스 제어부(18)의 제어에 따라 저장된 데이타를 제2버퍼(14)를 통하여 트랜스포트 패킷 디코더(13)로 입력한다.
상기 트랜스포트 패킷 디코더(13)는 입력된 데이타를 패킷 디코딩한 후, PSI와 PGI 및 비디오/오디오의 압축 데이타를 제3버퍼(15)를 통하여 트랜스포트 메모리(12)에 저장시킨다.
그리고 상기 트랜스포트 메모리(12)에 저장된 비디오 및 오디오의 압축 데이타는 상기 트랜스포트 메모리 인터페이스 제어부(18)의 제어에 따라 제4 및 제5버퍼(16).(17)를 거쳐 비디오 및 오디오 디코더로 입력된다.
이와 같이 함으로써 비디오 및 오디오 디코더의 지연으로 인한 트랜스포트 패킷 디코더(13)의 일시 정지현상을 제거할 수 있게 된다.
한편, 제6도-제8도는 상기 제1 및 제3실시예의 변형예를 도시한 것으로, 트랜스포트 입력 스트림이 입력되는 제1버퍼(11)의 앞단에 패킷 선택부(19)를 추가 구성하여 디코딩에 필요한 데이타만을 트랜스포트 메모리(12)에 저장토록 한 것이다.
왜냐하면, 트랜스포트 입력 스트림은 제1버퍼(11)를 통하여 트랜스포트 메모리(12)에 저장되는데, 저장되어진 데이타 모두가 디코딩에 필요한 데이타만은 아니므로 제1 및 제2버퍼(11),(14)의 효율성을 떨어뜨린다.
즉, 트랜스포트 입력 스트림중 필요한 데이타는 대략 1/3이하이므로 디코딩에 필요한 데이타만을 트랜스포트 메모리(12)에 저장한 뒤 읽어내는 것이 바람직하며, 이와같이 하여 트랜스포트 메모리(12)의 입출력의 효율성을 높일 수 있다.
따라서, 제1버퍼(11)의 앞단에 패킷 선택부(19)를 두어 필요한 트랜스포트 패킷을 선택하여 트랜스포느 메모리(12)에 저장토록 한 것이다.
한편, 대부분의 트랜스포트 메모리는 SRAM보다 가격이 싼 DRAM을 사용하기 때문에 입출력의 고속화를 위해서는 패스트 페이지 모드(Fast Page Mode) 또는 스태틱 컬럼 억세스(Static Column Access) 방식을 사용하는 것이 바람직하다.
이러한 방식의 메모리 억세스를 실현하기 위해서는 같은 로우 어드레스 영역에 한꺼번에 여러 데이타를 억세스하도록 하여야 한다.
즉, 제2-제8도의 제1-제3버퍼(11),(14),(15)와, 제5도 및 제8도의 제4버퍼, 제5버퍼(16),(17)를 제9도에 도시한 바와 같이 듀얼 버퍼로 구성하여 DRAM의 고속 억세스가 가능토록 한다.
듀얼 버퍼는 2개의 제1, 제2FIFO(20),(21)와, 상기 제1, 제2FIFO(20),(21)의 입출력을 제어하는 FIFO 제어부(22)로 구성된다.
이러한 듀얼 버퍼는 우선 처음에는 제1FIFO(20)에 입력 데이타가 차례로 저장되고, 상기 제1FIFO(20)가 다 채워지면 상기 제2FIFO(21)에 차례로 데이타를 저장시킨다.
상기 제2FIFO(21)에 데이타가 저장되는 동안 제1FIFO(20)의 데이타는 패스트 페이지 모드 또는 스태틱 컬럼 억세스 방식을 사용하여 DRAM에 저장되어진다.
그리고 상기 제2FIFO(21)가 다 채워진 다음에는 다시 상기 제1FIFO(20)에 입력 데이타를 저장하게 되며, 상기 제 2FIFO(21)에 저장된 데이타는 다시 DRAM으로 고속으로 저장하게 된다.
한편, 상기 제3-제8도의 트랜스포트 메모리 인터페이스 제어부(18)는 초기에 정해진 위치와 크기의 메모리 맵에 따라서 트랜스포트 입력 스트림을 상기 제1버퍼(11)를 통하여 트랜스포트 메모리(12)에 저장되도록 하고, 상기 트랜스포트 메모리(12)에 저장된 트랜스포트 스트림을 제2버퍼(14)로 출력시켜 상기 트랜스포트 패킷 디코더(13)에 입력되도록 한다.
그리고 제3버퍼(15)를 통하여 출력되는 트랜스포트 패킷 디코더(13)의 PSI, PGI 및 비디오/오디오 압축 데이타가 트랜스포트 메모리(12)에 저장되도록 하고, 상기 트랜스포트 메모리(12)에 저장된 비디오 및 오디오 압축 데이타는 제4 및 제5버퍼(16),(17)로 출력시켜 비디오 및 오디오 디코더에 입력되도록 한다.
그러나 이와 같이 정해진 크기의 메모리 맵에 따라서 데이타를 저장하게 되는 경우 데이타양을 정확히 예측하지 않게 되면 메모리의 효율성이 떨어지게 된다.
따라서 상기 트랜스포트 메모리(12)를 효율적으로 사용하기 위해서는 트랜스포트 메모리(12)를 고정된 크기로 맵을 정해서는 안된다.
따라서 본 발명은 상기 트랜스포트 메모리 인터페이스 제어부(18)에 유동적인 메모리 할당 기능을 제공하여 상기 트랜스포트 메모리(12)를 보다 효율적으로 사용할 수 있도록 한다.
여기서, 유동적인 메모리 할당기능이란 데이타 크기에 맞도록 메모리를 할당하는 것으로, 데이타의 크기를 미리 알고 있지 않더라도 제10도와 같이 메모리를 할당할 수 있게 된다.
그리고 상기 유동적인 메모리 할당은 다음과 같이 행해진다.
먼저, 메모리를 일정한 크기를 갖는 섹터로 나누어 각각의 섹터에 번호를 붙인다.
모든 섹터는 처음에 프리 섹터(Free Sector)상태이며, 맨 처음에는 제10도(a)와 같이 섹터 1개를 트랜스포트 입력 스트림 데이타로 할당하여 트랜스포트 입력 스트림 데이타가 저장되도록 한다.
그리고 1개의 섹터를 모두 채우고 다시 데이타가 입력되어 메모리를 더 요구하게 되면 제10도(b)와 같이 프리 섹터에서 1개의 섹터를 더 할당하며, 트랜스포트 입력 스트림 데이타는 섹터2의 메모리 영역에 저장되어진다.
그리고 저장된 데이타는 섹터 1부터 읽혀지게 되며, 섹터 1이 다 읽혀지면 섹터 1은 다시 섹터로 제10도(c)와 같이 등록되어진다.
만일, 상기 제3버퍼(15)에서 PSI데이타 및 PGI데이타를 저장할 메모리 영역을 요구하면 프리 섹터에서 섹터 1개를 할당하게 된다. 이때, PSI 및 PGI데이타는 각각의 타입 형태대로 메모리의 영역에 나뉘어져 저장된다.
이와 같은 작용을 반복하며 제10도(d)와 같이 각각의 필요한데로 메모리를 할당받아 사용하게 되므로 메모리를 최대한 효율적으로 사용할 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명은 트랜스포트 입력 스트림을 입력 버퍼를 통하여 바로 트랜스포트 메모리에 저장하므로 입력 버퍼의 크기를 줄일 수 있게 되며, 트랜스포트 패킷 디코더의 출력을 트랜스포트 메모리에 저장하므로 비디오/오디오 디코더의 데이타 지연에 따른 비디오/오디오 버퍼의 오버플로우 및 트랜스포트 패킷 디코더의 정지현상을 제거할 수 있게 된다.
또한, 트랜스포트 입력 스트림중 필요한 데이타만을 선택하여 디코딩하고, 트랜스포트 메모리에 유동적 메모리 할당기능을 적용함으로써 트랜스포트 메모리를 보다 효율적으로 사용할 수 있게 된다.
또한, 트랜스포트 메모리에 데이타 입출력을 위한 각 버퍼를 듀얼 버퍼로 구성함으로써 메모리의 고속 억세스가 가능하게 된다.

Claims (9)

  1. 트랜스포트 입력 스트림이 일시 저장되는 제1버퍼와, 상기 제1버퍼의 출력이 저장되는 트랜스포트 메모리와, 비디오/오디오 및 디코딩에 필요한 패킷을 선택하여 패킷 디코딩하는 트랜스포트 패킷 디코더와, 상기 트랜스포트 메모리에 저장된 데이타를 상기 트랜스포트 패킷 디코더로 입력하는 제2버퍼와, 상기 트랜스포트 패킷 디코더에서 패킷 디코딩된 데이타를 상기 트랜스포트 메모리로 입력하는 제3버퍼와, 상기 트랜스포트 패킷 디코더에서 패킷 디코딩된 비디오/오디오 압축 데이타를 가가 비디오/오디오 디코더로 출력하는 제4 및 제5버퍼와, 상기 트랜스포트 메모리에 어드레스 및 리드/라이트 제어신호를 출력하는 트랜스포트 메모리 인터페이스 제어부로 구성됨을 특징으로 하는 MPEG2 트랜스포트 디코더의 데이타 입출력장치.
  2. 제1항에 있어서, 상기 제1-제3버퍼는 듀얼 버퍼로 구성됨을 특징으로 하는 MPEG2 트랜스포트 디코더의 데이타 입출력장치.
  3. 제2항에 있어서, 상기 듀얼 버퍼는 입력 데이타가 일시 저장되는 제1, 제2FIFO와 상기 제1, 제2FIFO의 입출력을 제어하는 FIFO 제어부로 구성됨을 특징으로 하는 MPEG2 트랜스포트 디코더의 데이타 입출력장치.
  4. 제1항에 있어서, 상기 비디오/오디오 압축 데이타의 비디오/오디오 디코더로 출력시 상기 트랜스포트 패킷 디코더로부터 상기 제3버퍼를 통하여 상기 트랜스포트 메모리에 저장된 후, 각각 상기 제4버퍼와 제5버퍼를 통하여 출력됨을 특징으로 하는 MPEG2 트랜스포트 디코더의 데이타 입출력장치.
  5. 제4항에 있어서, 상기 제4버퍼 및 제5버퍼는 듀얼 버퍼로 구성됨을 특징으로 하는 MPEG2 트랜스포트 디코더의 데이타 입출력장치.
  6. 제1항에 있어서, 상기 비디오/오디오 압축 데이타의 비디오/오디오 디코더로 출력시 오디오 압축 데이타는 상기 트랜스포트 패킷 디코더로부터 제3버퍼를 통하여 상기 트랜스포트 메모리에 저장된 후 상기 제5버퍼를 통하여 출력되며, 비디오 압축 데이타는 상기 트랜스포트 패킷 디코더로부터 직접 상기 제4버퍼를 통하여 비디오 디코더로 출력됨을 특징으로 하는 MPEG2 트랜스포트 디코더의 데이타 입출력장치.
  7. 제6항에 있어서, 상기 제5버퍼는 듀얼 버퍼임을 특징으로 하는 MPEG2 트랜스포트 디코더의 데이타 입출력장치.
  8. 제1항에 있어서, 입력되는 트랜스포트 입력 스트림중 필요한 데이타만을 상기 제1버퍼로 입력하는 패킷 선택부가 더 구비됨을 특징으로 하는 MPEG2 트랜스포트 디코더의 데이타 입출력장치.
  9. 제1항에 있어서, 상기 트랜스포트 메모리는 입력 데이타 크기에 맞도록 유동적으로 메모리가 할당됨을 특징으로 하는 MPEG2 트랜스포트 디코더의 데이타 입출력장치.
KR1019960000082A 1996-01-05 1996-01-05 엠펙2 트랜스포트 디코더의 데이타 입출력장치 KR100192504B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960000082A KR100192504B1 (ko) 1996-01-05 1996-01-05 엠펙2 트랜스포트 디코더의 데이타 입출력장치
US08/773,418 US6134272A (en) 1996-01-05 1996-12-27 Data input/output apparatus of transport decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000082A KR100192504B1 (ko) 1996-01-05 1996-01-05 엠펙2 트랜스포트 디코더의 데이타 입출력장치

Publications (2)

Publication Number Publication Date
KR970060936A KR970060936A (ko) 1997-08-12
KR100192504B1 true KR100192504B1 (ko) 1999-06-15

Family

ID=19449019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000082A KR100192504B1 (ko) 1996-01-05 1996-01-05 엠펙2 트랜스포트 디코더의 데이타 입출력장치

Country Status (2)

Country Link
US (1) US6134272A (ko)
KR (1) KR100192504B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9802093D0 (en) * 1998-01-30 1998-03-25 Sgs Thomson Microelectronics Digital receiver demultiplexer
GB9802094D0 (en) * 1998-01-30 1998-03-25 Sgs Thomson Microelectronics Flexible filtering
US6690428B1 (en) * 1999-09-13 2004-02-10 Nvision, Inc. Method and apparatus for embedding digital audio data in a serial digital video data stream
US6885680B1 (en) 2000-01-24 2005-04-26 Ati International Srl Method for synchronizing to a data stream
US6785336B1 (en) 2000-01-24 2004-08-31 Ati Technologies, Inc. Method and system for retrieving adaptation field data associated with a transport packet
US6988238B1 (en) 2000-01-24 2006-01-17 Ati Technologies, Inc. Method and system for handling errors and a system for receiving packet stream data
US6999424B1 (en) 2000-01-24 2006-02-14 Ati Technologies, Inc. Method for displaying data
US6804266B1 (en) 2000-01-24 2004-10-12 Ati Technologies, Inc. Method and apparatus for handling private data from transport stream packets
US6778533B1 (en) 2000-01-24 2004-08-17 Ati Technologies, Inc. Method and system for accessing packetized elementary stream data
US8284845B1 (en) 2000-01-24 2012-10-09 Ati Technologies Ulc Method and system for handling data
US6763390B1 (en) * 2000-01-24 2004-07-13 Ati Technologies, Inc. Method and system for receiving and framing packetized data
US7366961B1 (en) 2000-01-24 2008-04-29 Ati Technologies, Inc. Method and system for handling errors
US7113546B1 (en) 2000-05-02 2006-09-26 Ati Technologies, Inc. System for handling compressed video data and method thereof
US6674805B1 (en) 2000-05-02 2004-01-06 Ati Technologies, Inc. System for controlling a clock signal for synchronizing a counter to a received value and method thereof
US7095945B1 (en) 2000-11-06 2006-08-22 Ati Technologies, Inc. System for digital time shifting and method thereof
US20050068952A1 (en) * 2002-05-24 2005-03-31 Deiss Michael S. Conditional access filter as for a packet video signal inverse transport system
JP2005012293A (ja) * 2003-06-17 2005-01-13 Victor Co Of Japan Ltd 復号装置
US20050060420A1 (en) * 2003-09-11 2005-03-17 Kovacevic Branko D. System for decoding multimedia data and method thereof
JP4327561B2 (ja) * 2003-10-31 2009-09-09 株式会社東芝 デジタル放送受信装置及びその制御方法
KR100754678B1 (ko) * 2005-07-20 2007-09-03 삼성전자주식회사 Ｄｍｂ 수신 단말기의 작업 부하를 감소시키기 위한 ｄｍｂ시스템 및 ｐｓｉ／ｓｉ 버전 정보 전송 및 ｐｓｉ／ｓｉ파싱 방법
JP2008097430A (ja) * 2006-10-13 2008-04-24 Sanyo Electric Co Ltd ストリームデータ再生システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289584A (en) * 1991-06-21 1994-02-22 Compaq Computer Corp. Memory system with FIFO data input
KR960008470B1 (en) * 1994-01-18 1996-06-26 Daewoo Electronics Co Ltd Apparatus for transferring bit stream data adaptively in the moving picture
US5619501A (en) * 1994-04-22 1997-04-08 Thomson Consumer Electronics, Inc. Conditional access filter as for a packet video signal inverse transport system
US5559999A (en) * 1994-09-09 1996-09-24 Lsi Logic Corporation MPEG decoding system including tag list for associating presentation time stamps with encoded data units
KR0166935B1 (ko) * 1994-11-23 1999-03-20 구자홍 엠펙2 트랜스포트 디코더 장치
IT1268196B1 (it) * 1994-12-23 1997-02-21 Sip Dispositivo per la ricetrasmissione e decodifica di sequenze audiovisivi compresse.
KR100226528B1 (ko) * 1995-03-29 1999-10-15 가나이 쓰도무 다중화 압축화상/음성데이타의 복호장치
US5959659A (en) * 1995-11-06 1999-09-28 Stellar One Corporation MPEG-2 transport stream decoder having decoupled hardware architecture

Also Published As

Publication number Publication date
US6134272A (en) 2000-10-17
KR970060936A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
KR100192504B1 (ko) 엠펙2 트랜스포트 디코더의 데이타 입출력장치
US5841472A (en) MPEG2 transport decoder
US4646270A (en) Video graphic dynamic RAM
US7782683B2 (en) Multi-port memory device for buffering between hosts and non-volatile memory devices
US9026722B2 (en) Storing/reading several data streams into/from an array of memories
US6131151A (en) Processing high-speed digital datastreams with reduced memory
US5600837A (en) Multitask processor architecture having a plurality of instruction pointers
US6912615B2 (en) Control means for burst access control
US5261049A (en) Video RAM architecture incorporating hardware decompression
US4881206A (en) Memory device
US7394829B2 (en) Data multiplexing apparatus, data multiplexing method, and transmission apparatus
CN112073650A (zh) 基于fpga的ddr3视频缓存控制方法
WO2010122613A1 (ja) Ｆｉｆｏバッファ装置
EP1026600A2 (en) Method and apparatus for interfacing with RAM
JP5230083B2 (ja) Ａｖデコーダ中のメモリアクセスを管理するための方法および装置
US6072543A (en) Priority order processing circuit and method for an MPEG system
US8023565B2 (en) Picture processing apparatus, semiconductor integrated circuit, and method for controlling a picture memory
US6339669B1 (en) Picture-reproducing apparatus
US20010031007A1 (en) Audio and video processing apparatus
US20050172177A1 (en) Semiconductor memory device for correcting errors using ECC (error correcting code) circuit
EP1161841A1 (en) A bit stream buffering and demultiplexing apparatus for a dvd audio decoding system
KR0166737B1 (ko) 병렬처리형 가변장복호화장치
EP0917144B1 (en) Method and apparatus for controlling a data buffer
KR0183831B1 (ko) 데이터 버퍼링 장치
KR100268376B1 (ko) 쉬프트레지스터를 이용한 sdram 인터페이스 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee