JPH1041979A - 伝送データ生成方法および伝送データ生成装置 - Google Patents
伝送データ生成方法および伝送データ生成装置Info
- Publication number
- JPH1041979A JPH1041979A JP19668296A JP19668296A JPH1041979A JP H1041979 A JPH1041979 A JP H1041979A JP 19668296 A JP19668296 A JP 19668296A JP 19668296 A JP19668296 A JP 19668296A JP H1041979 A JPH1041979 A JP H1041979A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission data
- transmission
- payload
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】MPEG over SDDI方式の伝送データD(SDDI)及びD
VB ASI方式の伝送データD(DVB)の双方を生成する装置の
回路規模を小さくする。 【解決手段】ＭＰＥＧ符号化回路１０１でデータＤＶ，
ＤＡを処理してＭＰＥＧ２−ＴＳのトランスポート・パ
ケットのデータＤＴＳを得、このデータＤＴＳをエンコ
ーダ１０４でＳＤＤＩフォーマットによる伝送データの
ペイロード部にほぼ一定の間隔で順次挿入する。エンコ
ーダ１０４の出力データをシリアル信号に変換して伝送
データD(SDDI)を得る。また、エンコーダ１０４の出力
データの下位８ビットを８−１０変換回路１０７で１０
ビットに変換し、スイッチ回路１０８よりパケットデー
タＴＳＩの間に無効データＤＩＶを挿入したデータを得
る。データＴＳＩは、パケットデータＤＴＳ（有効部
分）に対応した１０ビットデータである。スイッチ回路
１０８の出力データをシリアル信号に変換して伝送デー
タD(DVB)を得る。
VB ASI方式の伝送データD(DVB)の双方を生成する装置の
回路規模を小さくする。 【解決手段】ＭＰＥＧ符号化回路１０１でデータＤＶ，
ＤＡを処理してＭＰＥＧ２−ＴＳのトランスポート・パ
ケットのデータＤＴＳを得、このデータＤＴＳをエンコ
ーダ１０４でＳＤＤＩフォーマットによる伝送データの
ペイロード部にほぼ一定の間隔で順次挿入する。エンコ
ーダ１０４の出力データをシリアル信号に変換して伝送
データD(SDDI)を得る。また、エンコーダ１０４の出力
データの下位８ビットを８−１０変換回路１０７で１０
ビットに変換し、スイッチ回路１０８よりパケットデー
タＴＳＩの間に無効データＤＩＶを挿入したデータを得
る。データＴＳＩは、パケットデータＤＴＳ（有効部
分）に対応した１０ビットデータである。スイッチ回路
１０８の出力データをシリアル信号に変換して伝送デー
タD(DVB)を得る。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばペイロー
ド部にＭＰＥＧ２−ＴＳのトランスポート・パケットの
データを挿入してなるＳＤＤＩフォーマットによる伝送
データおよびＤＶＢ ＡＳＩ方式の伝送データの双方を
生成するのに適用して好適な伝送データ生成方法および
伝送データ生成装置に関する。詳しくは、補助データ部
とペイロード部とを有するフォーマット構成とされ、そ
のペイロード部に第１のデータが間欠的に挿入された第
１の伝送データを生成すると共に、この第１の伝送デー
タより第１のデータを抽出処理して第２の伝送データを
生成することによって、第１および第２の伝送データの
双方を生成する装置の回路規模を小さくしようとした伝
送データ生成方法および伝送データ生成装置に係るもの
である。
ド部にＭＰＥＧ２−ＴＳのトランスポート・パケットの
データを挿入してなるＳＤＤＩフォーマットによる伝送
データおよびＤＶＢ ＡＳＩ方式の伝送データの双方を
生成するのに適用して好適な伝送データ生成方法および
伝送データ生成装置に関する。詳しくは、補助データ部
とペイロード部とを有するフォーマット構成とされ、そ
のペイロード部に第１のデータが間欠的に挿入された第
１の伝送データを生成すると共に、この第１の伝送デー
タより第１のデータを抽出処理して第２の伝送データを
生成することによって、第１および第２の伝送データの
双方を生成する装置の回路規模を小さくしようとした伝
送データ生成方法および伝送データ生成装置に係るもの
である。
【０００２】
【従来の技術】ＭＰＥＧ２（Moving Picture Experts G
roup Phase ２）においては、ビデオ、オーディオ、デ
ータを多重化して、蓄積および伝送する方法が規格化さ
れている。そして、多重化のデータ形式としては、ＴＳ
（Trannsport Stream）と、ＰＳ（Program Stream）が
規定されており、伝送にはＴＳが用いられる。ＴＳは、
１８８バイトのパケット（トランスポート・パケット）
から構成されており、１８８バイトという小さな塊に分
割することで、送信等の誤りに対処し易くなっている。
roup Phase ２）においては、ビデオ、オーディオ、デ
ータを多重化して、蓄積および伝送する方法が規格化さ
れている。そして、多重化のデータ形式としては、ＴＳ
（Trannsport Stream）と、ＰＳ（Program Stream）が
規定されており、伝送にはＴＳが用いられる。ＴＳは、
１８８バイトのパケット（トランスポート・パケット）
から構成されており、１８８バイトという小さな塊に分
割することで、送信等の誤りに対処し易くなっている。
【０００３】
【発明が解決しようとする課題】上述したように、ＭＰ
ＥＧ２では、伝送のためのデータフォーマットとしてＴ
Ｓを規定しているが、その伝送のための具体的な物理層
仕様については規定していない。ＭＰＥＧ技術を応用し
たＤＶＢ（Digital Video Broadcasting）では、その物
理層フォーマットとしてのシリアルインタフェースとし
て、ＤＶＢ ＡＳＩ（Asynchronous Serial Interfac
e）を規定している。
ＥＧ２では、伝送のためのデータフォーマットとしてＴ
Ｓを規定しているが、その伝送のための具体的な物理層
仕様については規定していない。ＭＰＥＧ技術を応用し
たＤＶＢ（Digital Video Broadcasting）では、その物
理層フォーマットとしてのシリアルインタフェースとし
て、ＤＶＢ ＡＳＩ（Asynchronous Serial Interfac
e）を規定している。
【０００４】図３は、ＤＶＢ ＡＳＩ方式の伝送データ
を生成する伝送データ生成装置４００を示している。
を生成する伝送データ生成装置４００を示している。
【０００５】この伝送データ生成装置４００は、ビデオ
データＤＶやオーディオデータＤＡを処理してＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳを
得るためのＭＰＥＧ符号化回路４０１と、このＭＰＥＧ
符号化回路４０１より順次出力されるパケットデータＤ
ＴＳの出力タイミングを調整するためのＦＩＦＯ（firs
t-in first-out）メモリ４０２と、このＦＩＦＯメモリ
４０２の書き込み、読み出し等を制御するための制御回
路４０３とを有している。
データＤＶやオーディオデータＤＡを処理してＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳを
得るためのＭＰＥＧ符号化回路４０１と、このＭＰＥＧ
符号化回路４０１より順次出力されるパケットデータＤ
ＴＳの出力タイミングを調整するためのＦＩＦＯ（firs
t-in first-out）メモリ４０２と、このＦＩＦＯメモリ
４０２の書き込み、読み出し等を制御するための制御回
路４０３とを有している。
【０００６】ここで、ＭＰＥＧ符号化回路４０１から
は、図４Ａに示すように、パケットデータＤＴＳが波状
的に出力される。このようなパケットデータＤＴＳをＦ
ＩＦＯメモリ４０２に一旦書き込み、そして所定のタイ
ミングで読み出すことで、図４Ｂに示すように、パケッ
トデータＤＴＳの時間間隔が一定とされる。このように
パケットデータＤＴＳの時間間隔を一定とすることで、
受信機側の受信バッファメモリの必要容量を少なくでき
ることとなる。
は、図４Ａに示すように、パケットデータＤＴＳが波状
的に出力される。このようなパケットデータＤＴＳをＦ
ＩＦＯメモリ４０２に一旦書き込み、そして所定のタイ
ミングで読み出すことで、図４Ｂに示すように、パケッ
トデータＤＴＳの時間間隔が一定とされる。このように
パケットデータＤＴＳの時間間隔を一定とすることで、
受信機側の受信バッファメモリの必要容量を少なくでき
ることとなる。
【０００７】また、伝送データ生成装置４００は、ＦＩ
ＦＯメモリ４０２より順次出力されるパケットデータＤ
ＴＳ（８ビット／バイトのパラレル信号）を１０ビット
／バイトのパラレル信号に変換するための８−１０変換
回路４０４と、この８−１０変換回路４０４より出力さ
れるパケットデータＴＳＩおよび無効データを示す１０
ビットのコードＤＩＶを選択的に取り出すためのスイッ
チ回路４０５とを有している。
ＦＯメモリ４０２より順次出力されるパケットデータＤ
ＴＳ（８ビット／バイトのパラレル信号）を１０ビット
／バイトのパラレル信号に変換するための８−１０変換
回路４０４と、この８−１０変換回路４０４より出力さ
れるパケットデータＴＳＩおよび無効データを示す１０
ビットのコードＤＩＶを選択的に取り出すためのスイッ
チ回路４０５とを有している。
【０００８】この場合、スイッチ回路４０５のａ側の固
定端子には８−１０変換回路４０４より出力されるパケ
ットデータＴＳＩが供給され、そのｂ側の固定端子には
コードＤＩＶが供給される。そして、スイッチ回路４０
５は、制御回路４０３による制御によって、８−１０変
換回路４０４よりパケットデータＴＳＩが出力される期
間はａ側に接続され、その他の期間はｂ側に接続され
る。
定端子には８−１０変換回路４０４より出力されるパケ
ットデータＴＳＩが供給され、そのｂ側の固定端子には
コードＤＩＶが供給される。そして、スイッチ回路４０
５は、制御回路４０３による制御によって、８−１０変
換回路４０４よりパケットデータＴＳＩが出力される期
間はａ側に接続され、その他の期間はｂ側に接続され
る。
【０００９】また、伝送データ生成装置４００は、スイ
ッチ回路の４０５の出力データ（パラレル信号）を、伝
送速度が２７０Ｍｂｐｓのシリアル信号に変換してＤＶ
ＢＡＳＩ方式の伝送データＤ（ＤＶＢ）を得るＰ／Ｓ
（parallel-to-serial）変換器４０６とを有している。
ッチ回路の４０５の出力データ（パラレル信号）を、伝
送速度が２７０Ｍｂｐｓのシリアル信号に変換してＤＶ
ＢＡＳＩ方式の伝送データＤ（ＤＶＢ）を得るＰ／Ｓ
（parallel-to-serial）変換器４０６とを有している。
【００１０】以上の構成において、ビデオデータＤＶや
オーディオデータＤＡはＭＰＥＧ符号化回路４０１に供
給されてＭＰＥＧ符号化処理が施される。そして、ＭＰ
ＥＧ符号化回路４０１より波状的に出力されるＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳ
（図４Ａ参照）は、ＦＩＦＯメモリ４０２に順次書き込
まれ、そして読み出されることで、パケットデータＤＴ
Ｓの時間間隔が一定とされる（図４Ｂ参照）。
オーディオデータＤＡはＭＰＥＧ符号化回路４０１に供
給されてＭＰＥＧ符号化処理が施される。そして、ＭＰ
ＥＧ符号化回路４０１より波状的に出力されるＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳ
（図４Ａ参照）は、ＦＩＦＯメモリ４０２に順次書き込
まれ、そして読み出されることで、パケットデータＤＴ
Ｓの時間間隔が一定とされる（図４Ｂ参照）。
【００１１】また、ＦＩＦＯメモリ４０２で時間間隔が
一定とされたパケットデータＤＴＳ（８ビット／バイト
のパラレル信号）は、８−１０変換回路４０４に供給さ
れてパケットデータＴＳＩ（１０ビット／バイトのパラ
レル信号）に変換される。スイッチ回路４０５は、上述
したように、８−１０変換回路４０４よりパケットデー
タＴＳＩが出力される期間ではａ側に接続され、その他
の期間ではｂ側に接続される。そのため、スイッチ回路
４０５の出力データは、図４Ｃに示すように、時間間隔
が一定のパケットデータＴＳＩの間に無効データを示す
コードＤＩＶが挿入されたものとなる。
一定とされたパケットデータＤＴＳ（８ビット／バイト
のパラレル信号）は、８−１０変換回路４０４に供給さ
れてパケットデータＴＳＩ（１０ビット／バイトのパラ
レル信号）に変換される。スイッチ回路４０５は、上述
したように、８−１０変換回路４０４よりパケットデー
タＴＳＩが出力される期間ではａ側に接続され、その他
の期間ではｂ側に接続される。そのため、スイッチ回路
４０５の出力データは、図４Ｃに示すように、時間間隔
が一定のパケットデータＴＳＩの間に無効データを示す
コードＤＩＶが挿入されたものとなる。
【００１２】また、スイッチ回路４０５の出力データ、
すなわちパケットデータＴＳＩの間にコードＤＩＶが挿
入されたデータがＰ／Ｓ変換器４０６に供給される。そ
して、このＰ／Ｓ変換器４０６では、そのデータ（パラ
レル信号）が伝送速度２７０Ｍｂｐｓのシリアル信号に
変換され、ＤＶＢ ＡＳＩ方式の伝送データＤ（ＤＶ
Ｂ）が得られる。
すなわちパケットデータＴＳＩの間にコードＤＩＶが挿
入されたデータがＰ／Ｓ変換器４０６に供給される。そ
して、このＰ／Ｓ変換器４０６では、そのデータ（パラ
レル信号）が伝送速度２７０Ｍｂｐｓのシリアル信号に
変換され、ＤＶＢ ＡＳＩ方式の伝送データＤ（ＤＶ
Ｂ）が得られる。
【００１３】ところで、本出願人は、先に、ＳＤＩ（Se
rial Digital Interface）フォーマットをもととしたＳ
ＤＤＩ（Serial Digital Data Interface）フォーマッ
トを提案した。
rial Digital Interface）フォーマットをもととしたＳ
ＤＤＩ（Serial Digital Data Interface）フォーマッ
トを提案した。
【００１４】まず、ＳＤＩフォーマットについて説明す
る。このＳＤＩフォーマットは、ディジタルのオーディ
オ信号やビデオ信号の規格として、テレビジョンや映像
工学に関する規格を発行するＳＭＰＴＥ（Society of M
otion Picture and Television Engineers）のＳＭＰＴ
Ｅ−２９５Ｍで標準化されている。この規格は、基本的
には、ディジタル信号規格であるＤ−１フォーマットも
しくはＤ−２フォーマットを対象とした信号の規格であ
る。
る。このＳＤＩフォーマットは、ディジタルのオーディ
オ信号やビデオ信号の規格として、テレビジョンや映像
工学に関する規格を発行するＳＭＰＴＥ（Society of M
otion Picture and Television Engineers）のＳＭＰＴ
Ｅ−２９５Ｍで標準化されている。この規格は、基本的
には、ディジタル信号規格であるＤ−１フォーマットも
しくはＤ−２フォーマットを対象とした信号の規格であ
る。
【００１５】図５ＡはＳＤＩフォーマットのビデオ信号
のフレームの全体構成、図５ＢはＳＤＩフォーマットの
伝送用パケットの構成を示している。
のフレームの全体構成、図５ＢはＳＤＩフォーマットの
伝送用パケットの構成を示している。
【００１６】ＮＴＳＣ５２５方式のビデオ信号の場合、
ＳＤＩフォーマットのディジタルビデオ信号は、水平方
向に１ライン当たり、（４＋２６８＋４＋１４４０）＝
１７１６ワード、垂直方向に５２５ラインで構成されて
いる。また、ＰＡＬ６２５方式のビデオ信号の場合、Ｓ
ＤＩフォーマットのディジタルビデオ信号は、水平方向
に１ライン当たり、（４＋２８０＋４＋１４４０）＝１
７２８ワード、垂直方向に６２５ラインで構成されてい
る。ただし、１０ビット／ワードである。なお、図５
Ａ，Ｂにおいて、括弧内の数字は、ＰＡＬ６２５方式の
ビデオ信号の数値を示しており、括弧がない数字はＮＴ
ＳＣ５２５方式のビデオ信号の数値を示している。以
下、ＮＴＳＣ方式についてのみ説明する。
ＳＤＩフォーマットのディジタルビデオ信号は、水平方
向に１ライン当たり、（４＋２６８＋４＋１４４０）＝
１７１６ワード、垂直方向に５２５ラインで構成されて
いる。また、ＰＡＬ６２５方式のビデオ信号の場合、Ｓ
ＤＩフォーマットのディジタルビデオ信号は、水平方向
に１ライン当たり、（４＋２８０＋４＋１４４０）＝１
７２８ワード、垂直方向に６２５ラインで構成されてい
る。ただし、１０ビット／ワードである。なお、図５
Ａ，Ｂにおいて、括弧内の数字は、ＰＡＬ６２５方式の
ビデオ信号の数値を示しており、括弧がない数字はＮＴ
ＳＣ５２５方式のビデオ信号の数値を示している。以
下、ＮＴＳＣ方式についてのみ説明する。
【００１７】各ラインについて、第１ワードから第４ワ
ードまでの４ワードは、アクティブビデオ部ＡＣＶの終
了を示し、アクティブビデオ部ＡＣＶと後述するアンシ
ラリデータ部ＨＡＮＣとを分離するアクティブビデオ部
終了符号ＥＡＶ（End of Active Video）を格納する領
域として用いられる。４ワードの符号ＥＡＶは、１６進
表示で、３ＦＦ，０００，０００，ＸＹＺ（任意のデー
タ）である。
ードまでの４ワードは、アクティブビデオ部ＡＣＶの終
了を示し、アクティブビデオ部ＡＣＶと後述するアンシ
ラリデータ部ＨＡＮＣとを分離するアクティブビデオ部
終了符号ＥＡＶ（End of Active Video）を格納する領
域として用いられる。４ワードの符号ＥＡＶは、１６進
表示で、３ＦＦ，０００，０００，ＸＹＺ（任意のデー
タ）である。
【００１８】また、各ラインについて、第５ワードから
第２７２ワードまでの２６８ワードは、アンシラリデー
タ部ＨＡＮＣとして用いられ、ヘッダ、補助データ、オ
ーディオデータ等が格納される。
第２７２ワードまでの２６８ワードは、アンシラリデー
タ部ＨＡＮＣとして用いられ、ヘッダ、補助データ、オ
ーディオデータ等が格納される。
【００１９】また、各ラインについて、第２７３ワード
から第２７６ワードまでの４ワードは、アクティブビデ
オ部ＡＣＶの開始を示し、アクティブビデオ部ＡＣＶと
アンシラリデータ部ＨＡＮＣとを分離するアクティブビ
デオ部開始符号ＳＡＶ（Start of Active Video）を格
納する領域として用いられる。４ワードの符号ＳＡＶ
は、１６進表示で、３ＦＦ，０００，０００，ＸＹＺ
（任意のデータ）であり、最初の３ワードは上述した符
号ＥＡＶと同じデータである。
から第２７６ワードまでの４ワードは、アクティブビデ
オ部ＡＣＶの開始を示し、アクティブビデオ部ＡＣＶと
アンシラリデータ部ＨＡＮＣとを分離するアクティブビ
デオ部開始符号ＳＡＶ（Start of Active Video）を格
納する領域として用いられる。４ワードの符号ＳＡＶ
は、１６進表示で、３ＦＦ，０００，０００，ＸＹＺ
（任意のデータ）であり、最初の３ワードは上述した符
号ＥＡＶと同じデータである。
【００２０】また、各ラインについて、第２７７ワード
から第１７１６ワードの１４４０ワードは、アクティブ
ビデオ部ＡＣＶとして用いられ、ビデオデータが格納さ
れる。そして、５２５ラインは、２つに大きく領域が分
割されている。つまり、第２０ラインから第２６３ライ
ンまでの２４４ラインが第１フィールドのアクティブビ
デオ部ＡＣＶ１として用いられ、第２８３ラインから第
５２５ラインまでの２４３ラインが第２フィールドのア
クティブビデオ部ＡＣＶ２として用いられる。
から第１７１６ワードの１４４０ワードは、アクティブ
ビデオ部ＡＣＶとして用いられ、ビデオデータが格納さ
れる。そして、５２５ラインは、２つに大きく領域が分
割されている。つまり、第２０ラインから第２６３ライ
ンまでの２４４ラインが第１フィールドのアクティブビ
デオ部ＡＣＶ１として用いられ、第２８３ラインから第
５２５ラインまでの２４３ラインが第２フィールドのア
クティブビデオ部ＡＣＶ２として用いられる。
【００２１】なお、アクティブビデオ部ＡＣＶ１，ＡＣ
Ｖ２の前には、それぞれ９ライン分の垂直ブランキング
部ＶＢＫ１，ＶＢＫ２と、１０ライン分のオプショナル
ブランキング部ＯＢＫ１，ＯＢＫ２とが設けられてい
る。
Ｖ２の前には、それぞれ９ライン分の垂直ブランキング
部ＶＢＫ１，ＶＢＫ２と、１０ライン分のオプショナル
ブランキング部ＯＢＫ１，ＯＢＫ２とが設けられてい
る。
【００２２】ＳＤＩフォーマットによる伝送データを送
信するときは、図５Ｃに示すように、Ｐ／Ｓ（parallel
-to-serial）変換および伝送路符号化が行われて、伝送
速度が２７０Ｍｂｐｓのシリアルデータとして伝送され
る。
信するときは、図５Ｃに示すように、Ｐ／Ｓ（parallel
-to-serial）変換および伝送路符号化が行われて、伝送
速度が２７０Ｍｂｐｓのシリアルデータとして伝送され
る。
【００２３】上述したＳＤＩフォーマットでは、限定さ
れたメディアのデータのみを対象とした伝送しかできな
い。具体的には、伝送可能なメディアとして、ビデオデ
ータは１チャネル、ベースバンドのオーディオデータは
８チャネル程度である。そのため、ＳＤＩフォーマット
は、マルチメディア化またはマルチチャネル化等に不向
きである。
れたメディアのデータのみを対象とした伝送しかできな
い。具体的には、伝送可能なメディアとして、ビデオデ
ータは１チャネル、ベースバンドのオーディオデータは
８チャネル程度である。そのため、ＳＤＩフォーマット
は、マルチメディア化またはマルチチャネル化等に不向
きである。
【００２４】そこで、本出願人は、ＳＤＩフォーマット
の利点を活かしつつ、ＳＤＩフォーマットと部分的に共
通性を保ちながら、マルチメディア化またはマルチチャ
ネル化等に好適なＳＤＤＩフォーマットを提案した。
の利点を活かしつつ、ＳＤＩフォーマットと部分的に共
通性を保ちながら、マルチメディア化またはマルチチャ
ネル化等に好適なＳＤＤＩフォーマットを提案した。
【００２５】次に、このＳＤＤＩフォーマットついて説
明する。図６ＡはＳＤＤＩフォーマットの全体構成、図
６ＢはＳＤＤＩフォーマットの伝送用パケットの構成を
示している。
明する。図６ＡはＳＤＤＩフォーマットの全体構成、図
６ＢはＳＤＤＩフォーマットの伝送用パケットの構成を
示している。
【００２６】ＮＴＳＣ５２５方式のビデオ信号の場合、
ＳＤＤＩフォーマットのディジタルビデオ信号は、水平
方向に１ライン当たり、（４＋２６８＋４＋１４４０）
＝１７１６ワード、垂直方向に５２５ラインで構成され
ている。また、ＰＡＬ６２５方式のビデオ信号の場合、
ＳＤＤＩフォーマットのディジタルビデオ信号は、水平
方向に１ライン当たり、（４＋２８０＋４＋１４４０）
＝１７２８ワード、垂直方向に６２５ラインで構成され
ている。ただし、１０ビット／ワードである。なお、図
６Ａ，Ｂにおいて、括弧内の数字は、ＰＡＬ６２５方式
のビデオ信号の数値を示しており、括弧がない数字はＮ
ＴＳＣ５２５方式のビデオ信号の数値を示している。以
下、ＮＴＳＣ５２５方式についてのみ説明する。
ＳＤＤＩフォーマットのディジタルビデオ信号は、水平
方向に１ライン当たり、（４＋２６８＋４＋１４４０）
＝１７１６ワード、垂直方向に５２５ラインで構成され
ている。また、ＰＡＬ６２５方式のビデオ信号の場合、
ＳＤＤＩフォーマットのディジタルビデオ信号は、水平
方向に１ライン当たり、（４＋２８０＋４＋１４４０）
＝１７２８ワード、垂直方向に６２５ラインで構成され
ている。ただし、１０ビット／ワードである。なお、図
６Ａ，Ｂにおいて、括弧内の数字は、ＰＡＬ６２５方式
のビデオ信号の数値を示しており、括弧がない数字はＮ
ＴＳＣ５２５方式のビデオ信号の数値を示している。以
下、ＮＴＳＣ５２５方式についてのみ説明する。
【００２７】各ラインについて、第１ワードから第４ワ
ードまでの４ワードは、後述するペイロード部ＰＡＤ
（ＳＤＩフォーマットにおけるアクティブビデオ部ＡＣ
Ｖに相当する部分）の終了を示し、ペイロード部ＰＡＤ
と後述するアンシラリデータ部ＡＮＣとを分離する符号
ＥＡＶを格納する領域として用いられる。４ワードの符
号ＥＡＶは、１６進表示で、３ＦＦ，０００，０００，
ＸＹＺ（任意のデータ）である。
ードまでの４ワードは、後述するペイロード部ＰＡＤ
（ＳＤＩフォーマットにおけるアクティブビデオ部ＡＣ
Ｖに相当する部分）の終了を示し、ペイロード部ＰＡＤ
と後述するアンシラリデータ部ＡＮＣとを分離する符号
ＥＡＶを格納する領域として用いられる。４ワードの符
号ＥＡＶは、１６進表示で、３ＦＦ，０００，０００，
ＸＹＺ（任意のデータ）である。
【００２８】また、各ラインについて、第５ワードから
第２７２ワードまでの２６８ワードは、ＳＤＤＩフォー
マット特有のアンシラリデータ部ＡＮＣとして用いら
れ、後述するヘッダや補助データ等が格納される。
第２７２ワードまでの２６８ワードは、ＳＤＤＩフォー
マット特有のアンシラリデータ部ＡＮＣとして用いら
れ、後述するヘッダや補助データ等が格納される。
【００２９】また、各ラインについて、第２７３ワード
から第２７６ワードまでの４ワードは、ペイロード部Ｐ
ＡＤの開始を示し、ペイロード部ＰＡＤとアンシラリデ
ータ部ＡＮＣとを分離する符号ＳＡＶを格納する領域と
して用いられる。４ワードの符号ＳＡＶは、１６進表示
で、３ＦＦ，０００，０００，ＸＹＺ（任意のデータ）
であり、最初の３ワードは上述した符号ＥＡＶと同じデ
ータである。
から第２７６ワードまでの４ワードは、ペイロード部Ｐ
ＡＤの開始を示し、ペイロード部ＰＡＤとアンシラリデ
ータ部ＡＮＣとを分離する符号ＳＡＶを格納する領域と
して用いられる。４ワードの符号ＳＡＶは、１６進表示
で、３ＦＦ，０００，０００，ＸＹＺ（任意のデータ）
であり、最初の３ワードは上述した符号ＥＡＶと同じデ
ータである。
【００３０】また、各ラインについて、第２７７ワード
から第１７１６ワードの１４４０ワードは、ペイロード
部ＰＡＤとして用いられ、ビデオデータやオーディオデ
ータが格納される。この場合、上述したＳＤＩフォーマ
ットにおける垂直ブランキング部やオプショナルブラン
キング部は含まれていない。
から第１７１６ワードの１４４０ワードは、ペイロード
部ＰＡＤとして用いられ、ビデオデータやオーディオデ
ータが格納される。この場合、上述したＳＤＩフォーマ
ットにおける垂直ブランキング部やオプショナルブラン
キング部は含まれていない。
【００３１】このＳＤＤＩフォーマットによる伝送デー
タを送信するときも、図６Ｃに示すように、Ｐ／Ｓ変換
および伝送路符号化が行われて、伝送速度が２７０Ｍｂ
ｐｓのシリアルデータとして伝送される。
タを送信するときも、図６Ｃに示すように、Ｐ／Ｓ変換
および伝送路符号化が行われて、伝送速度が２７０Ｍｂ
ｐｓのシリアルデータとして伝送される。
【００３２】図７Ａは、図６Ｂに示すＳＤＤＩフォーマ
ットの伝送用パケットのアンシラリデータ部ＡＮＣに含
まれるデータ、特にヘッダの構成を示している。図７Ｂ
は、アンシラリデータ部ＡＮＣにおけるヘッダ位置とそ
の前後関係を示している。
ットの伝送用パケットのアンシラリデータ部ＡＮＣに含
まれるデータ、特にヘッダの構成を示している。図７Ｂ
は、アンシラリデータ部ＡＮＣにおけるヘッダ位置とそ
の前後関係を示している。
【００３３】ＳＤＤＩヘッダデータパケットの先頭に
は、ＳＤＤＩヘッダデータパケットを認識するために、
１６進表示で、０００，３ＦＦ，３ＦＦの固定パターン
が配されている。この固定パターンに続いて、ＳＤＤＩ
であることを示すＤａｔａ ＩＤ-０，Ｄａｔａ ＩＤ-
１が配されている。ここで、ＳＤＤＩでは、ＤａｔａＩ
Ｄ-０，Ｄａｔａ ＩＤ-１として、１６進表示で、それ
ぞれ４０，０１を設定することが規定されている。
は、ＳＤＤＩヘッダデータパケットを認識するために、
１６進表示で、０００，３ＦＦ，３ＦＦの固定パターン
が配されている。この固定パターンに続いて、ＳＤＤＩ
であることを示すＤａｔａ ＩＤ-０，Ｄａｔａ ＩＤ-
１が配されている。ここで、ＳＤＤＩでは、ＤａｔａＩ
Ｄ-０，Ｄａｔａ ＩＤ-１として、１６進表示で、それ
ぞれ４０，０１を設定することが規定されている。
【００３４】また、Ｄａｔａ ＩＤ-０，Ｄａｔａ Ｉ
Ｄ-１に続いて、Ｄａｔａ Ｃｏｕｎｔが配されてい
る。このＤａｔａ Ｃｏｕｎｔは、ＳＤＤＩヘッダデー
タパケットに含まれるユーザデータのバイト数を示すも
のであり、「４６」とされている。このＤａｔａ Ｃｏ
ｕｎｔに続いて、テレビライン番号を示すＬｉｎｅ Ｎ
ｕｍｂｅｒ-０，Ｌｉｎｅ Ｎｕｍｂｅｒ-１が配されて
いる。このＬｉｎｅ Ｎｕｍｂｅｒ-０，Ｌｉｎｅ Ｎ
ｕｍｂｅｒ-１は、ＮＴＳＣ５２５方式では１から５２
５、ＰＡＬ方式６２５方式では１から６２５の値をと
る。
Ｄ-１に続いて、Ｄａｔａ Ｃｏｕｎｔが配されてい
る。このＤａｔａ Ｃｏｕｎｔは、ＳＤＤＩヘッダデー
タパケットに含まれるユーザデータのバイト数を示すも
のであり、「４６」とされている。このＤａｔａ Ｃｏ
ｕｎｔに続いて、テレビライン番号を示すＬｉｎｅ Ｎ
ｕｍｂｅｒ-０，Ｌｉｎｅ Ｎｕｍｂｅｒ-１が配されて
いる。このＬｉｎｅ Ｎｕｍｂｅｒ-０，Ｌｉｎｅ Ｎ
ｕｍｂｅｒ-１は、ＮＴＳＣ５２５方式では１から５２
５、ＰＡＬ方式６２５方式では１から６２５の値をと
る。
【００３５】また、Ｌｉｎｅ Ｎｕｍｂｅｒ-０，Ｌｉ
ｎｅ Ｎｕｍｂｅｒ-１に続いて、ＣＲＣＣ-０，ＣＲＣ
Ｃ-１が配されている。このＣＲＣＣ-０，ＣＲＣＣ-１
は、Ｄａｔａ ＩＤからＬｉｎｅ Ｎｕｍｂｅｒ-１ま
での５ワードに対するＣＲＣＣ（cyclic redundancy ch
eck codes）の値であり、伝送エラーのチェックに用い
られる。このＣＲＣＣ-０，ＣＲＣＣ-１に続いて、Ｄａ
ｔａ ＩＤ ｃｏｄｅが配されている。このＤａｔａ
ＩＤ ｃｏｄｅは、ＳＤＩとＳＤＤＩとを区別するため
のものである。ここで、Ｄａｔａ ＩＤ ｃｏｄｅは、
１６進表示で、ＳＤＩでは００、ＳＤＤＩでは０１であ
る。
ｎｅ Ｎｕｍｂｅｒ-１に続いて、ＣＲＣＣ-０，ＣＲＣ
Ｃ-１が配されている。このＣＲＣＣ-０，ＣＲＣＣ-１
は、Ｄａｔａ ＩＤからＬｉｎｅ Ｎｕｍｂｅｒ-１ま
での５ワードに対するＣＲＣＣ（cyclic redundancy ch
eck codes）の値であり、伝送エラーのチェックに用い
られる。このＣＲＣＣ-０，ＣＲＣＣ-１に続いて、Ｄａ
ｔａ ＩＤ ｃｏｄｅが配されている。このＤａｔａ
ＩＤ ｃｏｄｅは、ＳＤＩとＳＤＤＩとを区別するため
のものである。ここで、Ｄａｔａ ＩＤ ｃｏｄｅは、
１６進表示で、ＳＤＩでは００、ＳＤＤＩでは０１であ
る。
【００３６】また、Ｄａｔａ ＩＤ ｃｏｄｅに続い
て、Ｄｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓが配され
ている。このＤｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓ
は、データ送出側の識別用アドレスである。このＤｅｓ
ｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓに続いて、Ｓｏｕｒ
ｃｅ Ａｄｄｒｅｓｓが配されている。このＳｏｕｒｃ
ｅ Ａｄｄｒｅｓｓは、データ受取側の識別用アドレス
である。
て、Ｄｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓが配され
ている。このＤｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓ
は、データ送出側の識別用アドレスである。このＤｅｓ
ｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓに続いて、Ｓｏｕｒ
ｃｅ Ａｄｄｒｅｓｓが配されている。このＳｏｕｒｃ
ｅ Ａｄｄｒｅｓｓは、データ受取側の識別用アドレス
である。
【００３７】また、Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓに続
いて、Ｂｌｏｃｋ Ｔｙｐｅが配されている。このＢｌ
ｏｃｋ Ｔｙｐｅは、ユーザデータがペイロード部ＰＡ
Ｄにどのような形式で載せられているかを示すものであ
る。本実施の形態において、Ｂｌｏｃｋ Ｔｙｐｅは、
「１４３８固定枠」を示すために、１６進表示で、０１
とされる。このＢｌｏｃｋ Ｔｙｐｅに続いて、ＣＲＣ
Ｆｌａｇが配されている。このＣＲＣ Ｆｌａｇは、
ペイロード部ＰＡＤの最後の２ワードにＣＲＣＣが置か
れているか否かを示すものである。
いて、Ｂｌｏｃｋ Ｔｙｐｅが配されている。このＢｌ
ｏｃｋ Ｔｙｐｅは、ユーザデータがペイロード部ＰＡ
Ｄにどのような形式で載せられているかを示すものであ
る。本実施の形態において、Ｂｌｏｃｋ Ｔｙｐｅは、
「１４３８固定枠」を示すために、１６進表示で、０１
とされる。このＢｌｏｃｋ Ｔｙｐｅに続いて、ＣＲＣ
Ｆｌａｇが配されている。このＣＲＣ Ｆｌａｇは、
ペイロード部ＰＡＤの最後の２ワードにＣＲＣＣが置か
れているか否かを示すものである。
【００３８】また、ＣＲＣ Ｆｌａｇに続いて、Ｄａｔ
ａ Ｓｔａｒｔ Ｐｏｓｉｔｉｏｎが配されている。こ
のＤａｔａ Ｓｔａｒｔ Ｐｏｓｉｔｉｏｎは、ペイロ
ード部ＰＡＤの先頭位置を示すデータであり、ＮＴＳＣ
５２５方式では２２７、ＰＡＬ６２５方式では２３９が
指定される。このＤａｔａ Ｓｔａｒｔ Ｐｏｓｉｔｉ
ｏｎに続いて、ＣＲＣＣ-０，ＣＲＣＣ-１が配されてい
る。このＣＲＣＣ-０，ＣＲＣＣ-１は、Ｄａｔａ ＩＤ
ｃｏｄｅからＤａｔａ Ｓｔａｒｔ Ｐｏｓｉｔｉｏ
ｎまでに対するＣＲＣＣの値であり、伝送エラーのチェ
ックに用いられる。このＣＲＣＣ-０，ＣＲＣＣ-１に続
いて、Ｃｈｅｃｋ Ｓｕｍが配されている。このＣｈｅ
ｃｋ Ｓｕｍは、ＳＤＤＩヘッダデータパケットの全デ
ータに対するＣｈｅｃｋ Ｓｕｍコードであり、伝送エ
ラーのチェックに用いられる。
ａ Ｓｔａｒｔ Ｐｏｓｉｔｉｏｎが配されている。こ
のＤａｔａ Ｓｔａｒｔ Ｐｏｓｉｔｉｏｎは、ペイロ
ード部ＰＡＤの先頭位置を示すデータであり、ＮＴＳＣ
５２５方式では２２７、ＰＡＬ６２５方式では２３９が
指定される。このＤａｔａ Ｓｔａｒｔ Ｐｏｓｉｔｉ
ｏｎに続いて、ＣＲＣＣ-０，ＣＲＣＣ-１が配されてい
る。このＣＲＣＣ-０，ＣＲＣＣ-１は、Ｄａｔａ ＩＤ
ｃｏｄｅからＤａｔａ Ｓｔａｒｔ Ｐｏｓｉｔｉｏ
ｎまでに対するＣＲＣＣの値であり、伝送エラーのチェ
ックに用いられる。このＣＲＣＣ-０，ＣＲＣＣ-１に続
いて、Ｃｈｅｃｋ Ｓｕｍが配されている。このＣｈｅ
ｃｋ Ｓｕｍは、ＳＤＤＩヘッダデータパケットの全デ
ータに対するＣｈｅｃｋ Ｓｕｍコードであり、伝送エ
ラーのチェックに用いられる。
【００３９】なお、ペイロード部ＰＡＤの先頭には、１
ワードのＳＤＤＩ Ｄａｔａ Ｔｙｐｅが配されてい
る。このＳＤＤＩ Ｄａｔａ Ｔｙｐｅは、ＳＤＤＩフ
ォーマットで伝送するデータの種類を示すものである。
例えば、ＳＤＤＩ ＤａｔａＴｙｐｅが、１６進表示
で、１０であるときはＪＰＥＧ（Joint Photographic E
xperts Group）のデータ、１１であるときはＭＰＥＧ−
１のデータ、１２であるときはＭＰＥＧ−２のデータで
あることを示すこととなる。本実施の形態において、Ｓ
ＤＤＩ Ｄａｔａ Ｔｙｐｅは、ＭＰＥＧ−２のデータ
であることを示すために、１６進表示で、１２とされ
る。
ワードのＳＤＤＩ Ｄａｔａ Ｔｙｐｅが配されてい
る。このＳＤＤＩ Ｄａｔａ Ｔｙｐｅは、ＳＤＤＩフ
ォーマットで伝送するデータの種類を示すものである。
例えば、ＳＤＤＩ ＤａｔａＴｙｐｅが、１６進表示
で、１０であるときはＪＰＥＧ（Joint Photographic E
xperts Group）のデータ、１１であるときはＭＰＥＧ−
１のデータ、１２であるときはＭＰＥＧ−２のデータで
あることを示すこととなる。本実施の形態において、Ｓ
ＤＤＩ Ｄａｔａ Ｔｙｐｅは、ＭＰＥＧ−２のデータ
であることを示すために、１６進表示で、１２とされ
る。
【００４０】
【発明が解決しようとする課題】ところで、上述したよ
うに、ＭＰＥＧ技術を応用したＤＶＢでは、その物理層
フォーマットとしてＤＶＢ ＡＳＩを規定している。し
かし、図７Ｃに示すように、上述したＳＤＤＩフォーマ
ットによるによる伝送データのペイロード部にＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳを
間欠的に挿入して伝送することも考えられる。
うに、ＭＰＥＧ技術を応用したＤＶＢでは、その物理層
フォーマットとしてＤＶＢ ＡＳＩを規定している。し
かし、図７Ｃに示すように、上述したＳＤＤＩフォーマ
ットによるによる伝送データのペイロード部にＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳを
間欠的に挿入して伝送することも考えられる。
【００４１】ここで、ペイロード部にＭＰＥＧ２−ＴＳ
のトランスポート・パケットのデータを挿入してなるＳ
ＤＤＩフォーマットによる伝送データ（以下、「ＭＰＥ
Ｇｏｖｅｒ ＳＤＤＩ方式の伝送データ」という）と、
上述したＤＶＢ ＡＳＩ方式の伝送データの双方を生成
する伝送データ生成装置を考える。この場合、ＭＰＥＧ
ｏｖｅｒ ＳＤＤＩ方式の伝送データとＤＶＢ ＡＳ
Ｉ方式の伝送データとをそれぞれ生成する伝送データ生
成部を並列的に備えるものとすれば、回路規模が大きく
なる。
のトランスポート・パケットのデータを挿入してなるＳ
ＤＤＩフォーマットによる伝送データ（以下、「ＭＰＥ
Ｇｏｖｅｒ ＳＤＤＩ方式の伝送データ」という）と、
上述したＤＶＢ ＡＳＩ方式の伝送データの双方を生成
する伝送データ生成装置を考える。この場合、ＭＰＥＧ
ｏｖｅｒ ＳＤＤＩ方式の伝送データとＤＶＢ ＡＳ
Ｉ方式の伝送データとをそれぞれ生成する伝送データ生
成部を並列的に備えるものとすれば、回路規模が大きく
なる。
【００４２】そこで、この発明では、例えば、ＭＰＥＧ
ｏｖｅｒ ＳＤＤＩ方式の伝送データおよびＤＶＢ
ＡＳＩ方式の伝送データの双方を生成する装置の回路規
模を小さくすることを目的とする。
ｏｖｅｒ ＳＤＤＩ方式の伝送データおよびＤＶＢ
ＡＳＩ方式の伝送データの双方を生成する装置の回路規
模を小さくすることを目的とする。
【００４３】
【課題を解決するための手段】この発明に係る伝送デー
タ生成方法は、補助データ部とペイロード部とを有する
フォーマット構成とされると共に、ペイロード部にこの
ペイロード部の伝送レートより小さな伝送レートの第１
のデータが間欠的に挿入された第１の伝送データを生成
する第１の工程と、この第１の工程で生成された第１の
伝送データより第１のデータを抽出し、この第１のデー
タを処理して第２の伝送データを生成する第２の工程と
を備えるものである。
タ生成方法は、補助データ部とペイロード部とを有する
フォーマット構成とされると共に、ペイロード部にこの
ペイロード部の伝送レートより小さな伝送レートの第１
のデータが間欠的に挿入された第１の伝送データを生成
する第１の工程と、この第１の工程で生成された第１の
伝送データより第１のデータを抽出し、この第１のデー
タを処理して第２の伝送データを生成する第２の工程と
を備えるものである。
【００４４】また、この発明に係る伝送データ生成装置
は、補助データ部とペイロード部とを有するフォーマッ
ト構成とされると共に、ペイロード部にこのペイロード
部の伝送レートより小さな伝送レートの第１のデータが
間欠的に挿入された第１の伝送データを生成する第１の
データ生成手段と、第１のデータ生成手段で生成される
第１の伝送データより第１のデータを抽出するデータ抽
出手段と、データ抽出手段で抽出される第１のデータを
処理して第２の伝送データを生成する第２のデータ生成
手段とを備えるものである。
は、補助データ部とペイロード部とを有するフォーマッ
ト構成とされると共に、ペイロード部にこのペイロード
部の伝送レートより小さな伝送レートの第１のデータが
間欠的に挿入された第１の伝送データを生成する第１の
データ生成手段と、第１のデータ生成手段で生成される
第１の伝送データより第１のデータを抽出するデータ抽
出手段と、データ抽出手段で抽出される第１のデータを
処理して第２の伝送データを生成する第２のデータ生成
手段とを備えるものである。
【００４５】補助データ部とペイロード部とを有するフ
ォーマット構成とされると共に、ペイロード部にこのペ
イロード部の伝送レートより小さな伝送レートの第１の
データが間欠的に挿入された第１の伝送データが生成さ
れる。ペイロード部には、さらに第１のデータの挿入位
置を示す第２のデータも挿入される。例えば、第２のデ
ータは第１のデータと一体化されてペイロード部に挿入
される。
ォーマット構成とされると共に、ペイロード部にこのペ
イロード部の伝送レートより小さな伝送レートの第１の
データが間欠的に挿入された第１の伝送データが生成さ
れる。ペイロード部には、さらに第１のデータの挿入位
置を示す第２のデータも挿入される。例えば、第２のデ
ータは第１のデータと一体化されてペイロード部に挿入
される。
【００４６】例えば、各ライン毎に補助データ部および
ペイロード部を有すると共に、各ライン毎にペイロード
部の開始および終了を識別するための開始符号部および
終了符号部を有し、補助データ部は開始符号部および終
了符号部の間に位置するＳＤＤＩフォーマットとされ、
そのペイロード部にＭＰＥＧ２−ＴＳのトランスポート
・パケットのデータが間欠的に挿入されて第１の伝送デ
ータが形成される。
ペイロード部を有すると共に、各ライン毎にペイロード
部の開始および終了を識別するための開始符号部および
終了符号部を有し、補助データ部は開始符号部および終
了符号部の間に位置するＳＤＤＩフォーマットとされ、
そのペイロード部にＭＰＥＧ２−ＴＳのトランスポート
・パケットのデータが間欠的に挿入されて第１の伝送デ
ータが形成される。
【００４７】ＭＰＥＧ２−ＴＳのトランスポート・パケ
ットのデータはＭＰＥＧ符号化回路で形成され、このＭ
ＰＥＧ符号化回路よりＭＰＥＧ２−ＴＳのトランスポー
トパケットのデータが波状的に出力される。しかし、Ｆ
ＩＦＯメモリ等でタイミングを調整することで、上述の
ペイロード部にはほぼ一定の時間間隔でＭＰＥＧ２−Ｔ
Ｓのトランスポート・パケットのデータが挿入される。
ットのデータはＭＰＥＧ符号化回路で形成され、このＭ
ＰＥＧ符号化回路よりＭＰＥＧ２−ＴＳのトランスポー
トパケットのデータが波状的に出力される。しかし、Ｆ
ＩＦＯメモリ等でタイミングを調整することで、上述の
ペイロード部にはほぼ一定の時間間隔でＭＰＥＧ２−Ｔ
Ｓのトランスポート・パケットのデータが挿入される。
【００４８】また、第１の伝送データのペイロード部よ
り、そのペイロード部に間欠的に挿入されている第１の
データが抽出される。このパケットデータの抽出は、そ
のパケットデータの挿入位置を示す情報に基づいて行わ
れる。そして、抽出された第１のデータが処理されて第
２の伝送データが生成される。例えば、第１のデータが
ＭＰＥＧ２−ＴＳのトランスポート・パケットのデータ
であるとき、第２の伝送データとしてＤＶＢ ＡＳＩ方
式の伝送データが生成される。第１の伝送データのペイ
ロード部にほぼ一定の時間間隔でＭＰＥＧ２−ＴＳのト
ランスポート・パケットのデータが挿入されていると
き、ＤＶＢ ＡＳＩ方式の伝送データにおけるパケット
データも同様にほぼ一定の時間間隔で存在するようにな
る。
り、そのペイロード部に間欠的に挿入されている第１の
データが抽出される。このパケットデータの抽出は、そ
のパケットデータの挿入位置を示す情報に基づいて行わ
れる。そして、抽出された第１のデータが処理されて第
２の伝送データが生成される。例えば、第１のデータが
ＭＰＥＧ２−ＴＳのトランスポート・パケットのデータ
であるとき、第２の伝送データとしてＤＶＢ ＡＳＩ方
式の伝送データが生成される。第１の伝送データのペイ
ロード部にほぼ一定の時間間隔でＭＰＥＧ２−ＴＳのト
ランスポート・パケットのデータが挿入されていると
き、ＤＶＢ ＡＳＩ方式の伝送データにおけるパケット
データも同様にほぼ一定の時間間隔で存在するようにな
る。
【００４９】
【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態について説明する。本実施の形態は、
ＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送データと、Ｄ
ＶＢ ＡＳＩ方式の伝送データの双方を生成するもので
ある。
発明の実施の形態について説明する。本実施の形態は、
ＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送データと、Ｄ
ＶＢ ＡＳＩ方式の伝送データの双方を生成するもので
ある。
【００５０】まず、ＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式
の伝送データについて説明する（図７Ｃ参照）。上述し
たように、ＳＤＤＩフォーマットによる伝送データは１
０ビット／ワードである。このＳＤＤＩフォーマットに
よる伝送データでは、禁止コード（１６進表示で、００
０〜００３，３ＦＣ〜３ＦＦ）の発生を避けるため、通
常ＭＳＢ（most significant bit）である２9ビットは
２8ビットの反転とされる。そのため、ユーザデータと
して９ビット／ワードを伝送できる。ここでは、２0〜
２7ビットにはパケットデータＤＴＳのバイトデータが
配置され、その２8ビットにパケットデータＤＴＳ（有
効部分）の挿入位置を示すデータが配置される。
の伝送データについて説明する（図７Ｃ参照）。上述し
たように、ＳＤＤＩフォーマットによる伝送データは１
０ビット／ワードである。このＳＤＤＩフォーマットに
よる伝送データでは、禁止コード（１６進表示で、００
０〜００３，３ＦＣ〜３ＦＦ）の発生を避けるため、通
常ＭＳＢ（most significant bit）である２9ビットは
２8ビットの反転とされる。そのため、ユーザデータと
して９ビット／ワードを伝送できる。ここでは、２0〜
２7ビットにはパケットデータＤＴＳのバイトデータが
配置され、その２8ビットにパケットデータＤＴＳ（有
効部分）の挿入位置を示すデータが配置される。
【００５１】ただし、２8ビットはアンシラリデータ部
ＡＮＣ等で使用されており、２8ビットのデータのみか
らはパケットデータＤＴＳ（有効部分）の挿入位置を検
出できない。そこで、受信側では、ペイロード部ＰＡＤ
でローレベル「Ｌ」となる水平同期信号ＳＹＳＨと２8
ビットのデータとを組み合わせることで、パケットデー
タＤＴＳ（有効部分）の挿入位置を検出することが可能
となる。ここで、２8ビットのデータは、パケットデー
タＤＴＳ（有効部分）の挿入位置では“０”に設定さ
れ、それ以外の位置では“１”に設定される。
ＡＮＣ等で使用されており、２8ビットのデータのみか
らはパケットデータＤＴＳ（有効部分）の挿入位置を検
出できない。そこで、受信側では、ペイロード部ＰＡＤ
でローレベル「Ｌ」となる水平同期信号ＳＹＳＨと２8
ビットのデータとを組み合わせることで、パケットデー
タＤＴＳ（有効部分）の挿入位置を検出することが可能
となる。ここで、２8ビットのデータは、パケットデー
タＤＴＳ（有効部分）の挿入位置では“０”に設定さ
れ、それ以外の位置では“１”に設定される。
【００５２】また、ＭＰＥＧ２−ＴＳのトランスポート
・パケットのサイズは１８８バイトと規定されている
が、ＳＤＤＩフォーマットよる伝送データのペイロード
部に挿入されるパケットデータＤＴＳのサイズは２０４
バイトとして扱われる。これは、以下の理由による。す
なわち、ＤＶＢ（Digital Video Broadcasting）システ
ムにおいては、ＭＰＥＧ２−ＴＳのトランスポート・パ
ケットに対して、ＤＶＢモジュレータによって１６バイ
トの誤り訂正用パリティが順次付加される。そして、こ
のＤＶＢモジュレータには、１６バイトの誤り訂正用パ
リティが付加された後のパケットサイズである２０４バ
イトのサイズを要求するものがあるからである。
・パケットのサイズは１８８バイトと規定されている
が、ＳＤＤＩフォーマットよる伝送データのペイロード
部に挿入されるパケットデータＤＴＳのサイズは２０４
バイトとして扱われる。これは、以下の理由による。す
なわち、ＤＶＢ（Digital Video Broadcasting）システ
ムにおいては、ＭＰＥＧ２−ＴＳのトランスポート・パ
ケットに対して、ＤＶＢモジュレータによって１６バイ
トの誤り訂正用パリティが順次付加される。そして、こ
のＤＶＢモジュレータには、１６バイトの誤り訂正用パ
リティが付加された後のパケットサイズである２０４バ
イトのサイズを要求するものがあるからである。
【００５３】上述したようにパケットデータＤＴＳのサ
イズが２０４バイトとされるが、１８８バイトのパケッ
トサイズを扱う機器では、１６バイトの誤り訂正用パリ
ティは無視されることとなる。さらに、パケットデータ
ＤＴＳのサイズを１８８バイトとして出力する場合に
は、１６バイトの誤り訂正用パリティに対応する上述の
２8ビットのデータを“１”に設定しておけばよいこと
になる。
イズが２０４バイトとされるが、１８８バイトのパケッ
トサイズを扱う機器では、１６バイトの誤り訂正用パリ
ティは無視されることとなる。さらに、パケットデータ
ＤＴＳのサイズを１８８バイトとして出力する場合に
は、１６バイトの誤り訂正用パリティに対応する上述の
２8ビットのデータを“１”に設定しておけばよいこと
になる。
【００５４】また、ＳＤＤＩフォーマットでは、ペイロ
ード部ＰＡＤが水平ブランキング区間によって分断され
ている。このため、ＭＰＥＧ２−ＴＳのトランスポート
・パケットのデータＤＴＳをＤＶＢ（Digital Video Br
oadcasting）と同様に自由位置に配置すると、１つのパ
ケットデータＤＴＳが水平ブランキング期間により分断
される場合が生じる。
ード部ＰＡＤが水平ブランキング区間によって分断され
ている。このため、ＭＰＥＧ２−ＴＳのトランスポート
・パケットのデータＤＴＳをＤＶＢ（Digital Video Br
oadcasting）と同様に自由位置に配置すると、１つのパ
ケットデータＤＴＳが水平ブランキング期間により分断
される場合が生じる。
【００５５】この場合、バッファしてつなぎ合わせる操
作が受信側で発生するため、このバッファによって受信
時間がずれる。ＭＰＥＧ２では、パケットの伝送時間精
度により、受信側の基準時計を制御するため、この時間
のずれが問題となる。これを避けるため、１つのデータ
がラインで分割されることがないように配置される。す
なわち、パケットデータＤＴＳは、ペイロード部ＰＡＤ
の任意の位置におくことができるが、この条件を満たす
ために、パケットデータＤＴＳの先頭位置は、ペイロー
ド部ＰＡＤのアドレス１からアドレス１２３４の範囲
（ペイロード部ＰＡＤの最初のアドレスを０、最後のア
ドレスを１４３９としている）に入っている必要があ
る。
作が受信側で発生するため、このバッファによって受信
時間がずれる。ＭＰＥＧ２では、パケットの伝送時間精
度により、受信側の基準時計を制御するため、この時間
のずれが問題となる。これを避けるため、１つのデータ
がラインで分割されることがないように配置される。す
なわち、パケットデータＤＴＳは、ペイロード部ＰＡＤ
の任意の位置におくことができるが、この条件を満たす
ために、パケットデータＤＴＳの先頭位置は、ペイロー
ド部ＰＡＤのアドレス１からアドレス１２３４の範囲
（ペイロード部ＰＡＤの最初のアドレスを０、最後のア
ドレスを１４３９としている）に入っている必要があ
る。
【００５６】また、図８は、ＳＤＩフォーマット（ＮＴ
ＳＣ５２５方式）を示している。このＳＤＩフォーマッ
トの場合、第１フィールドの９〜１１ラインと、第２フ
ィールドの２７２〜２７４ラインが信号の切り換えが可
能なスイッチングライン区間とされている。上述した伝
送データＤ（ＳＤＤＩ）においては、このような垂直ブ
ランキング区間、スイッチングライン区間も含めて、全
てのラインでＭＰＥＧ２−ＴＳのトランスポート・パケ
ットのデータＤＴＳの伝送が可能とされる。これを、例
えば垂直ブランキング区間でパケットデータＤＴＳの伝
送を禁止すると、垂直ブランキング区間の直前で受信さ
れたパケットデータＤＴＳをバッファリングする必要が
生じる。
ＳＣ５２５方式）を示している。このＳＤＩフォーマッ
トの場合、第１フィールドの９〜１１ラインと、第２フ
ィールドの２７２〜２７４ラインが信号の切り換えが可
能なスイッチングライン区間とされている。上述した伝
送データＤ（ＳＤＤＩ）においては、このような垂直ブ
ランキング区間、スイッチングライン区間も含めて、全
てのラインでＭＰＥＧ２−ＴＳのトランスポート・パケ
ットのデータＤＴＳの伝送が可能とされる。これを、例
えば垂直ブランキング区間でパケットデータＤＴＳの伝
送を禁止すると、垂直ブランキング区間の直前で受信さ
れたパケットデータＤＴＳをバッファリングする必要が
生じる。
【００５７】また、ＳＤＤＩヘッダは、ＳＤＤＩフォー
マットのアンシラリデータ部ＡＮＣに置かれるもので、
ＳＤＩフォーマットの補助データ・パケットの形式を採
っている。上述したように、ＳＤＤＩヘッダには、デー
タ送出側の識別用アドレスであるＤｅｓｔｉｎａｔｉｏ
ｎ Ａｄｄｒｅｓｓ（１６ワード）と、データ受取側の
識別用アドレスであるＳｏｕｒｃｅ Ａｄｄｒｅｓｓ
（１６ワード）が配されている。各々のＳＤＤＩ受信機
には、Ｍｙ Ａｄｄｒｅｓｓが設定されており、このＭ
ｙ Ａｄｄｒｅｓｓと一致するＤｅｓｔｉｎａｔｉｏｎ
Ａｄｄｒｅｓｓを持つデータのみが受信される。さら
に、受信側の各受信チャネルには、各々の受信対象とす
るＤａｔａ Ｔｙｐｅが設定されている。そのため、Ｍ
ｙ ＡｄｄｒｅｓｓとＤｅｓｔｉｎａｔｉｏｎ Ａｄｄ
ｒｅｓｓが一致し、さらにＤａｔａＴｙｐｅが一致する
チャネルにおいて受信動作が行われる。
マットのアンシラリデータ部ＡＮＣに置かれるもので、
ＳＤＩフォーマットの補助データ・パケットの形式を採
っている。上述したように、ＳＤＤＩヘッダには、デー
タ送出側の識別用アドレスであるＤｅｓｔｉｎａｔｉｏ
ｎ Ａｄｄｒｅｓｓ（１６ワード）と、データ受取側の
識別用アドレスであるＳｏｕｒｃｅ Ａｄｄｒｅｓｓ
（１６ワード）が配されている。各々のＳＤＤＩ受信機
には、Ｍｙ Ａｄｄｒｅｓｓが設定されており、このＭ
ｙ Ａｄｄｒｅｓｓと一致するＤｅｓｔｉｎａｔｉｏｎ
Ａｄｄｒｅｓｓを持つデータのみが受信される。さら
に、受信側の各受信チャネルには、各々の受信対象とす
るＤａｔａ Ｔｙｐｅが設定されている。そのため、Ｍ
ｙ ＡｄｄｒｅｓｓとＤｅｓｔｉｎａｔｉｏｎ Ａｄｄ
ｒｅｓｓが一致し、さらにＤａｔａＴｙｐｅが一致する
チャネルにおいて受信動作が行われる。
【００５８】この機構をそのまま使うと、ＤＶＢ機器に
おいても、これらのアドレス管理が必要となる。これを
避けるには、送信側においてＤｅｓｔｉｎａｔｉｏｎ
ＡｄｄｒｅｓｓとしてＢｒｏａｄ Ａｄｄｒｅｓｓ（１
６表示で、１６バイトの全てが００）を指定すればよ
い。これにより、Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ，Ｍｙ
Ａｄｄｒｅｓｓを任意とすることができ、アドレス管理
をする必要がなくなる。
おいても、これらのアドレス管理が必要となる。これを
避けるには、送信側においてＤｅｓｔｉｎａｔｉｏｎ
ＡｄｄｒｅｓｓとしてＢｒｏａｄ Ａｄｄｒｅｓｓ（１
６表示で、１６バイトの全てが００）を指定すればよ
い。これにより、Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ，Ｍｙ
Ａｄｄｒｅｓｓを任意とすることができ、アドレス管理
をする必要がなくなる。
【００５９】次に、図９を参照しながら、ＭＰＥＧ ｏ
ｖｅｒ ＳＤＤＩ方式の伝送データを生成する伝送デー
タ生成装置３００を示している。
ｖｅｒ ＳＤＤＩ方式の伝送データを生成する伝送デー
タ生成装置３００を示している。
【００６０】この伝送データ生成装置３００は、ビデオ
データＤＶやオーディオデータＤＡを処理してＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳを
得るためのＭＰＥＧ符号化回路３０１と、このＭＰＥＧ
符号化回路３０１より順次出力されるパケットデータＤ
ＴＳの出力タイミングを調整するためのＦＩＦＯメモリ
３０２と、このＦＩＦＯメモリ３０２の書き込み、読み
出し等を制御するための制御回路３０３とを有してい
る。
データＤＶやオーディオデータＤＡを処理してＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳを
得るためのＭＰＥＧ符号化回路３０１と、このＭＰＥＧ
符号化回路３０１より順次出力されるパケットデータＤ
ＴＳの出力タイミングを調整するためのＦＩＦＯメモリ
３０２と、このＦＩＦＯメモリ３０２の書き込み、読み
出し等を制御するための制御回路３０３とを有してい
る。
【００６１】ここで、ＭＰＥＧ符号化回路３０１より出
力されるパケットデータＤＴＳのサイズは２０４バイト
とされ、１〜１８８バイトが有効部分であり、１８９〜
２０４バイトには無効データが挿入されている。また、
ＭＰＥＧ符号化回路３０１からは、図１０Ａに示すよう
に、パケットデータＤＴＳが波状的に出力されて、ＦＩ
ＦＯメモリ３０２に順次書き込まれる。このＦＩＦＯメ
モリ３０２からのパケットデータＤＴＳの読み出しは、
そのパケットデータＤＴＳをＳＤＤＩフォーマットによ
る伝送データのペイロード部ＰＡＤに挿入するため、そ
のペイロード部ＰＡＤへの挿入タイミングに合わせて行
われる。この場合、ＦＩＦＯメモリ３０２より出力され
るパケットデータＤＴＳの時間間隔がほぼ一定とされ
る。
力されるパケットデータＤＴＳのサイズは２０４バイト
とされ、１〜１８８バイトが有効部分であり、１８９〜
２０４バイトには無効データが挿入されている。また、
ＭＰＥＧ符号化回路３０１からは、図１０Ａに示すよう
に、パケットデータＤＴＳが波状的に出力されて、ＦＩ
ＦＯメモリ３０２に順次書き込まれる。このＦＩＦＯメ
モリ３０２からのパケットデータＤＴＳの読み出しは、
そのパケットデータＤＴＳをＳＤＤＩフォーマットによ
る伝送データのペイロード部ＰＡＤに挿入するため、そ
のペイロード部ＰＡＤへの挿入タイミングに合わせて行
われる。この場合、ＦＩＦＯメモリ３０２より出力され
るパケットデータＤＴＳの時間間隔がほぼ一定とされ
る。
【００６２】また、伝送データ生成装置３００は、制御
回路３０３の制御によって、ＳＤＤＩフォーマットによ
る伝送データを形成すると共に、そのペイロード部ＰＡ
ＤにＦＩＦＯメモリ３０２より読み出されたパケットデ
ータＤＴＳを挿入するＳＤＤＩフォーマットエンコーダ
３０４を有している。
回路３０３の制御によって、ＳＤＤＩフォーマットによ
る伝送データを形成すると共に、そのペイロード部ＰＡ
ＤにＦＩＦＯメモリ３０２より読み出されたパケットデ
ータＤＴＳを挿入するＳＤＤＩフォーマットエンコーダ
３０４を有している。
【００６３】この場合、制御回路３０３よりＳＤＤＩフ
ォーマットエンコーダ３０４には、ペイロード部ＰＡＤ
（ＳＤＤＩ Ｄａｔａ ＴｙｐｅやＣＲＣＣ-０，ＣＲ
ＣＣ-１の部分を除く）の２8ビットのデータが供給さ
れ、パケットデータＤＴＳの有効部分である１〜１８８
バイトの挿入位置で２8ビットが“０”とされる。
ォーマットエンコーダ３０４には、ペイロード部ＰＡＤ
（ＳＤＤＩ Ｄａｔａ ＴｙｐｅやＣＲＣＣ-０，ＣＲ
ＣＣ-１の部分を除く）の２8ビットのデータが供給さ
れ、パケットデータＤＴＳの有効部分である１〜１８８
バイトの挿入位置で２8ビットが“０”とされる。
【００６４】さらに、ＳＤＤＩフォーマットエンコーダ
３０４には、２9ビットのデータとして、上述した２8ビ
ットのデータがインバータ３０５で反転されて供給され
る。これにより、１６進表示で、０００〜００３，３Ｆ
Ｃ〜３ＦＦの禁止コードの発生が回避されている。
３０４には、２9ビットのデータとして、上述した２8ビ
ットのデータがインバータ３０５で反転されて供給され
る。これにより、１６進表示で、０００〜００３，３Ｆ
Ｃ〜３ＦＦの禁止コードの発生が回避されている。
【００６５】上述せずも、パケットデータＤＴＳはペイ
ロード部ＰＡＤ（ＳＤＤＩ Ｄａｔａ ＴｙｐｅやＣＲ
ＣＣ-０，ＣＲＣＣ-１の部分を除く）の自由位置に挿入
されるので、データＤＴＳが挿入されない部分は空き領
域になる。このような空き領域には任意のデータを配置
することが可能である。ただし、２8ビットは“１”と
され、２9ビットは“０”とされることになる。
ロード部ＰＡＤ（ＳＤＤＩ Ｄａｔａ ＴｙｐｅやＣＲ
ＣＣ-０，ＣＲＣＣ-１の部分を除く）の自由位置に挿入
されるので、データＤＴＳが挿入されない部分は空き領
域になる。このような空き領域には任意のデータを配置
することが可能である。ただし、２8ビットは“１”と
され、２9ビットは“０”とされることになる。
【００６６】また、伝送データ生成装置３００は、ＳＤ
ＤＩフォーマットエンコーダ３０４の出力データ（パラ
レル信号）を、伝送速度が２７０Ｍｂｐｓのシリアル信
号に変換してＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送
データＤ（ＳＤＤＩ）を得るＰ／Ｓ変換器３０６とを有
している。
ＤＩフォーマットエンコーダ３０４の出力データ（パラ
レル信号）を、伝送速度が２７０Ｍｂｐｓのシリアル信
号に変換してＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送
データＤ（ＳＤＤＩ）を得るＰ／Ｓ変換器３０６とを有
している。
【００６７】以上の構成において、ビデオデータＤＶや
オーディオデータＤＡはＭＰＥＧ符号化回路３０１に供
給されてＭＰＥＧ符号化処理が施される。そして、ＭＰ
ＥＧ符号化回路３０１より波状的に出力されるＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳ
（図１０Ａ参照）は、ＦＩＦＯメモリ３０２に順次書き
込まれる。
オーディオデータＤＡはＭＰＥＧ符号化回路３０１に供
給されてＭＰＥＧ符号化処理が施される。そして、ＭＰ
ＥＧ符号化回路３０１より波状的に出力されるＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳ
（図１０Ａ参照）は、ＦＩＦＯメモリ３０２に順次書き
込まれる。
【００６８】また、ＳＤＤＩフォーマットエンコーダ３
０４では、ＳＤＤＩフォーマットによる伝送データが形
成されると共に、そのペイロード部ＰＡＤにはＦＩＦＯ
メモリ３０２より読み出された上述のトランスポート・
パケットのデータＤＴＳが挿入される。この場合、パケ
ットデータＤＴＳは、図１０Ｂに示すように、ペイロー
ド部にほぼ一定の時間間隔をもって挿入される。また、
図１０Ｃに示すように、パケットデータＤＴＳの有効部
分である１８８バイトの挿入位置で２8ビットが“０”
とされ、これによりパケットデータＤＴＳ（有効部分）
の挿入位置を受信側で検出できるようになる。
０４では、ＳＤＤＩフォーマットによる伝送データが形
成されると共に、そのペイロード部ＰＡＤにはＦＩＦＯ
メモリ３０２より読み出された上述のトランスポート・
パケットのデータＤＴＳが挿入される。この場合、パケ
ットデータＤＴＳは、図１０Ｂに示すように、ペイロー
ド部にほぼ一定の時間間隔をもって挿入される。また、
図１０Ｃに示すように、パケットデータＤＴＳの有効部
分である１８８バイトの挿入位置で２8ビットが“０”
とされ、これによりパケットデータＤＴＳ（有効部分）
の挿入位置を受信側で検出できるようになる。
【００６９】また、ＳＤＤＩフォーマットエンコーダ３
０４の出力データ、すなわちペイロード部ＰＡＤにパケ
ットデータＤＴＳが挿入されたＳＤＤＩフォーマットに
よる伝送データがＰ／Ｓ変換器３０６に供給される。そ
して、このＰ／Ｓ変換器３０６では、そのデータ（パラ
レル信号）が伝送速度２７０Ｍｂｐｓのシリアル信号に
変換され、ＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送デ
ータＤ（ＳＤＤＩ）が得られる。
０４の出力データ、すなわちペイロード部ＰＡＤにパケ
ットデータＤＴＳが挿入されたＳＤＤＩフォーマットに
よる伝送データがＰ／Ｓ変換器３０６に供給される。そ
して、このＰ／Ｓ変換器３０６では、そのデータ（パラ
レル信号）が伝送速度２７０Ｍｂｐｓのシリアル信号に
変換され、ＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送デ
ータＤ（ＳＤＤＩ）が得られる。
【００７０】図１１は、上述したＭＰＥＧ ｏｖｅｒ
ＳＤＤＩ方式の伝送データとＤＶＢＡＳＩ方式の伝送デ
ータとをそれぞれ生成する伝送データ生成部を並列的に
備えた伝送データ生成装置２００を示している。この図
１１において、図３および図９と対応する部分には同一
符号を付し、その詳細説明は省略する。
ＳＤＤＩ方式の伝送データとＤＶＢＡＳＩ方式の伝送デ
ータとをそれぞれ生成する伝送データ生成部を並列的に
備えた伝送データ生成装置２００を示している。この図
１１において、図３および図９と対応する部分には同一
符号を付し、その詳細説明は省略する。
【００７１】この伝送データ生成装置２００は、ＭＰＥ
Ｇ ｏｖｅｒ ＳＤＤＩ方式の伝送データＤ（ＳＤＤ
Ｉ）を生成するための伝送データ生成部２００Ａと、Ｄ
ＶＢＡＳＩ方式の伝送データＤ（ＤＶＢ）を生成するた
めの伝送データ生成部２００Ｂとを有して構成される。
伝送データ生成部２００Ａは、図９に示す伝送データ生
成装置３００と同様に構成され、ＭＰＥＧ ｏｖｅｒ
ＳＤＤＩ方式の伝送データＤ（ＳＤＤＩ）が生成され
る。
Ｇ ｏｖｅｒ ＳＤＤＩ方式の伝送データＤ（ＳＤＤ
Ｉ）を生成するための伝送データ生成部２００Ａと、Ｄ
ＶＢＡＳＩ方式の伝送データＤ（ＤＶＢ）を生成するた
めの伝送データ生成部２００Ｂとを有して構成される。
伝送データ生成部２００Ａは、図９に示す伝送データ生
成装置３００と同様に構成され、ＭＰＥＧ ｏｖｅｒ
ＳＤＤＩ方式の伝送データＤ（ＳＤＤＩ）が生成され
る。
【００７２】また、伝送データ生成部２００Ｂは、図３
に示す伝送データ生成装置４００に対応している。この
場合、伝送データ生成部２００Ｂでは、ＦＩＦＯメモリ
４０２に、ＭＰＥＧ符号化回路３０１より出力されるＭ
ＰＥＧ２−ＴＳのトランスポート・パケットのデータＤ
ＴＳが供給される。上述したようにＭＰＥＧ符号化回路
３０１より出力されるパケットデータＤＴＳのサイズは
２０４バイトである。そのため、ＦＩＦＯメモリ４０２
には、パケットデータＤＴＳの１〜１８８バイトの有効
部分のみが書き込まれて利用されることとなる。伝送デ
ータ生成部２００Ｂのその他は図３に示す伝送データ生
成装置４００と同様に構成され、ＤＶＢＡＳＩ方式の伝
送データＤ（ＤＶＢ）が生成される。
に示す伝送データ生成装置４００に対応している。この
場合、伝送データ生成部２００Ｂでは、ＦＩＦＯメモリ
４０２に、ＭＰＥＧ符号化回路３０１より出力されるＭ
ＰＥＧ２−ＴＳのトランスポート・パケットのデータＤ
ＴＳが供給される。上述したようにＭＰＥＧ符号化回路
３０１より出力されるパケットデータＤＴＳのサイズは
２０４バイトである。そのため、ＦＩＦＯメモリ４０２
には、パケットデータＤＴＳの１〜１８８バイトの有効
部分のみが書き込まれて利用されることとなる。伝送デ
ータ生成部２００Ｂのその他は図３に示す伝送データ生
成装置４００と同様に構成され、ＤＶＢＡＳＩ方式の伝
送データＤ（ＤＶＢ）が生成される。
【００７３】図 に示す伝送データ生成装置２００で
は、伝送データ生成部２００Ａ，２００Ｂで、ＦＩＦＯ
メモリや制御回路を別個に備えるものであり、その分だ
け回路規模が大きくなると共に、高価となる。
は、伝送データ生成部２００Ａ，２００Ｂで、ＦＩＦＯ
メモリや制御回路を別個に備えるものであり、その分だ
け回路規模が大きくなると共に、高価となる。
【００７４】図１は、実施の形態としての伝送データ生
成装置１００を示している。
成装置１００を示している。
【００７５】この伝送データ生成装置１００は、ビデオ
データＤＶやオーディオデータＤＡを処理してＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳを
得るためのＭＰＥＧ符号化回路１０１と、このＭＰＥＧ
符号化回路１０１より順次出力されるパケットデータＤ
ＴＳの出力タイミングを調整するためのＦＩＦＯメモリ
１０２と、このＦＩＦＯメモリ１０２の書き込み、読み
出し等を制御するための制御回路１０３とを有してい
る。
データＤＶやオーディオデータＤＡを処理してＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳを
得るためのＭＰＥＧ符号化回路１０１と、このＭＰＥＧ
符号化回路１０１より順次出力されるパケットデータＤ
ＴＳの出力タイミングを調整するためのＦＩＦＯメモリ
１０２と、このＦＩＦＯメモリ１０２の書き込み、読み
出し等を制御するための制御回路１０３とを有してい
る。
【００７６】ここで、ＭＰＥＧ符号化回路３０１より出
力されるパケットデータＤＴＳのサイズは２０４バイト
とされ、１〜１８８バイトが有効部分であり、１８９〜
２０４バイトには無効データが挿入されている。また、
ＭＰＥＧ符号化回路１０１からは、図２Ａに示すよう
に、パケットデータＤＴＳが波状的に出力されて、ＦＩ
ＦＯメモリ１０２に順次書き込まれる。このＦＩＦＯメ
モリ１０２からのパケットデータＤＴＳの読み出しは、
そのパケットデータＤＴＳをＳＤＤＩフォーマットによ
る伝送データのペイロード部ＰＡＤに挿入するため、そ
のペイロード部ＰＡＤへの挿入タイミングに合わせて行
われる。この場合、ＦＩＦＯメモリ１０２より出力され
るパケットデータＤＴＳの時間間隔がほぼ一定とされ
る。
力されるパケットデータＤＴＳのサイズは２０４バイト
とされ、１〜１８８バイトが有効部分であり、１８９〜
２０４バイトには無効データが挿入されている。また、
ＭＰＥＧ符号化回路１０１からは、図２Ａに示すよう
に、パケットデータＤＴＳが波状的に出力されて、ＦＩ
ＦＯメモリ１０２に順次書き込まれる。このＦＩＦＯメ
モリ１０２からのパケットデータＤＴＳの読み出しは、
そのパケットデータＤＴＳをＳＤＤＩフォーマットによ
る伝送データのペイロード部ＰＡＤに挿入するため、そ
のペイロード部ＰＡＤへの挿入タイミングに合わせて行
われる。この場合、ＦＩＦＯメモリ１０２より出力され
るパケットデータＤＴＳの時間間隔がほぼ一定とされ
る。
【００７７】また、伝送データ生成装置１００は、制御
回路１０３の制御によって、ＳＤＤＩフォーマットによ
る伝送データを形成すると共に、そのペイロード部ＰＡ
ＤにＦＩＦＯメモリ１０２より読み出されたパケットデ
ータＤＴＳを挿入するＳＤＤＩフォーマットエンコーダ
１０４を有している。
回路１０３の制御によって、ＳＤＤＩフォーマットによ
る伝送データを形成すると共に、そのペイロード部ＰＡ
ＤにＦＩＦＯメモリ１０２より読み出されたパケットデ
ータＤＴＳを挿入するＳＤＤＩフォーマットエンコーダ
１０４を有している。
【００７８】この場合、制御回路１０３よりＳＤＤＩフ
ォーマットエンコーダ１０４には、ペイロード部ＰＡＤ
（ＳＤＤＩ Ｄａｔａ ＴｙｐｅやＣＲＣＣ-０，ＣＲ
ＣＣ-１の部分を除く）の２8ビットのデータが供給さ
れ、パケットデータＤＴＳの有効部分である１〜１８８
バイトの挿入位置で２8ビットが“０”とされる。
ォーマットエンコーダ１０４には、ペイロード部ＰＡＤ
（ＳＤＤＩ Ｄａｔａ ＴｙｐｅやＣＲＣＣ-０，ＣＲ
ＣＣ-１の部分を除く）の２8ビットのデータが供給さ
れ、パケットデータＤＴＳの有効部分である１〜１８８
バイトの挿入位置で２8ビットが“０”とされる。
【００７９】さらに、ＳＤＤＩフォーマットエンコーダ
１０４には、２9ビットのデータとして、上述した２8ビ
ットのデータがインバータ１０５で反転されて供給され
る。これにより、１６進表示で、０００〜００３，３Ｆ
Ｃ〜３ＦＦの禁止コードの発生が回避されている。
１０４には、２9ビットのデータとして、上述した２8ビ
ットのデータがインバータ１０５で反転されて供給され
る。これにより、１６進表示で、０００〜００３，３Ｆ
Ｃ〜３ＦＦの禁止コードの発生が回避されている。
【００８０】上述せずも、パケットデータＤＴＳはペイ
ロード部ＰＡＤ（ＳＤＤＩ Ｄａｔａ ＴｙｐｅやＣＲ
ＣＣ-０，ＣＲＣＣ-１の部分を除く）の自由位置に挿入
されるので、データＤＴＳが挿入されない部分は空き領
域になる。このような空き領域には任意のデータを配置
することが可能である。ただし、２8ビットは“１”と
され、２9ビットは“０”とされることになる。
ロード部ＰＡＤ（ＳＤＤＩ Ｄａｔａ ＴｙｐｅやＣＲ
ＣＣ-０，ＣＲＣＣ-１の部分を除く）の自由位置に挿入
されるので、データＤＴＳが挿入されない部分は空き領
域になる。このような空き領域には任意のデータを配置
することが可能である。ただし、２8ビットは“１”と
され、２9ビットは“０”とされることになる。
【００８１】また、伝送データ生成装置１００は、ＳＤ
ＤＩフォーマットエンコーダ１０４の出力データ（パラ
レル信号）を、伝送速度が２７０Ｍｂｐｓのシリアル信
号に変換してＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送
データＤ（ＳＤＤＩ）を得るＰ／Ｓ変換器１０６とを有
している。
ＤＩフォーマットエンコーダ１０４の出力データ（パラ
レル信号）を、伝送速度が２７０Ｍｂｐｓのシリアル信
号に変換してＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送
データＤ（ＳＤＤＩ）を得るＰ／Ｓ変換器１０６とを有
している。
【００８２】また、伝送データ生成装置１００は、ＳＤ
ＤＩフォーマットエンコーダ１０４の出力データ（１０
ビット／ワードのパラレル信号）の下位８ビット（２0
〜２7ビット）のデータを１０ビット／バイトのパラレ
ル信号に変換するための８−１０変換回路１０７と、こ
の８−１０変換回路１０７の出力データおよび無効デー
タを示す１０ビットのコードＤＩＶを選択的に取り出す
ためのスイッチ回路１０８とを有している。
ＤＩフォーマットエンコーダ１０４の出力データ（１０
ビット／ワードのパラレル信号）の下位８ビット（２0
〜２7ビット）のデータを１０ビット／バイトのパラレ
ル信号に変換するための８−１０変換回路１０７と、こ
の８−１０変換回路１０７の出力データおよび無効デー
タを示す１０ビットのコードＤＩＶを選択的に取り出す
ためのスイッチ回路１０８とを有している。
【００８３】この場合、スイッチ回路１０８のａ側の固
定端子には８−１０変換回路１０７の出力データが供給
され、そのｂ側の固定端子にはコードＤＩＶが供給され
る。そして、スイッチ回路１０８には、制御回路１０３
より、ＳＤＤＩフォーマットエンコーダ１０４の出力デ
ータのパケットデータＤＴＳの有効部分である１〜１８
８バイトの挿入位置でローレベル「Ｌ」となり、その他
の部分でハイレベル「Ｈ」となるパケット位置情報信号
ＳＰＩが切り換え制御信号として供給される。これによ
り、スイッチ回路１０８は、８−１０変換回路１０７よ
り８ビット／バイのパケットデータＤＴＳ（有効部分）
に対応した１０ビット／ワードのパケットデータＴＳＩ
が出力される期間はａ側に接続され、その他の期間はｂ
側に接続される。
定端子には８−１０変換回路１０７の出力データが供給
され、そのｂ側の固定端子にはコードＤＩＶが供給され
る。そして、スイッチ回路１０８には、制御回路１０３
より、ＳＤＤＩフォーマットエンコーダ１０４の出力デ
ータのパケットデータＤＴＳの有効部分である１〜１８
８バイトの挿入位置でローレベル「Ｌ」となり、その他
の部分でハイレベル「Ｈ」となるパケット位置情報信号
ＳＰＩが切り換え制御信号として供給される。これによ
り、スイッチ回路１０８は、８−１０変換回路１０７よ
り８ビット／バイのパケットデータＤＴＳ（有効部分）
に対応した１０ビット／ワードのパケットデータＴＳＩ
が出力される期間はａ側に接続され、その他の期間はｂ
側に接続される。
【００８４】また、伝送データ生成装置１００は、スイ
ッチ回路の１０８の出力データ（パラレル信号）を、伝
送速度が２７０Ｍｂｐｓのシリアル信号に変換してＤＶ
ＢＡＳＩ方式の伝送データＤ（ＤＶＢ）を得るＰ／Ｓ変
換器１０９とを有している。
ッチ回路の１０８の出力データ（パラレル信号）を、伝
送速度が２７０Ｍｂｐｓのシリアル信号に変換してＤＶ
ＢＡＳＩ方式の伝送データＤ（ＤＶＢ）を得るＰ／Ｓ変
換器１０９とを有している。
【００８５】以上の構成において、ビデオデータＤＶや
オーディオデータＤＡはＭＰＥＧ符号化回路１０１に供
給されてＭＰＥＧ符号化処理が施される。そして、ＭＰ
ＥＧ符号化回路１０１より波状的に出力されるＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳ
（図２Ａ参照）は、ＦＩＦＯメモリ１０２に順次書き込
まれる。
オーディオデータＤＡはＭＰＥＧ符号化回路１０１に供
給されてＭＰＥＧ符号化処理が施される。そして、ＭＰ
ＥＧ符号化回路１０１より波状的に出力されるＭＰＥＧ
２−ＴＳのトランスポート・パケットのデータＤＴＳ
（図２Ａ参照）は、ＦＩＦＯメモリ１０２に順次書き込
まれる。
【００８６】また、ＳＤＤＩフォーマットエンコーダ１
０４では、ＳＤＤＩフォーマットによる伝送データが形
成されると共に、そのペイロード部ＰＡＤにはＦＩＦＯ
メモリ１０２より読み出された上述のトランスポート・
パケットのデータＤＴＳが挿入される。この場合、パケ
ットデータＤＴＳは、図２Ｂに示すように、ペイロード
部にほぼ一定の時間間隔をもって挿入される。このと
き、パケットデータＤＴＳの有効部分である１８８バイ
トの挿入位置で２8ビットが“０”とされ、これにより
パケットデータＤＴＳ（有効部分）の挿入位置を受信側
で検出できるようになる。
０４では、ＳＤＤＩフォーマットによる伝送データが形
成されると共に、そのペイロード部ＰＡＤにはＦＩＦＯ
メモリ１０２より読み出された上述のトランスポート・
パケットのデータＤＴＳが挿入される。この場合、パケ
ットデータＤＴＳは、図２Ｂに示すように、ペイロード
部にほぼ一定の時間間隔をもって挿入される。このと
き、パケットデータＤＴＳの有効部分である１８８バイ
トの挿入位置で２8ビットが“０”とされ、これにより
パケットデータＤＴＳ（有効部分）の挿入位置を受信側
で検出できるようになる。
【００８７】また、ＳＤＤＩフォーマットエンコーダ１
０４の出力データ、すなわちペイロード部ＰＡＤにパケ
ットデータＤＴＳが挿入されたＳＤＤＩフォーマットに
よる伝送データがＰ／Ｓ変換器１０６に供給される。そ
して、このＰ／Ｓ変換器１０６では、そのデータ（パラ
レル信号）が伝送速度２７０Ｍｂｐｓのシリアル信号に
変換され、ＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送デ
ータＤ（ＳＤＤＩ）が得られる。
０４の出力データ、すなわちペイロード部ＰＡＤにパケ
ットデータＤＴＳが挿入されたＳＤＤＩフォーマットに
よる伝送データがＰ／Ｓ変換器１０６に供給される。そ
して、このＰ／Ｓ変換器１０６では、そのデータ（パラ
レル信号）が伝送速度２７０Ｍｂｐｓのシリアル信号に
変換され、ＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送デ
ータＤ（ＳＤＤＩ）が得られる。
【００８８】また、ＳＤＤＩフォーマットエンコーダ１
０４の出力データの下位８ビット（２0〜２7ビット）の
データが８−１０変換回路１０７で１０ビット／バイト
のパラレル信号に変換されてスイッチ回路１０８のａ側
の固定端子に供給される。スイッチ回路１０８は、図２
Ｃに示すようなパケット位置情報信号ＳＰＩに基づい
て、上述したように８−１０変換回路１０７よりパケッ
トデータＤＴＳ（有効部分）に対応した１０ビット／ワ
ードのパケットデータＴＳＩが出力される期間はａ側に
接続され、その他の期間はｂ側に接続される。
０４の出力データの下位８ビット（２0〜２7ビット）の
データが８−１０変換回路１０７で１０ビット／バイト
のパラレル信号に変換されてスイッチ回路１０８のａ側
の固定端子に供給される。スイッチ回路１０８は、図２
Ｃに示すようなパケット位置情報信号ＳＰＩに基づい
て、上述したように８−１０変換回路１０７よりパケッ
トデータＤＴＳ（有効部分）に対応した１０ビット／ワ
ードのパケットデータＴＳＩが出力される期間はａ側に
接続され、その他の期間はｂ側に接続される。
【００８９】そのため、スイッチ回路１０８の出力デー
タは、図２Ｄに示すように、パケットデータＴＳＩの間
に無効データを示すコードＤＩＶが挿入されたものとな
る。この場合、上述したように、ＳＤＤＩフォーマット
エンコーダ１０４の出力データにおいて、パケットデー
タＤＴＳはペイロード部にほぼ一定の時間間隔をもって
挿入されている。したがって、スイッチ回路１０８の出
力データにおいて、パケットデータＴＳＩの時間間隔は
ほぼ一定となり、受信機側の受信バッファメモリの必要
容量を少なくできることとなる。
タは、図２Ｄに示すように、パケットデータＴＳＩの間
に無効データを示すコードＤＩＶが挿入されたものとな
る。この場合、上述したように、ＳＤＤＩフォーマット
エンコーダ１０４の出力データにおいて、パケットデー
タＤＴＳはペイロード部にほぼ一定の時間間隔をもって
挿入されている。したがって、スイッチ回路１０８の出
力データにおいて、パケットデータＴＳＩの時間間隔は
ほぼ一定となり、受信機側の受信バッファメモリの必要
容量を少なくできることとなる。
【００９０】また、スイッチ回路１０８の出力データ、
すなわちパケットデータＴＳＩの間にコードＤＩＶが挿
入されたデータがＰ／Ｓ変換器１０９に供給される。そ
して、このＰ／Ｓ変換器１０９では、そのデータ（パラ
レル信号）が伝送速度２７０Ｍｂｐｓのシリアル信号に
変換され、ＤＶＢ ＡＳＩ方式の伝送データＤ（ＤＶ
Ｂ）が得られる。
すなわちパケットデータＴＳＩの間にコードＤＩＶが挿
入されたデータがＰ／Ｓ変換器１０９に供給される。そ
して、このＰ／Ｓ変換器１０９では、そのデータ（パラ
レル信号）が伝送速度２７０Ｍｂｐｓのシリアル信号に
変換され、ＤＶＢ ＡＳＩ方式の伝送データＤ（ＤＶ
Ｂ）が得られる。
【００９１】このように、図１に示す伝送データ生成装
置１００においては、ＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方
式の伝送データＤ（ＳＤＤＩ）の生成部およびＤＶＢ
ＡＳＩ方式の伝送データＤ（ＤＶＢ）の生成部として、
ＦＩＦＯメモリ１０２や制御回路１０３を共通に使用す
るものであり、その分だけ回路規模を小さくでき、安価
に構成できる利益がある。
置１００においては、ＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方
式の伝送データＤ（ＳＤＤＩ）の生成部およびＤＶＢ
ＡＳＩ方式の伝送データＤ（ＤＶＢ）の生成部として、
ＦＩＦＯメモリ１０２や制御回路１０３を共通に使用す
るものであり、その分だけ回路規模を小さくでき、安価
に構成できる利益がある。
【００９２】なお、上述実施の形態では、第１の伝送デ
ータがＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送データ
であると共に、第２の伝送データがＤＶＢ ＡＳＩ方式
の伝送データであるものを示したが、第１および第２の
伝送データはこれに限定されるものでないことは勿論で
ある。つまり、第１の伝送データは、補助データ部とペ
イロード部とを有するフォーマット構成とされると共
に、ペイロード部にこのペイロード部の伝送レートより
小さな伝送レートの第１のデータが間欠的に挿入された
ものであればよく、また第２の伝送データは、第１の伝
送データより抽出された第１のデータを処理して得られ
るものであればよい。
ータがＭＰＥＧ ｏｖｅｒ ＳＤＤＩ方式の伝送データ
であると共に、第２の伝送データがＤＶＢ ＡＳＩ方式
の伝送データであるものを示したが、第１および第２の
伝送データはこれに限定されるものでないことは勿論で
ある。つまり、第１の伝送データは、補助データ部とペ
イロード部とを有するフォーマット構成とされると共
に、ペイロード部にこのペイロード部の伝送レートより
小さな伝送レートの第１のデータが間欠的に挿入された
ものであればよく、また第２の伝送データは、第１の伝
送データより抽出された第１のデータを処理して得られ
るものであればよい。
【００９３】
【発明の効果】この発明によれば、補助データ部とペイ
ロード部とを有するフォーマット構成とされ、そのペイ
ロード部に第１のデータが間欠的に挿入された第１の伝
送データを生成すると共に、この第１の伝送データより
第１のデータを抽出処理して第２の伝送データを生成す
るものであり、第１および第２の伝送データの双方を生
成する装置の回路規模を小さくでき、安価に構成できる
利益がある。
ロード部とを有するフォーマット構成とされ、そのペイ
ロード部に第１のデータが間欠的に挿入された第１の伝
送データを生成すると共に、この第１の伝送データより
第１のデータを抽出処理して第２の伝送データを生成す
るものであり、第１および第２の伝送データの双方を生
成する装置の回路規模を小さくでき、安価に構成できる
利益がある。
【図１】実施の形態としての伝送データ生成装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】伝送データ生成装置の各部のデータを示す図で
ある。
ある。
【図３】伝送データ生成装置（ＤＶＢ ＡＳＩ方式）の
構成を示すブロック図である。
構成を示すブロック図である。
【図４】伝送データ生成装置（ＤＶＢ ＡＳＩ方式）の
各部のデータを示す図である。
各部のデータを示す図である。
【図５】シリアルディジタルインタフェース（ＳＤＩ）
フォーマットを説明するための図である。
フォーマットを説明するための図である。
【図６】シリアルディジタルデータインタフェース（Ｓ
ＤＤＩ）フォーマットを説明するための図である。
ＤＤＩ）フォーマットを説明するための図である。
【図７】ＳＤＤＩフォーマットのアンシラリデータ部の
詳細構成を示す図である。
詳細構成を示す図である。
【図８】ＳＤＩフォーマット（ＮＴＳＣ５２５方式）を
説明するための図である。
説明するための図である。
【図９】伝送データ生成装置（ＭＰＥＧ ｏｖｅｒ Ａ
ＤＤＩ方式）の構成を示すブロック図である。
ＤＤＩ方式）の構成を示すブロック図である。
【図１０】伝送データ生成装置（ＭＰＥＧ ｏｖｅｒ
ＡＤＤＩ方式）の各部のデータを示す図である。
ＡＤＤＩ方式）の各部のデータを示す図である。
【図１１】伝送データ生成装置（ＭＰＥＧ ｏｖｅｒ
ＡＤＤＩ方式と、ＤＶＢ ＡＳＩ）方式）の構成を示す
ブロック図である。
ＡＤＤＩ方式と、ＤＶＢ ＡＳＩ）方式）の構成を示す
ブロック図である。
１００・・・伝送データ生成装置、１０１・・・ＭＰＥ
Ｇ符号化回路、１０２・・・ＦＩＦＯメモリ、１０３・
・・制御回路、１０４・・・ＳＤＤＩフォーマットエン
コーダ、１０５・・・インバータ、１０６，１０９・・
・Ｐ／変換器、１０７・・・８−１０変換回路、１０８
・・・スイッチ回路
Ｇ符号化回路、１０２・・・ＦＩＦＯメモリ、１０３・
・・制御回路、１０４・・・ＳＤＤＩフォーマットエン
コーダ、１０５・・・インバータ、１０６，１０９・・
・Ｐ／変換器、１０７・・・８−１０変換回路、１０８
・・・スイッチ回路
Claims (20)
- 【請求項１】 補助データ部とペイロード部とを有する
フォーマット構成とされると共に、上記ペイロード部に
このペイロード部の伝送レートより小さな伝送レートの
第１のデータが間欠的に挿入された第１の伝送データを
生成する第１の工程と、 上記第１の工程で生成された上記第１の伝送データより
上記第１のデータを抽出し、この第１のデータを処理し
て第２の伝送データを生成する第２の工程とを備えるこ
とを特徴とする伝送データ生成方法。 - 【請求項２】 上記第１の工程では、上記ペイロード部
に、上記第１のデータの他に、上記第１のデータの挿入
位置を示す第２のデータを挿入することを特徴とする請
求項１に記載の伝送データ生成方法。 - 【請求項３】 上記第２のデータは、上記第１のデータ
と一体化されて上記ペイロード部に挿入されることを特
徴とする請求項２に記載の伝送データ生成方法。 - 【請求項４】 上記第１のデータは、ＭＰＥＧ２−ＴＳ
のトランスポート・パケットのデータであることを特徴
とする請求項１に記載の伝送データ生成方法。 - 【請求項５】 上記フォーマット構成は、 各ライン毎に上記補助データ部およびペイロード部を有
すると共に、 上記各ライン毎に上記ペイロード部の開始および終了を
識別するための開始符号部および終了符号部を有し、 上記補助データ部は上記開始符号部および終了符号部の
間に位置することを特徴とする請求項１に記載の伝送デ
ータ生成方法。 - 【請求項６】 上記第１の工程では、上記ペイロード部
にほぼ一定の時間間隔で上記第１のデータを挿入するこ
とを特徴とする請求項１に記載の伝送データ生成方法。 - 【請求項７】 上記第１の工程では、上記ペイロード部
にほぼ一定の時間間隔で上記第１のデータを挿入し、 上記第２の伝送データは、ＤＶＢ ＡＳＩ方式の伝送デ
ータであることを特徴とする請求項４に記載の伝送デー
タ生成方法。 - 【請求項８】 上記フォーマット構成は、 各ライン毎に上記補助データ部およびペイロード部を有
すると共に、 上記各ライン毎に上記ペイロード部の開始および終了を
識別するための開始符号部および終了符号部を有し、 上記補助データ部は上記開始符号部および終了符号部の
間に位置することを特徴とする請求項４に記載の伝送デ
ータ生成方法。 - 【請求項９】 上記第１の工程では、上記ペイロード部
にほぼ一定の時間間隔で上記第１のデータを挿入し、 上記第２の伝送データは、ＤＶＢ ＡＳＩ方式の伝送デ
ータであることを特徴とする請求項８に記載の伝送デー
タ生成方法。 - 【請求項１０】 補助データ部とペイロード部とを有す
るフォーマット構成とされると共に、上記ペイロード部
にこのペイロード部の伝送レートより小さな伝送レート
の第１のデータが間欠的に挿入された第１の伝送データ
を生成する第１のデータ生成手段と、 上記第１のデータ生成手段で生成される上記第１の伝送
データより上記第１のデータを抽出するデータ抽出手段
と、 上記データ抽出手段で抽出される上記第１のデータを処
理して第２の伝送データを生成する第２のデータ生成手
段とを備えることを特徴とする伝送データ生成装置。 - 【請求項１１】 上記第１のデータ生成手段では、上記
第１の伝送データの上記ペイロード部に、上記第１のデ
ータの他に、上記第１のデータの挿入位置を示す第２の
データを挿入することを特徴とする請求項１０に記載の
伝送データ生成装置。 - 【請求項１２】 上記第２のデータは、上記第１のデー
タと一体化されて上記ペイロード部に挿入されることを
特徴とする請求項１１に記載の伝送データ生成装置。 - 【請求項１３】 上記第１のデータは、ＭＰＥＧ２−Ｔ
Ｓのトランスポート・パケットのデータであり、 上記第１のデータ生成手段は、上記第１のデータを得る
ためのＭＰＥＧ符号化回路を有することを特徴とする請
求項１０に記載の伝送データ生成装置。 - 【請求項１４】 上記フォーマット構成は、 各ライン毎に上記補助データ部およびペイロード部を有
すると共に、 上記各ライン毎に上記ペイロード部の開始および終了を
識別するための開始符号部および終了符号部を有し、 上記補助データ部は上記開始符号部および終了符号部の
間に位置することを特徴とする請求項１０に記載の伝送
データ生成装置。 - 【請求項１５】 上記第１のデータ生成手段では、上記
ペイロード部にほぼ一定の時間間隔で上記第１のデータ
を挿入することを特徴とする請求項１０に記載の伝送デ
ータ生成装置。 - 【請求項１６】 上記第１のデータ生成手段では、上記
ペイロード部にほぼ一定の時間間隔で上記第１のデータ
を挿入し、 上記第２のデータ生成手段で生成される上記第２の伝送
データは、ＤＶＢ ＡＳＩ方式の伝送データであること
を特徴とする請求項１３に記載の伝送データ生成装置。 - 【請求項１７】 上記フォーマット構成は、 各ライン毎に上記補助データ部およびペイロード部を有
すると共に、 上記各ライン毎に上記ペイロード部の開始および終了を
識別するための開始符号部および終了符号部を有し、 上記補助データ部は上記開始符号部および終了符号部の
間に位置することを特徴とする請求項１３に記載の伝送
データ生成装置。 - 【請求項１８】 上記第１のデータ生成手段では、上記
ペイロード部にほぼ一定の時間間隔で上記第１のデータ
を挿入し、 上記第２のデータ生成手段で生成される上記第２の伝送
データは、ＤＶＢ ＡＳＩ方式の伝送データであること
を特徴とする請求項１７に記載の伝送データ生成装置。 - 【請求項１９】 上記第１のデータ生成手段は、上記第
１の伝送データのペイロード部に挿入される上記第１の
データの挿入位置を示す位置情報信号を発生する信号発
生手段を有し、 上記データ抽出手段は、上記信号発生手段で発生される
上記位置情報信号によって上記第１の伝送データより上
記第１のデータを抽出することを特徴とする請求項１０
に記載の伝送データ生成装置。 - 【請求項２０】 上記第１および第２のデータ生成手段
で生成される上記第１および第２の伝送データはそれぞ
れパラレル信号であり、 上記第１および第２の伝送データをそれぞれシリアル信
号に変換する第１および第２のパラレル／シリアル変換
器をさらに備えることを特徴とする請求項１０に記載の
伝送データ生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19668296A JPH1041979A (ja) | 1996-07-25 | 1996-07-25 | 伝送データ生成方法および伝送データ生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19668296A JPH1041979A (ja) | 1996-07-25 | 1996-07-25 | 伝送データ生成方法および伝送データ生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041979A true JPH1041979A (ja) | 1998-02-13 |
Family
ID=16361850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19668296A Pending JPH1041979A (ja) | 1996-07-25 | 1996-07-25 | 伝送データ生成方法および伝送データ生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041979A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008041305A1 (en) * | 2006-09-29 | 2008-04-10 | Media Global Links Co., Ltd. | High-quality compressed video transmitting system |
| US7474236B2 (en) | 2003-12-26 | 2009-01-06 | Sony Corporation | Method of and apparatus for transmitting digital data |
-
1996
- 1996-07-25 JP JP19668296A patent/JPH1041979A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7474236B2 (en) | 2003-12-26 | 2009-01-06 | Sony Corporation | Method of and apparatus for transmitting digital data |
| WO2008041305A1 (en) * | 2006-09-29 | 2008-04-10 | Media Global Links Co., Ltd. | High-quality compressed video transmitting system |
| JP4755691B2 (ja) * | 2006-09-29 | 2011-08-24 | 株式会社メディアグローバルリンクス | 高画質圧縮映像伝送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305183B2 (ja) | ディジタル放送受信端末装置 | |
| JP3219773B2 (ja) | Ａｔｖ／ｍｐｅｇ同期システム | |
| US6456782B1 (en) | Data processing device and method for the same | |
| US8098695B2 (en) | Multiplexed audio data decoding apparatus and receiver apparatus | |
| JP4332267B2 (ja) | エンコーダ及びデコーダ | |
| AU744452B2 (en) | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder | |
| JPH11317768A (ja) | 伝送システム、送信装置、記録再生装置、および記録装置 | |
| US7346054B2 (en) | Method and system for co-relating transport packets on different channels using a cyclic redundancy check (CRC) | |
| JPH11163817A (ja) | ディジタル符号化多重化装置 | |
| JP4783987B2 (ja) | 情報端末装置及び情報端末受信方法、ディジタル放送受信装置及び方法、並びに、出力時間演算装置及び方法 | |
| JPH11205789A (ja) | Ｍｐｅｇ２トランスポートストリーム伝送レート変換装 置 | |
| JP3893643B2 (ja) | 信号多重化方法およびそれを用いた伝送信号生成装置 | |
| JPH08275151A (ja) | 多重化圧縮画像音声データの分配復号装置 | |
| JP2000308023A (ja) | データ伝送方法およびデータ伝送装置 | |
| JPH1041979A (ja) | 伝送データ生成方法および伝送データ生成装置 | |
| US7130265B1 (en) | Data multiplexing device and data multiplexing method, and data transmitter | |
| JP3018335B2 (ja) | ＭＰＥＧ ｏｖｅｒ ＡＴＭのプログラムクロックレファレンスジッタ低減方法及び低減装置並びにＭＰＥＧ復号化装置 | |
| JPH1041978A (ja) | ディジタルデータ伝送方法、ディジタルデータ送信装置および受信装置 | |
| KR100755836B1 (ko) | 디지털 방송 수신기의 ｔｓ 패킷 버퍼링 장치 및 방법 | |
| JP2000049726A (ja) | 多重化装置及び方法 | |
| JP4122624B2 (ja) | データ受信方法およびデータ受信装置 | |
| JP2000307534A (ja) | データ処理装置およびデータ伝送装置 | |
| JPH11340936A (ja) | データ多重化方法及び装置 | |
| JP2000307971A (ja) | データ受信方法およびデータ受信装置 | |
| JP2001053701A (ja) | ストリーム多重化装置 |