JP2864774B2 - 半導体装置の調整方法 - Google Patents
半導体装置の調整方法Info
- Publication number
- JP2864774B2 JP2864774B2 JP3061746A JP6174691A JP2864774B2 JP 2864774 B2 JP2864774 B2 JP 2864774B2 JP 3061746 A JP3061746 A JP 3061746A JP 6174691 A JP6174691 A JP 6174691A JP 2864774 B2 JP2864774 B2 JP 2864774B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- bonding
- semiconductor device
- semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の調整方法
に関するものである。
に関するものである。
【０００２】
【従来の技術】図４は従来の半導体装置の調整方法を示
す斜視図であり、この図において、２は第１の配線、３
はこの第１の配線２と対向している第２の配線で、これ
ら第１，第２の配線２，３には所定個所にそれぞれ半導
体素子（図示せず）が接続されている。１０はボンディ
ングワイヤである。
す斜視図であり、この図において、２は第１の配線、３
はこの第１の配線２と対向している第２の配線で、これ
ら第１，第２の配線２，３には所定個所にそれぞれ半導
体素子（図示せず）が接続されている。１０はボンディ
ングワイヤである。
【０００３】次に、動作について説明する。第１の配線
２に接続されている半導体素子と第２の配線３に接続さ
れている半導体素子とをボンディングワイヤ１０を用い
て第１の配線２と第２の配線３の少なくとも１個所に、
それぞれボンディングボ−ルを形成し、電気的に導通さ
せ、半導体素子の性能調整を行っている。つまり、第
１，第２の配線２，３に接続されている半導体素子を直
列あるいは並列に接続し素子性能の調整を行っている。
２に接続されている半導体素子と第２の配線３に接続さ
れている半導体素子とをボンディングワイヤ１０を用い
て第１の配線２と第２の配線３の少なくとも１個所に、
それぞれボンディングボ−ルを形成し、電気的に導通さ
せ、半導体素子の性能調整を行っている。つまり、第
１，第２の配線２，３に接続されている半導体素子を直
列あるいは並列に接続し素子性能の調整を行っている。
【０００４】ここでいう半導体素子とは、図５（ａ）に
示すような第１の配線２と第２の配線３間に誘電体膜４
を挿入して図５（ｂ）に等価回路を示す容量Ｃや、図６
（ａ）のような第１，第２の配線２，３間にメタル抵抗
体１１を接続したり、あるいは図６（ｂ）のように半導
体抵抗体１２を接続した構成の図６（ｃ）に等価回路を
示す抵抗体Ｒを指す。なお、１は基板である。
示すような第１の配線２と第２の配線３間に誘電体膜４
を挿入して図５（ｂ）に等価回路を示す容量Ｃや、図６
（ａ）のような第１，第２の配線２，３間にメタル抵抗
体１１を接続したり、あるいは図６（ｂ）のように半導
体抵抗体１２を接続した構成の図６（ｃ）に等価回路を
示す抵抗体Ｒを指す。なお、１は基板である。
【０００５】図４に示すボンディングワイヤ１０は、図
７の（ａ）〜（ｆ）に示すような接続が行えるように第
１の配線２と第２の配線３を形成しておき、第１の配線
２と第２の配線３を必要に応じ選択的に接続し、所望の
特性が得られるようにしている。
７の（ａ）〜（ｆ）に示すような接続が行えるように第
１の配線２と第２の配線３を形成しておき、第１の配線
２と第２の配線３を必要に応じ選択的に接続し、所望の
特性が得られるようにしている。
【０００６】
【発明が解決しようとする課題】以上のように構成され
た従来の半導体装置の調整方法は、少なくとも２個所
（第１の配線２側および第２の配線３側にそれぞれ１個
所）のボンディング部分が必要となるので、素子の小型
化に対して問題となる。また、接続点数が増せば増すほ
ど信頼性において劣るという問題点があった。
た従来の半導体装置の調整方法は、少なくとも２個所
（第１の配線２側および第２の配線３側にそれぞれ１個
所）のボンディング部分が必要となるので、素子の小型
化に対して問題となる。また、接続点数が増せば増すほ
ど信頼性において劣るという問題点があった。
【０００７】本発明は、上記のような問題点を解消する
ためになされたもので、ボンディングの点数を減らすこ
とができるとともに、ボンディング部分を１個所にする
ことにより、ボンディングに用いるパッド部分の面積を
少なくして高信頼性の半導体装置の調整方法を得ること
を目的としている。
ためになされたもので、ボンディングの点数を減らすこ
とができるとともに、ボンディング部分を１個所にする
ことにより、ボンディングに用いるパッド部分の面積を
少なくして高信頼性の半導体装置の調整方法を得ること
を目的としている。
【０００８】
【０００９】
【課題を解決するための手段】本発明に係る半導体装置
の調整方法は、半導体素子が接続されている第１の配線
および第２の配線を重なり部分を設けて形成し、第１の
配線と第２の配線のうち上方にある配線を下方にある配
線上におさえながらボンディング装置を用いて接続する
ことによって、所望の素子性能を得るようにしたもので
ある。
の調整方法は、半導体素子が接続されている第１の配線
および第２の配線を重なり部分を設けて形成し、第１の
配線と第２の配線のうち上方にある配線を下方にある配
線上におさえながらボンディング装置を用いて接続する
ことによって、所望の素子性能を得るようにしたもので
ある。
【００１０】
【００１１】
【作用】本発明においては、第１の配線と第２の配線の
接続を第１の配線と第２の配線の重なり部分をボンディ
ング装置を用いて接続する。 これによって、第１の配線
および第２の配線の延長上にある半導体素子を並列ある
いは直列に接続することによって半導体素子の特性が調
整される。
接続を第１の配線と第２の配線の重なり部分をボンディ
ング装置を用いて接続する。 これによって、第１の配線
および第２の配線の延長上にある半導体素子を並列ある
いは直列に接続することによって半導体素子の特性が調
整される。
【００１２】
【実施例】以下、本発明の一実施例を図について説明す
る。図１（ａ），（ｂ），（ｃ）は本発明の第１の実施
例の要部の配線構造を示す図で、１は基板、２はこの基
板１の上に形成された第１の配線、３はこの第１の配線
２と重なり部分を持つ第２の配線、４は前記第１の配線
２と第２の配線３と重なっている部分を除いて配線を保
護するために設けられた誘電体膜、５はボンディングウ
エッジである。ボンディングウェッジ５は、ウェッジ式
ワイヤボンディング装置において、ワイヤをボンディン
グパッドに押しつけ、圧着するための先端が細くくさび
（ｗｅｄｇｅ）形をした部分を言うものであり、一般的
には、ワイヤボンディングの際に、ワイヤをボンディン
グパッドに押しつけて圧着するものである。
る。図１（ａ），（ｂ），（ｃ）は本発明の第１の実施
例の要部の配線構造を示す図で、１は基板、２はこの基
板１の上に形成された第１の配線、３はこの第１の配線
２と重なり部分を持つ第２の配線、４は前記第１の配線
２と第２の配線３と重なっている部分を除いて配線を保
護するために設けられた誘電体膜、５はボンディングウ
エッジである。ボンディングウェッジ５は、ウェッジ式
ワイヤボンディング装置において、ワイヤをボンディン
グパッドに押しつけ、圧着するための先端が細くくさび
（ｗｅｄｇｅ）形をした部分を言うものであり、一般的
には、ワイヤボンディングの際に、ワイヤをボンディン
グパッドに押しつけて圧着するものである。
【００１３】次に、この実施例の動作について説明す
る。第１の配線２に接続されている半導体素子と第２の
配線３に接続されている半導体素子とを、第１の配線２
と第２の配線３とが重なっている部分（図１（ａ），
（ｂ））を、図１（ｃ）のように上部の配線（この図に
おいては、第１の配線２）をボンディング装置のボンデ
ィングウェッジ５によって圧着して導通させ、素子特性
のコントロ−ルを行う。
る。第１の配線２に接続されている半導体素子と第２の
配線３に接続されている半導体素子とを、第１の配線２
と第２の配線３とが重なっている部分（図１（ａ），
（ｂ））を、図１（ｃ）のように上部の配線（この図に
おいては、第１の配線２）をボンディング装置のボンデ
ィングウェッジ５によって圧着して導通させ、素子特性
のコントロ−ルを行う。
【００１４】図２，図３は本発明の第２の実施例を示す
図で、第１の配線２と第２の配線３との間に、例えば１
００〜５００オングストロ−ム厚のＳｉＮ，ＳｉＯＮ，
ＳｉＯ2 等からなる誘電体膜４を介在させておき、第１
の配線２と第２の配線３とを接続したいときには、第１
の配線２と第２の配線３との間に、例えばＤＣ１０〜１
００Ｖの電圧を印加し、誘電体膜４を破壊することで第
１の配線２と第２の配線３を導通部６により接続させ
（図２（ｂ））、第１の実施例の圧着する工程を代用さ
せたものである。その等価回路図を図３に示す。
図で、第１の配線２と第２の配線３との間に、例えば１
００〜５００オングストロ−ム厚のＳｉＮ，ＳｉＯＮ，
ＳｉＯ2 等からなる誘電体膜４を介在させておき、第１
の配線２と第２の配線３とを接続したいときには、第１
の配線２と第２の配線３との間に、例えばＤＣ１０〜１
００Ｖの電圧を印加し、誘電体膜４を破壊することで第
１の配線２と第２の配線３を導通部６により接続させ
（図２（ｂ））、第１の実施例の圧着する工程を代用さ
せたものである。その等価回路図を図３に示す。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
第１の配線および第２の配線に接続された半導体素子
を、第１の配線と第２の配線の重なっている部分をボン
ディング装置のボンディングウェッジで圧着接続するこ
とで、パッド部分の面積が小さくても接続でき、半導体
素子の性能を調節できるので、接続点数を減らすことが
でき、信頼性の向上が図れるとともに、接点の面積を減
らすことができるので、半導体装置の小型化が図れる。
なお、ボンディング装置で圧着接続するので、比較的大
きな電流が流れる用途に有利である。
第１の配線および第２の配線に接続された半導体素子
を、第１の配線と第２の配線の重なっている部分をボン
ディング装置のボンディングウェッジで圧着接続するこ
とで、パッド部分の面積が小さくても接続でき、半導体
素子の性能を調節できるので、接続点数を減らすことが
でき、信頼性の向上が図れるとともに、接点の面積を減
らすことができるので、半導体装置の小型化が図れる。
なお、ボンディング装置で圧着接続するので、比較的大
きな電流が流れる用途に有利である。
【００１６】
【図１】本発明の一実施例による半導体装置の調整方法
を示す図である。
を示す図である。
【図２】本発明の他の実施例を示す半導体装置の調整方
法を示す断面側面図である。
法を示す断面側面図である。
【図３】図２の等価回路図である。
【図４】従来の半導体装置の調整方法を示す斜視図であ
る。
る。
【図５】半導体素子の従来の調整用素子の例を示す図で
ある。
ある。
【図６】半導体装置の従来の調整用素子の例を示す図で
ある。
ある。
【図７】半導体装置内調整用素子の接続パタ−ンを示す
回路図である。
回路図である。
１ 基板 ２ 第１の配線 ３ 第２の配線 ４ 誘電体膜 ５ ボンディングウエッジ ６ 導通部 １０ ボンディングワイヤ １１ メタル抵抗体 １２ 半導体抵抗体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野田 実 伊丹市瑞原４丁目１番地 三菱電機株式 会社 光・マイクロ波デバイス研究所内 (56)参考文献 特開 平２−295155（ＪＰ，Ａ) 特開 昭63−93132（ＪＰ，Ａ) 特開 平２−153552（ＪＰ，Ａ) 特開 昭58−44744（ＪＰ，Ａ) 特開 昭60−154654（ＪＰ，Ａ) 特開 平３−179763（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82
Claims (1)
- 【請求項１】基板上に形成され、それぞれ半導体素子が
接続された第１の配線と第２の配線を備え、前記第１の
配線と第２の配線に形成された回路パタ−ンを選択的に
接続することによって、前記半導体素子の特性を調整す
る半導体装置の調整方法において、前記第１の配線と第
２の配線を重なり部分を設けて形成し、この重なり部分
において前記第１の配線と第２の配線のうち上方にある
配線を下方にある配線上におさえながらボンディング装
置のボンディングウェッジにより接続することによって
前記半導体素子の素子特性を調整することを特徴とする
半導体装置の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3061746A JP2864774B2 (ja) | 1991-03-26 | 1991-03-26 | 半導体装置の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3061746A JP2864774B2 (ja) | 1991-03-26 | 1991-03-26 | 半導体装置の調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04312949A JPH04312949A (ja) | 1992-11-04 |
| JP2864774B2 true JP2864774B2 (ja) | 1999-03-08 |
Family
ID=13180045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3061746A Expired - Lifetime JP2864774B2 (ja) | 1991-03-26 | 1991-03-26 | 半導体装置の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864774B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844744A (ja) * | 1981-09-11 | 1983-03-15 | Toshiba Corp | 半導体装置 |
| JPS60154654A (ja) * | 1984-01-25 | 1985-08-14 | Nec Corp | 半導体装置 |
| JPH0821624B2 (ja) * | 1986-10-07 | 1996-03-04 | 日本電気株式会社 | 半導体装置 |
| JPH02153552A (ja) * | 1988-08-23 | 1990-06-13 | Seiko Epson Corp | 半導体素子及びその製造方法 |
| JPH02295155A (ja) * | 1989-05-09 | 1990-12-06 | Nec Corp | 多層配線半導体装置 |
-
1991
- 1991-03-26 JP JP3061746A patent/JP2864774B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04312949A (ja) | 1992-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
| US6365498B1 (en) | Integrated process for I/O redistribution and passive components fabrication and devices formed | |
| JP4558539B2 (ja) | 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法 | |
| JPH05109813A (ja) | 半導体装置 | |
| US5306664A (en) | Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device | |
| JP2864774B2 (ja) | 半導体装置の調整方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| US9633927B2 (en) | Chip arrangement and method for producing a chip arrangement | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JPH09252080A (ja) | 高周波集積回路 | |
| JP3096536B2 (ja) | 混成集積回路 | |
| US4527330A (en) | Method for coupling an electronic device into an electrical circuit | |
| JPH05326601A (ja) | ワイヤボンディング方法 | |
| JP2867737B2 (ja) | 混成集積回路 | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JP2000501566A (ja) | クロストークが低減された集積抵抗ネットワーク | |
| JP2518145B2 (ja) | 放熱板付き多層リ―ドフレ―ム | |
| JPH05251513A (ja) | 半導体装置 | |
| JP2773762B2 (ja) | 半導体装置の製造方法 | |
| JP2523209Y2 (ja) | 混成集積回路 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPH07254632A (ja) | 半導体装置及びその製造方法 | |
| JPH0294535A (ja) | 混成集積回路 | |
| JP3982124B2 (ja) | フリップチップ及びフリップチップの取り付け方法 | |
| JPH056892A (ja) | 半導体装置 |