JPS5844744A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5844744A JPS5844744A JP56143484A JP14348481A JPS5844744A JP S5844744 A JPS5844744 A JP S5844744A JP 56143484 A JP56143484 A JP 56143484A JP 14348481 A JP14348481 A JP 14348481A JP S5844744 A JPS5844744 A JP S5844744A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- layer
- wiring layer
- overhang
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 10
- 230000008018 melting Effects 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 235000012149 noodles Nutrition 0.000 claims 1
- 229920001296 polysiloxane Polymers 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 23
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 230000007257 malfunction Effects 0.000 abstract 2
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半擲体Ｖ装置の改良に関する。
周知の如く、半導体メモリの高密度化や大規模化に伴っ
て生ずふ歩留りの低下を補うため、主回路の他に該主回
路を救済する冗長（Ｒ＠ｄｕｎｄａｎｃ７ ）回ＩＭを
組込む、レダンメンＶイ技術が知られている。かかる冗
員回路を備えた半導体装置としては、従来第１図（ａ）
＃ （ｂ） ｌ：示すものが知ら□れている０図中１
はｐ型半導体基板である。
て生ずふ歩留りの低下を補うため、主回路の他に該主回
路を救済する冗長（Ｒ＠ｄｕｎｄａｎｃ７ ）回ＩＭを
組込む、レダンメンＶイ技術が知られている。かかる冗
員回路を備えた半導体装置としては、従来第１図（ａ）
＃ （ｂ） ｌ：示すものが知ら□れている０図中１
はｐ型半導体基板である。
この基板１表面に主回路、及びこの主回路に対応する予
備回路に夫々接続するｎ 型の拡散層’１＊ｊｌが形成
されている。前記基板１上には、拡散層’ｉｏ２ｍの一
部に対応する部分に開孔部３．３を有する絶縁膜４が被
１／／Ｉ！されている。ささらに絶縁膜４上の一部には
、前記拡散層２１゜１雪 と開孔部３．３を介して接続
するｎ 型多結晶シリコンヒユーズ５が形成されている
。このような構造の半導体装置において、主回路が正常
な動作をするときは、前記ヒユーズ５を拡散層２１．２
■に結線した状態で使用するが、不良を確認したときは
、レーザビームを前記ヒユーズ５の細部６に照射し、拡
散層ｊｌｓ’ｌの電気的切断を行なうことにより冗長回
路を作動させて半導体装置の不良を救済する。
備回路に夫々接続するｎ 型の拡散層’１＊ｊｌが形成
されている。前記基板１上には、拡散層’ｉｏ２ｍの一
部に対応する部分に開孔部３．３を有する絶縁膜４が被
１／／Ｉ！されている。ささらに絶縁膜４上の一部には
、前記拡散層２１゜１雪 と開孔部３．３を介して接続
するｎ 型多結晶シリコンヒユーズ５が形成されている
。このような構造の半導体装置において、主回路が正常
な動作をするときは、前記ヒユーズ５を拡散層２１．２
■に結線した状態で使用するが、不良を確認したときは
、レーザビームを前記ヒユーズ５の細部６に照射し、拡
散層ｊｌｓ’ｌの電気的切断を行なうことにより冗長回
路を作動させて半導体装置の不良を救済する。
しかしながら、上記した製造の半導体装置は、主回路が
不良のとき、多結晶ｖ９コンヒユーズ１の細部６ｖ溶断
することによって主回路を救済する構造となっており、
溶断に際してノ臂ワーの大きいレーデビームを照射する
必要があるため、周辺の素子に熱的な悪影響を与えたり
、多結晶シリコンヒユーズ５直下の拡散ｊ１１２＠ ｅ
１ｍが再拡散、結晶欠陥をおこして半導体装置の特性
が劣化するという間融があった。
不良のとき、多結晶ｖ９コンヒユーズ１の細部６ｖ溶断
することによって主回路を救済する構造となっており、
溶断に際してノ臂ワーの大きいレーデビームを照射する
必要があるため、周辺の素子に熱的な悪影響を与えたり
、多結晶シリコンヒユーズ５直下の拡散ｊ１１２＠ ｅ
１ｍが再拡散、結晶欠陥をおこして半導体装置の特性
が劣化するという間融があった。
本発明は上記事情に鑑みてなされたもので、導電体験の
庇部な局部的に溶融するだけで一該導電体＊Ｖ所望の配
線層に接続して、冗長回路を動作し得る構造を有し、溶
融時の島影＠による特性劣化を軽減した半導体装置を提
供することを目的とするものである。
庇部な局部的に溶融するだけで一該導電体＊Ｖ所望の配
線層に接続して、冗長回路を動作し得る構造を有し、溶
融時の島影＠による特性劣化を軽減した半導体装置を提
供することを目的とするものである。
以下、本発明の実施例を１８２図〜第８図に示す製造方
法舎併記して説明する。
法舎併記して説明する。
〔１〕 まず、ｐ型半導体基板１１の表面≦；主回路に
接続した配線層例えばａ＋型の拡散層１２な形成し、つ
づいて該基板１１上に厚さ１声の絶縁層例えばＳｉＱ＆
Ｊ Ｊ Ｖ、該８１０．膜ＩＳ上１：厚さ４０００Ｘ
の溶融可能な導電体膜となる材料膜例えば不純物ドーグ
多結晶Ｖリすンｌｌ１１４を順次形成した（第２図図示
）。次に、多結晶シリコン膜１４％ニオキシ塩化燐（Ｐ
ＯＣｌｍ ）雰囲気中で１０００℃、１０分熱純物ドー
ゾ多結晶シリコン験ノぐターン１５を形成した（１１３
図及び第４図図糸）。
接続した配線層例えばａ＋型の拡散層１２な形成し、つ
づいて該基板１１上に厚さ１声の絶縁層例えばＳｉＱ＆
Ｊ Ｊ Ｖ、該８１０．膜ＩＳ上１：厚さ４０００Ｘ
の溶融可能な導電体膜となる材料膜例えば不純物ドーグ
多結晶Ｖリすンｌｌ１１４を順次形成した（第２図図示
）。次に、多結晶シリコン膜１４％ニオキシ塩化燐（Ｐ
ＯＣｌｍ ）雰囲気中で１０００℃、１０分熱純物ドー
ゾ多結晶シリコン験ノぐターン１５を形成した（１１３
図及び第４図図糸）。
〔鵠〕次いで、多結晶シリコン躾ノ母ターン１５を含む
８ ｉｏ、 膜１３上に写真麺刻法−二より前記拡散
層１２の一部５二対応する部分が開孔したレジストパタ
ーン１６を形成した（ｓ５図及びＩＩ６図図示）。つづ
いてレジストパターン１６と多結晶シリコン膜ノ臂ター
ン１５をマスクとして、フッ化アンモニクム溶液Ｃ：よ
り約２０分８１０．膜ＪＪｖオーバーエツチングし、レ
ジストパターン１６な除去して５ｉＯ１験１３の一部に
開孔部１’ｉ’に設け、ｊｊｊｓｉＯｓ 躾ＩＪ上に
前記開孔部１１の上部シニ庇状直二処出した多結晶シリ
コン膜／臂ターン１６ｖ設けて冗長回路を備えた半導体
装置１１−製造した（Ｓ７図及′び第８図図示）。
８ ｉｏ、 膜１３上に写真麺刻法−二より前記拡散
層１２の一部５二対応する部分が開孔したレジストパタ
ーン１６を形成した（ｓ５図及びＩＩ６図図示）。つづ
いてレジストパターン１６と多結晶シリコン膜ノ臂ター
ン１５をマスクとして、フッ化アンモニクム溶液Ｃ：よ
り約２０分８１０．膜ＪＪｖオーバーエツチングし、レ
ジストパターン１６な除去して５ｉＯ１験１３の一部に
開孔部１’ｉ’に設け、ｊｊｊｓｉＯｓ 躾ＩＪ上に
前記開孔部１１の上部シニ庇状直二処出した多結晶シリ
コン膜／臂ターン１６ｖ設けて冗長回路を備えた半導体
装置１１−製造した（Ｓ７図及′び第８図図示）。
このような冗長回路な備えた半導体装置は、表面に主回
路に接続したｎ 型の拡散層１２を有するｐ型半導体基
板１ノ上に、前記拡散層１２の一部？：＊出させる開孔
部１１を有する８１０゜膜１３が形成され、該８４０．
膜ｌｓ上に一部が前記開孔部１２に庇状に突出するよう
に予備回路と接続した溶融可能な多結晶シリコン膜パタ
ーン１５が設けられた構造（−なっている。かかる構造
の半導体装置において、装置の機能又は性能を試験する
ことにより主回路に不良が生じたときは、多結晶シリコ
ン膜パターン１５の庇部１８に例えばエネルギー０．３
．ｇＪ のレーザビームを２００ ｎ５ｅｃ照射すれ
は、第９図に示す如く多結晶シリ゛コン膜・譬ターン１
５の庇部１８が溶融し、予備回路に接続した該／譬ター
ン１５と主回路に接続した拡散層１２とが短絡して冗長
回路が動作する。また、主回路が正常な働きをしている
場合は、〜絶縁膜例えば８４０． 膜な多結晶Ｖ９コ
ン族パターン１５と拡散＠１１の間に気相成長法Ｉ−よ
り形成して、該ノ母ターン１５と拡散層１１とを電気的
に完全５二分離する。
路に接続したｎ 型の拡散層１２を有するｐ型半導体基
板１ノ上に、前記拡散層１２の一部？：＊出させる開孔
部１１を有する８１０゜膜１３が形成され、該８４０．
膜ｌｓ上に一部が前記開孔部１２に庇状に突出するよう
に予備回路と接続した溶融可能な多結晶シリコン膜パタ
ーン１５が設けられた構造（−なっている。かかる構造
の半導体装置において、装置の機能又は性能を試験する
ことにより主回路に不良が生じたときは、多結晶シリコ
ン膜パターン１５の庇部１８に例えばエネルギー０．３
．ｇＪ のレーザビームを２００ ｎ５ｅｃ照射すれ
は、第９図に示す如く多結晶シリ゛コン膜・譬ターン１
５の庇部１８が溶融し、予備回路に接続した該／譬ター
ン１５と主回路に接続した拡散層１２とが短絡して冗長
回路が動作する。また、主回路が正常な働きをしている
場合は、〜絶縁膜例えば８４０． 膜な多結晶Ｖ９コ
ン族パターン１５と拡散＠１１の間に気相成長法Ｉ−よ
り形成して、該ノ母ターン１５と拡散層１１とを電気的
に完全５二分離する。
したがって、本発明によれば、主回路に接続する拡散層
１２の真上に位龜する開孔部１７４二庇状に突出した多
結晶レリコン膜パターン１５上シニ、従来装置の場合と
比べて約り以下の・臂ワーのレーデビームを照射するだ
けで多結晶シリコン膜パターン１ｊの輪部を溶゛融し、
これにより前記拡散＠１１と短絡させて冗長回路を作動
させることができるため、多結晶シリコン膜ノ臂ターン
１５の近辺の素子への熱的悪影奮の軽減ができる。その
結果、多結晶シリコン膜ノ彎ターン１６と素子間の距離
を従来装置と比べて短くでき、素子の集積度を高めるこ
とができる。
１２の真上に位龜する開孔部１７４二庇状に突出した多
結晶レリコン膜パターン１５上シニ、従来装置の場合と
比べて約り以下の・臂ワーのレーデビームを照射するだ
けで多結晶シリコン膜パターン１ｊの輪部を溶゛融し、
これにより前記拡散＠１１と短絡させて冗長回路を作動
させることができるため、多結晶シリコン膜ノ臂ターン
１５の近辺の素子への熱的悪影奮の軽減ができる。その
結果、多結晶シリコン膜ノ彎ターン１６と素子間の距離
を従来装置と比べて短くでき、素子の集積度を高めるこ
とができる。
なお、本発明に係る半導体装置は、上記実施例の如ゆ構
造のもの１−限らず、第１θ図に示す如く、半導体基板
１１の一部上に絶縁層１９を介して主回路に接続した金
属配線層例えは不純物ドープ多結晶ｖ９コン層２０が設
けられ、この多結晶Ｖリコン層２０上−二該シリコンＭ
Ｉｉ２０の一部を露出させる開孔部２１を有する絶縁膜
例えばＳｉｎ、 膜２２が設けられ、更に前記Ｓｉｎ
。
造のもの１−限らず、第１θ図に示す如く、半導体基板
１１の一部上に絶縁層１９を介して主回路に接続した金
属配線層例えは不純物ドープ多結晶ｖ９コン層２０が設
けられ、この多結晶Ｖリコン層２０上−二該シリコンＭ
Ｉｉ２０の一部を露出させる開孔部２１を有する絶縁膜
例えばＳｉｎ、 膜２２が設けられ、更に前記Ｓｉｎ
。
膜２２上に一端が前記開孔部に庇状≦：突出するように
予備回路に接続した多結晶シリコン膜パターン２３が設
けられた構造の半導体装置でもよい、この装置も前記実
施例と同様に構造される。ま゛た、該装置の主回路が不
良のときは、第７図に示す半臂体験鍍と同様に、第１０
図に示す多結晶シリコン股パターン２３の庇部１８′に
低ノヤワーのレーザビームを照射、溶融することにより
、第１１図に示す如く多結晶シリコン腓ノｆターン２３
と多結晶シリコン層２＃とを短絡することができる。
予備回路に接続した多結晶シリコン膜パターン２３が設
けられた構造の半導体装置でもよい、この装置も前記実
施例と同様に構造される。ま゛た、該装置の主回路が不
良のときは、第７図に示す半臂体験鍍と同様に、第１０
図に示す多結晶シリコン股パターン２３の庇部１８′に
低ノヤワーのレーザビームを照射、溶融することにより
、第１１図に示す如く多結晶シリコン腓ノｆターン２３
と多結晶シリコン層２＃とを短絡することができる。
また、上記実施例では、金属配線層として不純物ドーグ
多結晶シリコン層を用いたが、これに限らず、ＭｏＳｉ
膜でもよい。
多結晶シリコン層を用いたが、これに限らず、ＭｏＳｉ
膜でもよい。
上記実施例（二おいて、導電体膜として不純物ドープ多
結晶シリコン層を用いたが、これに限らず、ＡＪ膜、Ｍ
ｏ８過 膜でもよい。
結晶シリコン層を用いたが、これに限らず、ＡＪ膜、Ｍ
ｏ８過 膜でもよい。
上記実施例では、導電体膜の溶融は、レーデビームを照
射することにより行なったが、これに限らず、電子ビー
ムを照射してもよい。
射することにより行なったが、これに限らず、電子ビー
ムを照射してもよい。
以上詳述した如く本発明ｉ二よれば、庇状に突出した導
電体膜を局部的に溶融するだけで所望の冗長回路を動作
し得る構造を有した高信軸性、高集積度の半導体装置を
提供できるものである。
電体膜を局部的に溶融するだけで所望の冗長回路を動作
し得る構造を有した高信軸性、高集積度の半導体装置を
提供できるものである。
第１図（ａ） 、 （ｂ）は″従来の半導体装置を示し
、同図間は断面図、同図（ｂ）は平面図、第２図〜第８
図は本発明の１実施例である半一体験Ｗを製造工程順に
示す説明図を示し、＠２図、ＩＪ３図。 第５図及び第７図は夫々断面図、第４図、第６図及び第
８図は夫々！＠３図、第５図及び８７図に対応した平面
図、！Ｊ９図は第７図１＝示す半導体装置の導電体験と
拡散層が短絡している状態を示す断面図、第１０図は本
発明の他の実施°例である半導体装置の断面図、１第１
１図は第１０図１：示す半導体装置の導電体膜と金属配
線層が短絡している状態を示す断面図である。 １１・・・ｐ型半導体基数、１２・・パｎ＋型の拡散層
、１３，１９．２２・・・絶縁膜、１４・・・不純物ド
ーグ多結晶シリコン１１！（導電体験）、１５゜２３・
・・多結晶シリコン膜ノ（ターン、１６・°°レジスト
ハターン、１８．１８’・・・庇部、２０…不純物ドー
ノ多結Ｈ，シリコン層（金属配線ｊｉｉ）。 出−人代理人 弁理士 鈴 江 武彦第１図 （ａ） （ｂ） 第２図 第５図 第８図
、同図間は断面図、同図（ｂ）は平面図、第２図〜第８
図は本発明の１実施例である半一体験Ｗを製造工程順に
示す説明図を示し、＠２図、ＩＪ３図。 第５図及び第７図は夫々断面図、第４図、第６図及び第
８図は夫々！＠３図、第５図及び８７図に対応した平面
図、！Ｊ９図は第７図１＝示す半導体装置の導電体験と
拡散層が短絡している状態を示す断面図、第１０図は本
発明の他の実施°例である半導体装置の断面図、１第１
１図は第１０図１：示す半導体装置の導電体膜と金属配
線層が短絡している状態を示す断面図である。 １１・・・ｐ型半導体基数、１２・・パｎ＋型の拡散層
、１３，１９．２２・・・絶縁膜、１４・・・不純物ド
ーグ多結晶シリコン１１！（導電体験）、１５゜２３・
・・多結晶シリコン膜ノ（ターン、１６・°°レジスト
ハターン、１８．１８’・・・庇部、２０…不純物ドー
ノ多結Ｈ，シリコン層（金属配線ｊｉｉ）。 出−人代理人 弁理士 鈴 江 武彦第１図 （ａ） （ｂ） 第２図 第５図 第８図
Claims (1)
- 【特許請求の範囲】 （１） 配線層を有する半導体基板と、この配線軸を
含む麺域に被覆され、該配線層の一部を露出させる開孔
部を有する絶縁膜と、この絶縁膜上に一端が前記開孔部
Ｍ：庇状に突出するように設けられた溶融可能な導電体
膜とを具備し、前記導電体膜の庇状に突出した一部を局
部的に溶融させることにより該導電体膜を開孔部から露
出する配線層に接続可能な構造にしたことを特徴とする
半導体装置。 （２） 配線層が、半導体基板表向に設けられた拡散
層であることを特徴とする特許請求の範囲第１項記載の
半導体装置。 （３３配線層が、半導体基板上に形成された絶縁層を介
して設けられた金属配線層であることな特徴とする特許
請求の範囲第１項記載の半導体装置。 （４）金颯配線が不純物ドーグ多結晶シリプン層あるい
はＭｏ８ｉ Ｊ＠であることを特徴とする特許請求の範
囲第３項記載の半導体装置。 （５）導電体膜の庇状に突出した一部を局部的に溶融さ
せる手段を、レーデビーム照射あるいは電子ビーム照射
により行なうことを特徴とする特許請求の範囲第１項乃
至第３項いずれか１項記載の半導体装置。 （６）導電体験が不純物ドーノ多結晶Ｖ９コン膜あるい
はＡｊ ＮあるいはＭｏ８ｉ ５％であることを特徴
とする特許請求の範囲第１項乃至１１６３項、あるいは
第５項いずれか１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143484A JPS5844744A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143484A JPS5844744A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5844744A true JPS5844744A (ja) | 1983-03-15 |
Family
ID=15339772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56143484A Pending JPS5844744A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844744A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213080A (ja) * | 1984-04-09 | 1985-10-25 | 川崎製鉄株式会社 | プリント基板の製造方法 |
| JPS6173398A (ja) * | 1984-09-18 | 1986-04-15 | 川崎製鉄株式会社 | 多層プリント基板 |
| JPH04312949A (ja) * | 1991-03-26 | 1992-11-04 | Mitsubishi Electric Corp | 半導体装置の調整方法 |
-
1981
- 1981-09-11 JP JP56143484A patent/JPS5844744A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213080A (ja) * | 1984-04-09 | 1985-10-25 | 川崎製鉄株式会社 | プリント基板の製造方法 |
| JPS6173398A (ja) * | 1984-09-18 | 1986-04-15 | 川崎製鉄株式会社 | 多層プリント基板 |
| JPH04312949A (ja) * | 1991-03-26 | 1992-11-04 | Mitsubishi Electric Corp | 半導体装置の調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161994B1 (ko) | Mis형 반도체장치 제작방법 | |
| US4339285A (en) | Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation | |
| US4960729A (en) | Integrated circuits and a method for manufacture thereof | |
| JPH06267982A (ja) | Ｍｉｓ型半導体装置とその作製方法 | |
| JPS609142A (ja) | 余分のリンクを有する集積回路 | |
| IE51199B1 (en) | The manufacture of a semiconductor device | |
| US5279984A (en) | Method for producing a semiconductor integrated circuit device in which circuit functions can be remedied or changed | |
| JPS5844744A (ja) | 半導体装置 | |
| JPS60227484A (ja) | 半導体装置作製方法 | |
| JP2708440B2 (ja) | 集積回路の製造方法 | |
| JPH06216156A (ja) | Ｍｉｓ型半導体装置とその作製方法 | |
| JPS5860560A (ja) | 半導体装置の冗長回路およびそのフユ−ズ部切断方法 | |
| JPS59154038A (ja) | 半導体装置 | |
| JP3431653B2 (ja) | Ｍｉｓ型半導体装置の作製方法 | |
| JPH0438140B2 (ja) | ||
| JPS5948543B2 (ja) | 半導体装置 | |
| JPH0510827B2 (ja) | ||
| JPH0467336B2 (ja) | ||
| JPS6141156B2 (ja) | ||
| JPS58190055A (ja) | 半導体装置及びその製造方法 | |
| JPH0821635B2 (ja) | Ｍｏｓトランジスタの導通状態の制御方法と、該方法を実施して得られる集積回路 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPH058579B2 (ja) | ||
| JP2782027B2 (ja) | 電界効果半導体装置の作製方法 | |
| JPS6113393B2 (ja) |