JP2000501566A - クロストークが低減された集積抵抗ネットワーク - Google Patents

Abstract

(57)【要約】 ダイ上に抵抗ネットワークを組み込んだ集積回路。集積回路は、ダイの第１の側上に配置され、かつ、抵抗ネットワークの抵抗（Ｒ１...Ｒ２２）に接続された共通導線（３０２）を含む。集積回路は更にダイを通る実質的な導電基板を含む。更に、実質的な導電基板に接続された導電バックサイドコンタクトが含まれる。これにより、共通導線、実質的な導電基板及び導電バックサイドコンタクトは、ダイを通って共通導線から導電バックサイドコンタクトへの共通導電バスを形成する。

Description

【発明の詳細な説明】 クロストークが低減された集積抵抗ネットワーク 発明の背景 本発明は主に集積抵抗ネットワークの製造に関し、詳しくは、種々の部品間及 び部品内におけるクロストークを有効的に最小化する集積抵抗ネットワークに関 する。 クロストークは、別の回路部分における別の信号の存在により信号にもたらさ れる不必要な干渉である。過去において、集積抵抗ネットワーク、すなわち半導 体ウェハダイ上に組み込まれたものは、高レベルの寄生容量及びインダクタンス により、隣接する抵抗間で高レベルのクロストークの影響を受ける。これらの寄 生容量及びインダクタンスは、抵抗を相互に接続する隣接する導線のみならず、 個々の抵抗を個々のピンに接続する隣接する導線に共通に存在する。別の信号が 半導体ウェハダイ上の別の導線上に存在しているとき、一つの導線上の信号はク ロストークの影響を受ける。クロストークが存在するとき、影響を受けた信号は 変化してエラーを引き起こす。一般的に、抵抗ネットワークが動作する周波数が 高い程、クロストークに対する影響を受けやすくなる。 図１Ａは、クロストーク問題を分かりやすく説明するための従来技術の集積抵 抗ネットワークを示す。図１Ａの従来技術の抵抗ネットワークの等価回路は図１ Ｂに示されている。図１Ａにはウェハダイ１００が示されており、そのウェハダ イ１００上には抵抗Ｒ１〜Ｒ２２を備える集積抵抗ネットワークが組み込まれて いる。各抵抗Ｒ１〜Ｒ２２は表面の給電線１０４を介して共通の表面バス１０２ に接続されている。図示されているように、各抵抗から共通バス１０２へ少なく とも一つの表面給電線１０４が存在する。各抵抗Ｒ１〜Ｒ２２は更に別の表面導 線を介して各パッドＰ１〜Ｐ２２と接続されている。 動作中、各給電線１０４と共通表面バス１０２とを介して隣接する抵抗が接続 され、インダクタンスが発生する。このインダクタンスはクロストークに対する 隣接するピン（付随する隣接する抵抗）上の信号の妨害感受性を増大させる。共 通表面バス１０２を介した隣接するピン間のインダクタンスは、例えば図１Ｂの 等価回路におけるインダクタ２０２によって表される。 更に、抵抗の共通の接続点、すなわち共通表面バス１０２が従来技術における ダイの頂面に存在しているので、ダイの共通コンタクトパッド、例えばパッド１ ０６及び１０８からの共通コンタクト導線を共通表面バス１０２に接続して電気 的なパスを提供する必要がある。図１Ａにおいて、これらの共通コンタクト導線 は、参照番号１０５及び１０７で示されている。共通コンタクト導線１０５及び １０７の存在により、図１Ｂにおいてインダクタ２０４で代表的に認識される付 加インダクタンスが発生する。共通の抵抗の接続点を介しての寄生インダクタ２ ０２及び２０４の存在によって、従来技術の集積抵抗ネットワークの隣接する抵 抗間にハイレベルのクロストークが発生する。 加えて、図１の従来技術のネットワークは、半導体ウェハダイ１００の浮遊基 板の頂面上に抵抗を組み込んでいる。抵抗の下にある浮遊基板によって抵抗間の 容量結合がもたらされる。浮遊基板と抵抗の各領域との間のみならず、浮遊基板 と抵抗パッドとの間に形成されるコンデンサは、図１Ｂにおいてコンデンサ２０ ６及び２０８としてそれぞれ表されている。この容量結合によって、任意の抵抗 にある電位レベルが存在するやいなや、この電位は浮遊基板を介してウェハダイ の他の部品における信号に影響を与える。この結果、従来技術の集積抵抗ネット ワークの抵抗中のクロストークのレベルが上昇する。 上記の点を考慮して、集積抵抗ネットワークを形成するための改良された方法 及び装置が望まれる。改良された集積抵抗ネットワークは、集積抵抗ネットワー クの抵抗間及び抵抗中の寄生インダクタンス及び容量を低減することにより、特 に高周波数において改良された電気特性を提供することが好ましい。 発明の概要 本発明は、抵抗中のクロストークのレベルが低い集積抵抗ネットワークに関す る。一実施の形態において、本発明は第１の抵抗及び第２の抵抗を有する抵抗ネ ットワークに関する。第１の抵抗及び第２の抵抗は、半導体回路チップのウェハ ダイの第１の側上に形成された第１の抵抗領域及び第２の抵抗領域をそれぞれ有 する。抵抗ネットワークはダイの第１の側上に配置され、かつ、第１の抵抗領域 及び第２の抵抗領域の両方と接続された共通の導線を含む。 抵抗ネットワークは更に、ダイ中の実質的な導電基板と、実質的な導電基板に 接続された導電バックサイドコンタクトとを含む。導電バックサイドコンタクト は、第１の側とは反対のダイの第２の側上に配置されている。この実施の形態で は、共通導線、実質的な導電基板及び導電バックサイドコンタクトによって、ダ イを通って共通導線から導電バックサイドコンタクトへの共通導電バスが形成さ れる。 別の実施の形態では、本発明は集積回路の実質的な導電基板上に組み込まれた 抵抗ネットワークを有する集積回路を製造するための方法に関する。この基板の 第１の側上には二酸化シリコン膜が形成されている。二酸化シリコン膜を介して 基板に通じる溝が一般的はフォトリソグラフ技術を用いてエッチングされる。こ の溝において、基板との低いオーミックコンタクトが形成される。この低オーミ ックコンタクト及び共通導電バスの一部を除いて、集積抵抗ネットワークの他の 全ての部品はこの二酸化シリコン膜によって基板から分離されている。 その方法はコンタクト層の上方に第１の抵抗領域及び第２の抵抗領域を有する 抵抗層を形成する工程を含む。更に、その方法は抵抗層の方上に導電層を形成す る工程を含む。ここで用いられる用語「上方」及び「下方」等は、２つ以上の物 の間の相対的な空間配置を示し、それらの物の間の直接的な接触を必要としない 。導電層は共通導線、第１の抵抗パッド及び第２の抵抗パッドを有する。共通導 線は第１の抵抗領域及び第２の抵抗領域の両方と電気的に接続されている。第１ の抵抗パッドは第１の抵抗領域に接続され、第２の抵抗パッドは第２の抵抗領域 に 接続されている。共通導線、第１の抵抗領域及び第１の抵抗パッドによって抵抗 ネットワークの第１の抵抗が形成される。同様に、共通導線、第２の抵抗領域及 び第２の抵抗パッドによって抵抗ネットワークの第２の抵抗が形成される。 その方法は更に第１の側とは反対の第２の側上に導電バックサイドを形成する 工程を含む。導電バックサイドは基板に接続され、共通導線、基板及び導電バッ クサイドによってダイを通る共通導線から導電バックサイドへの共通導電バスが 形成される。 図面の簡単な説明 本発明の付加的な利点は以下の詳細な説明及び図面を読み取ることにより明ら かとなるであろう。 図１Ａは、従来技術の集積抵抗ネットワークを示す。 図１Ｂは、クロストーク問題を分かりやすくするためにモデル化された寄生イ ンダクタンス及び容量を含む図１Ａの集積抵抗ネットワークの等価回路図を示す 。 図２は、改良された集積抵抗ネットワーク構造の一実施の形態を示す。 図３Ａは、図２の３−３線に沿った断面図である。 図３Ｂは、図３Ａの部分の寄生インダクタンス及び抵抗に対する近似モデルで ある。 図４は、図３Ａに示される構造のある一部に対する等価回路を示す。 図５は、本発明の一つの局面に従って、本発明の集積抵抗ネットワークを組み 込んでいるＩＣチップの断面を示す。 図６は、本発明の一つの局面に従って、図５の集積回路チップの製造に関連す る工程を示す。 発明の詳細な説明 図１Ａ及び図１Ｂは、クロストーク問題を図解するために代表的な従来技術の 集積抵抗ネットワークとその等価回路図をそれぞれ示す。 図２は、抵抗間及び抵抗中の寄生インダクタンス及び容量を最小化して高周波 数特性を改良する一つの好ましい実施の形態の改良された集積抵抗ネットワーク 構造を示す。図２において、抵抗Ｒ１〜Ｒ２２を備える抵抗ネットワーク２２を 有する（半導体ウェハから切断された）半導体ダイ３００が示されている。抵抗 Ｒ１〜Ｒ２２の共通の接続点を表す共通導線３０２はダイ３００の端部３０４、 ３０６と平行にかつ、端部３０４、３０６間に配置されている。各抵抗Ｒ１〜Ｒ ２２は共通導線３０２に垂直に配置されている。図面に示されるように、２つの 行の抵抗が共通導線３０２の各側に一つづつ形成されている。 各々の抵抗が共通導線３０２に対して垂直である抵抗Ｒ１〜Ｒ２２の行配置に よって特定の利点が提供される。各抵抗は本質的に共通導線３０２に隣接してい るので、各抵抗を共通導線に接続するために必要となる金属線の長さは本質的に 最小化される。このことは、数本の表面の給電線１０４が抵抗ネットワークの抵 抗を共通表面バス１０２に接続するために必要となる図１Ａ〜図１Ｂの従来技術 の集積抵抗ネットワークに対してはっきりとした対比となる。 更に、図２の配置によって各抵抗の一端がダイの端部、例えば端部３０４又は ３０６に配置される。従って、抵抗をそのコンタクトパッド、例えば、抵抗Ｒ１ をパッドＰに接続するために必要となる金属線の長さも実質的に最小化される。 導線のインダクタンスは自己の長さに比例するので、金属線の長さの低減によっ てインダクタンスが有効的に低減され、その結果、クロストークが低減され、高 周波数における性能が改良される。 図２の共通導線３０２はダイ３００中の共通導電バスの一部である。図３Ａに おいて詳細に説明するように、共通導電バスによってダイを通ってダイの裏側に 電流を流すことができる。共通導線の電流経路は、従来技術でなされていたよう にダイの頂面に沿う代わりにダイを通るようにして形成されるので，本発明は図 １Ａの表面導線、例えば導線１０５及び１０７（これらの導線は従来技術におい て抵抗の共通接続点へのアクセスを提供するために必要である）の必要性を有効 的に排除する。これらの導線をウェハダイの頂面から排除することによって、結 果的に集積抵抗ネットワークのダイサイズが有効的に低減される。 更に、表面の共通コンタクト導線、例えば、長く、薄くかつ高誘導的な図１Ａ の導線１０５及び１０７の排除によって、共通導線のインダクタンスが有効的に 低減される。図１Ｂの等価回路を参照すると、インダクタ２０４は実質的に排除 される。共通の接続点におけるインダクタンスを低減することによってクロスト ークが有効的に低減され、その結果、高周波数における性能が改良される。 更に、抵抗をそれらの各コンタクトパッド及び共通導線３０２に接続する導線 の長さの上記したような低減とともに、表面の導線１０５及び１０７の排除によ って表面の導線間及び導線内に生じる寄生クロス容量が低減される。抵抗中にお ける低減されたクロス容量によって、集積抵抗ネットワークの異なるピン上に異 なる信号が存在するとき、望ましくないクロストークに対する電位が最小化され る。 付加的な利点として、実質的な導電基板３２０及び導電バックサイドコンタク ト３２２を使用して共通導線３２０から離れるように電流を導くことにより、共 通導電バスの有効幅が効果的に増大される。任意の長さにおいてインダクタンス は導線の幅に半比例することは公知である。従って、共通導電バスの有効幅が増 大されたとき、そのインダクタンスは減少する。この結果、共通導線を介しての 抵抗ネットワークの抵抗中のクロストークは更に最小化される。 従来技術の集積抵抗ネットワークにおいて、抵抗ネットワークの抵抗は浮遊ウ ェハ基板、すなわち特定の電位レベルに接続されていないウェハ基板の上方に組 み込まれている。基板は従来技術では浮遊したままであるので、ダイの一部分に おける電位の存在によって他の部分の電位が影響を受け、このことは集積抵抗ネ ットワークの抵抗中のクロストークを誘発する。対称的に、共通導電バスの一部 である本発明の集積抵抗ネットワークの基板は、常に共通電位である（一例とし て接地されている)。従って、抵抗中の容量的な影響は低減され、これにより付 随的にクロストークが最小化される。 本発明の抵抗ネットワーク構成とダイを通る共通導電バスの使用との組み合わ せによって結果的に本実施の形態では、隣接するパッド中において１０ＧＨｚで −２０ｄＢ以下のクロストークレベルを有する集積抵抗ネットワークが有効的に 提供される。ある例では、ここに開示された本発明の技術を用いて１ＧＨｚで約 −４７ｄＢ及び１０ＧＨｚで約−２６．５ｄＢのクロストークが達成される。こ れは１ＧＨｚで約−２１ｄＢ及び１０ＧＨｚで約−９．２ｄＢのクロストークレ ベルを有する図１Ａの従来の集積抵抗ネットワークを越える劇的な改良である。 本発明の集積抵抗ネットワークの一実施の形態をより詳細に説明するために、 図３Ａには図２のダイ３００の３−３線に沿った断面図が示されている。導電リ ードフレーム４００及びバックサイドコンタクト４０２によって、導電バックサ イド３２２と集積回路（ＩＣ）上の共通電位ピンとの電気的接続がなされる。一 実施の形態では、２つの共通電位ピンが集積抵抗ネットワークＩＣに設けられる が応用する場合一つのピンでも十分である。 好ましい実施の形態では、導電リードフレーム４００は導電性エポキシ材料を 用いて導電バックサイド３２２と接続されている。接続のための他の方法として は、例えばシリコン／金共晶又は半田付けを用いても良い。一実施の形態では、 導電バックサイド３２２は３つの層：チタニウム層３５２、パラジウム層３５４ 及び金層３５６を含む。当業者にとって良好な導電性に対して全て適応するため に、全ての３つの層あるいはこれらの特定の導電性材料を用いることは必要でな い。 導電バックサイド３２２は実質的な導電基板３２０と電気的に接続されている 。実質的な導電基板３２０はヒ素が大量にドープされたシリコン基板が好ましい 。一実施の形態では、実質的な導電基板３２０は約０．００５Ω-cm以下の抵抗 率を有することが好ましい。ヒ素の使用によりアルミニウムオーミックコンタク トに関連してダイを通る導電バスの抵抗が低くなるので、ヒ素は特に好ましいド ープ剤である。ヒ素は基板のドープ剤として使用しているが、低抵抗率の基板を 得るために他の適切なドープ剤を使用してもよい。 基板３２０の上方には約１００００オングストロームの厚さを有する二酸化シ リコン膜４６０が形成されている。一般的なフォトリソグラフ技術を用いてこの 二酸化シリコン膜には溝４６２がエッチングされている。アルミニウム層４０６ は溝４６２において実質的な導電基板３２０と電気的に接続され、基板に低オー ミックコンタクトを提供している。アルミニウム層４０６の上方にはオプショナ ルな拡散バリア層４０７が設けられている。一実施の形態では拡散バリア層４０ ７は導電性タンタルを好ましくは備える。拡散バリア層４０７の機能は基板３２ ０のシリコン原子が次に形成される抵抗層４０８に拡散するのを防止することで ある。しかしながら、シリコン原子が抵抗層に拡散するような例えば熱処理等の プロセスが基板に行われない場合、拡散バリア層４０７は省略されてもよい。 図３Ａの例では、抵抗層４０８は窒化タンタル（Ｔａ₃Ｎ₄）の膜であることが 好ましい。抵抗層４０８は典型的には非常に薄い、約３００〜１０００オングス トロームの厚さであり、その断面ではマイクロオームの範囲の抵抗を有する。抵 抗層４０８の上方にはアルミニウム層３０２が配置されている。このアルミニウ ム層３０２は抵抗ネットワークの全ての抵抗に対する共通の導電接続点である。 パッドＰ９及びＰ１４はそれぞれ抵抗Ｒ９及びＲ１４のためのパッドである。 実例を簡単にするために、抵抗Ｒ９の詳細のみを説明する。パッドＰ９上に電位 が存在するとき、電流が抵抗層４０８を通って共通導電バス３０２に流れる。抵 抗パッド及び共通導電バス間に電流が流れなくてはならない抵抗層４０８の領域 は抵抗の抵抗領域を形成する。抵抗の抵抗領域を通る電流経路の長さは抵抗の抵 抗値を部分的に決定する（他の２つの変数は抵抗層の幅及び抵抗材料の性質であ る）。電流が共通導電バスに到着すると、オプショナルな拡散バリア層４０７、 アルミニウム層４０６、実質的な導電基板３２０、導電バックサイドコンタクト ３２０及び導電リードフレーム４００を介してバックサイドコンタクトコネクタ ４０２に流れる。 ヒ素が多量にドープされた基板に関連して例えばアルミニウム層４０６等のア ルミニウム低オーミックコンタクトの使用によって、ダイを通って導電バックサ イドに低抵抗パスが有効的に供給される。一実施の形態では、約０．５Ωの抵抗 がダイを通る共通導電バスに対して得られる。対照的に、アンチモン基板ドープ 剤及びパラジウムコンタクト金属が代わりに使用された場合、約６Ωの抵抗値が 得られる。 各抵抗端子と導電バックサイドとの間の電流経路における抵抗を低減する能力 をもつことは、抵抗の抵抗領域と共通電位に対する電流経路の抵抗との間の分圧 効果を低減する上で有効である。基板内に低抵抗の電流経路がない場合、電流を 抵抗の共通接続点から遠ざけるように導くためにバックサイドコンタクトを用い ることは実際的でない。この理由は、高抵抗の共通導電バスは、全ての部品に共 通なこの抵抗を横切る電圧を用いる分圧回路を形成し、その結果クロストークが 生じるからである。 電流を共通導線３０２から遠ざけるようにして導くバックサイドコンタクトを 使用するために、ウェハを通る導電バスが可能な限り低抵抗値を持つことが好ま しい。１Ω以下の抵抗値をもつ導電バスを使用することが好ましく、０．５Ω以 下はより好ましく、０．２５Ω以下は最も好ましい。 図３Ｂは、図３Ａの一部の寄生インダクタンス及び抵抗の近似モデルである。 図３Ｂにおいて、インダクタＬｒ２１は抵抗Ｒ２１のパッドとその抵抗領域との 間の金属線におけるインダクタンスを表す。本発明の集積抵抗ネットワークのレ イアウト及び対応する金属線の減少により、一実施の形態ではインダクタＬｒ２ １の値は従来技術の抵抗ネットワーク（図１Ｂに示されるモデル）の対応する寄 生インダクタ２１４の約２０パーセントにまで低減される。 本発明のレイアウトにより、集積抵抗ネットワークの抵抗は本質的に共通バス にある。従って、従来技術において抵抗を共通接続点、例えば図１Ａの導線１０ ４に接続するために必要となる金属線は実質的に排除される。これにより、図１ Ｂの寄生抵抗２１２の実質的な排除をもたらす。 抵抗を接続する金属線がコンデンサプレートとして機能するため、金属線の低 減によって抵抗間のクロス容量も低減される。一実施の形態では、例えば、抵抗 １と抵抗２との間のクロス容量を表すコンデンサＣＢｒ１は従来技術の抵抗ネッ トワーク（図１Ｂで示されるモデル）の対応する寄生容量２０３の値の約１０パ ーセントの値を有する。 本発明の集積抵抗ネットワークのバスがウェハダイの基板を介して共通電位に 直接接続されているので、バスを介しての抵抗間の寄生インダクタンスも低減さ れる。例えば、図３ＢのインダクタＬｒｌｒ２は一実施の形態において図１Ｂの 従来技術の集積抵抗ネットワークの対応する寄生インダクタ２０２の値の約５パ ーセント〜１０パーセントの値を有する。結果的に、基板が共通電位に接続され ている場合、従来技術のバス及び浮遊基板の間に形成された図１Ｂの寄生コンデ ンサ２１６も実質的に低減される。 図１の寄生インダクタ２０４は図３Ｂにおいて実質的に削除されている。共通 電流経路が抵抗の共通接続点である共通の表面導体から基板を介してバックサイ ドコンタクトに流れるという理由で、この寄生インダクタの除去は可能である。 従って、表面導体はこの共通接続点にアクセスを提供するためにもはや必要でな くなる。以上説明したように、本発明の集積抵抗ネットワークにおけるこれら寄 生インダクタンス及び容量の除去あるいは実質的な低減により、そのクロストー ク特性が特に高周波数において改良される。 図４は、図３Ａに示される構成のある一部の等価回路を示す。パッドＰ９及び Ｐ１４は抵抗Ｒ９及びＲ１４にそれぞれ接続されている。抵抗Ｒ９及びＲ１４の 各々は共通導電バス４７０に接続された一端を有し、その一端は抵抗の共通ノー ドからＩＣ導電リードフレーム４００への導電電流経路を形成する。共通電流経 路は、従来技術においてなされていたように表面導体に沿う代わりに、ウェハ基 板を通って流れているので、インダクタンス及びクロストークは実質的に最小化 される。 図５は、本発明の一局面に従って集積抵抗ネットワークを組み込んだＩＣチッ プの断面図を示す。図５において、ダイ３００はプラスチックで封止されＩＣ５ ００を形成する。ダイ３００はその上に抵抗ネットワークが形成されたダイであ る。複数のワイヤ５０２が抵抗ネットワークのパッドとＩＣ５００のリードフレ ーム４００のフィンガー部分とを接続する。ダイ３００は導電リードフレーム４ ００上に配置され、その導電リードフレーム４００はバックサイドコンタクトコ ネクタ４０２を介してＩＣ５００の共通電位ピンに接続されている。２つのバッ クサイドコンタクトコネクタ４０２が図５には示されているが、２つよりも多く あるいは少ないコネクタを用いてもよい。 図６は本発明の別の局面における図５のＩＣ５０を製造する際の工程を示す。 ブロック６００において、低抵抗、高ドープ構造が最初に得られる。ブロック６ ００のドープ構造は０．０１Ω-cm以下、好ましくは０．００５Ω-cm以下の抵抗 率を有するヒ素がドープされたシリコンウェハであることが好ましい。ボロンあ るいはアンチモン等の他のドープ剤に置き換えてもよい。基板の抵抗率は集積抵 抗ネットワークの仕様に応じて変更してもよいが、一般的に基板は導電性を有し ていなければならない。 ブロック６０２において、二酸化シリコン層は好ましくは熱酸化法を用いて基 板の頂面上に成長される。この酸化層は図３Ａの層４６０に対応しており、約１ ００００オングストローム以上の厚さであることが必要ではないが好ましい。 ブロック６０４において、酸化層を貫通する溝が、一般的なフォトリソグラフ 法を用いて、下にある基板にまでエッチングされる。図３Ａの溝４６２に対応す るこの溝によって、アルミニウム層が次に配置されたときに導電基板層と低オー ミック電気コンタクトをなしてウェハダイを通る共通導電バスの一部を形成する ことができる。 ブロック６０６において、好ましくはスパッタリングによりアルミニウム層が ブロック６０２で形成された酸化層の上に形成される。一実施の形態では、アル ミニウム層は約１００００オングストロームの厚さであるが、低オーミックコン タクトとしてより厚いあるいは薄いものであってもよい。ブロック６０６におい て、一般的なフォトリソグラフ技術を用いてアルミニウム層がパターニングされ て共通導電バスの低オーミックコンタクト４０６も形成される。低オーミックコ ンタクト４０６が溝４６２内に配置されるように示されているが、変形例におい てこの低オーミックコンタクトが酸化領域４６０の一部を覆うようにしてもよい 。 ブロック６０８において、好ましくはタンタル導電体のオプショナルな反拡散 バリア層がブロック６０６で形成されたアルミニウムオーミックコンタクト上に 形成される。この反拡散層は基板からのシリコンが次に形成される抵抗層に混入 するのを有効的に防止する。しかしながら、ブロック６０６に引き続く処理工程 においてシリコンの拡散の危険性がほとんどないのであれば、工程６０８が省略 されてもよいことが考慮される。もし反拡散バリア層が必要であるのであれば、 タンタル以外の材質を用いてもよい。バリア層の的確な材料は抵抗材料の性質及 び例えば、ウェハダイが露出されるような熱処理等の次に行われるプロセスに依 存する。 反拡散バリア層がブロック６０８で形成されると、一般的なフォトリソグラフ 技術を用いてパターニングされ、ウェハダイの他の領域が少なくなることなしに ブロック６０４で形成された溝を十分に覆うバリアが提供される。 ブロック６１０において、抵抗部品が形成される。ブロック６１０には好まし くは窒化タンタル（Ｔａ₃Ｎ₄）の抵抗フィルムを形成する工程が含まれる。一実 施の形態では、図２の層４０８に対応するこの抵抗層は、所望の抵抗値が得られ るように特定の厚さにスパッタリングされる。 ブロック６１０において、約１００００オングストロームの厚さの第２のアル ミニウム層がスパッタリングされ、そしてパターニングされて導電バスの第２の アルミニウム層と同様に抵抗のパッドが形成される。図２を参照して、これらの 領域は、パッドＰ９／Ｐ１４及びアルミニウム層３０２にそれぞれ対応している 。抵抗の抵抗値は抵抗層を通る電気経路の有効長さを調節することにより、例え ば、抵抗のパッドと共通導電バスとの間の相対距離を変化させることにより変更 してもよい。厚い抵抗層はパッドＰ９と共通導電バスとの間に広い電流経路を提 供し、これにより抵抗の有効抵抗値が低くなる。例えば、Ｓｉ−クロム、ニクロ ム、二 ホウ化ハフニウム、タンタル−アルミニウム、酸化シリコン（二酸化シリコンＳ ｉＯ₂と対照的なＳｉＯ）等の異なる抵抗材質を用いて所望の抵抗値を得るよう にしてもよい。これら３つの変数を変化させることにより、所望の抵抗値が得ら れる。 ブロック６１０において、ウェハは熱処理されてウェハダイを通る共通導電バ スの各種層間の電気接続が最適化される。好ましい実施の形態では、ダイは摂氏 約４５０度で約２０分間熱処理される。抵抗の公差、使用される抵抗及び導電材 料、及びオーミックコンタクトの有効領域により、この工程は適切に変更される 。ブロック６１０において、基準のパッシベーション工程が必要に応じて実行さ れる。このパッシベーション層は図３Ａの層４６４に対応している。 ブロック６１２において、ウェハの底面が次に準備される。一実施の形態では 、ウェハは例えばグライディングにより薄くされ共通導電バスを介する電気経路 が短くなる。最終的なウェハの厚さは、ウェハが脆弱とならず、かつ、次の処理 工程において破損しやすくならないような適当な厚さとなる。なめらかな表面を 達成するために、ウェハの底面にバックラッピングが行われてもよい。 ブロック６１４において、バックサイド金属層が形成される。一実施の形態で は、次のタンタル及びパラジウムの層はウェハの底面にスパッタリングされる。 低抵抗コンタクト層を提供するために金がその上に形成されてもよい。バックサ イド金属層と導電リードフレームとを接着するための導電性エポキシが塗布され る。ここで、ブロック６１４の工程は実例の目的のみで説明されており、他のバ ックサイド金属処理方法が用いられてもよい。 ブロック６１６において、ダイはＩＣパッケージのピンと導電的に接続される 。これらのピンは共通導電バスと同様に抵抗ネットワークの各抵抗への電流経路 を提供する。ダイパッドからＩＣピンへの導線の長さは寄生インダクタンス及び 抵抗を最小化するために実用的に短いことが好ましい。 ブロック６１８において、一般的なＩＣ封止技術を用いてＩＣが封止され図５ のＩＣ５００が作製される。最終的なダイは製造業者によって電気機器の種類に 応じて封止されるか又は封止されない形式で用いられてもよい。高動作周波数で の低レベルのクロストークにより、本発明の技術に従って製造されたＩＣは、特 に高周波数で動作する現代の電気及びコンピュータ機器への使用に特に好適であ る。 種々の好ましい実施の形態で本発明を説明したが、それらは変更、交換及び本 発明の範囲内にある均等物を含むものである。本発明の方法及び装置を具体化す る多くのやり方があるので、添付された請求の範囲はそのような変更、交換及び 本発明の精神及び範囲内にある均等物を含むものとして理解されるべきである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハリハラン、ペルバンバ アメリカ合衆国 95035 カリフォルニア 州 ミルピタス ディクソン ランディン グ ロード 440 アパートメント エイ チ106 (72)発明者 ハード、ジョン ディー. アメリカ合衆国 95118 カリフォルニア 州 サン ホセ カレ デ スチュアーダ 1531 (72)発明者 ダンカン、グレッグ アメリカ合衆国 95030 カリフォルニア 州 モーガン ヒル ラ アラメダ アベ ニュー ナンバー４ 15295

Claims (1)

1. 【特許請求の範囲】 １． 集積回路チップのウェハダイの第１の側上に形成された第１の抵抗領域 及び第２の抵抗領域をそれぞれ有する第１の抵抗及び第２の抵抗を有する抵抗ネ ットワークであって、 前記ダイの第１の側上に配置され、かつ前記第１の抵抗領域及び第２の抵抗領 域の両方に接続された共通導線と、 前記ダイを通る実質的な導電基板と、 前記実質的な導電基板に接続され、かつ、前記第１の側とは反対側の前記ダイ の第２の側上に配置された導電バックサイドコンタクトと、 前記共通導線、前記実質的な導電基板及び前記導電バックサイドコンタクトは 、前記ダイを通って前記共通導線から前記導電バックサイドコンタクトへの共通 導電バスを形成することとを備える抵抗ネットワーク。 ２． 前記共通導線は前記ダイの第１の端部及び第２の端部間において平行に 平地され、前記第１の抵抗は前記第１の端部と前記共通導線との間において前記 共通導線に垂直に配置され、前記第２の抵抗は前記第２の端部と前記共通導線と の間において前記共通導線に垂直に配置されている、請求項１に記載の抵抗ネッ トワーク。 ３． 前記実質的な導電基板は高ヒ素ドープ基板である、請求項１に記載の抵 抗ネットワーク。 ４． 前記導電バックサイドコンタクトは、前記集積回路チップのリードフレ ームに接続されている、請求項３に記載の抵抗ネットワーク。 ５． 前記共通導電バスは更に前記共通導線下の抵抗層を備える、請求項３に 記載の抵抗ネットワーク。 ６． 前記共通導電バスは更に前記抵抗層下の反拡散層を備える、請求項５に 記載の抵抗ネットワーク。 ７． 前記共通導電バスは更に反拡散層下のアルミニウム層を備え、前記アル ミニウム層は前記実質的な導電基板とともに低オーミックコンタクトを形成する 、請求項６に記載の抵抗ネットワーク。 ８． 前記抵抗層は窒化タンタルを含む、請求項６に記載の抵抗ネットワーク 。 ９． 前記反拡散層はタンタルを含む、請求項８に記載の抵抗ネットワーク。 １０． 前記共通導電バスは更に抵抗層下のアルミニウム層を備え、前記アル ミニウム層は前記実質的な導電基板とともに低オーミックコンタクトを形成する 、請求項５に記載の抵抗ネットワーク。 １１． 集積回路の製造方法であって、前記集積回路は当該集積回路の実質的 な導電基板上に組み込まれた抵抗ネットワークを有することと、 前記基板の第１の側上に低オーミックコンタクト層を形成する工程と、 第１の抵抗領域と第２の抵抗領域とを有する抵抗層を前記コンタクト層の上方 に形成する工程と、 前記第１の抵抗領域と前記第２の抵抗領域の両方に電気的に接続された共通導 線、前記第１の抵抗領域に電気的に接続された第１の抵抗パッド、及び前記第２ の抵抗領域に電気的に接続された第２の抵抗パッドを有する導電層を前記抵抗層 の上方に形成する工程と、これにより、前記共通導線、前記第１の抵抗領域、前 記第２の抵抗領域及び前記第１の抵抗パッドは前記抵抗ネットワークの第１の抵 抗を形成し、前記共通導線、前記第２の抵抗領域及び前記第２の抵抗パッドは前 記抵抗ネットワークの第２の抵抗を形成することと、 前記第１の側とは反対側の第２の側上に前記基板と接続された導電バックサイ ドを形成する工程と、これにより、前記共通導線、前記基板、前記導電バックサ イドは前記ダイを通って前記共通導体から前記導電バックサイドへの共通導電バ スを形成することとを備える集積回路の製造方法。 １２． 前記共通導線は前記ダイの第１の端部と第２の端部との間において平 行に配置され、前記第１の抵抗は前記第１の端部と前記共通導線との間において 前記共通導線に垂直に配置され、前記第２の抵抗は前記第２の端部と前記共通導 線との間において前記共通導線に垂直に配置されている、請求項１１に記載の集 積回路の製造方法。 １３． 前記コンタクト層はアルミニウムを含み、前記基板はヒ素ドープ剤が ドープされている、請求項１１に記載の集積回路の製造方法。 １４． 前記共通導電バスの導電率を改良するために前記ダイに熱処理を施す 工程を更に備える、請求項１３に記載の集積回路の製造方法。 １５． 前記導電バックサイドを集積回路チップのリードフレームに接続する 工程を更に備える、請求項１３に記載の集積回路の製造方法。 １６． 前記抵抗層と前記コンタクト層との間に反拡散層を形成する工程を更 に備える、請求項１１に記載の集積回路の製造方法。 １７． 前記反拡散層はタンタルを含む、請求項１６に記載の集積回路の製造 方法。 １８． ダイ上に抵抗ネットワークを組み込んだ集積回路であって、 前記ダイの第１の側上に配置され、かつ、前記抵抗ネットワークの抵抗に接続 された共通導線と、 前記ダイを通る実質的な導電基板と、 前記実質的な導電基板に接続され、か つ、前記第１の側とは反対側の前記ダイの第２の側上に配置された導電バックサ イドコンタクトと、 前記共通導線、前記実質的な導電基板及び前記導電バックサイドコンタクトは 、前記ダイを通って前記共通導線から前記導電バックサイドコンタクトへの共通 導電バスを形成することとを備える集積回路。 １９． 前記抵抗ネットワークの抵抗は前記共通導線の両側に２つの行におい て前記共通導線と垂直に配置されている、請求項１８に記載の集積回路。 ２０． 前記共通導線下の抵抗層を更に備え、前記抵抗層の一部は前記抵抗ネ ットワークにおける前記抵抗の抵抗領域を形成する、請求項１８に記載の集積回 路。 ２１． 前記抵抗層下のアルミニウム層を更に備え、前記アルミニウム層は基 板と接続されて低オーミックコンタクトを形成する、請求項２０に記載の集積回 路。 ２２． 前記基板はヒ素がドープされた基板である、請求項２１に記載の集積 回路。