JPH08107186A - 集積されたコンパクトなコンデンサと抵抗／インダクタの構成 - Google Patents
集積されたコンパクトなコンデンサと抵抗／インダクタの構成Info
- Publication number
- JPH08107186A JPH08107186A JP7212125A JP21212595A JPH08107186A JP H08107186 A JPH08107186 A JP H08107186A JP 7212125 A JP7212125 A JP 7212125A JP 21212595 A JP21212595 A JP 21212595A JP H08107186 A JPH08107186 A JP H08107186A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating material
- plate
- resistors
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 18
- 239000012777 electrically insulating material Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 10
- 239000003989 dielectric material Substances 0.000 claims description 6
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 abstract description 17
- 238000009792 diffusion process Methods 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 3
- 239000010937 tungsten Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000001465 metallisation Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002353 field-effect transistor method Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【課題】ＦＥＴ技法を用いて形成されるコンデンサと、
抵抗またはインダクタもしくはその両方との改良された
構成を提供する。 【解決手段】基板の拡散ゾーンをコンデンサの一方のプ
レートとして使用し、通常はＦＥＴのゲート電極になる
ものが、コンデンサのもう一方のプレートとして使用さ
れ、この２枚のプレートは、通常の薄い誘電ゲート酸化
物層によって分離される。二酸化珪素などの絶縁体が、
ゲート電極に重なり、コンデンサの２枚のプレートを、
必要に応じてさまざまなデバイスや構成要素に接続でき
るようにする。この絶縁層の上面は、金属抵抗の形成に
も使用される。必要に応じて、第２の絶縁層を使用し、
第２レベルの金属を使用して、第１層の抵抗のセグメン
トを接続して、より長い抵抗を形成することができる。
この金属の第２層は、インダクタの形成にも使用でき
る。さらに、インダクタと抵抗の両方を形成することが
できる。
抵抗またはインダクタもしくはその両方との改良された
構成を提供する。 【解決手段】基板の拡散ゾーンをコンデンサの一方のプ
レートとして使用し、通常はＦＥＴのゲート電極になる
ものが、コンデンサのもう一方のプレートとして使用さ
れ、この２枚のプレートは、通常の薄い誘電ゲート酸化
物層によって分離される。二酸化珪素などの絶縁体が、
ゲート電極に重なり、コンデンサの２枚のプレートを、
必要に応じてさまざまなデバイスや構成要素に接続でき
るようにする。この絶縁層の上面は、金属抵抗の形成に
も使用される。必要に応じて、第２の絶縁層を使用し、
第２レベルの金属を使用して、第１層の抵抗のセグメン
トを接続して、より長い抵抗を形成することができる。
この金属の第２層は、インダクタの形成にも使用でき
る。さらに、インダクタと抵抗の両方を形成することが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、全般的には、抵抗
またはインダクタもしくはその両方を伴うコンデンサの
集積構造および構成に関し、具体的には、ディジタルＣ
ＭＯＳ半導体加工技法を使用して半導体基板上に形成さ
れる、抵抗またはインダクタもしくはその両方を伴うコ
ンデンサの改良された構造および配置に関する。
またはインダクタもしくはその両方を伴うコンデンサの
集積構造および構成に関し、具体的には、ディジタルＣ
ＭＯＳ半導体加工技法を使用して半導体基板上に形成さ
れる、抵抗またはインダクタもしくはその両方を伴うコ
ンデンサの改良された構造および配置に関する。
【０００２】
【従来の技術】マイクロプロセッサやＡＳＩＣ（特定応
用分野向け集積回路）チップの製造時など、半導体基板
上の集積回路の形成では、さまざまなデバイスと回路構
成要素を形成し、表面配線または内部配線によって接続
して、所望の回路を形成する。形成される構成要素の中
には、コンデンサと抵抗がある。これらの構成要素は、
多くの異なる回路で多くの異なる方法で使用される。し
かし、デバイス・サイズと回路サイズが減少し、さまざ
まな基板上に形成できるデバイスの数が増加するにつれ
て、トランジスタ、ダイオードなどの論理デバイスに必
要な面積ではなく、比較的大きな面積を占める抵抗、イ
ンダクタまたは同様のタイプの構成要素に十分な表面積
を保持することがますます困難になっている。さらに、
本質的にＦＥＴ（電界効果トランジスタ）技法を使用す
るコンデンサの形成では、かなりの量の表面積が使用さ
れる。
用分野向け集積回路）チップの製造時など、半導体基板
上の集積回路の形成では、さまざまなデバイスと回路構
成要素を形成し、表面配線または内部配線によって接続
して、所望の回路を形成する。形成される構成要素の中
には、コンデンサと抵抗がある。これらの構成要素は、
多くの異なる回路で多くの異なる方法で使用される。し
かし、デバイス・サイズと回路サイズが減少し、さまざ
まな基板上に形成できるデバイスの数が増加するにつれ
て、トランジスタ、ダイオードなどの論理デバイスに必
要な面積ではなく、比較的大きな面積を占める抵抗、イ
ンダクタまたは同様のタイプの構成要素に十分な表面積
を保持することがますます困難になっている。さらに、
本質的にＦＥＴ（電界効果トランジスタ）技法を使用す
るコンデンサの形成では、かなりの量の表面積が使用さ
れる。
【０００３】
【発明が解決しようとする課題】したがって、最終製品
で最小限の表面積を使用する、コンデンサの形成と抵抗
またはインダクタの形成にＦＥＴ技法を使用できること
が望ましい。高周波応用分野では、コンデンサが複数の
ポリシリコン・ストリップに分割される。この場合、Ｆ
ＥＴチャネル長が減る。したがって、ＦＥＴチャネル抵
抗が減り、したがって、分割されたコンデンサの時定数
が減る。
で最小限の表面積を使用する、コンデンサの形成と抵抗
またはインダクタの形成にＦＥＴ技法を使用できること
が望ましい。高周波応用分野では、コンデンサが複数の
ポリシリコン・ストリップに分割される。この場合、Ｆ
ＥＴチャネル長が減る。したがって、ＦＥＴチャネル抵
抗が減り、したがって、分割されたコンデンサの時定数
が減る。
【０００４】
【課題を解決するための手段】本発明によれば、ＦＥＴ
技法を用いて形成されたコンデンサと、抵抗またはイン
ダクタもしくはその両方との改良された構成が、半導体
基板の最小限の表面積を利用して提供される。この構成
において、コンデンサの形成は、基板の拡散ゾーンがコ
ンデンサの一方のプレートとして使用され、通常はＦＥ
Ｔのゲート電極になるはずのものがコンデンサの他方の
プレートとして使用され、２枚のプレートが通常の薄い
誘電ゲート酸化物層によって分離されるという形で行わ
れる。二酸化珪素などの絶縁物が、ゲート電極に重な
り、ゲート電極および拡散ゾーンへの電気接続が、絶縁
体を通って行われて、必要に応じてさまざまなデバイス
または構成要素へコンデンサの２枚のプレートを接続で
きるようになっている。絶縁層の上でのこれらの接続
を、第１メタライゼーション層と称する。この絶縁層の
頂面も、金属抵抗の形成に使用される。要求された抵抗
の値によっては、第２の絶縁層を使用し、第２レベルの
金属を使用して、第１金属層の上に形成された抵抗のセ
グメントを接続して、長い抵抗を形成することができ
る。この第２の金属層も、インダクタの形成に使用する
ことができる。さらに、インダクタと抵抗の両方を形成
することができる。しかし、このためには、接続を目的
とする第３金属層が必要になる可能性がある。
技法を用いて形成されたコンデンサと、抵抗またはイン
ダクタもしくはその両方との改良された構成が、半導体
基板の最小限の表面積を利用して提供される。この構成
において、コンデンサの形成は、基板の拡散ゾーンがコ
ンデンサの一方のプレートとして使用され、通常はＦＥ
Ｔのゲート電極になるはずのものがコンデンサの他方の
プレートとして使用され、２枚のプレートが通常の薄い
誘電ゲート酸化物層によって分離されるという形で行わ
れる。二酸化珪素などの絶縁物が、ゲート電極に重な
り、ゲート電極および拡散ゾーンへの電気接続が、絶縁
体を通って行われて、必要に応じてさまざまなデバイス
または構成要素へコンデンサの２枚のプレートを接続で
きるようになっている。絶縁層の上でのこれらの接続
を、第１メタライゼーション層と称する。この絶縁層の
頂面も、金属抵抗の形成に使用される。要求された抵抗
の値によっては、第２の絶縁層を使用し、第２レベルの
金属を使用して、第１金属層の上に形成された抵抗のセ
グメントを接続して、長い抵抗を形成することができ
る。この第２の金属層も、インダクタの形成に使用する
ことができる。さらに、インダクタと抵抗の両方を形成
することができる。しかし、このためには、接続を目的
とする第３金属層が必要になる可能性がある。
【０００５】
【発明の実施の形態】ここで図面、具体的には図１およ
び図２を参照すると、本発明の好ましい実施例の１つが
示されている。この基本構造は、シリコン・ウエハ基板
上にＦＥＴや他のデバイスを形成するための通常のＣＭ
ＯＳ技法を使用して形成される。したがって、そのよう
な技法に共通する用語を使用して、この構造と加工ステ
ップを説明する。
び図２を参照すると、本発明の好ましい実施例の１つが
示されている。この基本構造は、シリコン・ウエハ基板
上にＦＥＴや他のデバイスを形成するための通常のＣＭ
ＯＳ技法を使用して形成される。したがって、そのよう
な技法に共通する用語を使用して、この構造と加工ステ
ップを説明する。
【０００６】加工ステップには、さまざまな層を形成す
るための、イオン注入と共にフォトリソグラフィを使用
するステップ、金属蒸着のステップ、および、エッチン
グのステップという通常のステップが含まれる。これら
の技法は当技術分野で周知であり、したがって、詳細に
説明する必要はない。
るための、イオン注入と共にフォトリソグラフィを使用
するステップ、金属蒸着のステップ、および、エッチン
グのステップという通常のステップが含まれる。これら
の技法は当技術分野で周知であり、したがって、詳細に
説明する必要はない。
【０００７】Ｐ＋材料の通常のシリコン・ウエハ１０
を、最初の材料として使用する。Ｎ井戸１２を、イオン
注入を使用して形成する。この井戸は、約１μの深さで
ある。凹酸化物１４が、Ｎ井戸１２を囲む。Ｎ＋拡散ゾ
ーン１６を、凹酸化物１４に隣接して、やはりイオン注
入によって、Ｎ井戸１２内に形成する。このＮ＋拡散ゾ
ーンは、通常は約０．３μの深さである。この基板の上
に、通常は約１３５Åの厚さの、成長した二酸化珪素な
どのゲート酸化物１８の薄い層がある。ゲート酸化物１
８の上には、ゲート電極構造２０が形成される。用語、
ゲート電極またはゲート電極構造は、ＦＥＴ技法ではゲ
ート電極になるはずだが、本発明ではＦＥＴゲートでは
なく、これから説明するようにコンデンサのプレートと
して機能するこのゲート電極構造２０を指すことを理解
されたい。同様に、用語「ゲート酸化物」は、正の電荷
がゲート電極構造２０に印加される時に、電子がＮ井戸
１２の表面に引き付けられ、したがって、形成されるコ
ンデンサの値が増大するのに十分に薄いという点で、ゲ
ート電極用の酸化物に類似した動作を行うゲート酸化物
１８を示すのに使用される。
を、最初の材料として使用する。Ｎ井戸１２を、イオン
注入を使用して形成する。この井戸は、約１μの深さで
ある。凹酸化物１４が、Ｎ井戸１２を囲む。Ｎ＋拡散ゾ
ーン１６を、凹酸化物１４に隣接して、やはりイオン注
入によって、Ｎ井戸１２内に形成する。このＮ＋拡散ゾ
ーンは、通常は約０．３μの深さである。この基板の上
に、通常は約１３５Åの厚さの、成長した二酸化珪素な
どのゲート酸化物１８の薄い層がある。ゲート酸化物１
８の上には、ゲート電極構造２０が形成される。用語、
ゲート電極またはゲート電極構造は、ＦＥＴ技法ではゲ
ート電極になるはずだが、本発明ではＦＥＴゲートでは
なく、これから説明するようにコンデンサのプレートと
して機能するこのゲート電極構造２０を指すことを理解
されたい。同様に、用語「ゲート酸化物」は、正の電荷
がゲート電極構造２０に印加される時に、電子がＮ井戸
１２の表面に引き付けられ、したがって、形成されるコ
ンデンサの値が増大するのに十分に薄いという点で、ゲ
ート電極用の酸化物に類似した動作を行うゲート酸化物
１８を示すのに使用される。
【０００８】ゲート電極構造２０は、通常は、ポリシリ
コン層２２、珪化タングステン層２４および二酸化珪素
などの絶縁物２６の薄い層からなる３層構造である。ゲ
ート電極構造２０は、約０．５μの厚さである。ゲート
酸化物１８とゲート電極構造２０に重なっているのが、
比較的厚い（約１．０μ厚）二酸化珪素の絶縁層２８で
ある。このタイプの「ゲート」構造を形成する方法は、
当技術分野で周知である。
コン層２２、珪化タングステン層２４および二酸化珪素
などの絶縁物２６の薄い層からなる３層構造である。ゲ
ート電極構造２０は、約０．５μの厚さである。ゲート
酸化物１８とゲート電極構造２０に重なっているのが、
比較的厚い（約１．０μ厚）二酸化珪素の絶縁層２８で
ある。このタイプの「ゲート」構造を形成する方法は、
当技術分野で周知である。
【０００９】タングステンなどの金属コネクタ３０が、
絶縁層２８の上面３２から絶縁体を通り、ゲート酸化物
１８を通って、Ｎ＋拡散ゾーン１６まで延びる。タング
ステンなどのコネクタ３４が、絶縁層２８の上面３２か
らゲート電極構造２０の上の絶縁物２６を通って延び、
ゲート電極構造２０の珪化タングステン層２４と接触す
る。そのため、この構造は、ゲート電極構造２０を正プ
レート、Ｎ井戸１２を他方のプレートとするコンデンサ
を形成する。これらのプレートは、ゲート酸化物１８に
よって分離され、前に説明し、当業者に明白であるよう
に、コンデンサとして動作する。
絶縁層２８の上面３２から絶縁体を通り、ゲート酸化物
１８を通って、Ｎ＋拡散ゾーン１６まで延びる。タング
ステンなどのコネクタ３４が、絶縁層２８の上面３２か
らゲート電極構造２０の上の絶縁物２６を通って延び、
ゲート電極構造２０の珪化タングステン層２４と接触す
る。そのため、この構造は、ゲート電極構造２０を正プ
レート、Ｎ井戸１２を他方のプレートとするコンデンサ
を形成する。これらのプレートは、ゲート酸化物１８に
よって分離され、前に説明し、当業者に明白であるよう
に、コンデンサとして動作する。
【００１０】さまざまな機能を実行するためのメタライ
ゼーションを、絶縁層２８の上面３２に形成する。この
メタライゼーションは、通常はアルミニウムか、アルミ
ニウム合金またはアルミニウム複合材料である。絶縁層
２８の上面３２上の金属線３５が、ゲート電極構造２０
によって形成されるプレートへの接続を形成し、金属線
３６が、Ｎ井戸１２への接続を形成する。図１に、単一
のゲートとそれを囲む拡散構造を示す。図２に、複数の
ゲート構造と周囲の拡散を相互接続して、所望のコンデ
ンサ値を得る方法を示す。
ゼーションを、絶縁層２８の上面３２に形成する。この
メタライゼーションは、通常はアルミニウムか、アルミ
ニウム合金またはアルミニウム複合材料である。絶縁層
２８の上面３２上の金属線３５が、ゲート電極構造２０
によって形成されるプレートへの接続を形成し、金属線
３６が、Ｎ井戸１２への接続を形成する。図１に、単一
のゲートとそれを囲む拡散構造を示す。図２に、複数の
ゲート構造と周囲の拡散を相互接続して、所望のコンデ
ンサ値を得る方法を示す。
【００１１】やはり絶縁層２８の上面３２の上に形成さ
れるのが、金属線３５と金属線３６の間の一連のＵ字形
の抵抗要素３８である。抵抗要素３８のそれぞれが十分
に長く、抵抗要素に適切な寸法と金属が選択される場
合、抵抗要素３８への接続は、絶縁層２８の上面３２上
の追加のメタライゼーションを使用して、このレベルで
行うことができる。
れるのが、金属線３５と金属線３６の間の一連のＵ字形
の抵抗要素３８である。抵抗要素３８のそれぞれが十分
に長く、抵抗要素に適切な寸法と金属が選択される場
合、抵抗要素３８への接続は、絶縁層２８の上面３２上
の追加のメタライゼーションを使用して、このレベルで
行うことができる。
【００１２】抵抗の長さを抵抗要素３８のどれよりも長
くする必要がある場合、複数の抵抗要素３８を互いに接
続する必要がある。これは、たとえば二酸化珪素の、も
う１層の絶縁体４０を追加することと、絶縁体４０の上
面４４から絶縁体４０を通って２つの抵抗要素３８の端
までコネクタ４２を形成することによって達成される、
もう１層のメタライゼーションを設けることによって達
成される。これらのコネクタ４２を、アルミニウム、ア
ルミニウム合金またはアルミニウム複合材料もしくは他
の適当な金属から形成される金属ストラップ４６によっ
て接続する。それによって、多層蛇紋形抵抗が形成され
る。
くする必要がある場合、複数の抵抗要素３８を互いに接
続する必要がある。これは、たとえば二酸化珪素の、も
う１層の絶縁体４０を追加することと、絶縁体４０の上
面４４から絶縁体４０を通って２つの抵抗要素３８の端
までコネクタ４２を形成することによって達成される、
もう１層のメタライゼーションを設けることによって達
成される。これらのコネクタ４２を、アルミニウム、ア
ルミニウム合金またはアルミニウム複合材料もしくは他
の適当な金属から形成される金属ストラップ４６によっ
て接続する。それによって、多層蛇紋形抵抗が形成され
る。
【００１３】図からわかるように、ＦＥＴ技法を使用し
て形成されるコンデンサの上に金属の抵抗要素を形成す
ることによって、抵抗がコンデンサの上に積み重ねられ
るので、これらの抵抗のために追加の表面積が使用され
なくなる。
て形成されるコンデンサの上に金属の抵抗要素を形成す
ることによって、抵抗がコンデンサの上に積み重ねられ
るので、これらの抵抗のために追加の表面積が使用され
なくなる。
【００１４】図３および図４に、インダクタを絶縁体４
０の上面４４の上のメタライゼーションの第２層の上に
形成する方法を示す。このインダクタ４８は、絶縁体４
０の上面４４上で金属ストラップ４６から離れた位置に
配置される金属のコイルの形状である。電気導体５０
が、絶縁体４０を通って延び、インダクタ４８の一端を
金属導体５２に接続する。金属導体５２は、絶縁層２８
の上面３２上に形成され、そこから延びる。インダクタ
４８のもう一方の端は、そこから延びる腕５４を有し、
この腕５４は、金属導体５２と共に、インダクタの各端
への接続を構成する。
０の上面４４の上のメタライゼーションの第２層の上に
形成する方法を示す。このインダクタ４８は、絶縁体４
０の上面４４上で金属ストラップ４６から離れた位置に
配置される金属のコイルの形状である。電気導体５０
が、絶縁体４０を通って延び、インダクタ４８の一端を
金属導体５２に接続する。金属導体５２は、絶縁層２８
の上面３２上に形成され、そこから延びる。インダクタ
４８のもう一方の端は、そこから延びる腕５４を有し、
この腕５４は、金属導体５２と共に、インダクタの各端
への接続を構成する。
【００１５】しかし、絶縁体４０の上面４４上でこの導
体のために使用可能な面積が不十分な場合、第３レベル
のメタライゼーションを使用することができる。これを
達成するために、もう１層の絶縁体を、通常の手段によ
って絶縁体４０の上に堆積する。その後、この表面を平
坦化する。その後、インダクタまたは抵抗を、通常の手
段によってこの絶縁材料の第３層の上に形成できる。こ
れによって、シリコン・ウエハ１０の表面積を全く使用
せずに、さらに別のレベルの金属回路要素がもたらされ
る。
体のために使用可能な面積が不十分な場合、第３レベル
のメタライゼーションを使用することができる。これを
達成するために、もう１層の絶縁体を、通常の手段によ
って絶縁体４０の上に堆積する。その後、この表面を平
坦化する。その後、インダクタまたは抵抗を、通常の手
段によってこの絶縁材料の第３層の上に形成できる。こ
れによって、シリコン・ウエハ１０の表面積を全く使用
せずに、さらに別のレベルの金属回路要素がもたらされ
る。
【００１６】本発明を、Ｎ＋注入を用いるＮ井戸とポリ
シリコン・ゲートを使用するＣＭＯＳ技法に関して説明
した。しかし、他の技法を使用できることを理解された
い。たとえば、Ｎ井戸ではなくＰ井戸を使用することが
できる。もちろん、コンデンサ・プレートの極性を変更
する必要がある。さらに、ポリシリコン以外のゲート構
造を使用することができ、ゲートが導電材料であること
だけが必要である。実際、他の半導体基板を使用するこ
とができる。本発明のクリティカルな特徴は、集積回路
技法を使用して半導体基板上に形成されるコンデンサの
上に、金属抵抗または金属インダクタもしくは類似の構
造を配置することである。
シリコン・ゲートを使用するＣＭＯＳ技法に関して説明
した。しかし、他の技法を使用できることを理解された
い。たとえば、Ｎ井戸ではなくＰ井戸を使用することが
できる。もちろん、コンデンサ・プレートの極性を変更
する必要がある。さらに、ポリシリコン以外のゲート構
造を使用することができ、ゲートが導電材料であること
だけが必要である。実際、他の半導体基板を使用するこ
とができる。本発明のクリティカルな特徴は、集積回路
技法を使用して半導体基板上に形成されるコンデンサの
上に、金属抵抗または金属インダクタもしくは類似の構
造を配置することである。
【００１７】この技法を用いると、コンデンサ、抵抗お
よびインダクタが、独立に形成され、互いに電気的に絶
縁され、相互に関係しない。したがって、望むならば、
これらを同一チップ上の異なる回路で使用することがで
きる。
よびインダクタが、独立に形成され、互いに電気的に絶
縁され、相互に関係しない。したがって、望むならば、
これらを同一チップ上の異なる回路で使用することがで
きる。
【００１８】本発明の複数の実施例を図示し、説明して
きたが、請求の範囲で定義される本発明の範囲から逸脱
することなく、さまざまな適合と修正を行うことができ
る。
きたが、請求の範囲で定義される本発明の範囲から逸脱
することなく、さまざまな適合と修正を行うことができ
る。
【００１９】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２０】（１）半導体基板と、前記半導体基板上に
形成された第１プレートとそこから離され誘電材料の層
によって分離された第２プレートとを有するコンデンサ
と、前記第２プレートに重なり、前記第２プレートから
離れた金属受け面を有する電気絶縁材料の層と、前記金
属受け面から前記絶縁材料を通って延び、前記第１プレ
ートに接続する第１電気コネクタと、前記金属面から前
記絶縁材料を通って延び、前記第２プレートに接続する
第２電気コネクタと、前記絶縁材料の前記金属受け面に
配置された抵抗およびインダクタのグループから選択さ
れた少なくとも１つの金属回路要素とを含み、独立の電
気的に絶縁された回路要素をその上に形成されたコンデ
ンサから構造が形成される、集積回路構造。 （２）抵抗が、前記金属受け面上に形成されることを特
徴とする、上記（１）に記載の構造。 （３）前記金属受け面上に、複数の抵抗が形成されるこ
とを特徴とする、上記（２）に記載の構造。 （４）前記抵抗が、全般的にＵ字形であることを特徴と
する、上記（３）に記載の構造。 （５）さらに、前記抵抗に重なる電気絶縁材料の第２層
と、前記第２電気絶縁材料の表面上に配置され、そこか
ら伸びて前記抵抗を相互接続する接続との特徴がある、
上記（３）に記載の構造。 （６）インダクタが、前記電気絶縁材料の第２層の上に
配置され、前記第１および第２のプレートに前記絶縁材
料の第２層を介して接続されて、多層蛇紋形構造を形成
することを特徴とする、上記（５）に記載の構造。 （７）前記基板上に、複数の前記コンデンサおよび抵抗
が形成されることを特徴とする、上記（１）に記載の構
造。 （８）半導体内に第１コンデンサ・プレートを形成する
ステップと、前記第１コンデンサ・プレート上に誘電材
料の層を形成するステップと、前記誘電材料の層の上に
第２コンデンサ・プレートを形成するステップと、前記
第２コンデンサ・プレートから間隔を置いた金属受け面
を有する、前記第２コンデンサ・プレート上の電気絶縁
材料の層を形成するステップと、前記電気絶縁層を通
り、前記第１および第２のプレートに接続する、第１お
よび第２の電気接続を設けるステップと、抵抗およびイ
ンダクタのグループから選択される金属構造を、絶縁材
料の金属受け面の上に形成するステップとを含む、半導
体基板上に集積回路を形成する方法。 （９）抵抗が、前記絶縁材料の層の表面上に形成される
ことを特徴とする、上記（８）に記載の方法。 （１０）複数の抵抗が、前記絶縁材料の層内に形成され
ることを特徴とする、上記（９）に記載の方法。 （１１）前記抵抗上に電気絶縁材料の第２層を形成する
ステップと、前記絶縁材料の第２層の表面に、前記第２
層を通り、複数の前記抵抗を相互接続し、これによって
蛇紋形抵抗構造を形成する、電気伝導材料を堆積するス
テップとをさらに含む、上記（１０）に記載の方法。 （１２）さらに、前記絶縁材料の第２層の表面上にイン
ダクタを形成するステップを有する、上記（１１）に記
載の方法。
形成された第１プレートとそこから離され誘電材料の層
によって分離された第２プレートとを有するコンデンサ
と、前記第２プレートに重なり、前記第２プレートから
離れた金属受け面を有する電気絶縁材料の層と、前記金
属受け面から前記絶縁材料を通って延び、前記第１プレ
ートに接続する第１電気コネクタと、前記金属面から前
記絶縁材料を通って延び、前記第２プレートに接続する
第２電気コネクタと、前記絶縁材料の前記金属受け面に
配置された抵抗およびインダクタのグループから選択さ
れた少なくとも１つの金属回路要素とを含み、独立の電
気的に絶縁された回路要素をその上に形成されたコンデ
ンサから構造が形成される、集積回路構造。 （２）抵抗が、前記金属受け面上に形成されることを特
徴とする、上記（１）に記載の構造。 （３）前記金属受け面上に、複数の抵抗が形成されるこ
とを特徴とする、上記（２）に記載の構造。 （４）前記抵抗が、全般的にＵ字形であることを特徴と
する、上記（３）に記載の構造。 （５）さらに、前記抵抗に重なる電気絶縁材料の第２層
と、前記第２電気絶縁材料の表面上に配置され、そこか
ら伸びて前記抵抗を相互接続する接続との特徴がある、
上記（３）に記載の構造。 （６）インダクタが、前記電気絶縁材料の第２層の上に
配置され、前記第１および第２のプレートに前記絶縁材
料の第２層を介して接続されて、多層蛇紋形構造を形成
することを特徴とする、上記（５）に記載の構造。 （７）前記基板上に、複数の前記コンデンサおよび抵抗
が形成されることを特徴とする、上記（１）に記載の構
造。 （８）半導体内に第１コンデンサ・プレートを形成する
ステップと、前記第１コンデンサ・プレート上に誘電材
料の層を形成するステップと、前記誘電材料の層の上に
第２コンデンサ・プレートを形成するステップと、前記
第２コンデンサ・プレートから間隔を置いた金属受け面
を有する、前記第２コンデンサ・プレート上の電気絶縁
材料の層を形成するステップと、前記電気絶縁層を通
り、前記第１および第２のプレートに接続する、第１お
よび第２の電気接続を設けるステップと、抵抗およびイ
ンダクタのグループから選択される金属構造を、絶縁材
料の金属受け面の上に形成するステップとを含む、半導
体基板上に集積回路を形成する方法。 （９）抵抗が、前記絶縁材料の層の表面上に形成される
ことを特徴とする、上記（８）に記載の方法。 （１０）複数の抵抗が、前記絶縁材料の層内に形成され
ることを特徴とする、上記（９）に記載の方法。 （１１）前記抵抗上に電気絶縁材料の第２層を形成する
ステップと、前記絶縁材料の第２層の表面に、前記第２
層を通り、複数の前記抵抗を相互接続し、これによって
蛇紋形抵抗構造を形成する、電気伝導材料を堆積するス
テップとをさらに含む、上記（１０）に記載の方法。 （１２）さらに、前記絶縁材料の第２層の表面上にイン
ダクタを形成するステップを有する、上記（１１）に記
載の方法。
【図１】本発明に従ってその上にコンデンサと抵抗を形
成される半導体チップの一部の、多少概略的であり、わ
かりやすくするために一部の要素を配置変更された状態
の縦断面図である。
成される半導体チップの一部の、多少概略的であり、わ
かりやすくするために一部の要素を配置変更された状態
の縦断面図である。
【図２】本発明のコンデンサおよび抵抗構造の一部の、
多少概略的であり、わかりやすくするために一部を取り
除いて部分的に断面を示す、透視図である。
多少概略的であり、わかりやすくするために一部を取り
除いて部分的に断面を示す、透視図である。
【図３】メタライゼーションの第２レベルの上に形成さ
れたインダクタを示す、図２に類似の断面図である。
れたインダクタを示す、図２に類似の断面図である。
【図４】図３の構造の平面図である。
１０ シリコン・ウエハ １２ Ｎ井戸 １４ 凹酸化物 １６ Ｎ＋拡散ゾーン １８ ゲート酸化物 ２０ ゲート電極構造 ２２ ポリシリコン層 ２４ 珪化タングステン層 ２６ 絶縁物 ２８ 絶縁層 ３０ 金属コネクタ ３２ 上面 ３４ コネクタ ３５ 金属線 ３６ 金属線 ３８ 抵抗要素 ４０ 絶縁体 ４２ コネクタ ４４ 上面 ４６ 金属ストラップ ４８ インダクタ ５０ 電気導体 ５２ 金属導体 ５４ 腕
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 Ｈ０１Ｌ 27/04 Ｒ 7735−4Ｍ 27/10 ６６１ (72)発明者 ラム・ケルカー アメリカ合衆国05403 バーモント州サウ ス・バーリントン オーク・クリーク・ド ライブ 21 (72)発明者 イリヤ・ヨシフォヴィッチ・ノヴォフ アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション デューン・ウェ イ ９ (72)発明者 ジェフリー・ハワード・オポルド アメリカ合衆国05477 バーモント州リッ チモンド ウェスタル・ドライブ ９ (72)発明者 ケニス・ディーン・ショート アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション サフォーク・レ ーン 19 (72)発明者 ステファン・デール・ワイアット アメリカ合衆国05465 バーモント州ジェ リコ メドウ・ドライブ １
Claims (12)
- 【請求項１】半導体基板と、前記半導体基板上に形成さ
れた第１プレートとそこから離され誘電材料の層によっ
て分離された第２プレートとを有するコンデンサと、 前記第２プレートに重なり、前記第２プレートから離れ
た金属受け面を有する電気絶縁材料の層と、 前記金属受け面から前記絶縁材料を通って延び、前記第
１プレートに接続する第１電気コネクタと、前記金属面
から前記絶縁材料を通って延び、前記第２プレートに接
続する第２電気コネクタと、 前記絶縁材料の前記金属受け面に配置された抵抗および
インダクタのグループから選択された少なくとも１つの
金属回路要素とを含み、 独立の電気的に絶縁された回路要素をその上に形成され
たコンデンサから構造が形成される、集積回路構造。 - 【請求項２】抵抗が、前記金属受け面上に形成されるこ
とを特徴とする、請求項１に記載の構造。 - 【請求項３】前記金属受け面上に、複数の抵抗が形成さ
れることを特徴とする、請求項２に記載の構造。 - 【請求項４】前記抵抗が、全般的にＵ字形であることを
特徴とする、請求項３に記載の構造。 - 【請求項５】さらに、前記抵抗に重なる電気絶縁材料の
第２層と、前記第２電気絶縁材料の表面上に配置され、
そこから伸びて前記抵抗を相互接続する接続との特徴が
ある、請求項３に記載の構造。 - 【請求項６】インダクタが、前記電気絶縁材料の第２層
の上に配置され、前記第１および第２のプレートに前記
絶縁材料の第２層を介して接続されて、多層蛇紋形構造
を形成することを特徴とする、請求項５に記載の構造。 - 【請求項７】前記基板上に、複数の前記コンデンサおよ
び抵抗が形成されることを特徴とする、請求項１に記載
の構造。 - 【請求項８】半導体内に第１コンデンサ・プレートを形
成するステップと、 前記第１コンデンサ・プレート上に誘電材料の層を形成
するステップと、 前記誘電材料の層の上に第２コンデンサ・プレートを形
成するステップと、 前記第２コンデンサ・プレートから間隔を置いた金属受
け面を有する、前記第２コンデンサ・プレート上の電気
絶縁材料の層を形成するステップと、 前記電気絶縁層を通り、前記第１および第２のプレート
に接続する、第１および第２の電気接続を設けるステッ
プと、 抵抗およびインダクタのグループから選択される金属構
造を、絶縁材料の金属受け面の上に形成するステップと
を含む、半導体基板上に集積回路を形成する方法。 - 【請求項９】抵抗が、前記絶縁材料の層の表面上に形成
されることを特徴とする、請求項８に記載の方法。 - 【請求項１０】複数の抵抗が、前記絶縁材料の層内に形
成されることを特徴とする、請求項９に記載の方法。 - 【請求項１１】前記抵抗上に電気絶縁材料の第２層を形
成するステップと、 前記絶縁材料の第２層の表面に、前記第２層を通り、複
数の前記抵抗を相互接続し、これによって蛇紋形抵抗構
造を形成する、電気伝導材料を堆積するステップとをさ
らに含む、請求項１０に記載の方法。 - 【請求項１２】さらに、前記絶縁材料の第２層の表面上
にインダクタを形成するステップを有する、請求項１１
に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US298685 | 1981-09-02 | ||
| US08/298,685 US5541442A (en) | 1994-08-31 | 1994-08-31 | Integrated compact capacitor-resistor/inductor configuration |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107186A true JPH08107186A (ja) | 1996-04-23 |
Family
ID=23151590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7212125A Pending JPH08107186A (ja) | 1994-08-31 | 1995-08-21 | 集積されたコンパクトなコンデンサと抵抗／インダクタの構成 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5541442A (ja) |
| EP (1) | EP0700091B1 (ja) |
| JP (1) | JPH08107186A (ja) |
| DE (1) | DE69523525D1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019525476A (ja) * | 2016-08-18 | 2019-09-05 | クアルコム，インコーポレイテッド | デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用 |
| KR20200060380A (ko) * | 2017-09-27 | 2020-05-29 | 퀄컴 인코포레이티드 | 저 기생 용량 저잡음 증폭기 |
| JP2020528216A (ja) * | 2017-07-17 | 2020-09-17 | 株式会社村田製作所 | 分布型ｒｃ終端器 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69524855T2 (de) * | 1994-08-25 | 2002-08-14 | National Semiconductor Corp., Sunnyvale | Bauelementstapel in mehrchiphalbleiterpackungen |
| DE69519476T2 (de) * | 1995-12-07 | 2001-06-28 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Herstellungsverfahren für einen Magnetkreis in einem integrierten Kreis |
| US6563192B1 (en) | 1995-12-22 | 2003-05-13 | Micron Technology, Inc. | Semiconductor die with integral decoupling capacitor |
| US6285070B1 (en) | 1995-12-22 | 2001-09-04 | Micron Technology, Inc. | Method of forming semiconductor die with integral decoupling capacitor |
| US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
| US5847442A (en) * | 1996-11-12 | 1998-12-08 | Lucent Technologies Inc. | Structure for read-only-memory |
| US6177716B1 (en) * | 1997-01-02 | 2001-01-23 | Texas Instruments Incorporated | Low loss capacitor structure |
| US5936299A (en) * | 1997-03-13 | 1999-08-10 | International Business Machines Corporation | Substrate contact for integrated spiral inductors |
| AU6468198A (en) * | 1997-05-02 | 1998-11-27 | Board Of Trustees Of The Leland Stanford Junior University | Patterned ground shields for integrated circuit inductors |
| US5893731A (en) * | 1997-05-23 | 1999-04-13 | Industrial Technology Research Institute | Method for fabricating low cost integrated resistor capacitor combinations |
| US5931719A (en) * | 1997-08-25 | 1999-08-03 | Lsi Logic Corporation | Method and apparatus for using pressure differentials through a polishing pad to improve performance in chemical mechanical polishing |
| US6236101B1 (en) * | 1997-11-05 | 2001-05-22 | Texas Instruments Incorporated | Metallization outside protective overcoat for improved capacitors and inductors |
| KR19990055422A (ko) * | 1997-12-27 | 1999-07-15 | 정선종 | 실리콘 기판에서의 인덕터 장치 및 그 제조 방법 |
| US6387753B1 (en) | 1997-12-30 | 2002-05-14 | Texas Instruments Incorporated | Low loss capacitor structure |
| US6531397B1 (en) | 1998-01-09 | 2003-03-11 | Lsi Logic Corporation | Method and apparatus for using across wafer back pressure differentials to influence the performance of chemical mechanical polishing |
| US6534842B2 (en) * | 1998-03-03 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Composite components and the method of manufacturing the same |
| DE19810825A1 (de) * | 1998-03-12 | 1999-09-16 | Siemens Ag | Integrierte elektronische Schaltungsanordnung und Verfahren zu ihrer Herstellung |
| JPH11330385A (ja) * | 1998-05-20 | 1999-11-30 | Mitsumi Electric Co Ltd | Ｃｍｏｓデバイス |
| US6921962B1 (en) * | 1998-12-18 | 2005-07-26 | Texas Instruments Incorporated | Integrated circuit having a thin film resistor located within a multilevel dielectric between an upper and lower metal interconnect layer |
| JP3177971B2 (ja) * | 1999-01-25 | 2001-06-18 | 日本電気株式会社 | 抵抗素子を有する半導体装置 |
| US6037649A (en) * | 1999-04-01 | 2000-03-14 | Winbond Electronics Corp. | Three-dimension inductor structure in integrated circuit technology |
| US6208009B1 (en) | 1999-04-30 | 2001-03-27 | Digital Devices, Inc. | RC-networks in semiconductor devices and method therefor |
| JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
| US6798257B1 (en) | 2001-03-21 | 2004-09-28 | Cisco Technology, Inc. | Method and apparatus for providing multiple clock signals on a chip using a second PLL library circuit connected to a buffered reference clock output of a first PLL library circuit |
| US7498196B2 (en) | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
| KR100382765B1 (ko) * | 2001-06-15 | 2003-05-09 | 삼성전자주식회사 | 송수신용 수동소자와 그 집적모듈 및 그 제조방법 |
| US6667536B2 (en) | 2001-06-28 | 2003-12-23 | Agere Systems Inc. | Thin film multi-layer high Q transformer formed in a semiconductor substrate |
| US6639298B2 (en) | 2001-06-28 | 2003-10-28 | Agere Systems Inc. | Multi-layer inductor formed in a semiconductor substrate |
| TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
| TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
| TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
| US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
| WO2004102665A1 (en) * | 2003-05-14 | 2004-11-25 | Ericsson Technology Licensing Ab | High-density circuits that include inductors |
| US7169661B2 (en) * | 2004-04-12 | 2007-01-30 | System General Corp. | Process of fabricating high resistance CMOS resistor |
| JP2006186034A (ja) * | 2004-12-27 | 2006-07-13 | Toshiba Corp | 半導体装置 |
| DE102005050484B4 (de) * | 2005-10-21 | 2010-01-28 | Atmel Automotive Gmbh | Monolithisch integrierbare Schaltungsanordnung |
| US8234773B2 (en) * | 2006-06-05 | 2012-08-07 | The United States Of America As Represented By The Secretary Of The Army | Apparatus and method for forming electronic devices |
| US8188535B2 (en) * | 2008-05-16 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device and manufacturing method thereof |
| US8581317B2 (en) * | 2008-08-27 | 2013-11-12 | Texas Instruments Incorporated | SOI MuGFETs having single gate electrode level |
| ITMI20130060A1 (it) * | 2013-01-17 | 2014-07-18 | St Microelectronics Srl | Dispositivo a semiconduttore a struttura impilata. |
| US9449762B2 (en) | 2014-05-07 | 2016-09-20 | Qualcomm Incorporated | Embedded package substrate capacitor with configurable/controllable equivalent series resistance |
| US9800134B2 (en) * | 2015-02-25 | 2017-10-24 | Rockwell Automation Technologies, Inc. | Motor drive with LCL filter inductor with built-in passive damping resistor for AFE rectifier |
| US10972068B2 (en) * | 2018-06-29 | 2021-04-06 | Qualcomm Incorporated | Process-invariant delay cell |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3193740A (en) * | 1961-09-16 | 1965-07-06 | Nippon Electric Co | Semiconductor device |
| US3644850A (en) * | 1969-06-11 | 1972-02-22 | Ibm | Integrated circuit band pass filter |
| US3864817A (en) * | 1972-06-26 | 1975-02-11 | Sprague Electric Co | Method of making capacitor and resistor for monolithic integrated circuits |
| US4258001A (en) * | 1978-12-27 | 1981-03-24 | Eastman Kodak Company | Element, structure and method for the analysis or transport of liquids |
| US4251326A (en) * | 1978-12-28 | 1981-02-17 | Western Electric Company, Inc. | Fabricating an RC network utilizing alpha tantalum |
| JPS57169267A (en) * | 1981-04-10 | 1982-10-18 | Toshiba Corp | Semiconductor device and manufacture thereof |
| US4489478A (en) * | 1981-09-29 | 1984-12-25 | Fujitsu Limited | Process for producing a three-dimensional semiconductor device |
| US4419812A (en) * | 1982-08-23 | 1983-12-13 | Ncr Corporation | Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor |
| US4458295A (en) * | 1982-11-09 | 1984-07-03 | Raytheon Company | Lumped passive components and method of manufacture |
| GB2136235B (en) * | 1983-02-22 | 1986-07-09 | Philips Electronic Associated | Rc active filter device |
| JPS61194868A (ja) * | 1985-02-25 | 1986-08-29 | Hitachi Ltd | 半導体集積回路装置 |
| US4853759A (en) * | 1986-09-29 | 1989-08-01 | American Microsystems, Inc. | Integrated circuit filter with reduced die area |
| US4910516A (en) * | 1987-03-25 | 1990-03-20 | Texas Instruments Incorporated | Integrated dual-slope analog to digital converter with R/C variance compensation |
| DE3714672A1 (de) * | 1987-05-02 | 1988-11-17 | Telefunken Electronic Gmbh | Rc-leitung |
| JPH01278771A (ja) * | 1988-05-02 | 1989-11-09 | Nec Corp | 半導体集積回路の入力保護装置 |
| US4969032A (en) * | 1988-07-18 | 1990-11-06 | Motorola Inc. | Monolithic microwave integrated circuit having vertically stacked components |
| SE466078B (sv) * | 1990-04-20 | 1991-12-09 | Ericsson Telefon Ab L M | Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen |
| CA2023172A1 (en) * | 1990-08-13 | 1992-02-14 | Francois L. Cordeau | Method to manufacture double-poly capacitors |
| JPH04147671A (ja) * | 1990-10-09 | 1992-05-21 | Mitsubishi Electric Corp | 半導体装置 |
| US5254493A (en) * | 1990-10-30 | 1993-10-19 | Microelectronics And Computer Technology Corporation | Method of fabricating integrated resistors in high density substrates |
| JPH0582736A (ja) * | 1991-07-15 | 1993-04-02 | Matsushita Electric Ind Co Ltd | インダクタ |
| US5283462A (en) * | 1991-11-04 | 1994-02-01 | Motorola, Inc. | Integrated distributed inductive-capacitive network |
| US5189593A (en) * | 1991-11-04 | 1993-02-23 | Motorola, Inc. | Integrated distributed resistive-capacitive network |
| US5416356A (en) * | 1993-09-03 | 1995-05-16 | Motorola, Inc. | Integrated circuit having passive circuit elements |
-
1994
- 1994-08-31 US US08/298,685 patent/US5541442A/en not_active Expired - Fee Related
-
1995
- 1995-08-08 EP EP95480111A patent/EP0700091B1/en not_active Expired - Lifetime
- 1995-08-08 DE DE69523525T patent/DE69523525D1/de not_active Expired - Lifetime
- 1995-08-21 JP JP7212125A patent/JPH08107186A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019525476A (ja) * | 2016-08-18 | 2019-09-05 | クアルコム，インコーポレイテッド | デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用 |
| JP2020528216A (ja) * | 2017-07-17 | 2020-09-17 | 株式会社村田製作所 | 分布型ｒｃ終端器 |
| KR20200060380A (ko) * | 2017-09-27 | 2020-05-29 | 퀄컴 인코포레이티드 | 저 기생 용량 저잡음 증폭기 |
| JP2020535697A (ja) * | 2017-09-27 | 2020-12-03 | クアルコム，インコーポレイテッド | 低寄生キャパシタンス低雑音増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5541442A (en) | 1996-07-30 |
| EP0700091B1 (en) | 2001-10-31 |
| DE69523525D1 (de) | 2001-12-06 |
| EP0700091A2 (en) | 1996-03-06 |
| EP0700091A3 (en) | 1997-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08107186A (ja) | 集積されたコンパクトなコンデンサと抵抗／インダクタの構成 | |
| JP2826149B2 (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| US4914055A (en) | Semiconductor antifuse structure and method | |
| US5939766A (en) | High quality capacitor for sub-micrometer integrated circuits | |
| US6633074B2 (en) | Integrated circuit wiring with low RC time delay | |
| JP3447941B2 (ja) | 半導体装置及びその製造方法 | |
| US6222221B1 (en) | Cross-coupled capacitors for improved voltage coefficient | |
| JP2971280B2 (ja) | キャパシタとその製造方法 | |
| EP0814499A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100803489B1 (ko) | 반도체 집적 회로 및 반도체 장치 제조 방법 | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPH0786523A (ja) | 集積回路および形成方法 | |
| EP0905792A3 (en) | Stacked-fringe integrated circuit capacitors | |
| US7227214B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6518670B1 (en) | Electrically porous on-chip decoupling/shielding layer | |
| TW389993B (en) | Method for producing thin film resistance of dual damascene interconnect | |
| JP3217336B2 (ja) | 半導体装置 | |
| JP2002539636A (ja) | 珪化物使用の透明連結部分を有する半導体デバイスおよびその製法 | |
| EP0698293A1 (de) | Halbleiterbauelement mit stromanschlüssen für hohe integrationsdichte | |
| JP2003526904A (ja) | コンデンサ構造を有する半導体装置及びその製造方法 | |
| US6153517A (en) | Low resistance poly landing pad | |
| TW459342B (en) | Semiconductor integrated circuit apparatus with copper wiring layer and its manufacturing method | |
| JP3171323B2 (ja) | 半導体装置及びその製造方法 | |
| US6700474B1 (en) | High value polysilicon resistor | |
| EP0861503A1 (en) | Semiconductor interlayer staggered contact structure |