JP2019525476A - デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用 - Google Patents

デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用 Download PDF

Info

Publication number
JP2019525476A
JP2019525476A JP2019505480A JP2019505480A JP2019525476A JP 2019525476 A JP2019525476 A JP 2019525476A JP 2019505480 A JP2019505480 A JP 2019505480A JP 2019505480 A JP2019505480 A JP 2019505480A JP 2019525476 A JP2019525476 A JP 2019525476A
Authority
JP
Japan
Prior art keywords
layer
metallization
backside
capacitor
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019505480A
Other languages
English (en)
Other versions
JP2019525476A5 (ja
JP6921180B2 (ja
Inventor
シナン・ゴクテペリ
プラメン・ヴァッシレフ・コレフ
マイケル・アンドリュー・ステューバー
リチャード・ハモンド
シチュン・グ
スティーヴ・ファネリ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2019525476A publication Critical patent/JP2019525476A/ja
Publication of JP2019525476A5 publication Critical patent/JP2019525476A5/ja
Application granted granted Critical
Publication of JP6921180B2 publication Critical patent/JP6921180B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

集積回路構造は、第１のプレートとしての半導体層と第２のプレートとしてのゲート層とを有するキャパシタを含み得る。キャパシタ誘電体層は、第１のプレートと第２のプレートとを分離し得る。裏面金属被覆は、キャパシタの第１のプレートに結合され得る。前面金属被覆は、キャパシタの第２のプレートに結合され得る。前面金属被覆は、裏面金属被覆から遠位に配置され得る。

Description

本開示は、一般に、集積回路（ＩＣ）に関する。より詳細には、本開示は、デュアル側面接触キャパシタを形成するための裏面シリサイド化のための方法および装置に関する。
高性能ダイプレクサを含むモバイル無線周波（ＲＦ）チップ構成（たとえば、モバイルＲＦトランシーバ）は、コストおよび電力消費量の問題に起因してディープサブミクロンプロセスノードに移行している。そのようなモバイルＲＦトランシーバの設計は、このディープサブミクロンプロセスノードにおいて複雑になる。これらのモバイルＲＦトランシーバの設計は、キャリアアグリゲーションなどの通信拡張機能をサポートするための追加の回路機能によってさらに複雑さが増している。モバイルＲＦトランシーバに関する設計上のさらなる問題には、不適合、ノイズ、および性能面のその他の問題を含むアナログ／ＲＦ性能面の問題が含まれる。このようなモバイルＲＦトランシーバの設計には、たとえば共振を抑制するため、および／またはフィルタ処理、バイパス、および結合を実行するために追加の受動デバイスを使用することが含まれる。
受動オンガラスデバイスは、モバイル無線周波数（ＲＦ）チップ構成の製作において通常使用される表面実装技術または多層セラミックチップのような、他の技術より優れた種々の利点を有する高性能インダクタ構成要素およびキャパシタ構成要素を含む。モバイルＲＦトランシーバの設計については、コストおよび電力消費量の問題に起因するディープサブミクロンプロセスノードへの移行によって複雑さが増している。間隔の問題もまた、ＲＦチップ構成の設計統合の間に性能のボトルネックを生じる場合がある大きいキャパシタなど、モバイルＲＦトランシーバ設計のディープサブミクロンプロセスノードに影響を及ぼす。たとえば、金属酸化物半導体（ＭＯＳ）キャパシタは、増加したキャパシタンス密度を実現するためにＲＦアプリケーションにおいて使用される場合がある。残念ながら、進化した相補型ＭＯＳ（ＣＭＯＳ）処理において使用されるＭＯＳキャパシタは、指定されたキャパシタンス密度を達成するために大きい面積を占有する場合がある。
集積回路構造は、第１のプレートとしての半導体層と第２のプレートとしてのゲート層とを有するキャパシタを含み得る。キャパシタ誘電体層は、第１のプレートと第２のプレートとを分離し得る。裏面金属被覆は、キャパシタの第１のプレートに結合されてもよく、前面金属被覆は、キャパシタの第２のプレートに結合されてもよい。前面金属被覆は、裏面金属被覆から遠位に配置され得る。
集積回路構造を構築する方法は、絶縁層によって支持され、犠牲基板上に配設されるデバイスを製作するステップを含み得る。方法は、デバイスのゲート層上に前面接触層を堆積するステップをさらに含み得る。前面誘電体層内の前面金属被覆はデバイス上に製作され、前面接触層に結合され得る。ハンドル基板は、デバイス上の前面誘電体層に接合され得る。方法は、犠牲基板を除去するステップをさらに含み得る。裏面接触層は、デバイスの半導体層上に堆積され得る。裏面金属被覆は、絶縁層を支持する裏面誘電体層内で製作され得る。裏面金属被覆は裏面接触層に結合されてもよく、前面金属被覆から遠位に配置されてもよい。
集積回路構造は、電荷を蓄積するための手段を含み得る。電荷を蓄積するための手段は、絶縁層および裏面誘電体層によって支持され得る。裏面金属被覆は、裏面誘電体層内に配置されてもよく、電荷蓄積手段に結合されてもよい。前面金属被覆は、電荷蓄積手段上の前面誘電体層内に配置され得る。前面金属被覆は、電荷蓄積手段に結合され得る。前面金属被覆は、裏面金属被覆から遠位に配置され得る。
無線周波数（ＲＦ）フロントエンドモジュールは、第１のプレートとしての半導体層と第２のプレートとしてのゲート層とを含むキャパシタを有する集積無線周波数（ＲＦ）回路構造を含み得る。第１のプレートおよび第２のプレートは、キャパシタ誘電体層によって分離され得る。裏面金属被覆は、キャパシタの第１のプレートに結合されてもよく、前面金属被覆は、キャパシタの第２のプレートに結合されてもよい。前面金属被覆は、裏面金属被覆から遠位に配置され得る。スイッチトランジスタは、キャパシタに結合され得る。アンテナは、スイッチトランジスタの出力に結合され得る。
上記では、後続の発明を実施するための形態がより良く理解できるように、本開示の特徴および技術的利点について、かなり大まかに概説してきた。本開示の追加の特徴および利点について以下において説明する。本開示が、本開示と同じ目的を果たすための他の構造を変更または設計するための基礎として容易に利用できることを、当業者には諒解されたい。そのような同等な構成が、添付の特許請求の範囲に記載されるような本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の構成と動作方法の両方に関して本開示の特徴になると考えられる新規の特徴が、さらなる目的および利点とともに、以下の説明を添付の図と併せて検討することからより十分に理解されるであろう。しかしながら、図の各々が、例示および説明のために提供されるにすぎず、本開示の範囲を定めるものではないことは明確に理解されたい。
本開示をより完全に理解できるように、ここで、添付の図面と併せて以下の説明を参照する。
本開示の一態様による、ダイプレクサを使用する無線周波数（ＲＦ）フロントエンド（ＲＦＦＥ）モジュールの概略図である。 本開示の態様による、チップセット用のダイプレクサを使用してキャリアアグリゲーションを実現する無線周波数（ＲＦ）フロントエンド（ＲＦＦＥ）モジュールの概略図である。 本開示の一態様によるダイプレクサ構成の図である。 本開示の一態様による無線周波数（ＲＦ）フロントエンドモジュールの図である。 本開示の一態様による、層転写プロセスの間の集積無線周波数（ＲＦ）回路構造の断面図である。 本開示の一態様による、層転写プロセスの間の集積無線周波数（ＲＦ）回路構造の断面図である。 本開示の一態様による、層転写プロセスの間の集積無線周波数（ＲＦ）回路構造の断面図である。 本開示の一態様による、層転写プロセスの間の集積無線周波数（ＲＦ）回路構造の断面図である。 本開示の一態様による、層転写プロセスの間の集積無線周波数（ＲＦ）回路構造の断面図である。 本開示の態様による、層転写プロセスを使用して製作されたデュアル側面接触キャパシタを含む集積回路構造の断面図である。 本開示の態様による、デュアル側面接触キャパシタを含む集積回路構造を構築する方法を示すプロセスフロー図である。 本開示の一構成が有利に利用される場合がある例示的なワイヤレス通信システムを示すブロック図である。 １つの構成による、半導体構成要素の回路設計、レイアウト設計、および論理設計のために使用される設計用ワークステーションを示すブロック図である。
添付の図面に関して以下に記載される発明を実施するための形態は、様々な構成の説明として意図され、本明細書で説明される概念が実践され得る唯一の構成を表すことは意図されない。発明を実施するための形態は、様々な概念を完全に理解できるようにすることを目的とした具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実践されてもよいことは、当業者には明らかであろう。場合によっては、そのような概念を曖昧にするのを回避するために、よく知られている構造および構成要素がブロック図の形態で示される。本明細書において説明されるときに、「および／または」という用語の使用は、「包含的論理和」を表すことが意図されており、「または」という用語の使用は、「排他的論理和」を表すことが意図されている。
モバイル無線周波（ＲＦ）チップ構成（たとえば、モバイルＲＦトランシーバ）は、コストおよび電力消費量の問題に起因してディープサブミクロンプロセスノードに移行している。モバイルＲＦトランシーバの設計については、キャリアアグリゲーションなどの通信拡張機能をサポートするための追加の回路機能によってさらに複雑さが増している。モバイルＲＦトランシーバに関するさらなる設計課題には、不整合、ノイズ、および他の性能上の問題を含むアナログ／ＲＦ性能の問題が含まれる。このようなモバイルＲＦトランシーバの設計には、受動デバイスを使用して、たとえば、共振を抑制すること、および／またはフィルタ処理、バイパス、および結合を実行することが含まれる。
現代の半導体チップ製品を首尾よく製作するには、採用される材料とプロセスとの間の相互作用が必要である。具体的には、配線工程（ＢＥＯＬ）プロセスにおける半導体製作中の受動デバイスの形成は、プロセスフローにおいてますます困難になっている部分である。これは、小さなフィーチャサイズを維持するという観点において特に当てはまる。受動オンガラス（ＰＯＧ）技術でも、小さなフィーチャサイズを維持することに関する同じ問題があり、その技術では、モバイルＲＦトランシーバ設計をサポートするために、インダクタおよびキャパシタのような高性能構成要素が、同じく損失が非常に少ない場合がある絶縁性の高い基板上に構築される。
これらのモバイルＲＦトランシーバの設計には、シリコンオンインシュレータ技術の使用が含まれる。シリコンオンインシュレータ（ＳＯＩ）技術は、寄生デバイスキャパシタンスを低減して性能を改善するために、従来のシリコン基板を層状シリコンオンインシュレータ基板と置き換える。シリコン接合は電気的絶縁体、典型的には埋込み酸化物（ＢＯＸ）層の上にあるので、ＳＯＩベースのデバイスは、従来のシリコン製デバイスとは異なる。しかしながら、低減された厚さのＢＯＸ層は、シリコン層およびＢＯＸ層を支持する基板上のデバイスに近接することによって生じる寄生キャパシタンスを十分に低減しない場合がある。加えて、ＳＯＩベースのデバイス内部のボディのシニングは、ＳＯＩベースのキャパシタにおける主要な制限因子となっているボディ抵抗をもたらす。
キャパシタは、電荷を蓄積するために集積回路内で使用される受動素子である。キャパシタは、プレート間の絶縁材料と導電性があるプレートまたは構造を使用して作られることが多い。所与のキャパシタ用の蓄積の量、すなわち、キャパシタンスは、それらのプレートおよび絶縁体を作るために使用される材料、プレートのエリア、およびプレート間の間隔を条件とする。絶縁材料は誘電材料であることが多い。金属酸化物半導体（ＭＯＳ）キャパシタは、平行プレートキャパシタの一例であり、絶縁体はゲート酸化物であり、プレートはデバイスのボディおよびゲートから作られる。
ＭＯＳキャパシタは、増加したキャパシタンス密度を実現するためにＲＦアプリケーションにおいて使用される場合がある。残念ながら、進化した相補型ＭＯＳ（ＣＭＯＳ）処理において使用されるＭＯＳキャパシタは、大きい面積を占有する場合がある。その上、ＳＯＩデバイス内のボディのシニングは、ＭＯＳキャパシタ性能における制限要因となっているかなりのボディ抵抗を生じる。その結果、１つの大きい面積のキャパシタの代わりに、多くの小さい面積のキャパシタが、所望のキャパシタンス密度を実現するために使用される。このために、チップ空間の非効率的な使用、増加したチップの複雑さ、およびより低いチップ性能がもたらされる。
本開示の様々な態様は、集積ＲＦ回路構造内にデュアル側面接触キャパシタを形成するための、裏面シリサイド化のための技法を提供する。集積ＲＦ回路構造の半導体製作のためのプロセスフローには、基板工程（ＦＥＯＬ）プロセス、中間工程（ＭＯＬ）プロセス、および配線工程（ＢＥＯＬ）プロセスが含まれてもよい。基板工程プロセスは、トランジスタ、キャパシタ、ダイオードなどのデバイスを形成するプロセスステップのセットを含んでもよい。ＦＥＯＬプロセスには、イオン注入、アニール、酸化、化学気相堆積（ＣＶＤ）または原子層堆積（ＡＬＤ）、エッチング、化学機械研磨（ＣＭＰ）、エピタキシーが含まれる。中間工程プロセスには、トランジスタの接続がＢＥＯＬ相互接続することを可能にするプロセスステップのセットが含まれてもよい。これらのステップには、シリサイド化および接点形成、ならびに応力導入が含まれる。配線工程プロセスは、個々のトランジスタを結んで回路を形成する相互接続を形成するプロセスステップのセットを含んでもよい。今回、銅およびアルミニウムが相互接続を実現しているが、技術のさらなる進展につれて、他の導電材料が使用されてもよい。
「層」という用語は、膜を含み、別段述べられていない限り、垂直厚または水平厚を示すものと解釈されるべきではないことが理解されよう。本明細書において説明するように、「基板」という用語は、ダイシングされたウエハの基板を指す場合があるか、または、ダイシングされていないウエハの基板を指す場合がある。同様に、チップおよびダイという用語は、入れ換えられると信じることが難しくない限り、互換的に使用することができる。
本開示の態様は、デュアル側面接触キャパシタ（たとえば、ＭＯＳキャパシタ）を形成するための層転写後の金属被覆を説明する。転写後の金属被覆プロセスは、キャパシタの第１のプレートに結合された裏面金属被覆を形成し得る。加えて、裏面金属被覆から遠位の前面金属被覆は、キャパシタの第２のプレートに結合され得る。この配置では、デュアル側面接触キャパシタは、所望のキャパシタンス密度を達成するために従来のキャパシタ再分割を実行する必要なしに、単一のキャパシタを使用することによって所望のキャパシタンス密度を実現し得る。
ワイヤレス通信産業を活発にする１つの目標は、増加した帯域幅を消費者に提供することである。現世代の通信においてキャリアアグリゲーションを使用することで、この目標を達成するための１つの可能な解決策が提供される。キャリアアグリゲーションは、特定の地理的エリア内で２つの周波数帯域（たとえば、７００ＭＨｚおよび２ＧＨｚ）に対する認可を有する無線通信事業者が、単一の通信ストリームに対して両周波数を同時に使用することによって帯域幅を最大化することを可能にする。増加した量のデータがエンドユーザに供給されるが、キャリアアグリゲーションの実施は、データ送信のために使用される周波数による高調波周波数において生じるノイズによって複雑になる。たとえば、７００ＭＨｚの送信は２．１ＧＨｚにおいて高調波を生じる場合があり、この高調波は、２ＧＨｚの周波数においてブロードキャストされるデータと干渉する。
ワイヤレス通信に対して、受動デバイスが、キャリアアグリゲーションシステム内で信号を処理するために使用される。キャリアアグリゲーションシステムでは、信号はハイバンド周波数とローバンド周波数の両方によって伝達される。チップセットでは、受動デバイス（たとえば、ダイプレクサ）は通常、アンテナとチューナー（または無線周波数（ＲＦ）スイッチ）との間に挿入され、高い性能を確保する。通常、ダイプレクサ構成はインダクタとキャパシタとを含む。ダイプレクサは、クオリティ（Ｑ）ファクタの高いインダクタおよびキャパシタを使用することによって、高性能を達成できる。各構成要素の形状および方向を調整することによって実現することができる各構成要素間の電磁結合の低減によって、高性能ダイプレクサを実現することもできる。
図１Ａは、本開示の一態様による、ダイプレクサ２００を使用する無線周波数（ＲＦ）フロントエンド（ＲＦＦＥ）モジュール１００の概略図である。ＲＦフロントエンドモジュール１００は、電力増幅器１０２と、デュプレクサ／フィルタ１０４と、無線周波数（ＲＦ）スイッチモジュール１０６とを含む。電力増幅器１０２は、信号を送信のための特定の電力レベルに増幅する。デュプレクサ／フィルタ１０４は、周波数、挿入損失、拒絶、または他の同様のパラメータを含む様々な異なるパラメータに応じて入出力信号をフィルタ処理する。さらに、ＲＦスイッチモジュール１０６は、ＲＦフロントエンドモジュール１００の残りの部分に渡す入力信号の特定の部分を選択してもよい。
ＲＦフロントエンドモジュール１００はまた、チューナー回路１１２（たとえば、第１のチューナー回路１１２Ａおよび第２のチューナー回路１１２Ｂ）と、ダイプレクサ２００と、キャパシタ１１６と、インダクタ１１８と、接地端子１１５と、アンテナ１１４とを含む。チューナー回路１１２（たとえば、第１のチューナー回路１１２Ａおよび第２のチューナー回路１１２Ｂ）は、チューナー、ポータブルデータ入力端末（ＰＤＥＴ）、およびハウスキーピングアナログデジタル変換器（ＨＫＡＤＣ）などの構成要素を含む。チューナー回路１１２は、アンテナ１１４のインピーダンス同調（たとえば、電圧定在波比（ＶＳＷＲ）最適化）を実行してもよい。ＲＦフロントエンドモジュール１００は、ワイヤレストランシーバ（ＷＴＲ）１２０に結合された受動コンバイナ１０８も含む。受動コンバイナ１０８は、第１のチューナー回路１１２Ａおよび第２のチューナー回路１１２Ｂからの検出された電力を組み合わせる。ワイヤレストランシーバ１２０は、受動コンバイナ１０８からの情報を処理し、この情報をモデム１３０（たとえば、移動局モデム（ＭＳＭ））に提供する。モデム１３０は、デジタル信号をアプリケーションプロセッサ（ＡＰ）１４０に与える。
図１Ａに示すように、ダイプレクサ２００は、チューナー回路１１２のチューナー構成要素とキャパシタ１１６、インダクタ１１８、およびアンテナ１１４との間に位置する。ダイプレクサ２００は、アンテナ１１４とチューナー回路１１２との間に配置され、ＲＦフロントエンドモジュール１００から、ワイヤレストランシーバ１２０と、モデム１３０と、アプリケーションプロセッサ１４０とを含むチップセットへ高システム性能を提供することができる。ダイプレクサ２００は、ハイバンド周波数とローバンド周波数の両方に対して周波数ドメイン多重化も実行する。ダイプレクサ２００が入力信号に対してダイプレクサ２００の周波数多重化機能を実行した後、ダイプレクサ２００の出力が、キャパシタ１１６とインダクタ１１８とを含む任意のＬＣ（インダクタ／キャパシタ）ネットワークに送られる。ＬＣネットワークは、必要に応じて、アンテナ１１４の追加のインピーダンス整合構成要素を構成してもよい。その場合、特定の周波数を有する信号がアンテナ１１４によって送信または受信される。単一のキャパシタおよびインダクタが示されているが、複数の構成要素も企図される。
図１Ｂは、本開示の一態様による、キャリアアグリゲーションを実現するためのチップセット１６０用の、第１のダイプレクサ２００−１を含むワイヤレスローカルエリアネットワーク（ＷＬＡＮ）（たとえば、ＷｉＦｉ）モジュール１７０および第２のダイプレクサ２００−２を含むＲＦフロントエンドモジュール１５０の概略図である。ＷｉＦｉモジュール１７０は、アンテナ１９２をワイヤレスローカルエリアネットワークモジュール（たとえば、ＷＬＡＮモジュール１７２）に通信可能に結合する第１のダイプレクサ２００−１を含む。ＲＦフロントエンドモジュール１５０は、アンテナ１９４をデュプレクサ１８０を介してワイヤレストランシーバ（ＷＴＲ）１２０に通信可能に結合する第２のダイプレクサ２００−２を含む。ワイヤレストランシーバ１２０およびＷｉＦｉモジュール１７０のＷＬＡＮモジュール１７２は、電力管理集積回路（ＰＭＩＣ）１５６を介して電源１５２によって電力を供給されるモデム（ＭＳＭ、たとえばベースバンドモデム）１３０に結合される。チップセット１６０は、信号完全性を実現するためにキャパシタ１６２および１６４ならびにインダクタ１６６も含む。ＰＭＩＣ１５６、モデム１３０、ワイヤレストランシーバ１２０、およびＷＬＡＮモジュール１７２の各々は、キャパシタ（たとえば、１５８、１３２、１２２、および１７４）を含み、クロック１５４に従って動作する。チップセット１６０における様々なインダクタ構成要素およびキャパシタ構成要素の形状および配置によって、各構成要素間の電磁結合が低減し得る。
図２Ａは、本開示の一態様によるダイプレクサ２００の図である。ダイプレクサ２００は、ハイバンド（ＨＢ）入力ポート２１２と、ローバンド（ＬＢ）入力ポート２１４と、アンテナ２１６とを含む。ダイプレクサ２００のハイバンドパスはハイバンドアンテナスイッチ２１０−１を含む。ダイプレクサ２００のローバンドパスはローバンドアンテナスイッチ２１０−２を含む。ＲＦフロントエンドモジュールを含むワイヤレスデバイスは、アンテナスイッチ２１０およびダイプレクサ２００を使用してワイヤレスデバイスのＲＦ入力およびＲＦ出力用の広範囲のバンドを使用可能にし得る。さらに、アンテナ２１６は多入力多出力（ＭＩＭＯ）アンテナであってもよい。多入力多出力アンテナは、キャリアアグリゲーションなどの機能をサポートするためにワイヤレスデバイスのＲＦフロントエンドに広く使用される。
図２Ｂは、本開示の一態様によるＲＦフロントエンドモジュール２５０の図である。ＲＦフロントエンドモジュール２５０は、図２Ａに示されている広範囲の帯域を使用可能にするためにアンテナスイッチ（ＡＳＷ）２１０とダイプレクサ２００（またはトリプレクサ）とを含む。さらに、ＲＦフロントエンドモジュール２５０は、基板２０２によって支持されるフィルタ２３０と、ＲＦスイッチ２２０と、電力増幅器２１８とを含む。フィルタ２３０は、ＲＦフロントエンドモジュール２５０における高次高調波を防止するためにダイプレクサ、トリプレクサ、ローパスフィルタ、バランフィルタ、および／またはノッチフィルタを形成するように基板２０２に沿って配置されたインダクタ（Ｌ）とキャパシタ（Ｃ）とを有する様々なＬＣフィルタを含んでもよい。ダイプレクサ２００は、システムボード２０１（たとえば、プリント回路板（ＰＣＢ）またはパッケージ基板）上の表面実装型デバイス（ＳＭＤ）として実装されてもよい。代替的に、ダイプレクサ２００は、基板２０２上に実装されてもよい。
この配置では、ＲＦフロントエンドモジュール２５０は、ＭＯＳキャパシタなどのキャパシタを含むシリコンオンインシュレータ（ＳＯＩ）技術を使用して実装される。残念ながら、進化した相補型ＭＯＳ（ＣＭＯＳ）処理におけるＭＯＳキャパシタの使用では、指定されたキャパシタンス密度を実現するために大きい面積の消費がもたらされる。その上、ＳＯＩデバイス内のボディのシニングによって、ボディ抵抗はＭＯＳキャパシタ性能における制限要因であり、ボディはＭＯＳキャパシタプレートのうちの１つとして動作する。その結果、１つの大きい面積のキャパシタの代わりに、多くの小さい面積のキャパシタが、所望のキャパシタンス密度を実現するために使用される。このために、チップ空間の非効率的な使用、増加したチップの複雑さ、およびより低いチップ性能がもたらされる。その結果、本開示の態様は、図３Ａ〜図３Ｅおよび図４に示すように、デュアル側面接触キャパシタ（たとえば、ＭＯＳキャパシタ）を形成するための層転写プロセスを含む。
図３Ａ〜図３Ｅは、本開示の態様による、層転写プロセスの間の集積無線周波数（ＲＦ）回路構造３００の断面図を示す。図３Ａに示すように、ＲＦシリコンオンインシュレータ（ＳＯＩ）デバイスは、犠牲基板３０１（たとえば、バルクウエハ）によって支持される埋込み酸化物（ＢＯＸ）層３２０上にデバイス３１０を含む。ＲＦ ＳＯＩデバイスはまた、第１の誘電体層３０６内部でデバイス３１０に結合される相互接続３５０を含む。図３Ｂに示すように、ハンドル基板３０２が、ＲＦ ＳＯＩデバイスの第１の誘電体層３０６に接合される。加えて、犠牲基板３０１が除去される。層転写プロセスを使用して犠牲基板３０１を除去することで、誘電体の厚さが増加することによって、高性能で低寄生のＲＦデバイスが可能になる。すなわち、ＲＦ ＳＯＩデバイスの寄生キャパシタンスは、デバイス３１０とハンドル基板３０２との間の距離を決定する誘電体厚さに比例する。
図３Ｃに示すように、ＲＦ ＳＯＩデバイスは、ハンドル基板３０２が固定されて犠牲基板３０１が除去された時点で反転される。図３Ｄに示すように、層転写後の金属被覆プロセスは、たとえば、通常の相補型金属酸化物半導体（ＣＭＯＳ）プロセスを使用して実行される。図３Ｅに示すように、集積ＲＦ回路構造３００は、パッシベーション層を堆積させることと、ボンドパッドを開くことと、再配線層（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ）を堆積させることと、集積ＲＦ回路構造３００をシステムボード（たとえば、プリント回路板（ＰＣＢ））に接合することを可能にするために導電バンプ／ピラーを形成することとによって達成される。
本開示の様々な態様は、集積無線周波数（ＲＦ）回路構造のデバイスの裏面へのアクセスをもたらすための層転写および転写後の金属被覆のための技法を提供する。対照的に、基板工程（ＦＥＯＬ）プロセスの間に形成されたデバイスへのアクセスは、従来では、デバイスのゲートおよびソース／ドレイン領域と配線工程（ＢＥＯＬ）相互接続層（たとえば、Ｍ１、Ｍ２など）との間に接点を設ける中間工程（ＭＥＯＬ）処理の間に設けられる。本開示の態様は、クオリティ（Ｑ）ファクタの高いＲＦアプリケーションのためのデュアル側面接触キャパシタ（たとえば、ＭＯＳキャパシタ）を形成するための層転写後の金属被覆プロセスを伴う。
図４は、本開示の態様による、層転写プロセスを使用して製作されたデュアル側面接触キャパシタを含む集積ＲＦ回路構造４００の断面図である。代表的に、集積ＲＦ回路構造４００は、第１のプレートとしての半導体層４１２（たとえば、シリコンオンインシュレータ（ＳＯＩ）層）と第２のプレートとしてのゲート層４０８（たとえば、ポリ層）とを有する受動デバイス４１０（たとえば、ＭＯＳキャパシタ）を含む。この配置では、第１のプレート（たとえば、半導体層４１２）および第２のプレート（たとえば、ゲート層４０８）は、受動デバイス４１０を形成するためにキャパシタ誘電体層４２６（たとえば、高Ｋ誘電体）によって分離される。半導体層４１２、ゲート層４０８、およびキャパシタ誘電体層４２６はすべて、絶縁層４２０上に形成され得る。ＳＯＩ実装形態では、絶縁層４２０は埋込み酸化物（ＢＯＸ）層であり、ＳＯＩ層は、ＢＯＸ層（たとえば、絶縁層４２０）によって支持されるシャロートレンチ分離（ＳＴＩ）領域４２２を含み得る。
本明細書で説明するように、ＭＯＬ／ＢＥＯＬ層は、前面層と呼ばれる。対照的に、絶縁層４２０を支持する層は、本明細書では裏面層と呼ばれることがある。この用語に従って、集積ＲＦ回路構造４００はまた、前面金属被覆層によって一緒に結合される、前面金属被覆プラグ４１８（たとえば、前面タングステンプラグ）を含む前面金属被覆４０６を含む。前面金属被覆４０６は、前面接触層４３０（たとえば、前面シリサイド層）を介してゲート層４０８に結合され得る。この配置では、前面金属被覆プラグ４１８は、前面接触層４３０に結合される。
図４に示すように、裏面金属被覆４１４は、裏面接触層４３２（たとえば、裏面シリサイド層）を介して半導体層４１２に結合される。裏面シリサイドは、高い抵抗率に起因する問題を低減する。この配置では、裏面金属被覆４１４は、裏面金属被覆層（たとえば、タングステン）によって一緒に結合された裏面金属被覆プラグ４２４（たとえば、裏面タングステンプラグ）を含む。前面金属被覆４０６および裏面金属被覆４１４は、互いに遠位に正反対に配置され得る。前面接触層は前面シリサイド化を介してゲート層４０８上に、裏面接触層は裏面シリサイド化を介して半導体層４１２上に、それぞれ堆積され得る。この配置では、裏面金属被覆プラグ４２４は裏面接触層４３２に結合され、裏面金属被覆材料によって一緒に接合される。
本開示の関連態様では、前面金属被覆４０６は、前面誘電体層４０４内に配置されてもよく、受動デバイス４１０のゲート層４０８に近接する。加えて、裏面金属被覆４１４は、裏面誘電体層４１６内に配置された層転写後の金属被覆層であり得る。この配置では、裏面誘電体層４１６は絶縁層４２０に隣接し、場合によっては絶縁層４２０を支持する。加えて、ハンドル基板４０２は、前面誘電体層４０４に結合され得る。随意のトラップリッチ層が、前面誘電体層４０４とハンドル基板４０２との間に設けられてもよい。ハンドル基板４０２は、シリコンなどの半導体材料から構成され得る。本開示の一態様では、ハンドル基板は、スイッチトランジスタなど、少なくとも１つの他の能動／受動デバイスを含む。
図４に示すように、本開示の態様は、受動デバイス４１０として示される、デュアル側面接触キャパシタ（たとえば、ＭＯＳキャパシタ）を形成するための層転写後の金属被覆を説明する。転写後の金属被覆プロセスは、デュアル側面接触キャパシタの第１のプレート（たとえば、半導体層４１２）に結合された裏面金属被覆を形成し得る。加えて、裏面金属被覆４１４から遠位の前面金属被覆４０６は、デュアル側面接触キャパシタの第２のプレート（たとえば、ゲート層４０８）に結合され得る。この配置では、デュアル側面接触キャパシタは、所望のキャパシタンス密度を達成するために従来のキャパシタ再分割を実行する必要なしに、単一のキャパシタを使用することによって所望のキャパシタンス密度を実現し得る。
図５は、本開示の一態様による集積無線周波数（ＲＦ）回路構造を構築する方法５００を示すプロセスフロー図である。ブロック５０２において、受動デバイス（たとえば、ＭＯＳキャパシタ）は、犠牲基板上に配設された絶縁層の第１の表面上に製作される。たとえば、図３Ａに示すように、デバイス３１０は、埋込み酸化物（ＢＯＸ）層上に製作される。図４に示す配置では、受動デバイス４１０（たとえば、ＭＯＳキャパシタ）は、絶縁層４２０の第１の表面上に配置される。本開示の一態様では、所定のサイズの拡散領域が、第１のＭＯＳキャパシタプレートを設けるために半導体層４１２内部に形成される。半導体層４１２内部の拡散領域のサイズは、所望のキャパシタンス密度に従って決定される。次いで、キャパシタ誘電体層４２６が、半導体層４１２上に堆積される。次に、ゲート層４０８（たとえば、ポリシリコン層または金属ゲート層）が、ＭＯＳキャパシタ（たとえば、受動デバイス４１０）の形成を完了するためにキャパシタ誘電体層４２６上に堆積される。
ブロック５０４において、前面シリサイド化プロセスが、デバイスのゲート層の表面上にシリサイドから構成される前面接触層を堆積させるために実行される。たとえば、図４に示すように、前面接触層４３０が、ゲート層４０８上に堆積される。ブロック５０６において、前面金属被覆が、デバイス上の前面誘電体層内に製作される。たとえば、図４に示すように、前面金属被覆４０６が前面誘電体層４０４内に製作され、受動デバイス４１０に結合される。前面金属被覆４０６は、前面接触層４３０を介して受動デバイス４１０に結合され得る。前面金属被覆４０６は、前面接触層４３０に結合された前面金属被覆プラグ４１８（たとえば、前面タングステンプラグ）を含んでもよく、パターニングされた前面誘電体層内に前面金属被覆材料を堆積させることによって一緒に接合される。前面金属被覆４０６を製作する間、前面誘電体層４０４がパターニングされ、前面接触層４３０の所定の部分を露出させるためにエッチングされる。露出されると、第１の前面金属被覆材料が、前面接触層４３０の露出された所定の部分の上に堆積される。次に、第２の前面金属被覆材料が、前面金属被覆プラグ４１８上に堆積される。
再び図５を参照すると、ブロック５０８において、ハンドル基板が、前面誘電体層に接合される。たとえば、図４に示すように、ハンドル基板４０２が、前面誘電体層４０４に接合される。ブロック５１０において、犠牲基板が除去される。図３Ｂに示すように、層転写プロセスは、犠牲基板３０１の除去を含む。ブロック５１２において、裏面シリサイド化が、デバイスの半導体層の第１の面上にシリサイドを含む裏面接触層を堆積させるために実行される。たとえば、図４に示すように、裏面接触層４３２が、半導体層４１２上に堆積される。
ブロック５１４において、裏面金属被覆が、絶縁層上に製作される。図４に示すように、受動デバイス４１０が絶縁層４２０の第１の表面上に製作され、裏面金属被覆４１４が、ハンドル基板４０２から遠位にある絶縁層４２０の対向する面上に製作される。加えて、裏面金属被覆４１４は、裏面接触層４３２を介して半導体層４１２に結合され得る。裏面金属被覆４１４を製作する間、絶縁層４２０がパターニングされ、裏面接触層４３２の所定の部分を露出させるためにエッチングされる。露出されると、第１の裏面金属被覆材料が、裏面金属被覆プラグ４２４（たとえば、裏面タングステンプラグ）を形成するために裏面接触層４３２の露出された所定の部分の上に堆積される。次に、第２の裏面金属被覆材料が、裏面金属被覆プラグ４２４上に堆積される。裏面金属被覆４１４は、前面金属被覆４０６に対して遠位にかつ正反対に配置され得る。
本開示のさらなる態様によれば、デュアル側面接触キャパシタを含む集積ＲＦ回路構造が説明される。集積ＲＦ回路構造は、電荷を蓄積するための手段を含む。集積ＲＦ回路構造はまた、絶縁層と裏面誘電体層とを含む。電荷蓄積手段は、図４に示す半導体層４１２およびゲート層４０８であり得る。別の態様では、前述の手段は、前述の手段によって列挙された機能を実行するように構成される任意のモジュールまたは任意の装置であってもよい。
キャパシタは、電荷を蓄積するために集積回路内で使用される受動素子である。キャパシタは、プレート間の絶縁材料と導電性があるプレートまたは構造を使用して作られることが多い。所与のキャパシタ用の蓄積の量、すなわち、キャパシタンスは、それらのプレートおよび絶縁体を作るために使用される材料、プレートのエリア、およびプレート間の間隔を条件とする。絶縁材料は誘電材料であることが多い。金属酸化物半導体（ＭＯＳ）キャパシタは、平行プレートキャパシタの一例であり、絶縁体はゲート酸化物であり、プレートはデバイスのボディおよびゲートから作られる。
ＭＯＳキャパシタは、増加したキャパシタンス密度を実現するためにＲＦアプリケーションにおいて使用される場合がある。残念ながら、進化した相補型ＭＯＳ（ＣＭＯＳ）処理において使用されるＭＯＳキャパシタは、大きい面積を占有する場合がある。その上、ＳＯＩデバイス内のボディのシニングは、ＭＯＳキャパシタ性能における制限要因となっているかなりのボディ抵抗を生じる。その結果、１つの大きい面積のキャパシタの代わりに、多くの小さい面積のキャパシタが、所望のキャパシタンス密度を実現するために使用される。このために、チップ空間の非効率的な使用、増加したチップの複雑さ、およびより低いチップ性能がもたらされる。
本開示の態様は、デュアル側面接触キャパシタ（たとえば、ＭＯＳキャパシタ）を形成するための層転写後の金属被覆を使用して説明する。転写後の金属被覆プロセスは、キャパシタの第１のプレートに結合された裏面金属被覆を形成し得る。加えて、裏面金属被覆から遠位の前面金属被覆は、キャパシタの第２のプレートに結合され得る。この配置では、デュアル側面接触キャパシタは、所望のキャパシタンス密度を達成するために従来のキャパシタ再分割を実行する必要なしに、単一のキャパシタを使用することによって所望のキャパシタンス密度を実現し得る。
この配置では、前面金属被覆はキャパシタの第２のプレートに結合され、キャパシタの第１のプレートに結合された裏面金属被覆から遠位に配置される。本開示の態様では、第１のプレートはシリコンオンインシュレータ（ＳＯＩ）層から構成され、第２のプレートはゲート層から構成される。裏面金属被覆は、裏面接触層を介してキャパシタの第１のプレートに結合される。前面金属被覆は、前面接触層を介して第２のプレートに結合される。この配置では、キャパシタは、従来のキャパシタ再分割を実行する必要なしに、単一のキャパシタを使用することによって所望のキャパシタンス密度を実現し、それにより、追加のチップ空間、減少したチップの複雑さ、および向上したチップの効率および性能がもたらされる。
図６は、本開示の一態様が有利に利用される場合がある、例示的なワイヤレス通信システム６００を示すブロック図である。説明のために、図６は、３つのリモートユニット６２０、６３０、および６５０、ならびに２つの基地局６４０を示す。ワイヤレス通信システムがこれよりも多くのリモートユニットおよび基地局を有してもよいことが認識されよう。リモートユニット６２０、６３０および６５０は、開示されたデュアル側面接触キャパシタを含むＩＣデバイス６２５Ａ、６２５Ｃおよび６２５Ｂを含む。基地局、スイッチングデバイス、ネットワーク機器などの他のデバイスも、開示されたデュアル側面接触キャパシタを含んでもよいことが認識されよう。図６は、基地局６４０からリモートユニット６２０、６３０、および６５０への順方向リンク信号６８０、ならびに、リモートユニット６２０、６３０、および６５０から基地局６４０への逆方向リンク信号６９０を示す。
図６では、リモートユニット６２０はモバイル電話として示され、リモートユニット６３０はポータブルコンピュータとして示され、リモートユニット６５０はワイヤレスローカルループシステム内の固定ロケーションリモートユニットとして示される。たとえば、リモートユニットは、モバイル電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末（ＰＤＡ）などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メーター読取り機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令を記憶するかもしくは取り出す他の通信デバイス、あるいはそれらの組合せであってもよい。図６は本開示の態様によるリモートユニットを示すが、本開示はこれらの例示的に示されるユニットに限定されない。本開示の態様は、開示されたデュアル側面接触キャパシタを含む、多くのデバイスにおいて適切に採用され得る。
図７は、上で開示されたデュアル側面接触キャパシタなどの半導体構成要素の回路設計、レイアウト設計、および論理設計のために使用される、設計用ワークステーションを示すブロック図である。設計用ワークステーション７００は、オペレーティングシステムソフトウェアと、サポートファイルと、ＣａｄｅｎｃｅまたはＯｒＣＡＤなどの設計ソフトウェアが入っているハードディスク７０１を含む。設計用ワークステーション７００はまた、回路７１０、またはデュアル側面接触キャパシタなどの半導体構成要素７１２の設計を容易にするためにディスプレイ７０２を含む。回路設計７１０または半導体構成要素７１２を有形に記憶するために記憶媒体７０４が設けられる。回路設計７１０または半導体構成要素７１２は、ＧＤＳＩＩやＧＥＲＢＥＲなどのファイルフォーマットで記憶媒体７０４上に格納されてもよい。記憶媒体７０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってもよい。さらに、設計用ワークステーション７００は、記憶媒体７０４から入力を受け取るか、または記憶媒体７０４に出力を書き込むためのドライブ装置７０３を含む。
記憶媒体７０４上に記録されたデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または電子ビームリソグラフィなどのシリアル書込みツールのためのマスクパターンデータを指定してもよい。データはさらに、論理シミュレーションに関連したタイミング図やネット回路などの論理検証データを含んでもよい。記憶媒体７０４上にデータを用意すると、半導体ウエハを設計するためのプロセスの数が減少することによって、回路設計７１０または半導体構成要素７１２の設計が容易になる。
ファームウェアおよび／またはソフトウェアの実装形態の場合、この方法は、本明細書で説明した機能を実行するモジュール（たとえば、プロシージャ、関数など）を用いて実装されてもよい。本明細書で説明する方法を実施する際に、命令を有形に具現する機械可読媒体が使用されてもよい。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサユニットによって実行されてもよい。メモリは、プロセッサユニット内に実装されてもよくあるいはプロセッサユニットの外部に実装されてもよい。本明細書において使用される「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定すべきではない。
各機能は、ファームウェアおよび／またはソフトウェアにおいて実装される場合、コンピュータ可読媒体上の１つまたは複数の命令またはコードとして記憶されてもよい。例には、データ構造を用いて符号化されたコンピュータ可読媒体、およびコンピュータプログラムを用いて符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスできる入手可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するために使用することができるとともに、コンピュータによってアクセスすることができる他の媒体を含むことができ、本明細書において使用されるディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザーディスク（登録商標）（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）、およびブルーレイディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生し、ディスク（ｄｉｓｃ）はデータをレーザーを用いて光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲に含まれるべきである。
コンピュータ可読媒体上のストレージに加えて、命令および／またはデータは、通信装置に含まれる伝送媒体上の信号として備えられてもよい。たとえば、通信装置は、命令およびデータを示す信号を有するトランシーバを含んでもよい。命令およびデータは、１つまたは複数のプロセッサに、請求項に概説される機能を実施させるように構成される。
本開示およびその利点について詳細に説明したが、添付の特許請求の範囲によって定義される本開示の技術から逸脱することなく、明細書において様々な変更、置換、および改変を施すことができることを理解されたい。たとえば、「上」および「下」などの関係語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転される場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指すことがある。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、ならびに組成物、手段、方法、およびステップの特定の構成に限定されることを意図していない。本開示から当業者が容易に諒解するように、本明細書で説明する対応する構成と実質的に同じ機能を実行するかまたは実質的にそれと同じ結果を達成する、現存するかまたは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用されてもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをそれらの範囲内に含むことを意図する。
１００ 無線周波数（ＲＦ）フロントエンド（ＲＦＦＥ）モジュール
１０２ 電力増幅器
１０４ デュプレクサ／フィルタ
１０６ ＲＦスイッチモジュール
１０８ 受動コンバイナ
１１２ チューナー回路
１１２Ａ 第１のチューナー回路
１１２Ｂ 第２のチューナー回路
１１４ アンテナ
１１５ 接地端子
１１６ キャパシタ
１１８ インダクタ
１２０ ワイヤレストランシーバ（ＷＴＲ）
１２２ キャパシタ
１３０ モデム
１３２ キャパシタ
１４０ アプリケーションプロセッサ
１５０ ＲＦフロントエンドモジュール
１５２ 電源
１５４ クロック
１５６ 電力管理集積回路（ＰＭＩＣ）
１５８ キャパシタ
１６０ チップセット
１６２ キャパシタ
１６４ キャパシタ
１６６ インダクタ
１７０ ＷｉＦｉモジュール
１７２ ＷＬＡＮモジュール
１７４ キャパシタ
１８０ デュプレクサ
１９２ アンテナ
１９４ アンテナ
２００ ダイプレクサ
２００−１ 第１のダイプレクサ
２００−２ 第２のダイプレクサ
２０１ システムボード
２０２ 基板
２１０ アンテナスイッチ（ＡＳＷ）
２１０−１ ハイバンドアンテナスイッチ
２１０−２ ローバンドアンテナスイッチ
２１２ ハイバンド（ＨＢ）入力ポート
２１４ ローバンド（ＬＢ）入力ポート
２１６ アンテナ
２１８ 電力増幅器
２２０ ＲＦスイッチ
２３０ フィルタ
２５０ ＲＦフロントエンドモジュール
３００ ＲＦ回路構造
３０１ 犠牲基板
３０２ ハンドル基板
３０６ 第１の誘電体層
３１０ デバイス
３２０ 埋込み酸化物（ＢＯＸ）層
３５０ 相互接続
４００ ＲＦ回路構造
４０２ ハンドル基板
４０４ 前面誘電体層
４０６ 前面金属被覆
４０８ ゲート層
４１０ 受動デバイス
４１２ 半導体層
４１４ 裏面金属被覆
４１６ 裏面誘電体層
４１８ 前面金属被覆プラグ
４２０ 絶縁層
４２２ シャロートレンチ分離（ＳＴＩ）領域
４２４ 裏面金属被覆プラグ
４２６ キャパシタ誘電体層
４３０ 前面接触層
４３２ 裏面接触層
６００ ワイヤレス通信システム
６２０ リモートユニット
６２５Ａ ＩＣデバイス
６２５Ｂ ＩＣデバイス
６２５Ｃ ＩＣデバイス
６３０ リモートユニット
６４０ 基地局
６５０ リモートユニット
６８０ 順方向リンク信号
６９０ 逆方向リンク信号
７００ 設計用ワークステーション
７０１ ハードディスク
７０２ ディスプレイ
７０３ ドライブ装置
７０４ 記憶媒体
７１０ 回路設計
７１２ 半導体構成要素

Claims (25)

  1. キャパシタ誘電体層によって分離される、第１のプレートとしての半導体層と第２のプレートとしてのゲート層とを含むキャパシタと、
    前記キャパシタの前記第１のプレートに結合された裏面金属被覆と、
    前記キャパシタの前記第２のプレートに結合された前面金属被覆であって、前記裏面金属被覆から遠位に配置される前面金属被覆とを備える、集積回路構造。
  2. 前記裏面金属被覆が、裏面誘電体層内に配置された層転写後の金属被覆層を備える、請求項１に記載の集積回路構造。
  3. 前記前面金属被覆が前面誘電体層内部にあり、前記キャパシタの前記ゲート層に近接する、請求項１に記載の集積回路構造。
  4. 裏面シリサイド層をさらに備え、前記裏面シリサイド層を介して前記裏面金属被覆が前記キャパシタの前記第１のプレートに結合される、請求項１に記載の集積回路構造。
  5. 前面シリサイド層をさらに備え、前記前面シリサイド層を介して前記前面金属被覆が前記キャパシタの前記第２のプレートに結合される、請求項１に記載の集積回路構造。
  6. 前記キャパシタ誘電体層が高Ｋ誘電体を含み、前記半導体層がシリコンオンインシュレータ（ＳＯＩ）層を備える、請求項１に記載の集積回路構造。
  7. 前記前面金属被覆および前記裏面金属被覆が、互いに正反対に配置される、請求項１に記載の集積回路構造。
  8. ＲＦフロントエンドモジュールに統合され、前記ＲＦフロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の集積回路構造。
  9. 集積回路構造を構築する方法であって、
    絶縁層によって支持され、犠牲基板上に配設されるデバイスを製作するステップと、
    前記デバイスのゲート層上に前面接触層を堆積させるステップと、
    前記デバイス上であり、前記前面接触層に結合される前面誘電体層内の前面金属被覆を製作するステップと、
    前記デバイス上の前記前面誘電体層にハンドル基板を接合するステップと、
    前記犠牲基板を除去するステップと、
    前記デバイスの半導体層上に裏面接触層を堆積させるステップと、
    前記絶縁層を支持する裏面誘電体層内に裏面金属被覆を製作するステップであって、前記裏面金属被覆が前記裏面接触層に結合され、前記前面金属被覆から遠位に配置される、裏面金属被覆を製作するステップとを含む方法。
  10. 前記裏面金属被覆を作製するステップが、
    前記裏面接触層の所定の部分を露出させるために前記デバイスの前記半導体層に従って前記絶縁層をパターニングするステップと、
    前記裏面金属被覆を形成するために、前記パターニングされた絶縁層内部でかつ前記裏面接触層の前記露出された所定の部分の上に裏面金属被覆材料を堆積させるステップと、
    前記絶縁層および前記裏面金属被覆の上に前記裏面誘電体層を堆積させるステップとを含む、請求項９に記載の方法。
  11. 前記裏面金属被覆材料を堆積させるステップが、
    複数の裏面金属被覆プラグを形成するために、前記裏面接触層の前記露出された所定の部分の上に第１の裏面金属被覆材料を堆積させるステップと、
    前記複数の裏面金属被覆プラグ上に第２の裏面金属被覆材料を堆積させるステップとを含む、請求項１０に記載の方法。
  12. 前記前面金属被覆を作製するステップが、
    前記裏面接触層の所定の部分を露出させるために前記デバイスの前記ゲート層に従って前記前面誘電体層をパターニングするステップと、
    複数の前面金属被覆プラグを形成するために、前記パターニングされた前面誘電体層内部でかつ前記裏面接触層の前記露出された所定の部分の上に第１の裏面金属被覆材料を堆積させるステップと、
    前記裏面金属被覆を形成するために前記複数の前面金属被覆プラグ上に第２の前面金属被覆材料を堆積させるステップとを含む、請求項９に記載の方法。
  13. 前記ハンドル基板を接合するステップが、
    前記前面誘電体層上にトラップリッチ層を堆積させるステップと、
    前記ハンドル基板を前記トラップリッチ層に接合するステップとをさらに含む、請求項９に記載の方法。
  14. 前記集積ＲＦ回路構造をＲＦフロントエンドモジュールに統合するステップをさらに含み、前記ＲＦフロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも１つに組み込まれる、請求項９に記載の方法。
  15. 絶縁層および裏面誘電体層によって支持される電荷を蓄積するための手段と、
    前記裏面誘電体層内に配置され、前記電荷蓄積手段に結合された裏面金属被覆と、
    前記電荷蓄積手段上で前面誘電体層内に配置された前面金属被覆であって、前記電荷蓄積手段に結合され、前記裏面金属被覆から遠位に配置される前面金属被覆とを含む、集積回路構造。
  16. 前記裏面金属被覆が、裏面シリサイド層を介して前記電荷蓄積手段に結合される、請求項１５に記載の集積回路構造。
  17. 前記前面金属被覆が、前面シリサイド化層を介して前記電荷蓄積手段に結合される、請求項１５に記載の集積回路構造。
  18. 前記電荷蓄積手段上の前記前面誘電体層上のトラップリッチ層と、
    前記トラップリッチ層上のハンドル基板とをさらに備える、請求項１５に記載の集積回路構造。
  19. 前記ハンドル基板が、少なくとも１つの他の能動／受動デバイスを含む、請求項１８に記載の集積回路構造。
  20. ＲＦフロントエンドモジュールに統合され、前記ＲＦフロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも１つに組み込まれる、請求項１５に記載の集積回路構造。
  21. キャパシタ誘電体層によって分離される、第１のプレートとしての半導体層と第２のプレートとしてのゲート層とを含むキャパシタを備える集積無線周波数（ＲＦ）回路構造であって、裏面金属被覆が前記キャパシタの前記第１のプレートに結合され、前面金属被覆が前記キャパシタの前記第２のプレートに結合され、前記前面金属被覆が前記裏面金属被覆から遠位に配置される、集積ＲＦ回路構造と、
    前記キャパシタに結合されたスイッチトランジスタと、
    前記スイッチトランジスタの出力に結合されたアンテナとを備える、無線周波数（ＲＦ）フロントエンドモジュール。
  22. 前記前面金属被覆が、前記ゲート層上の前面接触層の所定の部分に結合された複数の前面金属被覆プラグと、前記複数の前面金属被覆プラグに結合された前面金属被覆層とを備える、請求項２１に記載のＲＦフロントエンドモジュール。
  23. 前記裏面金属被覆が、前記半導体層上の裏面接触層の所定の部分に結合された複数の裏面金属被覆プラグと、前記複数の裏面金属被覆プラグに結合された裏面金属被覆層とを備える、請求項２１に記載のＲＦフロントエンドモジュール。
  24. 前記キャパシタ誘電体層が高Ｋ誘電体を含み、前記半導体層がシリコンオンインシュレータ（ＳＯＩ）層を備える、請求項２１に記載のＲＦフロントエンドモジュール。
  25. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも１つの中に組み込まれる、請求項２１に記載のＲＦフロントエンドモジュール。
JP2019505480A 2016-08-18 2017-07-14 デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用 Active JP6921180B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/240,952 US9847293B1 (en) 2016-08-18 2016-08-18 Utilization of backside silicidation to form dual side contacted capacitor
US15/240,952 2016-08-18
PCT/US2017/042213 WO2018034756A1 (en) 2016-08-18 2017-07-14 Utilization of backside silicidation to form dual side contacted capacitor

Publications (3)

Publication Number Publication Date
JP2019525476A true JP2019525476A (ja) 2019-09-05
JP2019525476A5 JP2019525476A5 (ja) 2020-08-13
JP6921180B2 JP6921180B2 (ja) 2021-08-18

Family

ID=59416818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019505480A Active JP6921180B2 (ja) 2016-08-18 2017-07-14 デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用

Country Status (7)

Country Link
US (2) US9847293B1 (ja)
EP (1) EP3501045A1 (ja)
JP (1) JP6921180B2 (ja)
KR (1) KR20190039714A (ja)
CN (1) CN109690788A (ja)
BR (1) BR112019002750B1 (ja)
WO (1) WO2018034756A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847293B1 (en) 2016-08-18 2017-12-19 Qualcomm Incorporated Utilization of backside silicidation to form dual side contacted capacitor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107186A (ja) * 1994-08-31 1996-04-23 Internatl Business Mach Corp <Ibm> 集積されたコンパクトなコンデンサと抵抗／インダクタの構成
JPH08222701A (ja) * 1995-02-17 1996-08-30 Asahi Chem Ind Co Ltd キャパシタを有する半導体装置およびその製造方法
JP2005519475A (ja) * 2002-03-07 2005-06-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ キャパシタを備えたモノリシック集積ｓｏｉ回路
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
JP2013038349A (ja) * 2011-08-10 2013-02-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20160043108A1 (en) * 2014-08-07 2016-02-11 Silanna Semiconductor U.S.A., Inc. Semiconductor Structure with Multiple Active Layers in an SOI Wafer
JP2016066792A (ja) * 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882649A (en) * 1988-03-29 1989-11-21 Texas Instruments Incorporated Nitride/oxide/nitride capacitor dielectric
JP3326267B2 (ja) 1994-03-01 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
US6320237B1 (en) 1999-11-08 2001-11-20 International Business Machines Corporation Decoupling capacitor structure
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
SE527487C2 (sv) 2004-03-02 2006-03-21 Infineon Technologies Ag En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator
JP2005260163A (ja) 2004-03-15 2005-09-22 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置及びその製造方法
US20050280087A1 (en) * 2004-06-16 2005-12-22 Cree Microwave, Inc. Laterally diffused MOS transistor having source capacitor and gate shield
US7064043B1 (en) 2004-12-09 2006-06-20 Texas Instruments Incorporated Wafer bonded MOS decoupling capacitor
US20060170044A1 (en) 2005-01-31 2006-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. One-transistor random access memory technology integrated with silicon-on-insulator process
US7345334B2 (en) 2005-04-27 2008-03-18 International Business Machines Corporation Integrated circuit (IC) with high-Q on-chip discrete capacitors
US7709313B2 (en) 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
US8013342B2 (en) * 2007-11-14 2011-09-06 International Business Machines Corporation Double-sided integrated circuit chips
US20090057742A1 (en) 2007-08-30 2009-03-05 Sungjae Lee Cmos varactor
CN101952961B (zh) * 2008-02-25 2013-01-30 飞兆半导体公司 包括集成薄膜电感器的微模块及其制造方法
US8889548B2 (en) * 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US20130158378A1 (en) * 2011-09-22 2013-06-20 The Ohio State University Ionic barrier for floating gate in vivo biosensors
US8592241B2 (en) * 2011-09-28 2013-11-26 Freescale Semiconductor, Inc. Method for packaging an electronic device assembly having a capped device interconnect
US8748258B2 (en) 2011-12-12 2014-06-10 International Business Machines Corporation Method and structure for forming on-chip high quality capacitors with ETSOI transistors
US8685790B2 (en) * 2012-02-15 2014-04-01 Freescale Semiconductor, Inc. Semiconductor device package having backside contact and method for manufacturing
JP6216235B2 (ja) * 2013-05-07 2017-10-18 キヤノン株式会社 画像形成装置及びその制御方法とプログラム
US9257393B1 (en) * 2014-09-29 2016-02-09 Freescale Semiconductor Inc. Fan-out wafer level packages containing embedded ground plane interconnect structures and methods for the fabrication thereof
US9620463B2 (en) * 2015-02-27 2017-04-11 Qualcomm Incorporated Radio-frequency (RF) shielding in fan-out wafer level package (FOWLP)
US9780210B1 (en) * 2016-08-11 2017-10-03 Qualcomm Incorporated Backside semiconductor growth
US9847293B1 (en) 2016-08-18 2017-12-19 Qualcomm Incorporated Utilization of backside silicidation to form dual side contacted capacitor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107186A (ja) * 1994-08-31 1996-04-23 Internatl Business Mach Corp <Ibm> 集積されたコンパクトなコンデンサと抵抗／インダクタの構成
JPH08222701A (ja) * 1995-02-17 1996-08-30 Asahi Chem Ind Co Ltd キャパシタを有する半導体装置およびその製造方法
JP2005519475A (ja) * 2002-03-07 2005-06-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ キャパシタを備えたモノリシック集積ｓｏｉ回路
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
JP2013038349A (ja) * 2011-08-10 2013-02-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20160043108A1 (en) * 2014-08-07 2016-02-11 Silanna Semiconductor U.S.A., Inc. Semiconductor Structure with Multiple Active Layers in an SOI Wafer
JP2016066792A (ja) * 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US9847293B1 (en) 2017-12-19
US10290579B2 (en) 2019-05-14
US20180076137A1 (en) 2018-03-15
CN109690788A (zh) 2019-04-26
KR20190039714A (ko) 2019-04-15
WO2018034756A1 (en) 2018-02-22
BR112019002750B1 (pt) 2023-04-11
EP3501045A1 (en) 2019-06-26
BR112019002750A2 (pt) 2019-05-14
JP6921180B2 (ja) 2021-08-18

Similar Documents

Publication Publication Date Title
JP7158373B2 (ja) 裏面半導体成長
KR102054924B1 (ko) 듀얼-사이디드 프로세싱을 갖는 로직 회로 블록 레이아웃들
CN109314097B (zh) 用于反向偏置开关晶体管的方法和装置
US10074942B2 (en) Switch device performance improvement through multisided biased shielding
US9812580B1 (en) Deep trench active device with backside body contact
US9917062B1 (en) Self-aligned transistors for dual-side processing
US10043752B2 (en) Substrate contact using dual sided silicidation
JP6921180B2 (ja) デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210727

R150 Certificate of patent or registration of utility model

Ref document number: 6921180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150