ITMI20130060A1 - Dispositivo a semiconduttore a struttura impilata. - Google Patents
Dispositivo a semiconduttore a struttura impilata.Info
- Publication number
- ITMI20130060A1 ITMI20130060A1 IT000060A ITMI20130060A ITMI20130060A1 IT MI20130060 A1 ITMI20130060 A1 IT MI20130060A1 IT 000060 A IT000060 A IT 000060A IT MI20130060 A ITMI20130060 A IT MI20130060A IT MI20130060 A1 ITMI20130060 A1 IT MI20130060A1
- Authority
- IT
- Italy
- Prior art keywords
- layer
- insulating layer
- capacitor
- conductivity
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
DESCRIZIONE
“Dispositivo a semiconduttore a struttura impilataâ€
CONTESTO
Campo tecnico
La presente invenzione si riferisce a un dispositivo a semiconduttore a struttura impilata.
Descrizione della tecnica correlata
Nel mercato delle applicazioni elettroniche integrate, in cui sono necessari imballi sempre più piccoli, à ̈ più difficile soddisfare tale richiesta, in particolare utilizzando tecnologie a basso costo con tecniche fotoelettroniche a basso costo. Per soddisfare tale requisito, à ̈ possibile adottare tecniche con strutture impilate, per cui i componenti elettrici vengono realizzati su piani differenti separati mediante strati isolanti intermedi.
Le tecniche a semiconduttore a struttura impilata necessitano della planarità dello strato isolante intermedio, un aspetto che à ̈ sempre garantito nelle tecnologie planari avanzate costose. La planarità di detto strato à ̈ una condizione necessaria affinché un componente impilato non risenta di difetti strutturali che possono limitare la funzionalità .
Una tecnologia a basso costo nota, realizzata principalmente per formare progetto e lay-out di prodotti riguardanti i regolatori lineari, à ̈ la tecnologia HBIP40 (High Bipolar 40V). La tecnologia HBIP40 à ̈ una tecnologia modulare, in quanto à ̈ possibile aggiungere al processo di base altre fasi di lavorazione differenti, risultando di conseguenza idonea per i componenti impilati. Tuttavia, poiché la tecnologia HBIP40 non à ̈ una tecnologia particolarmente avanzata, non à ̈ previsto l’utilizzo di uno strato isolante planare.
BREVE SOMMARIO
Un aspetto della presente invenzione à ̈ di fornire un dispositivo a semiconduttore a struttura impilata per limitare l’occupazione dell’area di semiconduttore.
Un aspetto della presente invenzione à ̈ un dispositivo a semiconduttore comprendente un condensatore realizzato in un substrato di un primo tipo di conduttività , detto condensatore comprendendo:
uno strato molto drogato di un secondo tipo di conduttività posizionato al di sopra di detto substrato,
un primo strato isolante posizionato al di sopra di detto strato molto drogato del secondo tipo di conduttività ,
un primo strato di metalli posizionato al di sopra di detto primo strato isolante, detto dispositivo a semiconduttore comprendendo
un secondo strato isolante depositato al di sopra del condensatore, in cui almeno un resistore viene creato al di sopra di detto secondo strato isolante per mezzo di uno strato comprendente almeno una regione di materiale resistivo disposta tra due regioni di un secondo strato di metalli.
BREVE DESCRIZIONE DELLE SVARIATE VISTE DEI DISEGNI
Le caratteristiche e i vantaggi della presente invenzione risulteranno evidenti dalla seguente descrizione dettagliata della sua forma di realizzazione pratica, illustrata a titolo di esempio non limitativo nei disegni allegati, in cui:
la Figura 1 mostra una sezione trasversale schematica di una struttura a semiconduttore a strati multipli secondo la tecnica anteriore;
la Figura 2 mostra una sezione trasversale schematica di un dispositivo con struttura a semiconduttore secondo la presente invenzione;
la Figura 3 mostra una struttura schematica di un regolatore lineare integrato secondo la tecnica anteriore;
la Figura 4 mostra una struttura schematica di un regolatore lineare integrato con il dispositivo con struttura a semiconduttore della Figura 2.
Facendo riferimento alla Figura 1, Ã ̈ mostrata una sezione trasversale schematica di una struttura a semiconduttore 1 secondo la tecnica anteriore. Per esempio, la struttura a semiconduttore 1 Ã ̈ una struttura a semiconduttore a strati multipli adottata nelle applicazioni di regolatori lineari integrati, per esempio una struttura a strati multipli realizzata con la tecnologia HBIP40 (High Bipolar 40V).
Detta struttura a strati multipli 1 comprende un substrato a semiconduttore 2 di un primo tipo di conduttività , per esempio un substrato a semiconduttore di tipo p. Un condensatore 11 viene creato al di sopra del substrato a semiconduttore 2; il condensatore 11 viene formato per mezzo di uno strato molto drogato 5 di un secondo tipo di conduttività , di un primo strato isolante 6 sovrapposto sullo strato molto drogato 5 e di un primo strato di metalli 7 posizionato al di sopra di detto strato isolante 6. Preferibilmente, uno strato poco drogato 3 di un secondo tipo di conduttività viene formato sul substrato a semiconduttore 2, per esempio uno strato epitassiale a semiconduttore di tipo n poco drogato cresciuto al di sopra di detto substrato 2. Preferibilmente, lo strato molto drogato del secondo tipo di conduttività 5 à ̈ una sacca di tipo n molto drogata ottenuta nello strato del secondo tipo di conduttività 3 e, preferibilmente, il primo strato isolante 6 à ̈ uno strato in biossido di silicio termico (SiO2), posizionato al di sopra di detta sacca di tipo n molto drogata 5 e al di sotto del primo strato di metalli 7. In detto condensatore 11, la sacca molto drogata 5 e il primo strato di metalli 7 sono due conduttori paralleli del condensatore, mentre lo strato isolante 6 à ̈ lo strato di dielettrico posizionato tra i conduttori 5 e 7.
Un secondo strato isolante 8, per esempio uno strato sepolto di biossido di silicio (SiO2), viene posizionato al di sopra di detto condensatore Il e fornisce l’isolamento elettrico del condensatore 11. La porzione di superficie al di sopra del condensatore 11 à ̈ sicuramente planare, poiché lo strato dielettrico 6 posizionato tra i due conduttori 5 e 7 del condensatore garantisce laplanarità dello strato isolante 8.
Almeno un resistore viene realizzato al di sopra di detto strato isolante 8 per mezzo di uno strato comprendente almeno una regione 10 di un materiale resistivo, per esempio di uno strato di resistore a film sottile (TFR), disposto tra due regioni di un secondo strato di metalli 9. La regione 10 del materiale resistivo à ̈ adiacente o almeno parzialmente adiacente alle regioni 9 del secondo strato di metalli, ed à ̈ adiacente allo strato isolante 8. Per esempio, nella Figura 2, sono mostrati due resistori R1, R2 realizzati al di sopra dello strato isolante disposto sul condensatore 11. È possibile utilizzare dette due resistenze per formare un partitore resistivo.
Infatti, nelle applicazioni di regolatori lineari à ̈ necessario un divisore resistivo, ed esso richiede un’area appropriata di substrato. Per esempio, nella struttura schematica di un regolatore lineare integrato 22 della tecnica anteriore (Figura 3), un divisore resistivo 26 viene posizionato in un’area dedicata, e un condensatore 21 viene realizzato in un’altra area dedicata del regolatore lineare integrato. Per contro, impilando il divisore resistivo al di sopra del condensatore 11 anche in questo tipo di tecnologie a basso costo, un regolatore lineare occupa un’area inferiore del semiconduttore. La Figura 4 mostra in modo schematico una struttura di un regolatore lineare integrato 12 in cui un divisore resistivo 16 viene impilato al di sopra del condensatore 11 secondo la presente invenzione.
Un metodo per fabbricare il dispositivo a semiconduttore 1 comprende la fabbricazione del condensatore 11 al di sopra di un substrato a semiconduttore 2 di un primo tipo di conduttività :
formare uno strato molto drogato 5 di un secondo tipo di conduttività al di sopra del substrato a semiconduttore 2 di un primo tipo di conduttività ,
formare un primo strato isolante 6 al di sopra dello strato molto drogato 5 del secondo tipo di conduttività ,
formare un primo strato di metalli 7 al di sopra del primo strato isolante 6.
Il metodo comprende anche depositare un secondo strato isolante 8 al di sopra del condensatore Il e realizzare almeno un resistore mediante:
depositare un secondo strato di metalli al di sopra dello strato isolante 8, rimuovere in modo selettivo il secondo strato di metalli mediante un processo di fotomascheramento e di fotoincisione a secco per formare almeno due regioni 9 del secondo strato di metalli che sono separate da una regione priva di materiale metallico, depositare uno strato di materiale resistivo per formare almeno una regione 10 di materiale resistivo al di sopra di detto secondo strato isolante tra dette due regioni 9 del secondo strato di metalli.
Preferibilmente, prima della formazione del condensatore 11, uno strato a semiconduttore epitassiale poco drogato 3 del secondo tipo di conduttività viene sviluppato sul substrato a semiconduttore 2 del primo tipo di conduttività ; in seguito, lo strato molto drogato 5 viene realizzato formando una sacca in detto strato a semiconduttore epitassiale poco drogato 3 del secondo tipo di conduttività .
Preferibilmente, il secondo strato isolante à ̈ uno strato di biossido di silicio termico che viene sviluppato termicamente sulla sacca 5 del secondo tipo di conduttività .
Preferibilmente, il materiale resistivo della regione 10 Ã ̈ un resistore a film sottile (TFR).
Claims (9)
- RIVENDICAZIONI 1. Dispositivo a semiconduttore (1) comprendente un condensatore (11) creato in un substrato a semiconduttore (2) di un primo tipo di conduttività , detto condensatore (11) comprendendo: uno strato molto drogato (5) di un secondo tipo di conduttività posizionato al di sopra di detto substrato (2), un primo strato isolante (6) posizionato al di sopra di detto strato molto drogato (5) del secondo tipo di conduttività , un primo strato di metalli (7) posizionato al di sopra di detto primo strato isolante (6), detto dispositivo a semiconduttore (1) comprendendo un secondo strato isolante (8) depositato sul condensatore (11), in cui almeno un resistore (R1, R2) viene realizzato al di sopra di detto secondo strato isolante (8) per mezzo di uno strato comprendente almeno una regione di materiale resistivo (10) disposta tra due regioni di un secondo strato di metalli (9).
- 2. Dispositivo a semiconduttore (1) secondo la rivendicazione 1, in cui detto strato molto drogato (5) à ̈ una sacca ottenuta in uno strato a semiconduttore epitassiale poco drogato (3) del secondo tipo di conduttività sviluppato sul substrato a semiconduttore (2) del primo tipo di conduttività .
- 3. Dispositivo a semiconduttore (1) secondo la rivendicazione 1, in cui detto secondo strato isolante (6) Ã ̈ uno strato di biossido di silicio termico.
- 4. Dispositivo a semiconduttore (1) secondo la rivendicazione 1, in cui detto strato resistivo (10) Ã ̈ uno strato di resistore a film sottile (TFR).
- 5. Dispositivo integrato comprendente il dispositivo a semiconduttore (1) come definito in una qualsiasi delle rivendicazioni precedenti.
- 6. Metodo per fabbricare un dispositivo a semiconduttore (1), detto metodo comprendendo la fabbricazione (A) di un condensatore (11) al di sopra di un substrato a semiconduttore di un primo tipo di conduttività (2), detto condensatore (11) essendo realizzato: formando uno strato molto drogato (5) di un secondo tipo di conduttività al di sopra di detto substrato a semiconduttore di un primo tipo di conduttività (2); formando un primo strato isolante (6) al di sopra dello strato molto drogato (5) del secondo tipo di conduttività ; formando un primo strato di metalli (7) al di sopra del primo strato isolante (6); detto metodo comprendendo depositare (B) un secondo strato isolante (8) al di sopra del condensatore (11) e realizzare almeno un resistore depositare un secondo strato di metalli (9) al di sopra di detto strato isolante (8), rimuovere in modo selettivo il secondo strato di metalli per formare almeno due regioni (9) del secondo strato di metalli che sono separate da una regione priva di materiale metallico, depositare uno strato di materiale resistivo per formare almeno una regione di materiale resistivo al di sopra di detto secondo strato isolante tra dette due regioni (9) del secondo strato di metalli.
- 7. Metodo secondo la rivendicazione 6, in cui, prima della formazione del condensatore (11), uno strato a semiconduttore epitassiale poco drogato (3) del secondo tipo di conduttività viene sviluppato sul substrato a semiconduttore (2) del primo tipo di conduttività , e detto strato molto drogato (5) à ̈ una sacca formata in detto strato a semiconduttore epitassiale poco drogato (3) del secondo tipo di conduttività .
- 8. Metodo secondo la rivendicazione 6, in cui detto secondo strato isolante (6) Ã ̈ uno strato di biossido di silicio termico.
- 9. Metodo secondo la rivendicazione 6, in cui detto strato resistivo (10) Ã ̈ uno strato di resistore a film sottile (TFR).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT000060A ITMI20130060A1 (it) | 2013-01-17 | 2013-01-17 | Dispositivo a semiconduttore a struttura impilata. |
| US14/154,246 US20140197518A1 (en) | 2013-01-17 | 2014-01-14 | Stacked structure semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT000060A ITMI20130060A1 (it) | 2013-01-17 | 2013-01-17 | Dispositivo a semiconduttore a struttura impilata. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ITMI20130060A1 true ITMI20130060A1 (it) | 2014-07-18 |
Family
ID=47997656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT000060A ITMI20130060A1 (it) | 2013-01-17 | 2013-01-17 | Dispositivo a semiconduttore a struttura impilata. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140197518A1 (it) |
| IT (1) | ITMI20130060A1 (it) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3432360A1 (en) * | 2017-07-17 | 2019-01-23 | Murata Manufacturing Co., Ltd. | Distributed rc termination |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541442A (en) * | 1994-08-31 | 1996-07-30 | International Business Machines Corporation | Integrated compact capacitor-resistor/inductor configuration |
| US20020020879A1 (en) * | 2000-08-09 | 2002-02-21 | Mika Shiiki | Semiconductor device and a method of manufacturing thereof |
| US20040188770A1 (en) * | 2003-03-31 | 2004-09-30 | Denso Corporation | Semiconductor device and method of manufacturing the same |
| US20120168754A1 (en) * | 2010-12-29 | 2012-07-05 | Stmicroelectronics Pte Ltd. | Thin film metal-dielectric-metal transistor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4776199B2 (ja) * | 2004-09-30 | 2011-09-21 | 株式会社リコー | 半導体装置の製造方法 |
| JP2007242894A (ja) * | 2006-03-08 | 2007-09-20 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2013
- 2013-01-17 IT IT000060A patent/ITMI20130060A1/it unknown
-
2014
- 2014-01-14 US US14/154,246 patent/US20140197518A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541442A (en) * | 1994-08-31 | 1996-07-30 | International Business Machines Corporation | Integrated compact capacitor-resistor/inductor configuration |
| US20020020879A1 (en) * | 2000-08-09 | 2002-02-21 | Mika Shiiki | Semiconductor device and a method of manufacturing thereof |
| US20040188770A1 (en) * | 2003-03-31 | 2004-09-30 | Denso Corporation | Semiconductor device and method of manufacturing the same |
| US20120168754A1 (en) * | 2010-12-29 | 2012-07-05 | Stmicroelectronics Pte Ltd. | Thin film metal-dielectric-metal transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140197518A1 (en) | 2014-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2567363A (en) | Air gap spacer formation for nano-scale semiconductor devices | |
| KR102159926B1 (ko) | 전계 효과 트렌지스터 및 그 전계 효과 트랜지스터를 포함하는 반도체 장치 | |
| JP6121471B2 (ja) | グラフェン素子及びその製造方法 | |
| KR100872875B1 (ko) | 전계 효과 트랜지스터에서 스트레스 질화막 구조제조에서의 ｈｄｐ/ｐｅｃｖｄ 방법 및 그에 의해 제조된전계 효과 트랜지스터 | |
| CN104253127A (zh) | 具有降低衬底翘曲的背面结构的集成电路 | |
| GB2529583A (en) | Non-planar semiconductor device having doped sub-fin region and method to fabricate same | |
| WO2016032838A3 (en) | Monolithic three dimensional nand strings and methods of fabrication thereof | |
| ATE544178T1 (de) | Halbleiterbauelemente und verfahren zur herstellung | |
| JP2013168617A5 (it) | ||
| TW201523947A (zh) | 磁性穿隧接面及形成磁性穿隧接面之方法 | |
| KR102386842B1 (ko) | 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법 | |
| WO2011091959A3 (de) | Verfahren zur lokalen hochdotierung und kontaktierung einer halbleiterstruktur, welche eine solarzelle oder eine vorstufe einer solarzelle ist | |
| WO2012066178A3 (es) | Métodos y sistemas para la fabricación de dispositivos de cmos de mems en diseños de nodo inferior | |
| US20210202761A1 (en) | Trench capacitor profile to decrease substrate warpage | |
| PH12019500371A1 (en) | A method of manufacturing an insulation layer on silicon carbide and a semiconductor device | |
| US9230855B2 (en) | Interconnect structure and forming method thereof | |
| MY165848A (en) | Parallel stacked symmetrical and differential inductor | |
| US20140167284A1 (en) | Interconnect structure and forming method thereof | |
| ITMI20130060A1 (it) | Dispositivo a semiconduttore a struttura impilata. | |
| CN103151296B (zh) | 部分气隙低k沉积的集成技术 | |
| JP2011097046A5 (it) | ||
| US20190013381A1 (en) | Semiconductor structure and manufacturing method thereof | |
| JP2016213305A5 (ja) | 半導体装置の製造方法 | |
| US9570575B1 (en) | Capacitor in strain relaxed buffer | |
| US20140151710A1 (en) | Stacked Gate Structure, Metal-Oxide-Semiconductor Including the Same, and Method for Manufacturing the Stacked Gate Structure |