JP2856395B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2856395B2 JP2856395B2 JP28346787A JP28346787A JP2856395B2 JP 2856395 B2 JP2856395 B2 JP 2856395B2 JP 28346787 A JP28346787 A JP 28346787A JP 28346787 A JP28346787 A JP 28346787A JP 2856395 B2 JP2856395 B2 JP 2856395B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- switching
- circuit
- cell
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、紫外線により消去可能なプログラマブル・
リード・オンリー・メモリ（以下UVEPROMと略す）に関
し、メモリセルの一部に不良が発生した場合、その不良
メモリセルと予備に設けたメモリセルとをUVEPROMセル
を用いた切り換え回路により切り換え可能な冗長回路
（以下リダンダンシー回路と略す）を有するUVEPROMの
切り換え回路に用いるUVEPROMセルに関する。 〔従来の技術〕 UVEPROMはデータを消去するためメモリセルに紫外線
を照射する。従ってリダンダンシー回路を内蔵したUVEP
ROMにおいて消去時リダンダンシー回路の切り換え用UVE
PROMにも紫外線が照射され、リダンダンシー回路により
切り換えるデータが消えると不良のメモリセルが選ばれ
てしまい、リダンダンシー回路により切り換えた意味が
無くなる。よって切り換え用UVEPROMセルは紫外線が当
たらないようにアルミ膜等でカバーしていた。 〔発明が解決しようとする問題点〕 第２図は従来のリダンダンシーの切り換え回路であ
る。切り換え用UVEPROMセルはA1等で紫外線が照射され
ないようにカバーされているが、側面等からの紫外線の
進入により、リダンダンシー回路により切り換えるデー
タが消え、不良のメモリセルが選ばれる恐れがある。ま
た、切り換え用UVEPROMセルにデータを書き込み、リダ
ンダンシー回路により不良メモリセルと予備セルを切り
換えるが、切り換え用UVEPROMセルにデータが書き込め
ない場合があり切り換えが行われないという欠点があ
る。 ［課題を解決するための手段］ 本発明の半導体集積回路は、データを記憶するメモリ
セルと、このメモリセルの一部に不良が発生した場合不
良メモリセルと置き換えるための予備のメモリセルと、
紫外線により消去可能なプログラマブル・リード・オン
リー・メモリセルを有しこのセルの状態に基づき不良メ
モリセルと予備のメモリセルを切り換える切り換え回路
とを備え、切り換え回路のプログラマブル・リード・オ
ンリー・メモリセルは紫外線が照射されないようにカバ
ーされている半導体集積回路において、切り換え回路の
プログラマブル・リード・オンリー・メモリセルは複数
個のプログラマブル・リード・オンリー・メモリセルか
ら成り、これらの一つが残りのセルとは異なる状態にな
っても不良メモリセルと予備のメモリセルとの切り換え
が行われるように構成されていることを特徴とする。 〔実施例〕 次に、本発明について図面を参照して説明する。 第１図は本発明の一実施例のリダンダンシー切り換え
回路図である。リダンダンシー切り換え用UVEPROMセル
３を複数個直列に接続し、ゲートは全て同一ゲート信号
に接続する。不良メモリセルと予備のメモリセルを切り
換えるために切り換え用UVEPROMセル３にリダンダンシ
ー書き込み回路によりデータを書き込む。データが書き
込まれると接点ＡはＬ→Ｈに反転し、リダンダンシーデ
コード切り換え回路により不良メモリセルと予備のメモ
リセルの切り換えが行われ、たとえ数個の切り換え用UV
EPROMセルが書き込み不良であっても接点ＡはＬ→Ｈに
反転し、また数個の切り換え用UVEPROMセルのデータが
紫外線により消えても接点ＡはＨを保持し、リダンダン
シーデコード切り換え回路は、正常に不良メモリセルと
予備のメモリセルの切り換えを行い動作する。 〔発明の効果〕 以上説明したように本発明は、リダンダンシー回路の
切り換え用UVEPROMセルを複数個直列に接続することに
より、複数個のうちの一つが正常に書き込みが行われれ
ば、不良メモリセルと予備に設けたメモリセルを切り換
える事が出来、また、紫外線照射により複数個の切り換
え用UVEPROMセルのうち一つでも消えなければ、不良メ
モリセルと予備に設けたメモリセルが切り換わったまま
正常に動作する。したがって切り換え用UVEPROMセルの
不良による歩留りの向上に効果がある。
リード・オンリー・メモリ（以下UVEPROMと略す）に関
し、メモリセルの一部に不良が発生した場合、その不良
メモリセルと予備に設けたメモリセルとをUVEPROMセル
を用いた切り換え回路により切り換え可能な冗長回路
（以下リダンダンシー回路と略す）を有するUVEPROMの
切り換え回路に用いるUVEPROMセルに関する。 〔従来の技術〕 UVEPROMはデータを消去するためメモリセルに紫外線
を照射する。従ってリダンダンシー回路を内蔵したUVEP
ROMにおいて消去時リダンダンシー回路の切り換え用UVE
PROMにも紫外線が照射され、リダンダンシー回路により
切り換えるデータが消えると不良のメモリセルが選ばれ
てしまい、リダンダンシー回路により切り換えた意味が
無くなる。よって切り換え用UVEPROMセルは紫外線が当
たらないようにアルミ膜等でカバーしていた。 〔発明が解決しようとする問題点〕 第２図は従来のリダンダンシーの切り換え回路であ
る。切り換え用UVEPROMセルはA1等で紫外線が照射され
ないようにカバーされているが、側面等からの紫外線の
進入により、リダンダンシー回路により切り換えるデー
タが消え、不良のメモリセルが選ばれる恐れがある。ま
た、切り換え用UVEPROMセルにデータを書き込み、リダ
ンダンシー回路により不良メモリセルと予備セルを切り
換えるが、切り換え用UVEPROMセルにデータが書き込め
ない場合があり切り換えが行われないという欠点があ
る。 ［課題を解決するための手段］ 本発明の半導体集積回路は、データを記憶するメモリ
セルと、このメモリセルの一部に不良が発生した場合不
良メモリセルと置き換えるための予備のメモリセルと、
紫外線により消去可能なプログラマブル・リード・オン
リー・メモリセルを有しこのセルの状態に基づき不良メ
モリセルと予備のメモリセルを切り換える切り換え回路
とを備え、切り換え回路のプログラマブル・リード・オ
ンリー・メモリセルは紫外線が照射されないようにカバ
ーされている半導体集積回路において、切り換え回路の
プログラマブル・リード・オンリー・メモリセルは複数
個のプログラマブル・リード・オンリー・メモリセルか
ら成り、これらの一つが残りのセルとは異なる状態にな
っても不良メモリセルと予備のメモリセルとの切り換え
が行われるように構成されていることを特徴とする。 〔実施例〕 次に、本発明について図面を参照して説明する。 第１図は本発明の一実施例のリダンダンシー切り換え
回路図である。リダンダンシー切り換え用UVEPROMセル
３を複数個直列に接続し、ゲートは全て同一ゲート信号
に接続する。不良メモリセルと予備のメモリセルを切り
換えるために切り換え用UVEPROMセル３にリダンダンシ
ー書き込み回路によりデータを書き込む。データが書き
込まれると接点ＡはＬ→Ｈに反転し、リダンダンシーデ
コード切り換え回路により不良メモリセルと予備のメモ
リセルの切り換えが行われ、たとえ数個の切り換え用UV
EPROMセルが書き込み不良であっても接点ＡはＬ→Ｈに
反転し、また数個の切り換え用UVEPROMセルのデータが
紫外線により消えても接点ＡはＨを保持し、リダンダン
シーデコード切り換え回路は、正常に不良メモリセルと
予備のメモリセルの切り換えを行い動作する。 〔発明の効果〕 以上説明したように本発明は、リダンダンシー回路の
切り換え用UVEPROMセルを複数個直列に接続することに
より、複数個のうちの一つが正常に書き込みが行われれ
ば、不良メモリセルと予備に設けたメモリセルを切り換
える事が出来、また、紫外線照射により複数個の切り換
え用UVEPROMセルのうち一つでも消えなければ、不良メ
モリセルと予備に設けたメモリセルが切り換わったまま
正常に動作する。したがって切り換え用UVEPROMセルの
不良による歩留りの向上に効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の回路図である。
１……リダンダンシー切り換え用UVEPROMセル書き込み
回路、２……リダンダンシーデコード切り換え回路、３
……複数個のリダンダンシー切り換え用UVEPROMセル。 第２図は従来のリダンダンシー切り換え回路図である。 ４……リダンダンシー切り換え用UVEPROMセル書き込み
回路、５……リダンダンシーデコード切り換え回路、６
……リダンダンシー切り換え用UVEPROMセル。
回路、２……リダンダンシーデコード切り換え回路、３
……複数個のリダンダンシー切り換え用UVEPROMセル。 第２図は従来のリダンダンシー切り換え回路図である。 ４……リダンダンシー切り換え用UVEPROMセル書き込み
回路、５……リダンダンシーデコード切り換え回路、６
……リダンダンシー切り換え用UVEPROMセル。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭60−240099（ＪＰ，Ａ)
特開 昭61−190800（ＪＰ，Ａ)
特開 昭61−123169（ＪＰ，Ａ)
特開 昭58−56469（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．データを記憶するメモリセルと、このメモリセルの
一部に不良が発生した場合不良メモリセルと置き換える
ための予備のメモリセルと、紫外線により消去可能なプ
ログラマブル・リード・オンリー・メモリセルを有しこ
のセルの状態に基づき前記不良メモリセルと前記予備の
メモリセルを切り換える切り換え回路とを備え、前記切
り換え回路の前記プログラマブル・リード・オンリー・
メモリセルは紫外線が照射されないようにカバーされて
いる半導体集積回路において、前記切り換え回路の前記
プログラマブル・リード・オンリー・メモリセルは複数
個のプログラマブル・リード・オンリー・メモリセルか
ら成り、これらの一つが残りのセルとは異なる状態にな
っても前記不良メモリセルと前記予備のメモリセルとの
切り換えが行われるように構成されていることを特徴と
する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28346787A JP2856395B2 (ja) | 1987-11-09 | 1987-11-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28346787A JP2856395B2 (ja) | 1987-11-09 | 1987-11-09 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124199A JPH01124199A (ja) | 1989-05-17 |
| JP2856395B2 true JP2856395B2 (ja) | 1999-02-10 |
Family
ID=17665923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28346787A Expired - Lifetime JP2856395B2 (ja) | 1987-11-09 | 1987-11-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2856395B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358313A (ja) * | 2000-06-14 | 2001-12-26 | Hitachi Ltd | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856469A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | Ｅｐｒｏｍ半導体集積回路 |
| EP0160720B1 (de) * | 1984-05-07 | 1988-01-07 | Deutsche ITT Industries GmbH | Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate |
-
1987
- 1987-11-09 JP JP28346787A patent/JP2856395B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01124199A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001273787A (ja) | 半導体記憶装置 | |
| IT1255932B (it) | Circuito di ridondanza di riga per un dispositivo di memoria a semiconduttore. | |
| KR900006160B1 (ko) | 반도체 기억 장치 | |
| EP0090332B1 (en) | Semiconductor memory device | |
| JP3636738B2 (ja) | リードオンリメモリ装置の欠陥救済回路及び欠陥救済方法 | |
| JPS62250600A (ja) | 半導体集積回路装置 | |
| JP3799197B2 (ja) | 半導体記憶装置 | |
| JP2785936B2 (ja) | 冗長回路のテスト方法 | |
| JP2856395B2 (ja) | 半導体集積回路 | |
| JPH0855496A (ja) | 書込可能なメモリ装置及び冗長アドレス情報の記憶方法 | |
| JP2003187591A (ja) | 半導体記憶装置 | |
| JP2848451B2 (ja) | 半導体メモリ | |
| JPS62107500A (ja) | 半導体メモリ装置 | |
| ITMI912849A1 (it) | Dispositivo di ridondanza per sostituire una cella normale difettosa con una cella di riserva in un dispositivo di memoria a semiconduttore | |
| JP3077868B2 (ja) | 半導体記憶回路装置 | |
| JPH0393097A (ja) | 半導体記憶装置 | |
| KR100266624B1 (ko) | 메모리 리던던시 회로 | |
| KR100372207B1 (ko) | 반도체 메모리 장치 | |
| JPH02278600A (ja) | 冗長メモリ回路 | |
| KR100206697B1 (ko) | 반도체 메모리의 칼럼 리던던시 회로 | |
| JP2711177B2 (ja) | 半導体記憶装置 | |
| JPH07211868A (ja) | 半導体装置 | |
| JPH07192493A (ja) | 冗長救済用不揮発性メモリ | |
| KR19990055116A (ko) | 고속 액세스가 가능한 리던던시 구조를 구비한 반도체 메모리장치 | |
| JPS6013400A (ja) | 半導体記憶装置 |