JP2809643B2 - 神経網による最尤シーケンス推定を用いたデジタル適応受信器 - Google Patents

神経網による最尤シーケンス推定を用いたデジタル適応受信器

Info

Publication number
JP2809643B2
JP2809643B2 JP63135361A JP13536188A JP2809643B2 JP 2809643 B2 JP2809643 B2 JP 2809643B2 JP 63135361 A JP63135361 A JP 63135361A JP 13536188 A JP13536188 A JP 13536188A JP 2809643 B2 JP2809643 B2 JP 2809643B2
Authority
JP
Japan
Prior art keywords
neural network
output
receiver
maximum likelihood
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63135361A
Other languages
English (en)
Other versions
JPS6486645A (en
Inventor
ディー プロヴァンス ジョン
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JPS6486645A publication Critical patent/JPS6486645A/ja
Application granted granted Critical
Publication of JP2809643B2 publication Critical patent/JP2809643B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03165—Arrangements for removing intersymbol interference using neural networks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • G06J1/005—Hybrid computing arrangements for correlation; for convolution; for Z or Fourier Transform
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/082—Learning methods modifying the architecture, e.g. adding, deleting or silencing nodes or connections
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/09—Supervised learning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03464—Neural networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computational Linguistics (AREA)
  • General Engineering & Computer Science (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Fuzzy Systems (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は一般に適応デジタル伝送受信器、フィルタ及
び等化器に関し、特に最尤シーケンス推定装置及び神経
網を上記適応受信器と統合する方法並びに装置に関す
る。
（従来の技術） ビジネス及びパーソナルコンピュータの広範囲に及ぶ
採用と使用が、情報のデジタル伝送の分野で更に新たな
興味を生み出してきた。その結果、離れて位置したコン
ピュータ間での情報の交換を可能とするコンピュータ機
器及びソフトウェアが現在利用可能となっている。この
種のデジタル伝送は、コンピュータ間の標準的な音声級
の電話線、及びコンピュータと電話線の間に接続された
適切なデジタル送受信器を用いることによって達成可能
である。このようなデジタル送受信器は現在、デジタル
的な送受能力を与えるのに利用でき、多くの場合、デー
タ伝送エラーを減少且つ補正するためのエラー補正、検
出及び伝送線等化用の手段を含む。
音声級の電話線が、ほとんど任意の場所で広く利用可
能なためデジタル伝送の媒体として一般に使われてお
り、コスト効率も良い。しかし、音声級の伝送線は本質
的に一対のより線なので、その帯域巾がデジタル信号の
伝送速度に厳しい制限を課している。現在、そのような
伝送線を通じては、許容可能な低いエラー率で2400ビッ
ト／秒のデジタル伝送速度が可能である。データの伝送
速度をもっと高めると、主に線の帯域制限特性とデジタ
ル信号に重畳されるガウスノイズのために、エラー速度
が望ましくないレベルにまで増大する。
デジタル信号の質的低下は主として伝送チャネルの帯
域制限特性に基づき、これがデジタル信号の立上り及び
立下り時間を遅くし、隣り合うデジタル信号間で重複を
生ぜしめる。この重複が顕著になると、受信器内の検出
器が２つの信号間を区別できなくなる。従って検出器エ
ラーが結果し、受信データが不良とレッテル付けされ、
再伝送が必要となる。同じ種類の問題が、対象物から反
射した信号で摂動された自由空間のデジタル伝送を受信
するデジタル受信器でも生じる。これは「マルチパス干
渉」と称され、発射伝送を受信した短時間後に反射伝送
が受信されるという点で、受信器におけるデコード問題
をもたらす。つまり、同一信号が時間的にずれて受信器
によって受信され、誤ってデコードされた信号の生じる
ことがある。
高いデータ速度での基本帯域伝送に伴う上記の問題が
認識され、それらの問題を解消する試みがなされてきて
いる。例えば、低域伝送チャネルでの質的低下を補償す
る試みとして、前方線形横断等化器がデジタル受信機器
と統合されてきた。また、伝送チャネルの応答をデジタ
ル受信器の応答と整合させるため、整合フィルタも通例
として使われている。しかし、前方線形横断等化器は低
域フィルタの問題をある程度解消するがガウスノイズも
増巾してしまい、従ってノイズの問題がデジタル信号の
不良検出における主要な因子となる。
線形等化器は更に、判断フィードバックを付加し、伝
送チャネルの低域フィルタ効果によって生じる歪みを相
殺する試みによって改善されてきた。また、このような
等化器は、整合フィルタ及び等化器にフィードバックを
与え、チャネルの時間可変変化または整合フィルタの特
性に基づく動的補正を生じる係数推定器を付加すること
によって、伝送チャネルに適応されてきた。
1974年、最尤シーケンス推定がデータ伝送系に適用可
能なことが、ウンガボエック（Dr.G.Ungerboeck）によ
って理論化された。ウンガボエックの「搬送波変調デー
タ伝送系用の適応最尤受信器」、LEEE Transactions Co
mmunication.Vol.COM−22、pp.624−636、1974年５月。
最尤順序推定法は、目的関数を最大限化（または最小限
化）することを含む。しかし、ウンガボエックによって
開発された目的関数は計算集約的すぎて、実用化に適さ
ない。そのため、ウンガボエックはこの問題を再帰形で
定式化し直し、推定を計算するのにヴィテルビ（Viterb
i）のアルゴリズムを用いた。ヴィテルビのアルゴリズ
ムは、動的なプログラミング手順である。最も一般的な
形において、ヴィテルビのアルゴリズムは、メモリレス
ノイズの存在下で観測される有限状態、離散型マルコフ
（Markov）プロセスの状態の最大帰納的確率（MAP）推
定の問題に対する解答と見なすことができる。本質上、
ヴィテルビのアルゴリズムでは、全ての可能な状態推移
に限定するトレリス（四目格子）を通じた最適パスを求
める。ヴィテルビのアルゴリズムに関するもっと詳しい
検討については、「ヴィテルビのアルゴリズム」、Proc
eedings of the IEEE、Vol.61、No.3、1973年３月、pp.
268〜278、G.D.Forney、Jrを参照。
以下詳述するように、ヴィテルビのアルゴリズムは、
反復シーケンスで実行される多数の積項の加算を含む。
計算のシーケンス全体が伝送される各デジタルビット毎
に実行されねばならないため、各計算毎に含まれる時間
は通常、伝送速度を約2400ビット／秒に制限する。高速
の信号プロセッサでも、計算速度を充分に高めデータの
伝送速度を著しく高めるのは不可能である。
伝送チャネルのメモリを減少することによって、ヴィ
テルビアルゴリズムの計算の複雑さを減じる更に別の手
法も講じられてきた。伝送チャネルのメモリは時間変化
するチャネルの固有特性で、特定の信号に対するチャネ
ル応答は先行信号の発生または非発生に依存する。チャ
ネルメモリの減少につれ、ヴィテルビのアルゴリズムに
含まれる計数の数も減少可能なことは周知である。チャ
ネルメモリを減少する試みには一般に、入力信号を前濾
波してデジタルパルスの速度を減少することが含まれ
る。しかしこの手法は本質上、チャネルノイズを増大
し、それによって受信信号の信号対ノイズ（S/N）比も
低下させるので最適ではない。最尤シーケンス推定トレ
リス構造内の状態数を減少する試みもなされており、こ
れはチャネルメモリを減じるという効果を有する。しか
しこの代替法も本質上、めったにそうならないけれど
も、状態数が必要数より少ないと、トレリス構造が受信
器のエラー率を増すため最適とは言えない。
（発明が解決しようとする課題） 上記から、当業者が基本帯域デジタル伝送系の重要性
を認識すると共に、それに付随の問題も認識してきたこ
とが明らかであろう。また、伝送速度の上昇が可能なよ
うに、基本帯域デジタル伝送系の性能を改善するための
少なからぬ尽力が絶えず成されてきたことも明らかであ
る。つまり、ヴィテルビアルゴリズムの実行よりも速く
最尤シーケンス推定を計算できる新規な方法及び構造が
求められている。エラー率の増大を避けるため、新規な
方法及び構造は最尤シーケンス推定を最適に実行するの
が好ましい。
（課題を解決するための手段） 本発明によれば、ここに開示の情報伝送受信器は、従
来技術に伴う欠点及び短所を大幅に減少あるいは除去す
る。本発明の技術的な利点によれば、高速の計算を行っ
て、計算上の制限が全く生じないようなシステムを与え
るために、神経網が最尤シーケンス推定（MLSE）型の受
信器において実施される。関連の技術的な利点は、本発
明の実施によって、最尤シーケンス推定受信器をデジタ
ル伝送系と組み合わせて使い、従来そのような種類の受
信器で可能だったよりも高い伝送速度を達成できる。
本発明のMLSE型受信器は、整合フィルタの出力と係数
推定器の入力との間に接続されたマルチニューロン（神
経）網と付属の回路を含む。係数推定器が、高速神経網
の出力に基づいてチャネル係数を整合フィルタに与え、
対応した高速の整合を伝送チャネルに与える。
発明の好ましい態様では、MLSE型受信器が整合フィル
タからデジタル出力を受信して、それをシフトレジスタ
内に記憶する。シフトレジスタの並列出力が複数入力を
マルチニューロン網に与え、該網が受信器の高速出力と
係数推定器への入力を生じる。時間的に変化する伝送チ
ャネルの場合には、係数推定器から神経網にフィードバ
ックが与えられ、神経網の接続マトリックスの相互接続
強さを変更する。
本発明のMLSE型受信器は、シフトレジスタの出力を神
経網の入力へ加える前に、神経網の入力状態を所定の状
態にプリセットするための手段を設けることもできる。
神経網に加えられるデジタル信号を変更して、MSLEアル
ゴリズムとのより高度の対応を与えるのに、乗算回路も
使える。また、ニューロン増幅器出力のバイポーラ状態
を係数推定器を与えるのに、神経網の出力をスレッショ
ルド回路を通して与えることもできる。
上記以外の特徴及び利点は、添付図面に示した発明の
好ましい実施例の以下の詳細な説明から明かとなろう。
尚各図面を通じ、同じ参照番号は一般に同一部品または
要素を示す。
（実施例） 本発明の技術的利点は、付加的なガウスノイズの存在
下で時間分散的で且つ時間変化するチャネルを経て伝送
される一連のデジタルデータ記号の最尤推定を計算する
のに必要な時間が大巾に減少されることにある。このよ
うな状態下において、デジタル記号はデジタル伝送線上
で種々異なる程度の漏話を生じ、かかる漏話は伝送速度
と帯域巾の関数である。発明の以下の説明から明らかな
ように、データ検出のために最尤シーケンス推定を用い
た非線形の受信器は、対応した線形の受信器と比べ優れ
たエラー率性能を示す。デジタルデータ記号の検出を更
に高めるべく、本発明は最尤シーケンス推定を実行する
ための、ヴィテルビアルゴリズムと称される再帰的な動
的プログラミング手順に代る手法を提供する。前述した
ように、ヴィテルビとウンガボエックによる従来の研究
は、分散チャネルにおける最尤シーケンス推定（MLSE）
に関するが、高速の神経網を利用していない。また前述
したように、時間的に変化するチャネルでMLSE法を用い
た従来の方式は計算集約的で、データ伝送速度を制限し
ていた。
こゝでデータまたは情報記号と称し、｛ai-1、ai、a
i+1｝と表わす一連の番号を伝送するのに使われる基本
帯域での同期データ通信リンクについて見れば、このよ
うな記号は独立と考えられ、各々が２つの確率的に等し
い値の一方を取る。例示の目的上、図示の例では、間隔
Ｔで生じるパルス列を変調し次式で特徴付けられる伝送
波形を発生する振巾の記号を有するものと見なす： 但し、ｐ（ｔ）はパルス列で、記号速度は毎利1/T記
号である。従って、基本帯域にわたるビット速度は毎秒
1/Tビットである。ｈ（ｔ）が伝送チャネルのインパル
ス応答とｐ（ｔ）とのたゝき込み（重畳）を示し、ｈ
（ｔ）の時間巾がパルス信号発生期間Ｔより大きくなる
ようにチャネルが帯域制限されているとすれば、チャネ
ルの端部で受信される信号ｙ（ｔ）は数学的に次式で特
徴付けられる： 但しｎ（ｔ）は自己共分散関数Pn（ｔ）による零平均
のガウスノイズを表わす。
上式で特徴付けられた電気関数を有する適応最尤受信
器８が、第１図に示してある。このような受信器は、入
力信号ｙ（ｔ）、出力ｚ（ｔ）、及び係数giを入力する
第２入力を備えた整合フィルタ10を含む。整合フィルタ
10の出力はスイッチ12で示してあるように、各Ｔ秒毎に
一回切り換えられるつまりサンプリングされる。サンプ
リング信号［zn］が、データ記号出力｛｝を与える最
尤シーケンス推定器14に入力される。最尤シーケンス推
定器14の出力は係数推定器16にフィードバックされ、こ
れが整合フィルタ係数giを生じる第１出力と、最尤シー
ケンス推定器14への別の出力結合係数siを与える。
整合フィルタ10は、受信器８の信号対信号ノイズ比を
改善するのに設けられるのが好ましい。最尤シーケンス
推定器14に入力するシーケンス｛zn｝は、整合フィルタ
10の出力ｚ（ｔ）をサンプリングすることによって得ら
れ、これを最尤シーケンス推定器14で処理し、観測シー
ケンスの確率が最大である一連のデータ記号｛ｎ｝を
生じる。推定シーケンスを利用して、最尤シーケンス推
定のための整合フィルタ係数gi、Ｏ≦ｉ≦Ｎと係数si、
Ｌ≦ｉ≦Ｌが推定される。係数siが、伝送チャネルと整
合フィルタ10の複合応答を表わしている。整数Ｌは、2L
Tが複合応答の時間巾となるように選ばれるのが好まし
い。パラメータＬは伝送チャネルメモリとして定義さ
れ、Ｔの単位で測定される。
この例によれば、パラメータＭが伝送シーケンスを成
すデータ記号の数で、伝送が時間ｔ＝０に始まり、ｔ＝
MTで終るとすると、適応受信器８は入力として、ｔ＝０
に始まりｔ＝Irに終る時間間隔中信号ｙ（ｔ）を受け取
る。但し、Ir＞（Ｍ＋Ｌ）Ｔ。上記に基づき、最尤受信
器８が、尤度関数ｐ〔ｙ（ｔ）、ｏ＜ｔ＜Ir|
｛ｎ｝〕を最大限とするシーケンス｛an｝の最良推定
＝｛an｝を生じる。比例定数を除いて、尤度関数は次式
によって定義される。
但し▲Ｋ-1 n▼（ｔ）はノイズ自己共分散関数Kn
（ｔ）の逆数で、且つ 第１図の整合フィルタ10のインパルス応答は次式によ
って定義される： ｇ（ｔ）＝ｈ（−ｔ）＊▲Ｋ-1 n▼（ｔ） 但し＊はたゝき込み関数を示す。従って、伝送チャネ
ルと整合フィルタの複合応答を限定する係数は、次のよ
うに定義できる： 5.si＝ｈ（−ｔ）＊K-1（ｔ）＊ｈ（ｔ）｜ｔ＝LT＝s-1 siは対称的で、|i|＞Ｌについてsi＝０である。式３と
４を組み合わせ、かっこ内の各項を展開し、該当項を式
５と結びつけると、次式が得られる。
最尤基準によれば、推定シーケンスは式６の表現が最
大になるときに生じるものである。式６は次式で与えら
れるかっこ内の項の単調増加関数だから、 式６を最大化することは式７を最大化することに等し
い。表記JM（｛aM｝）は、シーケンスa1、a2、……aMの
コスト関数を限定する。従って以後、式７をMLSEコスト
関数と称する。
MLSEコスト関数の直接評価を利用した推定手順は、サ
イズ２のアルファベットから選択されたデータ記号によ
って形成可能な長さＭの可能な全シーケンスについて式
７が評価されることを必要とする。従って、シーケンス
｛an｝の推定を得るためには、式７が2M回評価されねば
ならない。大部分の通信リンクで一般に必要なように実
時間で推定を行うには、式７の2M回の計算がMT秒内に実
施されねばならない。一般的に、MLSEコスト関数の直接
評価は計算集約的すぎて、実用に適さない。しかし、必
要な計算回数は、ヴィナルビのアルゴリズムを用いるこ
とで大巾に減少できる。
ヴィテルビのアルゴリズムは、データシーケンスを検
出するのに受信器で利用可能な動的プログラミング法で
ある。データ検出は、構造内での可能な全ての移行を限
定するトレリス構造を通り、一つの状態から別の状態へ
と進む最良経路を突きとめることによって行われる。第
２図に示した例示のトレリス構造18は、長さ２の状態シ
ーケンスを持つ２進記号アルファベットを表わす。任意
の時間tiにおいて、２つの２進桁から形成されるシーケ
ンスの４種の可能性に対応して４種の別々の状態が存在
する。これらの状態は２進記号00、10、01及び11で示し
てある。状態間の経路が、有効な状態移行を入力データ
の関数として示す。アルゴリズムは、受信信号と時間ti
で各状態に入る可能な全てのトレリス経路との間の距離
（類似度）を計算することを含む。各状態毎に、最良の
距離を持つ経路が保持され、この経路が通例サバイバル
経路と称される。また、対応する距離が状態距離または
サバイバル距離と呼ばれる。“0"のデータ記号によって
取り得るデータ経路は実線で示してある一方、“1"のデ
ータ記号によって取り得るデータ経路は点線で示してあ
る。
状態移行距離は、時間ti-1から時間tiへの可能な各状
態移行に対応している。一部の例では、状態移行距離時
間変化せず、アルゴリズムの開始前に計算し、テーブル
の形で記憶可能である。適応ヴィテルビ受信器等別の例
では、状態移行距離が時間変化するため、各個別の時間
間隔中に計算されねばならない。何れの場合にも、アル
ゴリズムはトレリス構造18を通って進み、時間ti、ｉ＝
０、１、２、……Ｍにおける各状態毎に状態距離を計算
してサバイバル経路を更新する。時間tMが満了したとこ
ろで、トレリス構造18を通る最良経路に対応したシーケ
ンスが推定シーケンスとなる。
こゝでの開示の第１例としては、ヴィテルビアルゴリ
ズム法の代りに、神経網構造が適応受信器に統合され
る。かかる本発明の利点は、MLSEを実行するのに現在使
われているヴィテルビのアルゴリズムを検討することに
よってより明瞭に理解されよう。式７は次のように展開
できる： 上式の最初の２項は、前記の式７で示されたMLSEコス
ト関数を表わしている。また、上式の最後の３項は｛a
M-L,aM-L+1,……aM｝だけの関数で、記号の可能な伝送
シーケンスの残部の関数でない点に留意することが重要
である。更に、それらの３項だけが整合フィルタ10の出
力ZMに依存する。再帰形に書き直せば、上式は次のよう
に表わされる： データ記号のベクトルによって決まる状態σｎを次
式； σｎ＝＜an-L+1,an-L+2,an＞ ｎ＝L,L＋1,……,M 但しaiはサイズ２のアルファベットから選択されたｉ番
目の受信データ記号、で表わすことができ、また時間t
n+1での受信データ記号がan+1とすれば、状態σｎは次
のベクトルで与えられる状態σn+1に進む： σn+1＝＜an-L+2,an-L+3,an+1＞ 状態ベクトルのシーケンス｛σL,σL+1,……σＭ｝と伝
送データ記号のシーケンス｛a1,a2,……aM｝との間に１
対１の対応が存在することが認められる。つまり、MLSE
コスト関数を最適化するデータ記号のシーケンス｛an｝
に対応した状態ベクトルの固有シーケンス｛σｎ｝が存
在する。状態の最適シーケンスを推定することは、付随
の可能な状態から成るトレリス構造18を通る最適経路を
選ぶことと見なせる。ウンガボエックによって先に得ら
れた目的関数は、下記の目的関数を生じるのに、式９の
MLSEコスト関数の再帰形を考慮している： 但しJnは状態σｎに関する状態距離つまりサバイバル
距離として定義される。理想的には、系内で可能な状態
と同じ数の状態距離が存在することが理解されよう。実
数値を取ると見なされ且つＦ（σn-1,σｎ）によって示
される状態移行距離は、次式で表わされる： 前述したように、各サンプリング時点nTで、可能な全
ての状態σｎについて状態距離が計算されねばならな
い。同じく、時間tnでの各状態毎に、式10の計算が行わ
れねばならない。２進データ通信の場合、データ記号の
アルファベットサイズは２で、個別状態の総数は2Lとな
る。つまり、プロセッサまたは同様の装置が、各信号発
生間隔Ｔ中に式10を2L回計算しなければならない。実際
上、式10のうち最も計算を要求する部分は、かっこ内の
最小化項、つまり； で、これが時間間隔Ｔ中に2L+1回計算されねばならな
い。大きいチャネルメモリを持つ通信系の場合、これら
の計算を実行するのに必要な時間が、通信系で動作可能
な最大データ速度を厳しく制限する。
系の状態数を減少する方法が、文献で検討されてい
る。クレシ（Qureshi）とニューホール（Newhall）は、
信号パルスの広がりを減少する前濾波法を提案した。前
フィルタとチャネルの複合効果が、チャネルメモリＬを
減少させる。しかしこの方法は、追加ノイズが増加する
ため、本質上最適でない。また従来技術は、アルゴリズ
ムの実行時に最も確率の高い状態だけが保持される状態
減少法をヴァーミュレン（Vermulen）とヘルマン（Hell
man）が定義したことも示している。
ヴィテルビアルゴリズムに固有な欠点の一つは、受信
系における判定の遅れである。サバイバル経路22だけを
示した第３図のトレリス図20を検討すれば、時間tn+2で
各状態に至る４つのサバイバル経路が各々、時間tnで共
通の状態前（11）を通過することが見てとれよう。この
合流状態24は、トレリス構造20の合流点として知られ
る。時間tn以後に生じる何れの事象も、時間tnの前に生
じた事態を変更しない。この場合、判定の遅れは２つの
信号発生間隔からなり、この遅れが可能な最も小さい遅
れである。また、最小の判定遅れは一般にチャネルメモ
リＬによって決まる。
第４図は、距離状態合流の別の例26を示す。この例で
は、時間tn+3で各状態に至るサバイバル経路28が時間tn
で状態（11）に合流している。つまり、an-1＝１とan＝
１の判定を時間tn+3で行うことができる。前述したよう
に、上記の時点で生じる合流は最小で生じない。実際
上、ヴィテルビのアルゴリズムを用いた受信器における
判定の遅れ時間はランダムな変数である。また、記号シ
ーケンス全体が伝送されるまで判定を行えない事象で
は、どんな場合にも合流が生じなうようにすることも可
能である。
ヴィテルビアルゴリズムの一部のものは、合流判定ア
ルゴリズムを含んでいる。トレリス構造内の合流点を検
出する利点は、判定の遅れを減じることの他、合流以前
のサバイバル経路を記憶または考慮する必要がないこと
である。従って、必要なメモリの量を減少できる。しか
し、合流点を検出するのに必要な追加の計算はしばしば
コストが掛かりすぎ、メモリ削減の節約を正当化し得な
い。代りの方法は、充分に長い判定遅れを選択して、一
定の判定遅れ時間の前に合流が生じるのを高い確率で保
証することである。
上記は、最尤シーケンス推定を神経網構造で実行する
利点の理解及び認識を容易化するための背景として記載
された。J.J.ホップフィールド（Hopfield）によって既
述されたような神経網は、困難な一部のクラスで極めて
有用な特性を有するが、非常にわずかな神経時定数で解
くための明白な最適化問題を伴なう。
本発明は、デジタル伝送受信器で最尤シーケンス推定
を実行するための神経網に係わる。現在実施されている
方法と比べ、神経網の実行は最尤シーケンス推定受信器
のための計算時間、記憶メモリの量、及び判定の遅れを
著しく減少し得る。第５図に例示の神経網30は、密集し
て接続された網状に配列され、網要素間での高度な分散
処理を与える多数の電気ニューロン（神経単位）回路32
と34を含む。本発明の好ましい態様において、ニューロ
ン32と34は、第６図に示すように非線形の入−出力伝達
関数を持つアナログ増巾器36と38を備える。増巾器36と
38の一つの出力状態から他の出力状態への高速移行が持
つ意義については、後で詳しく述べる。
第５図は、上記のような増巾器36の38を用いた２ニュ
ーロン式の神経網を示す。実際には、神経網は図示より
はるかに多いニューロン従って増巾器によって特徴付け
られる。神経網30は、それぞれ非反転及び反転出力と反
転及び非反転差動入力を有するアナログ増巾器36と38を
用いて構成されている。各増巾器36、38の一入力はアー
スに接続される一方、他入力はそれぞれの抵抗−コンデ
ンサ回路網40、42に接続されている。抵抗−コンデンサ
回路網と並列に、抵抗44等のフィードバック抵抗によっ
て各増巾器36、38の入力が他の増巾器ニューロンの出力
に接続されている。一群の入力46が神経網30の入力を限
定する一方、各増巾器36と38からの一群の出力48が神経
網30の出力を限定する。フィードバック抵抗44が、増巾
器ｋの出力と増巾器ｉの入力間におけるフィードバック
接続のコンダクタンスとして定義される相互接続重みW
ikを決める。
各増巾器の入力とアースとの間に接続されたRC回路網
40、42が、それぞれの増巾器ニューロンを駆動するアナ
ログ入力回路の加算の積分を与える。すなわち、それぞ
れの増巾器36と38の入力とアース間に接続されたRC回路
網40と42が、各増巾器へのアナログ回路入力の加算の積
分を与える。各増巾器36と38はマルチ入力接続されてい
るため、そこへの入力回路は当該増巾器の自己フィード
バックの他、神経網30内の別の増巾器からのフィードバ
ックに基づく成分を含む。更に、各増巾器ニューロン32
と34への入力回路は、神経回路網への外部回路入力も含
む。上記したようなニューロンを有する神経網の動的状
態は、次式によって特徴付けできる。
但しvi（ｔ）＝gi〔ui（ｔ）〕で、RiはPiと相互接続
強さWikの並列的組合せである。gi＝g,Ri＝Ｒ及びCi＝
Ｃがｉと独立であれば、式13は次のように書き直せる。
つまり、Wik＝Wik/C及びIi＝Ii/Cと定義し直すと： 但しτ＝RC。神経網が安定な出力状態へ収束するのに
充分な条件は、相互接続が対称である、すなわちWik＝W
kiであることがよく知られている。また、アナログ増巾
器の出力移行が素速い高利得の神経網能動装置では、そ
のようなニューロンを含む神経網の安定状態が下記関数
の理論的最小値からなる： 換言すれば、増巾器の利得が高いとき、最小値はvi＝
＋１または−１で定義されるＭ次元の超立方体のコーナ
でのみ生じる。上式15は、エネルギー関数を定義する神
経網のリエノポノフ（Lienoponoff）関数からなる。
最尤シーケンス推定法における神経網30の利用は、下
記に再び示す； コスト関数をaiε｛−1,＋１｝という条件下で最小化
することによって実現できる。既知量はzziとsi-kから
なる。上式を最小化する項aiが未知である。上記２つの
式15と16を比べ、2zi＝Ii、−2si-k＝Wik及びai＝v
i（ｔ）のように変数を等しくすると、置換同一性を用
いるとき２つの関数は同等であることが分る。
前述のごとく、高い増巾器利得が使われる場合、最小
値はvi＝＋１または−１で定義されるＭ次元の超立方体
のコーナでのみ生じ得る。更に、MLSEの表現式はaiε
｛−1,＋１｝という制約下で最小化される点に留意すべ
きである。また前述したように、Wik＝Wkiで、高利得の
増巾器が使われるなら、神経網はvi＝＋１または−１で
ある安定状態に収束する。si＝s-i及びWik＝−2si-k＝
−2sk-i＝Wikなので、シナプシス（対合）的な相互接続
対称状態が維持される。従って、神経網の能動ニューロ
ン素子として高利得の増巾器を使えば、MLSE関数用の最
小化制約が満たされる。
神経網30用のシナプシス的相互接続44は、チャネルと
整合フィルタ10の複合応答を記述する係数によって決ま
る。神経網30用のシナプシス的接続マトリックスを下記
に示し、Ｗがマルチシナプシス的接続Wikのマトリック
スを示す。非零項が、チャネルを定義する係数を示す。
各ニューロン（Iiとして定義される）への電流入力
は、入力刺激zi,1≦ｉ≦Ｍの結果として求まる。入力電
圧vi（ｔ）が当初ゼロであるとき、入力記号シーケンス
が神経網に加えられる。神経網の安定化後、推定シーケ
ンス｛an｝が増巾器の出力から取り出される。MLSE関数
と組合せて使える神経網50を、第７図に例示する。神経
網50の性能を改善するため、サンプリングデジタル信号
｛zn｝の印加前に各スイッチ66を位置零へセットするこ
とによって、初期条件を神経網50の入力へ加えられる。
初期条件に応答して、一般に５神経時定数以内である神
経網50の出力安定後に、デジタル記号z1……zMの入力シ
ーケンスを神経網50に加えられ、その出力が以下詳述す
るように処理される。神経網に関連して前述したMLSE関
数の解析は、伝送チャネルが固定型であること、すなわ
ち前記のチャネル係数si及びチャネルと整合フィルタの
複合応答が時間につれて変化しないと仮定している。通
例、固定型チャネルより時間的に変化する伝送チャネル
であることの方が多いので、前記の式54に示したMLSE関
数は、時間内に変化するチャネルについて次のように書
き直せる： を示し、ziはサンプリング信号である。時間変化する係
数は一般に対称でないため、次のようになる。
明らかなごとく、係数の対称条件がもはや存在しない
なら、かかる係数は絶えず定式化し直されねばならな
い。また、時間的に変化するチャネルの相互接続強さは
次のように； 示されるので、安定性のための充分な対称条件はもはや
存在しない。しかし、シナプシス的な相互接続を定式化
し直すのに下記の表現式を適用して、神経網における対
称関係を与えられる： αとβが１とＭの間の２つの整数で、αがβに等しく
ないが、式18で加算内の項の２つが一方でｉ＝α、ｋ＝
β及び他方でｉ＝β、ｋ＝αと見なせれば、結果はそれ
ぞれ次式で与えられる： 指数αとβについて、加算は次のように変換できる： 上式の右辺２項は等しく、次のように新たな変更チャ
ネル係数 を限定する。
明らかなように、新たな変更係数は で対称的である。またｉ＝ｋのとき、新たな変更係数は
次のようになり； これが接続マトリックスにおける主対角項目を生じる。
であると、式19は固定チャネルの場合となる。以上か
ら、MLSE関数は固定または時間変化のどちらのチャネル
についても、一般的な形の対称チャネル係数 で書ける。下記にその表現式を示す： 但し、ｓ′i-kは式19で与えられる。時間変化チャネ
ルに関するMLSE関数を用いる場合、MLSE網のパラメータ
は次のように与えられる： 第８図は、神経網54を用いたMLSE適応受信器52を示
す。すなわち、時間変化する伝送チャネル58に接続され
た入力を持つ整合フィルタ56が示してある。整合フィル
タ56の出力が、図示のごとくスイッチ60によって間隔nT
でサンプリングされた信号ｚ（ｔ）を生じる。実用上、
スイッチ60はアナログ／デジタル変換器とサンプル／ホ
ールド増巾器からなる。
サンプリングされた記号シーケンス｛zn｝は、Ｍ段の
シフトレジスタ62に入力される。発明の好ましい態様に
おいて、各サンプルは８ビットによって特徴付けられ
る。他のサンプリング語長も使える。明らかなごとく、
８ビットのバスが各シフトレジスタ段とサンプリングス
イッチ60に接続する。Ｍ個のサンプルが受信され、マル
チ段のシフトレジスタ62内にシフトされた後、レジスタ
段R1は第１サンプルを含み、R2は第２サンプルを含み、
等々となる。シフトレジスタ62の各段の出力は、それぞ
れ２倍回路64に接続されている。つまり、各シフトレジ
スタ段が全８ビットのワークをそれぞれの２倍回路64に
与える。各２倍回路64の出力はスイッチ66に接続され、
このスイッチ66が初期条件を接続マトリックス68の入力
へ加えると共に、各２倍回路64の出力を同マトリックス
68に加えるように機能する。スイッチ66は実際には、タ
イミングに合わせて動作するアナログスイッチからな
り、所定の期間神経網54に初期条件を与えた後、記憶さ
れている記号｛zn｝のシーケンスを加える。また実際に
は、スイッチ66と神経網68の間にデジタル／アナログ変
換器が接続され、神経網68にアナログ入力を与える。当
業者であれば、デジタル／アナログ変換器内で乗算機能
を実行するが有利なことも理解されよう。
乗算後のシフトレジスタ出力が神経網68へ加えられる
前に、スイッチ66を介して神経網68に加えられる初期条
件が、神経網68の状態を前調整する。つまり、データ語
の新たなシーケンスがシフトレジスタ62内へシフトされ
る度にスイッチ66が０位置から１位置へと動作される。
また、シフトレジスタ62内でのデータ語のシフトも重複
化し得る。すなわち、第１シフトで語が一時的にレジス
タ段Rm内に記憶され、次のシフトで同じ語が一時的にレ
ジスタ段R1内に記憶可能である。
接続マトリックス68は、神経網54の各アナログ増巾器
72に接続された多数の出力70を有する。アナログ増巾器
72つまりニューロンの出力は、接続マトリックス68の入
力へ並列に帰還接続される共に、多数のスレッショルド
装置の入力に接続されている。スレッショルド装置74
が、各ニューロン増巾器72の出力の確定状態（＋１また
は−１）を与える。各スレッショルド装置74の出力は、
係数推定器78に入力される。デジタル受信器と組み合わ
せて使われる係数推定器は当該分野で周知なため、これ
以上説明する必要はないであろう。チャネル58で運ばれ
てきた伝送記号のシーケンスは、第２の例示スイッチ80
によってもサンプリング速度1/Tでサンプリングされ、
入力〔yn〕として係数推定器78に与えられる。代りに、
係数giが係数推定器78から整合フィルタ56に出力され
る。また、係数推定器78は係数siを加算器82に与え、こ
れが前述の式で示されたように各係数を加算する機能を
果たす。加算器82の出力は否定回路84に接続され、その
入力の否定である出力Wikを与える。否定回路84の出力
は、神経網接続マトリックス68に帰還して加えられる。
伝送チャネル58が時間変化特性の場合、否定回路84か
ら出力される係数Wikが神経網68の接続強さを修正つま
り変更し、時間変化チャネルの特性を相殺する。神経網
マトリックスの接続は第５図中抵抗として示してある
が、実際にはこのような接続は、神経網相互接続間の異
なる抵抗またはコンダクタンスを切換可能に相互接続す
るスイッチング式コンデンサまたはその他の装置とし得
る。
動作時、シフトレジスタR1、R2、…RMが記号シーケン
ス｛zn｝のＭ個の観測を一時的に記憶する。全ての増巾
器入力ui、ｉ＝１、２…Ｍが当初零値にセットされ、神
経網54の出力が安定状態に安定化するのに充分な時間の
間、スイッチswi、ｉ＝１、２…Ｍが同時に閉じられ
る。各神経増巾器72の出力がスレッショルド装置74の入
力に加えられ、該装置74が正または負の入力に対して＋
１または−１をそれぞれ出力する。神経網54が安定化し
た後、推定シーケンスが第８図に示すようにスレッショ
ルド装置74の出力で読み取られる。
状況によっては、神経網の長さＭが、伝送シーケンス
｛zn｝を構成するデータ記号の総数より著しく小さい。
例えば、伝送シーケンスがKM個のデータ記号からなり、
固定型チャネルであるとすると、まず第１組Ｍ個の観測
をシフトレジスタ62内に格納し、対応したデータ記号を
推定可能である。このような推定の完了後、第２組のデ
ータ記号がシフトレジスタ内に格納され、神経網54によ
り処理されて、第２組のデータ記号が推定される。この
手順が合計Ｋ回行われ、伝送シーケンス全体の推定を得
る。記号パルス列の個別区分を処理する上記手順によっ
て、観測シーケンスの切断は考慮しなくてよい。
切断の影響は、前記推定における観測の役割を検討す
ることによって例示できる。z(k)、１ｋＭが神経増
巾器ｋの外部入力に加えられる観測を示すとし（但しz
(k)は受信シーケンスからのｉ番目の観測）、またはチ
ャネルメモリＬであるとすれば、データ記号aiの同定に
関する情報は全て次の観測内に含まれている： Ｌ＜ｋ＜Ｍ−（Ｌ−１）によって定義される間隔内の
ｋについて、神経増巾器ｋによって推定されるデータ記
号に関する情報を含む全ての観測が神経網で利用可能で
ある。一方、１ｋＬ且つＭ−ＬｋＭの間隔内の
ｋについて、神経増巾器ｋによって推定されるデータ記
号に関する情報を含む各種の観測は神経網で利用可能で
ない。
従って、すぐ上の式で定義された間隔外で、その前の
式で定義された間隔内のｋについて(k)を推定する際
に、より多くのエラーが生じることがある。重複問題
は、推定の各反復毎に処理できる。一組Ｍ個の観測が受
信され、神経網54が一組Ｍ個のデータ記号推定を生じる
と、これらの推定全ては有効と見なされない。反対に、
Ｌ＋１〜Ｍ−Ｌのニューロンからの推定だけが有効と見
込まれる。充分理解されるように、これは推定される記
号に関する完全な情報に基づく推定に対応している。こ
れによって、シフトレジスタ内の一組の観測Ｍ、Ｍ−
１、…M-pがセーブされる。但し2LｐＭ−１。
次いで、新たな一組ｐの観測がシフトレジスタ62内に
シフトされ、神経網54が別の推定を行う。実質上、この
手順は各推定サイクル後に、Ｍ個の新たな観測の代りに
ｐだけシフトすることに等しい。判定向きモードにおけ
るsiとgiの推定は、データ記号の推定が係数推定器78に
とって利用可能であることを要求する。時間tnにおい
て、前述した係数推定法は； n-L,n-L+1,…，n+L が項si (n+1)とqi (n+1)を推定するのに利用可能なことを
必要とする。しかし、神経網54は項an-Lまでだけのデー
タ記号について有効な推定を計算している。つまり、係
数推定手順に遅れが存在する。遅れ時間の間隔中、チャ
ネル特性が著しく変化しないことを保証するように、遅
れ間隔は充分に小であるべきである。MLSE神経網用の判
定遅れは、2Lの信号発生期間である。有効でない推定が
係数推定に含まれていると、判定の遅れがＬに減少され
る。
（発明の効果） 上記から、神経網を最尤シーケンス推定受信器内で実
現する方法及び装置が開示された。マルチ入力神経網の
入力を介しサンプリングデータ記号を逐次シフトするこ
とによって、神経網の出力が係数推定器に入力される状
態信号を構成する。係数推定器が、チャネルの整合フィ
ルタに係数の情報を与えると共に、神経網マトリックス
の接続強さを変化させるフィードバック情報を与える。
この結果、伝送されるデジタルデータ流を検出するため
の最尤シーケンス推定法を行なうアルゴリズムを実行す
るのに、計算集約的なプロセッサが必要でない。反対
に、神経網が整合フィルタ及び係数推定器と統合され、
高速処理を与えて、最尤シーケンス推定の結果を達成可
能とする。
以上本発明の好ましい実施例を特定の方法及び装置を
参照して開示したが、特許請求の範囲によって限定され
た発明の精神及び範囲を逸脱せずに、詳細における多く
の変更がエンジニアリング上の選択の問題として可能な
ことが理解されるべきである。
以上の記載に関連して、以下の各項を開示する。
1.時間分散型伝送チャネルを介して伝送されるデジタル
信号の最尤シーケンス推定用のデジタル受信器におい
て： 前記伝送チャネルを介して伝送される信号を受信する
入力を備えた整合フィルタ；及び 前記整合フィルタから出力されたサンプリング信号を
受信し、前記伝送チャネルを介して最初に伝送された信
号の推定である出力信号を前記受信器から与える神経
網；を備えた受信器。
2.前記神経網から出力されたデジタル信号を受信し、前
記神経網に帰還入力される係数情報を生じて、前記神経
網のフィードバック接続強さを変更する係数推定器を更
に含む第１項の受信器。
3.前記神経網が多数の高利得増幅器を有するアナログ回
路を備えた第１項の受信器。
4.前記神経網がＭ個の入力を含み、前記整合フィルタか
ら出力され前記神経網の各入力に入力されるデジタル情
報を記憶するＮビットの記憶レジスタを更に含む第１項
の受信器。
5.前記神経網の入力に接続され、該入力を標準へと瞬間
的に切り換えて、前記神経網を所定の状態に前調整する
スイッチを更に含む第１項の受信器。
6.前記神経網の出力と前記係数推定器との間に接続され
たスレッショルド装置を更に含み、該スレッショルド装
置がその出力として、前記神経網によって出力されるア
ナログ信号から第１状態または第２状態を生じるように
動作する第２項の受信器。
7.前記係数推定器の出力と前記神経網とに接続され、前
記神経網内の相互接続強さを変更して、チャネル特性を
時間的に変化させる論理回路を更に含む第２項の受信
器。
8.前記チャネルによって伝送された信号をサンプリング
し、該サンプリング信号を前記係数推定器に入力するサ
ンプラーを更に含む第２項の受信器。
9.デジタル伝送チャネルを介して受信した信号を最尤シ
ーケンス推定法を用いて処理する方法において： フィルタアダプタを介して信号を接続し、前記伝送チ
ャネルに整合するステップ； 前記信号をデジタル信号に変換するステップ；及び 前記デジタル信号を神経網に与え、前記伝送チャネル
を介して最初に伝送された信号の高速出力推定を与える
ステップ；を含む受信器。
10.前記神経網の出力を用いてフィードバック係数を生
じるステップ；及び 前記係数を前記神経網に帰還接続し、前記神経網内の
接続強さを変更するステップ；を更に含む第９項の方
法。
11.デジタル信号を複数グループのデジタル信号の形で
前記神経網に接続するステップを更に含み、該各グルー
プ内のデジタル信号に一部が共通で、従って時間的に重
複している第９項の方法。
12.前記神経網のニューロンを相互接続するための接続
マトリックスを含む前記神経網に所望の強さを与えるス
テップと、前記伝送チャネルの所定の電気特性が変化す
るときに前記接続マトリックスの強さを変更して、時間
的に変化する伝送チャネル用の適応受信器を与えるステ
ップを更に含む第９項の方法。
13.最尤シーケンス推定受信器で、デジタル伝送チャネ
ル（58）とサンプラ（60）に接続された整合フィルタ
（56）を含み、サンプラ整合フィルタ（56）から出力さ
れるサンプリング信号を与える。サンプリング信号がア
ナログ神経網（68）に入力され、伝送チャネル信号を表
す高速の出力を与える。係数推定器（78）への入力とし
て神経網出力（70）も設けられ、係数推定器が整合フィ
ルタ（56）にフィードバックされる係数を生じる。時間
的に変化する伝送チャネル特性の場合には、時間変化す
る伝送チャネルの特性を相殺するように神経網接続マト
リックスの相互接続強さを変更するのに使われる別の係
数出力を、係数推定器（78）が与える。
【図面の簡単な説明】
第１図は適応最尤受信器の機能構成をブロック図の形で
示す；第２図はヴィテルビアルゴリズムの実施で使われ
るトレリス構造を示す；第３及び４図はトレリス構造を
示し、最小及び非最小時間合流の場合における多数のサ
バイバル経路の合流状態をそれぞれを示す；第５図はホ
ップフィールト及びタンクモデルによる神経網の実施を
示す；第６図は能動神経網素子の望ましい伝達特性を示
す；第７図は最尤シーケンス推定回路における神経網の
実施の単純化概略図；及び第８図は本発明の神経網最尤
適応受信器のより詳しい概略図である。 32,34……電気ニューロン回路、50,54（68）……神経網
（68;接続マトリックス）、52……適応最尤受信器、56
……整合フィルタ、58……伝送チャネル、60……サンプ
ラ（スイッチ）、62……記憶（シフト）レジスタ、66…
…スイッチ、70……神経網出力、72……アナログ増幅
器、74……スレッショルド装置、78……係数推定器、8
2,84……論理回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 25/00 - 25/66 H03M 13/00 - 13/12

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】時間分散型伝送チャネルを介して伝送され
    るデジタル信号の最尤シーケンス推定用のデジタル受信
    器において、 前記伝送チャネルを介して伝送された信号を受信する入
    力を備えた整合フィルタと、 前記整合フィルタによって出力されたサンプリング信号
    を受信し、かつ、前記伝送チャネルを介して最初に伝送
    された信号の推定である前記受信器の出力信号を与える
    と神経網とを備え、係数が前記伝送チャネル及び前記整
    合フィルタの複合応答を定義する場合、前記神経網がシ
    ナプシス的（synaptic）接続がその係数の時間平均から
    作られることを特徴とする受信器。
JP63135361A 1987-06-01 1988-06-01 神経網による最尤シーケンス推定を用いたデジタル適応受信器 Expired - Lifetime JP2809643B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/057,887 US4885757A (en) 1987-06-01 1987-06-01 Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks
US057887 1987-06-01

Publications (2)

Publication Number Publication Date
JPS6486645A JPS6486645A (en) 1989-03-31
JP2809643B2 true JP2809643B2 (ja) 1998-10-15

Family

ID=22013350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63135361A Expired - Lifetime JP2809643B2 (ja) 1987-06-01 1988-06-01 神経網による最尤シーケンス推定を用いたデジタル適応受信器

Country Status (4)

Country Link
US (1) US4885757A (ja)
EP (1) EP0294116B1 (ja)
JP (1) JP2809643B2 (ja)
DE (1) DE3855624T2 (ja)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2220780B (en) * 1988-07-05 1992-12-23 Mitsubishi Electric Corp Neurocomputer
US5293459A (en) * 1988-12-23 1994-03-08 U.S. Philips Corporation Neural integrated circuit comprising learning means
SE462942B (sv) * 1989-01-26 1990-09-17 Ericsson Telefon Ab L M Saett och anordning foer snabb frekvensstyrning av en koherent radiomottagare
US5151969A (en) * 1989-03-29 1992-09-29 Siemens Corporate Research Inc. Self-repairing trellis networks
DE3911999A1 (de) * 1989-04-12 1990-10-18 Philips Patentverwaltung Uebertragungssystem
JP2960436B2 (ja) * 1989-06-26 1999-10-06 株式会社日立製作所 非線形データ伝送システム用受信器
US5150323A (en) * 1989-08-11 1992-09-22 Hughes Aircraft Company Adaptive network for in-band signal separation
US5271042A (en) * 1989-10-13 1993-12-14 Motorola, Inc. Soft decision decoding with channel equalization
JP2508298B2 (ja) * 1989-10-18 1996-06-19 日本電気株式会社 ディジタル信号受信方式及び受信装置
JP2795935B2 (ja) * 1989-11-24 1998-09-10 三菱電機株式会社 最尤系列推定装置
JPH03167655A (ja) * 1989-11-28 1991-07-19 Toshiba Corp ニューラルネットワーク
JP2964507B2 (ja) * 1989-12-12 1999-10-18 松下電器産業株式会社 Ｈｍｍ装置
JPH03195129A (ja) * 1989-12-22 1991-08-26 Mitsubishi Electric Corp 最尤系列推定装置
US5371835A (en) * 1990-02-02 1994-12-06 Kabushikikaisha Wacom Inductively coupled neural network
FI84866C (fi) * 1990-03-12 1992-01-27 Nokia Mobile Phones Ltd Foerbaettring av en viterbi-algoritm.
EP0453814B1 (en) * 1990-03-30 1997-01-29 Nec Corporation Adaptive channel impulse response estimation system using maximum likelihood sequence estimation
US5052043A (en) * 1990-05-07 1991-09-24 Eastman Kodak Company Neural network with back propagation controlled through an output confidence measure
USRE37431E1 (en) * 1990-08-02 2001-10-30 Ast Research, Inc. Intelligent help system
US5103498A (en) * 1990-08-02 1992-04-07 Tandy Corporation Intelligent help system
US5121414A (en) * 1990-08-09 1992-06-09 Motorola, Inc. Carrier frequency offset equalization
US5365460A (en) * 1990-08-27 1994-11-15 Rockwell International Corp. Neural network signal processor
US5099493A (en) * 1990-08-27 1992-03-24 Zeger-Abrams Incorporated Multiple signal receiver for direct sequence, code division multiple access, spread spectrum signals
JP2760145B2 (ja) * 1990-09-26 1998-05-28 三菱電機株式会社 知識情報処理装置
US5303269A (en) * 1990-11-01 1994-04-12 Chirp Corporation Optically maximum A posteriori demodulator
KR930004862B1 (ko) * 1990-12-17 1993-06-09 삼성전자 주식회사 상태 평가량 기억장치
US5251233A (en) * 1990-12-20 1993-10-05 Motorola, Inc. Apparatus and method for equalizing a corrupted signal in a receiver
US5142551A (en) * 1991-02-28 1992-08-25 Motorola, Inc. Signal weighting system for digital receiver
US5640494A (en) * 1991-03-28 1997-06-17 The University Of Sydney Neural network with training by perturbation
US5263122A (en) * 1991-04-22 1993-11-16 Hughes Missile Systems Company Neural network architecture
US5220466A (en) * 1991-05-21 1993-06-15 International Business Machines Corporation Method and apparatus for digital filter control in a partial-response maximum-likelihood disk drive system
JP2621685B2 (ja) * 1991-05-29 1997-06-18 日本電気株式会社 適応型最尤系列推定装置
JP3003276B2 (ja) * 1991-06-19 2000-01-24 松下電器産業株式会社 信号解析装置
DE4133965A1 (de) * 1991-10-14 1993-04-15 Standard Elektrik Lorenz Ag Abstraktor
US5327440A (en) * 1991-10-15 1994-07-05 International Business Machines Corporation Viterbi trellis coding methods and apparatus for a direct access storage device
WO1993008637A1 (en) * 1991-10-21 1993-04-29 Motorola, Inc. System and method for calculating a state transition metric in a viterbi equalizer
JP2876856B2 (ja) * 1991-10-31 1999-03-31 日本電気株式会社 系列推定方法および装置
IL100029A (en) * 1991-11-11 1994-02-27 Motorola Inc Method and apparatus for improving detection of data bits in a slow frequency hopping communication system
JP2683665B2 (ja) * 1991-11-27 1997-12-03 日本電気株式会社 最尤系列推定装置
FR2685836B1 (fr) * 1991-12-31 1994-02-25 Thomson Csf Procede et dispositif de restitution de symboles, et ses applications a l'egalisation de canal de transmission et au decodage convolutionnel de symboles, notamment en radiotelephonie numerique.
US5365423A (en) * 1992-01-08 1994-11-15 Rockwell International Corporation Control system for distributed sensors and actuators
JPH05346915A (ja) * 1992-01-30 1993-12-27 Ricoh Co Ltd 学習機械並びにニューラルネットワークおよびデータ分析装置並びにデータ分析方法
US5263053A (en) * 1992-03-24 1993-11-16 Novatel Communications Ltd. Fractionally spaced maximum likelihood sequence estimation receiver
US5621769A (en) * 1992-06-08 1997-04-15 Novatel Communications Ltd. Adaptive-sequence-estimation apparatus employing diversity combining/selection
SE470372B (sv) * 1992-06-23 1994-01-31 Ericsson Telefon Ab L M Metod jämte anordning att uppskatta kvaliten vid ramfelsdetektering i mottagaren hos ett radiokommunikationssystem
US5408503A (en) * 1992-07-03 1995-04-18 U.S. Philips Corporation Adaptive viterbi detector
US5463654A (en) * 1992-08-03 1995-10-31 U.S. Philips Corporation Transmission system with increased sampling rate detection
JP2648554B2 (ja) * 1992-08-13 1997-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｐｒｍｌディスク駆動システムの非同期ゲイン調整方法および装置
US5390215A (en) * 1992-10-13 1995-02-14 Hughes Aircraft Company Multi-processor demodulator for digital cellular base station employing partitioned demodulation procedure with pipelined execution
US5345468A (en) * 1992-12-16 1994-09-06 At&T Bell Laboratories Despreading technique for CDMA systems
US5363412A (en) * 1992-12-28 1994-11-08 Motorola, Inc. Method and apparatus of adaptive maximum likelihood sequence estimation using filtered correlation synchronization
US5424881A (en) 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
US5353302A (en) * 1993-02-03 1994-10-04 At&T Bell Laboratories Signal despreader for CDMA systems
JP3233485B2 (ja) * 1993-04-06 2001-11-26 松下電器産業株式会社 ディジタル信号検出回路
SE513657C2 (sv) * 1993-06-24 2000-10-16 Ericsson Telefon Ab L M Sätt och anordning att vid digital signalöverföring estimera överförda symboler hos en mottagare
US6338148B1 (en) * 1993-11-10 2002-01-08 Compaq Computer Corporation Real-time test controller
US5768426A (en) 1993-11-18 1998-06-16 Digimarc Corporation Graphics processing system employing embedded code signals
US6983051B1 (en) 1993-11-18 2006-01-03 Digimarc Corporation Methods for audio watermarking and decoding
US6449377B1 (en) 1995-05-08 2002-09-10 Digimarc Corporation Methods and systems for watermark processing of line art images
US5748763A (en) 1993-11-18 1998-05-05 Digimarc Corporation Image steganography system featuring perceptually adaptive and globally scalable signal embedding
US5404377A (en) * 1994-04-08 1995-04-04 Moses; Donald W. Simultaneous transmission of data and audio signals by means of perceptual coding
US5548684A (en) * 1994-04-22 1996-08-20 Georgia Tech Research Corporation Artificial neural network viterbi decoding system and method
US5561741A (en) * 1994-07-22 1996-10-01 Unisys Corporation Method of enhancing the performance of a neural network
US5559929A (en) * 1994-07-29 1996-09-24 Unisys Corporation Method of enhancing the selection of a training set for use in training of a neural network
US6560349B1 (en) 1994-10-21 2003-05-06 Digimarc Corporation Audio monitoring using steganographic information
US6460036B1 (en) 1994-11-29 2002-10-01 Pinpoint Incorporated System and method for providing customized electronic newspapers and target advertisements
US5758257A (en) 1994-11-29 1998-05-26 Herz; Frederick System and method for scheduling broadcast of and access to video programs and other data using customer profiles
DE69634247T2 (de) * 1995-04-27 2006-01-12 Northrop Grumman Corp., Los Angeles Klassifiziervorrichtung mit einem neuronalen Netz zum adaptiven Filtern
DE19532011A1 (de) * 1995-08-31 1997-03-06 Daimler Benz Ag Netzwerk zur Beeinflussung von Signalfeldern
US5764858A (en) * 1995-09-14 1998-06-09 University Of Southern California One-dimensional signal processor with optimized solution capability
US5951632A (en) * 1995-10-30 1999-09-14 Canon Kabushiki Kaisha Parallel signal processing circuit, semiconductor device having the circuit, and signal processing system having the circuit
US7469237B2 (en) * 1996-05-02 2008-12-23 Cooper David L Method and apparatus for fractal computation
GB2314240B (en) * 1996-06-11 2000-12-27 Motorola Ltd Viterbi decoder for an equaliser and method of operation
GB2314241A (en) * 1996-06-13 1997-12-17 Era Patents Ltd Data symbol estimation
US5940441A (en) * 1996-10-29 1999-08-17 International Business Machines Corporation Integrated adaptive cable equalizer using a continuous-time filter
US5960044A (en) * 1996-11-14 1999-09-28 Scientific-Atlanta, Inc. Apparatus and method for block phase estimation
IT1292066B1 (it) * 1997-06-03 1999-01-25 Italtel Spa Ricevitore non coerente a stima di sequenza per modulazioni numeriche lineari
US6347125B1 (en) * 1999-01-11 2002-02-12 Ericsson Inc. Reduced complexity demodulator for multi-bit symbols
FI107484B (fi) * 1999-05-21 2001-08-15 Nokia Mobile Phones Ltd Menetelmä ja järjestely konvoluutiodekoodauksen toteuttamiseksi
US7630986B1 (en) 1999-10-27 2009-12-08 Pinpoint, Incorporated Secure data interchange
US6466614B1 (en) 2001-03-22 2002-10-15 Motorola, Inc. Method and apparatus for classifying a baseband signal
FR2844407B1 (fr) * 2002-09-05 2004-12-03 Thomson Licensing Sa Procede de selection de canal de transmission et recepteur de signaux a diversite d'antenne
EP1496512A1 (en) 2003-07-09 2005-01-12 Deutsche Thomson-Brandt Gmbh Method for adaptive bit recovery
GB2407724B (en) * 2003-10-31 2005-10-12 Hewlett Packard Development Co Image stabilization
US8554825B2 (en) 2005-12-22 2013-10-08 Telcordia Technologies, Inc. Method for systematic modeling and evaluation of application flows
US7996340B2 (en) 2007-12-19 2011-08-09 International Business Machines Corporation Method and system for L1-based robust distribution clustering of multinomial distributions
RU2394365C2 (ru) * 2008-08-27 2010-07-10 Александр Александрович Смирнов Адаптивный дискретный согласованный фильтр сигналов
US20150249554A1 (en) 2013-06-21 2015-09-03 Dhadesugoor Vaman Adaptive demodulation method and apparatus using an artificial neural network to improve data recovery in high speed channels
US9036745B2 (en) 2013-06-21 2015-05-19 Kelquan Holdings Ltd. Use of neural network based matched filter for fast response time in high-speed communications channels
US10680749B2 (en) * 2017-07-01 2020-06-09 Intel Corporation Early-termination of decoding convolutional codes
TWI636404B (zh) * 2017-07-31 2018-09-21 財團法人工業技術研究院 深度神經網路、使用深度神經網路的方法與電腦可讀媒體
KR102792549B1 (ko) * 2017-11-09 2025-04-08 삼성전자주식회사 뉴럴 네트워크 연산을 위한 전처리 장치 및 방법
US10432240B1 (en) 2018-05-22 2019-10-01 Micron Technology, Inc. Wireless devices and systems including examples of compensating power amplifier noise
US10763905B1 (en) 2019-06-07 2020-09-01 Micron Technology, Inc. Wireless devices and systems including examples of mismatch correction scheme
CN111127395B (zh) * 2019-11-19 2023-04-07 中国人民解放军陆军军医大学第一附属医院 一种基于swi图像和循环神经网络的血管识别方法
US10972139B1 (en) 2020-04-15 2021-04-06 Micron Technology, Inc. Wireless devices and systems including examples of compensating power amplifier noise with neural networks or recurrent neural networks
US11496341B2 (en) 2020-08-13 2022-11-08 Micron Technology, Inc. Wireless devices and systems including examples of compensating I/Q imbalance with neural networks or recurrent neural networks
US20230376736A1 (en) * 2022-05-23 2023-11-23 International Business Machines Corporation Neuron circuits for spiking neural networks

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2087198B (en) * 1980-10-28 1985-02-27 Plessey Co Ltd Data decoding
GB8308843D0 (en) * 1983-03-30 1983-05-11 Clark A P Apparatus for adjusting receivers of data transmission channels
US4660166A (en) * 1985-01-22 1987-04-21 Bell Telephone Laboratories, Incorporated Electronic network for collective decision based on large number of connections between signals
US4719591A (en) * 1985-11-07 1988-01-12 American Telephone And Telegraph Company, At&T Bell Labs. Optimization network for the decomposition of signals

Also Published As

Publication number Publication date
EP0294116B1 (en) 1996-10-23
JPS6486645A (en) 1989-03-31
US4885757A (en) 1989-12-05
DE3855624T2 (de) 1997-03-06
EP0294116A2 (en) 1988-12-07
DE3855624D1 (de) 1996-11-28
EP0294116A3 (en) 1990-05-30

Similar Documents

Publication Publication Date Title
JP2809643B2 (ja) 神経網による最尤シーケンス推定を用いたデジタル適応受信器
US5325402A (en) Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm
KR100913926B1 (ko) 계산 복잡도를 감소시키고 감소된 상태 시퀀스 추정 기술의 임계 경로를 릴랙싱하는 방법 및 장치
US5887035A (en) Method for joint equalization and detection of multiple user signals
US7913154B2 (en) Method and apparatus for pipelined joint equalization and decoding for gigabit communications
US5870433A (en) Method of processing signals in a viterbi decoder according to delayed decision feedback sequence estimation (DDFSE) algorithm
JP3459879B2 (ja) デジタル通信レシーバー用改良型検知
EP1016251B1 (en) Method and arrangement for demodulating data symbols
US4580275A (en) Adaptive equalizer for binary signals and method of operating same
US7139312B2 (en) System and method for improving coding gain performance within gigabit phy viterbi decoder
US5272726A (en) Blind type sequence estimator for use in communications system
US4484338A (en) Data transmission systems
JP3340190B2 (ja) 判断フィードバック等化方法およびその装置
JP2001230682A (ja) 複雑性を低減した系列推定技術のクリティカルパスを短縮する方法および装置
JPH06188748A (ja) 適応ビテルビ検出器
US5892801A (en) Decision path reduction of M-ary tree-search detector
CN115733548A (zh) 基于神经网络均衡器的非线性损伤补偿系统及方法
Kumar et al. Non-linear channel equalisation using minimal radial basis function neural networks
JP3368574B2 (ja) 最尤系列推定回路
CN114124640B (zh) 一种信号补偿处理方法及装置
Kumar et al. Communication channel equalisation using minimal radial basis function neural networks
Karaoguz An unsupervised Gaussian cluster formation technique as a Bussgang blind deconvolution algorithm
De Carvalho et al. Burst mode non-causal decision-feedback equalizer based on soft decisions
Birgmeier A digital communication channel equalizer using a Kalman-trained neural network
Kantsila et al. On equalization with complex MLP network in the GSM environment

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070731

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

EXPY Cancellation because of completion of term