JP2792857B2 - ステレオ復調回路 - Google Patents
ステレオ復調回路Info
- Publication number
- JP2792857B2 JP2792857B2 JP63010029A JP1002988A JP2792857B2 JP 2792857 B2 JP2792857 B2 JP 2792857B2 JP 63010029 A JP63010029 A JP 63010029A JP 1002988 A JP1002988 A JP 1002988A JP 2792857 B2 JP2792857 B2 JP 2792857B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- stereo
- conversion circuit
- digital control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ステレオ復調回路に関するもので、特にデ
ジタル制御により受信特性を変更することの出来るステ
レオ復調回路に関する。
ジタル制御により受信特性を変更することの出来るステ
レオ復調回路に関する。
（ロ）従来の技術 一般に、ステレオ放送受信時のSN比は、モノラル放送
受信時のSN比に比べ、理論値で約21.7dB悪化し、この悪
化は受信信号の電界強度が低下するほど顕著となること
が知られている。その為従来から、受信信号の電界強度
が低下したとき、前記電界強度の低下に応じてステレオ
差信号（Ｌ−Ｒ）のレベルを低下させ、ステレオ分離度
をなめらかに悪化させてSN比の向上を計ることが行なわ
れている。また、受信信号の電界強度が低下したとき、
前記電界強度の低下に応じてステレオ和信号（Ｌ＋Ｒ）
の高域成分をカットし、SN比の向上を計ることも行なわ
れている。これらの機能については、特公昭58−53531
号公報に詳述されている。
受信時のSN比に比べ、理論値で約21.7dB悪化し、この悪
化は受信信号の電界強度が低下するほど顕著となること
が知られている。その為従来から、受信信号の電界強度
が低下したとき、前記電界強度の低下に応じてステレオ
差信号（Ｌ−Ｒ）のレベルを低下させ、ステレオ分離度
をなめらかに悪化させてSN比の向上を計ることが行なわ
れている。また、受信信号の電界強度が低下したとき、
前記電界強度の低下に応じてステレオ和信号（Ｌ＋Ｒ）
の高域成分をカットし、SN比の向上を計ることも行なわ
れている。これらの機能については、特公昭58−53531
号公報に詳述されている。
（ハ）発明が解決しようとする課題 しかしながら、前記公報に記載された方法を用いる
と、電界強度を検出する回路の出力信号中にリップル成
分やノイズ成分が発生し、分離度や高域雑音除去の制御
が誤動作したり、前記リップル成分やノイズ成分が信号
路に混入し、ステレオマトリクス回路の出力端に漏れて
来るという問題があった。
と、電界強度を検出する回路の出力信号中にリップル成
分やノイズ成分が発生し、分離度や高域雑音除去の制御
が誤動作したり、前記リップル成分やノイズ成分が信号
路に混入し、ステレオマトリクス回路の出力端に漏れて
来るという問題があった。
（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、受信信号
の電界強度を示すアナログ信号をデジタル信号に変換
し、デジタル信号処理技術を用いて前記電界強度に応じ
た複数ビットのデジタル信号を作成し、該デジタル信号
により、ステレオ差信号のレベルを制御するレベル制御
回路、ステレオ和信号の帯域を制御する可変フィルタ、
左右ステレオ信号の高域成分を混合する高域混合回路等
を駆動する点を特徴とする。
の電界強度を示すアナログ信号をデジタル信号に変換
し、デジタル信号処理技術を用いて前記電界強度に応じ
た複数ビットのデジタル信号を作成し、該デジタル信号
により、ステレオ差信号のレベルを制御するレベル制御
回路、ステレオ和信号の帯域を制御する可変フィルタ、
左右ステレオ信号の高域成分を混合する高域混合回路等
を駆動する点を特徴とする。
また、前記レベル制御回路、可変フィルタ、及び高域
混合回路を、適切な順序で駆動することにより、受信信
号の電界強度が低下したときの雑音を大幅に軽減するこ
とが出来る。
混合回路を、適切な順序で駆動することにより、受信信
号の電界強度が低下したときの雑音を大幅に軽減するこ
とが出来る。
（ホ）作用 本発明に依れば、受信信号の電界強度が低下したと
き、電界強度を示す信号をデジタル的に処理してデジタ
ル制御信号を発生しているので、前記デジタル制御信号
がリップルやノイズの影響を受けない。また、前記デジ
タル制御信号を用いて、レベル制御回路、可変フィル
タ、高域混合回路を駆動しているので、信号路に前記リ
ップルやノイズが漏れることが無く、SN比を大幅に向上
させることが出来る。
き、電界強度を示す信号をデジタル的に処理してデジタ
ル制御信号を発生しているので、前記デジタル制御信号
がリップルやノイズの影響を受けない。また、前記デジ
タル制御信号を用いて、レベル制御回路、可変フィル
タ、高域混合回路を駆動しているので、信号路に前記リ
ップルやノイズが漏れることが無く、SN比を大幅に向上
させることが出来る。
（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、（１）
はFM検波回路（図示せず）の出力信号、すなわちステレ
オコンポジット信号が印加される入力端子、（２）はプ
リアンプ、（３）は前記コンポジット信号中のステレオ
差信号（Ｌ−Ｒ）を復調する差信号復調回路、（４）は
該差信号復調回路（３）から得られる第１差信号（Ｌ−
Ｒ）のレベルを制御する第１レベル制御回路、（５）は
前記差信号復調回路（３）から得られる第２差信号−
（Ｌ−Ｒ）のレベルを制御する第２レベル制御回路、
（６）はステレオ和信号（Ｌ＋Ｒ）と前記第１及び第２
差信号とをマトリクスするマトリクス回路、（7）はロ
ーパスフィルタ（８）、検波回路（９）及び比較回路
（10）から成る分離度調整回路、（11）は前記比較回路
（10）の出力信号を保持する保持回路、（12）は該保持
回路（11）の出力信号をデジタル信号に変換するAD変換
回路、（13）及び（14）は該AD変換回路（12）の出力信
号を記憶する第１及び第２不揮発性メモリ、（15）は前
記第１メモリ（13）の出力信号をアナログ信号に変換
し、第１レベル制御回路（４）を駆動する信号を発生す
る第1DA変換回路、（16）は前記第２メモリ（14）の出
力信号をアナログ信号に変換し、第２レベル制御回路
（５）を駆動する信号を発生する第2DA変換回路、（1
7）はラジオ受信機のIF（中間周波）増幅段（18）から
得られる受信信号の電界強度を示すアナログ信号をデジ
タル信号に変換するAD変換回路、（19）は該AD変換回路
（17）の出力信号中に含まれる不要成分を除去するデジ
タルフィルタ、（20）は該デジタルフィルタ（19）の出
力信号を演算する演算回路、（21）及び（22）は該演算
回路（20）の出力信号を記憶する第１及び第2RAM、（2
3）は左右ステレオ信号Ｌ及びＲの一方を分離度調整回
路（7）に印加する第１スイッチ、（24）及び（25）は
比較回路（10）の出力信号を第１及び第２レベル制御回
路（４）及び（５）に印加する第２及び第３スイッチ、
（26）は比較回路（10）の出力信号を保持回路（11）に
印加する第４スイッチ、（27）及び（28）はAD変換回路
（12）の出力信号を第１及び第２メモリ（13）及び（1
4）に印加する第５及び第６スイッチ、（29）は第１メ
モリ（13）又は第1RAM（21）の出力信号を第1DA変換回
路（15）に印加する第７スイッチ、（30）は第２メモリ
（14）又は第2RAM（22）の出力信号を第2DA変換回路（1
6）に印加する第８スイッチ、及び（31）は、演算回路
（20）の出力信号に応じて第７及び第８スイッチ（29）
及び（30）を切換制御するオアゲートである。
はFM検波回路（図示せず）の出力信号、すなわちステレ
オコンポジット信号が印加される入力端子、（２）はプ
リアンプ、（３）は前記コンポジット信号中のステレオ
差信号（Ｌ−Ｒ）を復調する差信号復調回路、（４）は
該差信号復調回路（３）から得られる第１差信号（Ｌ−
Ｒ）のレベルを制御する第１レベル制御回路、（５）は
前記差信号復調回路（３）から得られる第２差信号−
（Ｌ−Ｒ）のレベルを制御する第２レベル制御回路、
（６）はステレオ和信号（Ｌ＋Ｒ）と前記第１及び第２
差信号とをマトリクスするマトリクス回路、（7）はロ
ーパスフィルタ（８）、検波回路（９）及び比較回路
（10）から成る分離度調整回路、（11）は前記比較回路
（10）の出力信号を保持する保持回路、（12）は該保持
回路（11）の出力信号をデジタル信号に変換するAD変換
回路、（13）及び（14）は該AD変換回路（12）の出力信
号を記憶する第１及び第２不揮発性メモリ、（15）は前
記第１メモリ（13）の出力信号をアナログ信号に変換
し、第１レベル制御回路（４）を駆動する信号を発生す
る第1DA変換回路、（16）は前記第２メモリ（14）の出
力信号をアナログ信号に変換し、第２レベル制御回路
（５）を駆動する信号を発生する第2DA変換回路、（1
7）はラジオ受信機のIF（中間周波）増幅段（18）から
得られる受信信号の電界強度を示すアナログ信号をデジ
タル信号に変換するAD変換回路、（19）は該AD変換回路
（17）の出力信号中に含まれる不要成分を除去するデジ
タルフィルタ、（20）は該デジタルフィルタ（19）の出
力信号を演算する演算回路、（21）及び（22）は該演算
回路（20）の出力信号を記憶する第１及び第2RAM、（2
3）は左右ステレオ信号Ｌ及びＲの一方を分離度調整回
路（7）に印加する第１スイッチ、（24）及び（25）は
比較回路（10）の出力信号を第１及び第２レベル制御回
路（４）及び（５）に印加する第２及び第３スイッチ、
（26）は比較回路（10）の出力信号を保持回路（11）に
印加する第４スイッチ、（27）及び（28）はAD変換回路
（12）の出力信号を第１及び第２メモリ（13）及び（1
4）に印加する第５及び第６スイッチ、（29）は第１メ
モリ（13）又は第1RAM（21）の出力信号を第1DA変換回
路（15）に印加する第７スイッチ、（30）は第２メモリ
（14）又は第2RAM（22）の出力信号を第2DA変換回路（1
6）に印加する第８スイッチ、及び（31）は、演算回路
（20）の出力信号に応じて第７及び第８スイッチ（29）
及び（30）を切換制御するオアゲートである。
まず、スイッチ分離度の調整動作について説明する。
調整を行なう場合、第１スイッチ（23）をＬ側に切換
え、第２スイッチ（24）をオン、第３乃至第６スイッチ
（25）乃至（28）をオフにし、入力端子（１）に右ステ
レオ信号成分のみを含むステレオコンポジット信号を印
加する。すると、ローパスフィルタ（８）、検波回路
（９）及び比較回路（10）から成る分離度調整回路
（7）が作動し、左出力端子（32）から第１スイッチ（2
3）を介してローパスフィルタ（８）に印加される右ス
テレオ信号の漏れ分が零となる様に、第１レベル制御回
路（４）が駆動される。その後、第４及び第５スイッチ
（26）及び（27）をオンにし、第１スイッチ（24）をオ
フにすると、比較回路（10）の出力信号が第４スイッチ
（26）を介して保持回路（11）に印加され、AD変換回路
（12）でAD変換される。そして、AD変換回路（12）の出
力信号が第５スイッチ（27）を介して第１メモリ（13）
に印加され、該第１メモリ（13）に記憶される。
調整を行なう場合、第１スイッチ（23）をＬ側に切換
え、第２スイッチ（24）をオン、第３乃至第６スイッチ
（25）乃至（28）をオフにし、入力端子（１）に右ステ
レオ信号成分のみを含むステレオコンポジット信号を印
加する。すると、ローパスフィルタ（８）、検波回路
（９）及び比較回路（10）から成る分離度調整回路
（7）が作動し、左出力端子（32）から第１スイッチ（2
3）を介してローパスフィルタ（８）に印加される右ス
テレオ信号の漏れ分が零となる様に、第１レベル制御回
路（４）が駆動される。その後、第４及び第５スイッチ
（26）及び（27）をオンにし、第１スイッチ（24）をオ
フにすると、比較回路（10）の出力信号が第４スイッチ
（26）を介して保持回路（11）に印加され、AD変換回路
（12）でAD変換される。そして、AD変換回路（12）の出
力信号が第５スイッチ（27）を介して第１メモリ（13）
に印加され、該第１メモリ（13）に記憶される。
次に、第１スイッチ（23）をＲ側に切換え、第３スイ
ッチ（25）をオン、他のスイッチをオフにし、入力端子
（１）に左ステレオ信号成分のみを含むステレオコンポ
ジット信号を印加する。すると、分離度調整回路（7）
が作動し、右出力端子（33）から第１スイッチ（23）を
介してローパスフィルタ（８）に印加される左ステレオ
信号の漏れ分が零となる様に、第２レベル制御回路
（５）が駆動される。その後、第４及び第６スイッチ
（26）及び（28）をオンにし、第２スイッチ（25）をオ
フにすると、比較回路（10）の出力信号が第４スイッチ
（26）を介して保持回路（11）に印加され、AD変換回路
（12）でAD変換される。そして、AD変換回路（12）の出
力信号が第６スイッチ（28）を介して第２メモリ（14）
に印加され、該第２メモリ（14）に記憶される。
ッチ（25）をオン、他のスイッチをオフにし、入力端子
（１）に左ステレオ信号成分のみを含むステレオコンポ
ジット信号を印加する。すると、分離度調整回路（7）
が作動し、右出力端子（33）から第１スイッチ（23）を
介してローパスフィルタ（８）に印加される左ステレオ
信号の漏れ分が零となる様に、第２レベル制御回路
（５）が駆動される。その後、第４及び第６スイッチ
（26）及び（28）をオンにし、第２スイッチ（25）をオ
フにすると、比較回路（10）の出力信号が第４スイッチ
（26）を介して保持回路（11）に印加され、AD変換回路
（12）でAD変換される。そして、AD変換回路（12）の出
力信号が第６スイッチ（28）を介して第２メモリ（14）
に印加され、該第２メモリ（14）に記憶される。
従って、第１乃至第６スイッチ（23）乃至（30）を適
切に切換制御することにより、第１及び第２メモリ（1
3）及び（14）に、分離度が最大となる様第１及び第２
レベル制御回路（４）及び（５）を制御するデータが記
憶される。尚、ステレオ分離度の調整動作中は、信号発
生器（図示せず）からの信号が印加されているので、前
記信号のレベルが十分大であり、後述する如く第７及び
第８スイッチ（29）及び（30）は図示の状態を保ってい
る。また、第１及び第２メモリ（13）及び（14）として
は、不揮発性メモリの他、バックアップ電源付のメモリ
等ラジオ受信機の電源が遮断されてもその記憶データが
消滅しないものが使用される。
切に切換制御することにより、第１及び第２メモリ（1
3）及び（14）に、分離度が最大となる様第１及び第２
レベル制御回路（４）及び（５）を制御するデータが記
憶される。尚、ステレオ分離度の調整動作中は、信号発
生器（図示せず）からの信号が印加されているので、前
記信号のレベルが十分大であり、後述する如く第７及び
第８スイッチ（29）及び（30）は図示の状態を保ってい
る。また、第１及び第２メモリ（13）及び（14）として
は、不揮発性メモリの他、バックアップ電源付のメモリ
等ラジオ受信機の電源が遮断されてもその記憶データが
消滅しないものが使用される。
第１乃至第６スイッチ（23）乃至（28）を用いた調整
動作が終了すると、第２乃至第６スイッチ（24）乃至
（28）がすべてオフになり、第１及び第２レベル制御回
路（４）及び（５）の制御は、第１及び第２メモリ（1
3）及び（14）に記憶されたデータに応じて行なわれ
る。すなわち、第１及び第２メモリ（13）及び（14）に
記憶されたデータが、第１及び第2DA変換器（15）及び
（16）でDA変換され、第１及び第２レベル制御回路
（４）及び（５）に印加されるので、前記第１及び第２
レベル制御回路（４）及び（５）の出力信号レベルは、
調整により定められた値となり、マトリクス回路（６）
の出力端に得られる左右ステレオ信号の分離度が最大に
なる。
動作が終了すると、第２乃至第６スイッチ（24）乃至
（28）がすべてオフになり、第１及び第２レベル制御回
路（４）及び（５）の制御は、第１及び第２メモリ（1
3）及び（14）に記憶されたデータに応じて行なわれ
る。すなわち、第１及び第２メモリ（13）及び（14）に
記憶されたデータが、第１及び第2DA変換器（15）及び
（16）でDA変換され、第１及び第２レベル制御回路
（４）及び（５）に印加されるので、前記第１及び第２
レベル制御回路（４）及び（５）の出力信号レベルは、
調整により定められた値となり、マトリクス回路（６）
の出力端に得られる左右ステレオ信号の分離度が最大に
なる。
ところで、最近のラジオ受信機においては、同調回路
部分やファンクション切換回路部分等、様々な部分なマ
イコン（マイクロコンピュータ）が使用されている。そ
の為、第１乃至第６スイッチ（23）乃至（28）の切換制
御を、前記マイコンを用いて行なう様にすれば、分離度
の調整を自動的に行なうことが出来る。
部分やファンクション切換回路部分等、様々な部分なマ
イコン（マイクロコンピュータ）が使用されている。そ
の為、第１乃至第６スイッチ（23）乃至（28）の切換制
御を、前記マイコンを用いて行なう様にすれば、分離度
の調整を自動的に行なうことが出来る。
通常受信状態においては、第１及び第２メモリ（13）
及び（14）の出力信号が第７及び第８スイッチ（29）及
び（30）と第１及び第2DA変換回路（15）及び（16）を
介して第１及び第２レベル制御回路（４）及び（５）に
印加される。その為、前記第１及び第２レベル制御回路
（４）及び（５）の出力端に得られるステレオ差信号の
レベルが所定値となり、左右出力端子（32）及び（33）
に得られる左右ステレオ信号の分離度が最大になる。
及び（14）の出力信号が第７及び第８スイッチ（29）及
び（30）と第１及び第2DA変換回路（15）及び（16）を
介して第１及び第２レベル制御回路（４）及び（５）に
印加される。その為、前記第１及び第２レベル制御回路
（４）及び（５）の出力端に得られるステレオ差信号の
レベルが所定値となり、左右出力端子（32）及び（33）
に得られる左右ステレオ信号の分離度が最大になる。
受信信号の電界強度は、IF増幅回路（18）から得られ
る信号、例えばシグナルメータ駆動用の信号のレベルを
検出することにより検出される。受信信号の電界強度が
所定レベル以上の場合は、IF増幅回路（18）より得られ
る信号のレベルが大になり、AD変換回路（17）の出力デ
ジタル信号の値も大になる。このデジタル信号は、デジ
タルフィルタ（19）を介して演算回路（20）に印加され
るが、前記デジタル信号の値が大の為、演算回路（20）
から出力信号が発生せず、オアゲート（31）の出力が
「Ｌ」になるので、第７及び第８スイッチ（29）及び
（30）の切換えが行なわれず、左右出力端子（32）及び
（33）に得られる左右出力信号の分離度は最大に保たれ
る。
る信号、例えばシグナルメータ駆動用の信号のレベルを
検出することにより検出される。受信信号の電界強度が
所定レベル以上の場合は、IF増幅回路（18）より得られ
る信号のレベルが大になり、AD変換回路（17）の出力デ
ジタル信号の値も大になる。このデジタル信号は、デジ
タルフィルタ（19）を介して演算回路（20）に印加され
るが、前記デジタル信号の値が大の為、演算回路（20）
から出力信号が発生せず、オアゲート（31）の出力が
「Ｌ」になるので、第７及び第８スイッチ（29）及び
（30）の切換えが行なわれず、左右出力端子（32）及び
（33）に得られる左右出力信号の分離度は最大に保たれ
る。
受信信号の電界強度が低下すると、IF増幅回路（18）
から発生する信号のレベルが低下し、AD変換回路（17）
の出力信号の値も小となる。その為、演算回路（20）が
作動し、該演算回路（20）から前記デジタル信号の値に
対応した複数ビット（例えば３ビット）のパラレルデジ
タル信号が発生する。前記パラレルデジタル信号は、第
１及び第2RAM（21）及び（22）に記憶されるとともに、
オアゲート（31）に印加される。すると、オアゲート
（31）の出力が「Ｈ」になり、第７及び第８スイッチ
（29）及び（30）が図示と逆の状態に切換えられる。第
７及び第８スイッチ（29）及び（30）が切換えられる
と、第１及び第2RAM（21）及び（22）の出力データが第
７及び第８スイッチ（29）及び（30）を介して第１及び
第2DA変換回路（15）及び（16）に印加されアナログ信
号に変換される。このアナログ信号は、第１及び第２レ
ベル制御回路（４）及び（５）に印加されるので、ステ
レオ差信号のレベルが低下し、その結果左右出力端子
（32）及び（33）に得られる左右ステレオ信号の分離度
が悪化する。先に述べた如く、ステレオ分離度を悪化さ
せ、ステレオ状態からモノラル状態に変化させると、SN
比の向上が計れるので、受信信号の電界強度の低下時
に、第１及び第2RAM（21）及び（22）の出力信号を用い
て第１及び第２レベル制御回路（４）及び（５）を制御
し、分離度を悪化させれば、SN比が改善される。AD変換
回路（17）の出力デジタル信号の値は、受信信号の電界
強度に対応して変化するので、左右ステレオ信号の分離
度も対応してリニアに変化し、SN比を連続的かつなめら
かに改善することが出来る。尚、AD変換回路（17）のビ
ット数を大とし、分離能を高めれば、ダイナミックレン
ジの拡大を計ることが出来る。また、演算回路（20）と
しては、マイクロコンピュータやDSP（デジタル信号プ
ロセッサ）を用いることが出来、それらを用いることに
より第１及び第２レベル制御回路（４）及び（５）をデ
ジタル的に適切に駆動することが出来る。その場合、演
算回路（20）に手動制御端子（34）を設けておけば、手
動により任意の特性を得る様に制御することが出来る。
から発生する信号のレベルが低下し、AD変換回路（17）
の出力信号の値も小となる。その為、演算回路（20）が
作動し、該演算回路（20）から前記デジタル信号の値に
対応した複数ビット（例えば３ビット）のパラレルデジ
タル信号が発生する。前記パラレルデジタル信号は、第
１及び第2RAM（21）及び（22）に記憶されるとともに、
オアゲート（31）に印加される。すると、オアゲート
（31）の出力が「Ｈ」になり、第７及び第８スイッチ
（29）及び（30）が図示と逆の状態に切換えられる。第
７及び第８スイッチ（29）及び（30）が切換えられる
と、第１及び第2RAM（21）及び（22）の出力データが第
７及び第８スイッチ（29）及び（30）を介して第１及び
第2DA変換回路（15）及び（16）に印加されアナログ信
号に変換される。このアナログ信号は、第１及び第２レ
ベル制御回路（４）及び（５）に印加されるので、ステ
レオ差信号のレベルが低下し、その結果左右出力端子
（32）及び（33）に得られる左右ステレオ信号の分離度
が悪化する。先に述べた如く、ステレオ分離度を悪化さ
せ、ステレオ状態からモノラル状態に変化させると、SN
比の向上が計れるので、受信信号の電界強度の低下時
に、第１及び第2RAM（21）及び（22）の出力信号を用い
て第１及び第２レベル制御回路（４）及び（５）を制御
し、分離度を悪化させれば、SN比が改善される。AD変換
回路（17）の出力デジタル信号の値は、受信信号の電界
強度に対応して変化するので、左右ステレオ信号の分離
度も対応してリニアに変化し、SN比を連続的かつなめら
かに改善することが出来る。尚、AD変換回路（17）のビ
ット数を大とし、分離能を高めれば、ダイナミックレン
ジの拡大を計ることが出来る。また、演算回路（20）と
しては、マイクロコンピュータやDSP（デジタル信号プ
ロセッサ）を用いることが出来、それらを用いることに
より第１及び第２レベル制御回路（４）及び（５）をデ
ジタル的に適切に駆動することが出来る。その場合、演
算回路（20）に手動制御端子（34）を設けておけば、手
動により任意の特性を得る様に制御することが出来る。
第２図は、本発明の別の実施例を示す回路図で、（3
5）はステレオ和信号の経路に挿入される可変フィル
タ、（36）は左右出力端子（32）及び（33）間に直列接
続されるコンデンサ（37）及び可変抵抗（38）から成る
高域混合回路、（39）は受信信号の電界強度に対応した
それぞれ複数ビットのパラレルデジタル信号を発生する
演算回路、（40）乃至（43）は該演算回路（39）の第１
乃至第４出力端子に得られるデジタル信号をそれぞれ記
憶する第１乃至第4RAM、（44）乃至（47）は該第１乃至
第4RAM（40）乃至（43）の出力信号をアナログ信号に変
換する第１乃至第4DA変換回路である。可変フィルタ（3
5）は、ローパス型に構成されており、第1DA変換回路
（44）の出力信号に応じてその帯域が制御される様に成
されている。また、高域混合回路（36）は、第4DA変換
回路（47）の出力信号に応じてその可変抵抗（38）の抵
抗値を変化し得る様に成されており、左右ステレオ信号
の高域成分の混合量を調整し得る様に成されている。
5）はステレオ和信号の経路に挿入される可変フィル
タ、（36）は左右出力端子（32）及び（33）間に直列接
続されるコンデンサ（37）及び可変抵抗（38）から成る
高域混合回路、（39）は受信信号の電界強度に対応した
それぞれ複数ビットのパラレルデジタル信号を発生する
演算回路、（40）乃至（43）は該演算回路（39）の第１
乃至第４出力端子に得られるデジタル信号をそれぞれ記
憶する第１乃至第4RAM、（44）乃至（47）は該第１乃至
第4RAM（40）乃至（43）の出力信号をアナログ信号に変
換する第１乃至第4DA変換回路である。可変フィルタ（3
5）は、ローパス型に構成されており、第1DA変換回路
（44）の出力信号に応じてその帯域が制御される様に成
されている。また、高域混合回路（36）は、第4DA変換
回路（47）の出力信号に応じてその可変抵抗（38）の抵
抗値を変化し得る様に成されており、左右ステレオ信号
の高域成分の混合量を調整し得る様に成されている。
受信信号の電界強度が十分大の間は、演算回路（39）
から出力信号が発生せず、第１及び第２レベル制御回路
（４）及び（５）と可変フィルタ（35）と高域混合回路
（36）とは制御動作を行なわない。その為、帯域制限が
行なわれないステレオ和信号とレベル制御されないステ
レオ差信号とがマトリクス回路（６）に印加され、マト
リクスされた結果左右出力端子（32）及び（33）に発生
する左右ステレオ信号の分離度は、高域混合回路（36）
が作動していないので、最大の状態に保たれる。
から出力信号が発生せず、第１及び第２レベル制御回路
（４）及び（５）と可変フィルタ（35）と高域混合回路
（36）とは制御動作を行なわない。その為、帯域制限が
行なわれないステレオ和信号とレベル制御されないステ
レオ差信号とがマトリクス回路（６）に印加され、マト
リクスされた結果左右出力端子（32）及び（33）に発生
する左右ステレオ信号の分離度は、高域混合回路（36）
が作動していないので、最大の状態に保たれる。
受信信号の電界強度が第３図の特性図の点Ａに低下す
ると、まず演算回路（39）の第４出力端子に３ビットの
パラレルデジタル信号が発生し、それが第4RAM（43）に
記憶され、第4DA変換回路（47）でアナログ信号に変換
される。前記アナログ信号は、高域混合回路（36）の可
変抵抗（38）の抵抗値を可変する為に使用され、前記ア
ナログ信号に応じて左右ステレオ信号の高域成分の混合
が行なわれる。その結果、左右ステレオ信号の高域部分
に存在する雑音の除去が行なわれ、SN比の向上が計れ
る。この高域混合動作の混合割合は、受信信号の電界強
度が点Ａから更に低下するのに応じて大となる。
ると、まず演算回路（39）の第４出力端子に３ビットの
パラレルデジタル信号が発生し、それが第4RAM（43）に
記憶され、第4DA変換回路（47）でアナログ信号に変換
される。前記アナログ信号は、高域混合回路（36）の可
変抵抗（38）の抵抗値を可変する為に使用され、前記ア
ナログ信号に応じて左右ステレオ信号の高域成分の混合
が行なわれる。その結果、左右ステレオ信号の高域部分
に存在する雑音の除去が行なわれ、SN比の向上が計れ
る。この高域混合動作の混合割合は、受信信号の電界強
度が点Ａから更に低下するのに応じて大となる。
受信信号の電界強度が点Ｂ迄低下すると、演算回路
（39）の第２及び第３出力端子にそれぞれ３ビットのパ
ラレルデジタル信号が発生し、それらが第２及び第3RAM
（41）及び（42）に記憶され、第２及び第3DA変換回路
（46）及び（47）でアナログ信号に変換される。前記ア
ナログ信号は、第１図の場合と同様、第１及び第２レベ
ル制御回路（４）及び（５）に印加され、ステレオ差信
号のレベルが制御される。その結果、左右ステレオ信号
の分離度が悪化し、それに応じてSN比が改善される。こ
のステレオ分離度は、受信信号の電界強度が点Ｂから更
に低下するのに応じて徐々に悪化する。
（39）の第２及び第３出力端子にそれぞれ３ビットのパ
ラレルデジタル信号が発生し、それらが第２及び第3RAM
（41）及び（42）に記憶され、第２及び第3DA変換回路
（46）及び（47）でアナログ信号に変換される。前記ア
ナログ信号は、第１図の場合と同様、第１及び第２レベ
ル制御回路（４）及び（５）に印加され、ステレオ差信
号のレベルが制御される。その結果、左右ステレオ信号
の分離度が悪化し、それに応じてSN比が改善される。こ
のステレオ分離度は、受信信号の電界強度が点Ｂから更
に低下するのに応じて徐々に悪化する。
受信信号の電界強度が点Ｃ迄低下すると、演算回路
（39）の第１出力端子に３ビットのパラレルデジタル信
号が発生し、それが第1RAM（40）に記憶され、第1DA変
換回路（44）でアナログ信号に変換される。前記アナロ
グ信号は、可変フィルタ（35）に印加される為、ステレ
オ和信号の帯域が変化し、前記ステレオ和信号の高域成
分がカットされる。その為、左右出力端子（32）及び
（33）に得られる左右ステレオ信号の高域雑音成分が除
去され、SN比の改善が計れる。ステレオ和信号の帯域
は、受信信号の電界強度が点Ｃから更に低下するのに応
じて狭くなる。
（39）の第１出力端子に３ビットのパラレルデジタル信
号が発生し、それが第1RAM（40）に記憶され、第1DA変
換回路（44）でアナログ信号に変換される。前記アナロ
グ信号は、可変フィルタ（35）に印加される為、ステレ
オ和信号の帯域が変化し、前記ステレオ和信号の高域成
分がカットされる。その為、左右出力端子（32）及び
（33）に得られる左右ステレオ信号の高域雑音成分が除
去され、SN比の改善が計れる。ステレオ和信号の帯域
は、受信信号の電界強度が点Ｃから更に低下するのに応
じて狭くなる。
高域混合動作、分離度制御動作及び高域カット動作
は、受信信号の電界強度の低下時における雑音をなめら
かに変化させる為、この順序で行なうことが好ましい。
その場合、各動作は順次移り変わる様にしてもよいし、
部分的に重なり合う様にしてもよい。また、３つの動作
のうちの任意の１つ又は２つの動作を組合わせて使用し
てもよい。
は、受信信号の電界強度の低下時における雑音をなめら
かに変化させる為、この順序で行なうことが好ましい。
その場合、各動作は順次移り変わる様にしてもよいし、
部分的に重なり合う様にしてもよい。また、３つの動作
のうちの任意の１つ又は２つの動作を組合わせて使用し
てもよい。
（ト）発明の効果 以上述べた如く、本発明に依れば、受信信号の電界強
度を示す信号を、デジタル的に検出してステレオ分離度
の制御、帯域の制御、高域分離度の制御等を行なう様に
しているので、リップルやノイズが信号路に漏れるのを
防止出来、SN比が改善されたステレオ復調回路を提供出
来る。また、ダイナミックレンジをAD変換回路のビット
数に応じて設定出来るので、前記ダイナミックレンジの
拡大を容易に行ない得る。
度を示す信号を、デジタル的に検出してステレオ分離度
の制御、帯域の制御、高域分離度の制御等を行なう様に
しているので、リップルやノイズが信号路に漏れるのを
防止出来、SN比が改善されたステレオ復調回路を提供出
来る。また、ダイナミックレンジをAD変換回路のビット
数に応じて設定出来るので、前記ダイナミックレンジの
拡大を容易に行ない得る。
第１図は、本発明の一実施例を示す回路図、第２図は本
発明の別の実施例を示す回路図、及び第３図は本発明の
説明に供する為の特性図である。 （４），（５）…レベル制御回路、（６）…マトリクス
回路、（7）…分離度調整回路、（12），（17）…AD変
換回路、（13），（14）…メモリ、（15），（16）…DA
変換回路、（20），（39）…演算回路、（21），（22）
…RAM、（35）…可変フィルタ、（36）…高域混合回
路、（40），（41），（42），（43），（44）…RAM、
（44），（45），（46），（47）…DA変換回路。
発明の別の実施例を示す回路図、及び第３図は本発明の
説明に供する為の特性図である。 （４），（５）…レベル制御回路、（６）…マトリクス
回路、（7）…分離度調整回路、（12），（17）…AD変
換回路、（13），（14）…メモリ、（15），（16）…DA
変換回路、（20），（39）…演算回路、（21），（22）
…RAM、（35）…可変フィルタ、（36）…高域混合回
路、（40），（41），（42），（43），（44）…RAM、
（44），（45），（46），（47）…DA変換回路。
フロントページの続き (56)参考文献 特開 昭61−257026（ＪＰ，Ａ) 特開 昭62−200931（ＪＰ，Ａ) 特開 昭60−52139（ＪＰ，Ａ) 特開 昭62−207014（ＪＰ，Ａ) 実開 昭62−196437（ＪＰ，Ｕ) 実開 昭54−148406（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04H 5/00 H04B 1/10
Claims (18)
- 【請求項１】ステレオコンポジット信号中に含まれるス
テレオ和信号とステレオ差信号とをマトリクスして左右
ステレオ信号を得る為のステレオ復調回路において、受
信信号の電界強度を示すアナログ信号をデジタル信号に
変換するAD変換回路と、該AD変換回路の出力信号に応じ
て複数ビットのデジタル制御信号を発生する制御信号発
生回路と、前記デジタル制御信号を記憶するRAMと、該R
AMの出力信号をアナログ信号に変換するDA変換回路と、
前記ステレオコンポジット信号中に含まれるステレオ差
信号を復調する差信号復調回路と、該差信号復調回路の
出力信号のレベルを制御するレベル制御回路とから成
り、前記DA変換回路の出力信号により前記レベル制御回
路を制御し、受信信号の電界強度が低下したときの雑音
を軽減する様にしたことを特徴とするステレオ復調回
路。 - 【請求項２】制御信号発生回路は、AD変換回路の出力信
号を演算し、複数ビットのデジタル制御信号を発生する
演算回路により構成される請求項第１項記載のステレオ
復調回路。 - 【請求項３】制御信号発生回路は、AD変換回路の出力信
号中に含まれる雑音を除去するデジタルフィルタを含む
ことを特徴とする請求項第１項記載のステレオ復調回
路。 - 【請求項４】ステレオ和信号とステレオ差信号とをマト
リクスするマトリクス回路の出力端に得られる左右ステ
レオ信号の分離度が最大となる様にレベル制御回路を駆
動する分離度調整回路と、該分離度調整回路から得られ
る駆動信号を記憶するメモリとを備え、定常受信時に前
記メモリの出力信号を用いて前記レベル制御回路を駆動
する請求項第１項記載のステレオ復調回路。 - 【請求項５】メモリを不揮発性メモリにより構成したこ
とを特徴とする請求項第４項記載のステレオ復調回路。 - 【請求項６】メモリの出力信号とRAMの出力信号とをレ
ベル制御回路に切換入力する切換回路を設けたことを特
徴とする請求項第４項記載のステレオ復調回路。 - 【請求項７】マイクロコンピュータの複数ビットの出力
デジタル信号は、RAMに印加されるとともに、切換回路
の切換制御信号として用いられる請求項第６項記載のス
テレオ復調回路。 - 【請求項８】ステレオコンポジット信号中に含まれるス
テレオ和信号とステレオ差信号とをマトリクスして左右
ステレオ信号を得る為のステレオ復調回路において、受
信信号の電界強度を示すアナログ信号をデジタル信号に
変換するAD変換回路と、該AD変換回路の出力信号に応じ
て複数ビットのデジタル制御信号を発生する制御信号発
生回路と、前記デジタル制御信号を記憶するRAMと、該R
AMの出力信号をアナログ信号に変換するDA変換回路と、
マトリクス回路の入力和信号路に挿入される可変フィル
タとから成り、前記DA変換回路の出力信号により前記可
変フィルタを制御し、受信信号の電界強度が低下したと
き前記可変フィルタの帯域を狭くして高域雑音を軽減す
る様にしたことを特徴とするステレオ復調回路。 - 【請求項９】可変フィルタが可変ローパスフィルタによ
り構成される請求項第８項記載のステレオ復調回路。 - 【請求項１０】DA変換回路の出力信号により、可変ロー
パスフィルタを構成する可変抵抗又は可変容量を変化さ
せる請求項第９項記載のステレオ復調回路。 - 【請求項１１】ステレオコンポジット信号中に含まれる
ステレオ和信号とステレオ差信号とをマトリクスして左
右ステレオ信号を得る為のステレオ復調回路において、
受信信号の電界強度を示すアナログ信号をデジタル信号
に変換するAD変換回路と、該AD変換回路の出力信号に応
じて複数ビットのデジタル制御信号を発生する制御信号
発生回路と、前記デジタル制御信号を記憶するRAMと、
該RAMの出力信号をアナログ信号に変換するDA変換回路
と、左右ステレオ信号が得られる左右出力信号路間に挿
入される高域混合回路とから成り、受信信号の電界強度
が低下したとき前記DA変換回路の出力信号により前記高
域混合回路を制御し、左右ステレオ信号の高域成分の混
合を行なって雑音を軽減したことを特徴とするステレオ
復調回路。 - 【請求項１２】高域混合回路は、コンデンサと可変抵抗
との直列回路により構成される請求項第11項記載のステ
レオ復調回路。 - 【請求項１３】ステレオコンポジット信号中に含まれる
ステレオ和信号とステレオ差信号とをマトリクスして左
右ステレオ信号を得る為のステレオ復調回路において、
受信信号の電界強度を示すアナログ信号をデジタル信号
に変換するAD変換回路と、該AD変換回路の出力信号に応
じて、それぞれ複数ビットの第１及び第２デジタル制御
信号を発生する制御信号発生回路と、前記第１及び第２
デジタル制御信号を記憶する第１及び第2RAMと、該第１
及び第2RAMの出力信号をアナログ信号に変換する第１及
び第2DA変換回路と、前記ステレオ和信号の帯域を制御
する可変フィルタと、ステレオ差信号のレベルを制御す
るレベル制御回路とから成り、前記第1DA変換回路の出
力信号により前記レベル制御回路を制御するとともに、
前記第2DA変換回路の出力信号により前記可変フィルタ
を制御する様にしたことを特徴とするステレオ復調回
路。 - 【請求項１４】制御信号発生回路は、受信信号の電界強
度が第１の所定値に低下したとき第１デジタル制御信号
を発生し、前記第１の所定値よりも低い第２の所定値に
低下したとき第２デジタル制御信号を発生する様にした
ことを特徴とする請求項第13項記載のステレオ復調回
路。 - 【請求項１５】制御信号発生回路は、第１及び第２デジ
タル制御信号とともにAD変換回路の出力信号に応じて複
数ビットの第３デジタル制御信号を発生し、該第３デジ
タル制御信号は第3RAMに記憶され、該第3RAMの出力信号
は第3DA変換回路によりアナログ信号に変換され、前記
アナログ信号は左右ステレオ信号の高域成分を混合する
高域混合回路を制御することを特徴とする請求項第13項
記載のステレオ復調回路。 - 【請求項１６】制御信号発生回路は、受信信号の電界強
度が第１の所定値に低下したとき第３デジタル制御信号
を発生し、前記第１の所定値よりも低い第２の所定値に
低下したとき第１デジタル制御信号を発生し、前記第２
の所定値よりも低い第３の所定値に低下したとき第２デ
ジタル制御信号を発生する請求項第15項記載のステレオ
復調回路。 - 【請求項１７】ステレオコンポジット信号中に含まれる
ステレオ和信号とステレオ差信号とをマトリクスして左
右ステレオ信号を得る為のステレオ復調回路において、
受信信号の電界強度を示すアナログ信号をデジタル信号
に変換するAD変換回路と、該AD変換回路の出力信号に応
じて、それぞれ複数ビットの第１及び第２デジタル制御
信号を発生する制御信号発生回路と、前記第１及び第２
デジタル制御信号を記憶する第１及び第2RAMと、該第１
及び第2RAMの出力信号をアナログ信号に変換する第１及
び第2DA変換回路と、前記左右ステレオ信号の高域成分
を混合する高域混合回路と、ステレオ差信号のレベルを
制御するレベル制御回路とから成り、前記第1DA変換回
路の出力信号により前記高域混合回路を制御するととも
に、前記第2DA変換回路の出力信号により前記レベル制
御回路を制御する様にしたことを特徴とするステレオ復
調回路。 - 【請求項１８】制御信号発生回路は、受信信号の電界強
度が第１の所定値に低下したとき第１デジタル制御信号
を発生し、前記第１の所定値よりも低い第２の所定値に
低下したとき第２デジタル制御信号を発生する様にした
ことを特徴とする請求項第17項記載のステレオ復調回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63010029A JP2792857B2 (ja) | 1988-01-20 | 1988-01-20 | ステレオ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63010029A JP2792857B2 (ja) | 1988-01-20 | 1988-01-20 | ステレオ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01186026A JPH01186026A (ja) | 1989-07-25 |
| JP2792857B2 true JP2792857B2 (ja) | 1998-09-03 |
Family
ID=11738969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63010029A Expired - Fee Related JP2792857B2 (ja) | 1988-01-20 | 1988-01-20 | ステレオ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792857B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19630392C2 (de) * | 1996-07-26 | 1998-10-01 | Sgs Thomson Microelectronics | Stereodecoder mit gleitendem Übergang zwischen Stereobetrieb und Monobetrieb |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148406U (ja) * | 1978-04-07 | 1979-10-16 | ||
| JPS58147341U (ja) * | 1982-03-29 | 1983-10-04 | 日本電気ホームエレクトロニクス株式会社 | ラジオ受信機 |
| JPS6052139A (ja) * | 1983-08-31 | 1985-03-25 | Sharp Corp | Ｆｍステレオ受信機におけるノイズ除去装置 |
| JPS61123322A (ja) * | 1984-11-20 | 1986-06-11 | Matsushita Electric Ind Co Ltd | Ｆｍ受信機 |
| JPS61257026A (ja) * | 1985-05-10 | 1986-11-14 | Pioneer Electronic Corp | 音声多重ｔｖチユ−ナ |
| JPS61278217A (ja) * | 1985-06-03 | 1986-12-09 | Pioneer Electronic Corp | Ｆｍステレオ受信機 |
| JPS62200931A (ja) * | 1986-02-28 | 1987-09-04 | Fujitsu Ten Ltd | 自動ステレオ分離度制御回路 |
| JPH0716140B2 (ja) * | 1986-03-07 | 1995-02-22 | 富士通テン株式会社 | 自動音質制御回路 |
| JPS62196437U (ja) * | 1986-06-05 | 1987-12-14 |
-
1988
- 1988-01-20 JP JP63010029A patent/JP2792857B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01186026A (ja) | 1989-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4380824A (en) | Receiving reproducing system | |
| US4972482A (en) | Fm stereo demodulator | |
| JPS59185433A (ja) | Ａｍ受信機 | |
| US4063039A (en) | Stereo noise reduction circuit | |
| JP2792857B2 (ja) | ステレオ復調回路 | |
| JP2002026750A (ja) | 受信機 | |
| US4710962A (en) | Signal control apparatus | |
| JP2000031843A (ja) | Ａｍステレオ受信機 | |
| JPH10229600A (ja) | ステレオからモノラルへ又はその反対へ復調器を連続的に切替える装置 | |
| JPH0554745B2 (ja) | ||
| US4280101A (en) | Stereophonic signal demodulation circuit | |
| JP3301891B2 (ja) | ステレオ復調回路及びその分離度調整方法 | |
| JP4088245B2 (ja) | Ｆｍチューナ | |
| JPS6345051Y2 (ja) | ||
| WO2004004145A1 (ja) | 受信機 | |
| JPH033003Y2 (ja) | ||
| JPS62250724A (ja) | ラジオ受信機 | |
| JPS5917741A (ja) | スペ−ス・ダイバ−シテイ受信機の切換検知回路 | |
| JPH0419864Y2 (ja) | ||
| KR830001827B1 (ko) | 스테레오 멀티 플렉스회로 | |
| JP3880485B2 (ja) | ステレオ復調回路 | |
| JPH0549135B2 (ja) | ||
| JPH1022943A (ja) | ラジオ受信機 | |
| JPS6340905Y2 (ja) | ||
| JPS5853531B2 (ja) | ステレオ復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |