JP3301891B2 - ステレオ復調回路及びその分離度調整方法 - Google Patents
ステレオ復調回路及びその分離度調整方法Info
- Publication number
- JP3301891B2 JP3301891B2 JP18909095A JP18909095A JP3301891B2 JP 3301891 B2 JP3301891 B2 JP 3301891B2 JP 18909095 A JP18909095 A JP 18909095A JP 18909095 A JP18909095 A JP 18909095A JP 3301891 B2 JP3301891 B2 JP 3301891B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- stereo
- circuit
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ステレオ復調回路
の分離度（以下、セパレーションと言う）の自動調整を
可能とするステレオ復調回路及びその分離度調整方法に
関する。
の分離度（以下、セパレーションと言う）の自動調整を
可能とするステレオ復調回路及びその分離度調整方法に
関する。
【０００２】
【従来の技術】一般に、図２の如きステレオ復調回路を
有するラジオ受信機が知られている。受信ＲＦ信号は周
波数変換回路（１）でＩＦ信号に周波数変換され、前記
ＩＦ信号はＩＦ増幅回路（２）で増幅される。ＩＦ増幅
回路（２）の出力信号はＦＭ検波回路（３）でＦＭ検波
され、その出力端にステレオコンポジット信号が発生す
る。前記ステレオコンポジット信号は、副搬送波信号再
生回路（４）、サブ信号デコーダ（５）及びＬＰＦ
（６）に印加される。副搬送波信号発生回路（４）にお
いて、ステレオコンポジット信号より再生副搬送波信号
が再生され、前記副搬送波信号はサブ信号デコーダ
（５）にスイッチング信号として印加される。サブ信号
デコーダ（５）において、ステレオコンポジット信号と
前記スイッチング信号とを乗算することにより、サブ信
号（Ｌ−Ｒ）が得られる。また、ＬＰＦ（６）におい
て、ステレオコンポジット信号中のメイン信号（Ｌ＋
Ｒ）のみがＬＰＦ（６）を通過し、メイン信号が抽出さ
れる。前記メイン信号（Ｌ＋Ｒ）及び前記サブ信号（Ｌ
−Ｒ）はそれぞれステレオＬ信号及びステレオＲ信号が
発生する。
有するラジオ受信機が知られている。受信ＲＦ信号は周
波数変換回路（１）でＩＦ信号に周波数変換され、前記
ＩＦ信号はＩＦ増幅回路（２）で増幅される。ＩＦ増幅
回路（２）の出力信号はＦＭ検波回路（３）でＦＭ検波
され、その出力端にステレオコンポジット信号が発生す
る。前記ステレオコンポジット信号は、副搬送波信号再
生回路（４）、サブ信号デコーダ（５）及びＬＰＦ
（６）に印加される。副搬送波信号発生回路（４）にお
いて、ステレオコンポジット信号より再生副搬送波信号
が再生され、前記副搬送波信号はサブ信号デコーダ
（５）にスイッチング信号として印加される。サブ信号
デコーダ（５）において、ステレオコンポジット信号と
前記スイッチング信号とを乗算することにより、サブ信
号（Ｌ−Ｒ）が得られる。また、ＬＰＦ（６）におい
て、ステレオコンポジット信号中のメイン信号（Ｌ＋
Ｒ）のみがＬＰＦ（６）を通過し、メイン信号が抽出さ
れる。前記メイン信号（Ｌ＋Ｒ）及び前記サブ信号（Ｌ
−Ｒ）はそれぞれステレオＬ信号及びステレオＲ信号が
発生する。
【０００３】
【発明が解決しようとする課題】ところで、マトリクス
回路（７）では、メイン信号（Ｌ＋Ｒ）及びサブ信号
（Ｌ−Ｒ）の加算、減算が行われる。即ち、加算する
と、（Ｌ＋Ｒ）＋（Ｌ−Ｒ）＝２Ｌより、ステレオＬ信
号が得られ、減算すると、（Ｌ＋Ｒ）−（Ｌ−Ｒ）＝２
Ｒより、ステレオＲ信号が得られる。そして、出力端子
（８）及び（９）にそれぞれステレオＬ信号のみ及びス
テレオＲ信号のみを得るためには、メイン信号とサブ信
号とのレベルを一致させなければならない。しかしなが
ら、実際には、メイン信号とサブ信号とのレベルは一致
していないので、出力端子（８）にはステレオＬ信号の
他にステレオＲ信号がクロストークとして表れ、逆に、
出力端子（９）にはステレオＲ信号の他にステレオＬ信
号がクロストークとして表れ、マトリクス回路（７）の
セパレーションが悪化する。
回路（７）では、メイン信号（Ｌ＋Ｒ）及びサブ信号
（Ｌ−Ｒ）の加算、減算が行われる。即ち、加算する
と、（Ｌ＋Ｒ）＋（Ｌ−Ｒ）＝２Ｌより、ステレオＬ信
号が得られ、減算すると、（Ｌ＋Ｒ）−（Ｌ−Ｒ）＝２
Ｒより、ステレオＲ信号が得られる。そして、出力端子
（８）及び（９）にそれぞれステレオＬ信号のみ及びス
テレオＲ信号のみを得るためには、メイン信号とサブ信
号とのレベルを一致させなければならない。しかしなが
ら、実際には、メイン信号とサブ信号とのレベルは一致
していないので、出力端子（８）にはステレオＬ信号の
他にステレオＲ信号がクロストークとして表れ、逆に、
出力端子（９）にはステレオＲ信号の他にステレオＬ信
号がクロストークとして表れ、マトリクス回路（７）の
セパレーションが悪化する。
【０００４】そこで、従来では、サブ信号デコーダ
（５）の入力端に、ステレオコンポジット信号のレベル
を手動で可変する可変回路（１０）を設け、ラジオ受信
機の製造工程の調整過程において、ステレオＬ信号また
はステレオＲ信号のいずれか一方のみを含むステレオコ
ンポジット信号をラジオ受信機に印加し、マトリクス回
路（７）のセパレーションが略１００％となるように、
サブ信号のレベルを変えていた。その為、調整時間がか
かり、生産効率が悪化するという問題があった。
（５）の入力端に、ステレオコンポジット信号のレベル
を手動で可変する可変回路（１０）を設け、ラジオ受信
機の製造工程の調整過程において、ステレオＬ信号また
はステレオＲ信号のいずれか一方のみを含むステレオコ
ンポジット信号をラジオ受信機に印加し、マトリクス回
路（７）のセパレーションが略１００％となるように、
サブ信号のレベルを変えていた。その為、調整時間がか
かり、生産効率が悪化するという問題があった。
【０００５】
【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、ステレオコンポジット信号より、
ステレオ差信号を再生するステレオ差信号再生回路と、
前記ステレオ差信号再生回路の入力信号または出力信号
を制御信号に応じたレベルに設定する第１レベル調整回
路と、前記ステレオコンポジット信号よりステレオ和信
号を抽出するステレオ和信号発生回路と、前記ステレオ
和信号と前記ステレオ差信号とをマトリクスし、ステレ
オＬ信号及びステレオＲ信号を発生するマトリクス回路
と、前記第１レベル調整回路に印加される制御信号を記
憶する第１記憶回路と、から成ることを特徴とする。
成されたものであり、ステレオコンポジット信号より、
ステレオ差信号を再生するステレオ差信号再生回路と、
前記ステレオ差信号再生回路の入力信号または出力信号
を制御信号に応じたレベルに設定する第１レベル調整回
路と、前記ステレオコンポジット信号よりステレオ和信
号を抽出するステレオ和信号発生回路と、前記ステレオ
和信号と前記ステレオ差信号とをマトリクスし、ステレ
オＬ信号及びステレオＲ信号を発生するマトリクス回路
と、前記第１レベル調整回路に印加される制御信号を記
憶する第１記憶回路と、から成ることを特徴とする。
【０００６】また、ステレオコンポジット信号より、ス
テレオ差信号を再生するステレオ差信号再生回路と、前
記ステレオ差信号再生回路の出力信号を制御信号に応じ
たレベルに設定する第２及び第３レベル調整回路と、前
記ステレオコンポジット信号よりステレオ和信号を抽出
するステレオ和信号発生回路と、前記ステレオ和信号と
前記第２レベル調整回路の出力信号とを加算する加算器
と、前記ステレオ和信号と前記第３レベル調整回路の出
力信号とを減算する減算器とを含み、ステレオＬ信号及
びステレオＲ信号を発生するマトリクス回路と、前記第
２及び第３レベル調整回路に印加される制御信号を記憶
する第２記憶回路と、から成ることを特徴とする。
テレオ差信号を再生するステレオ差信号再生回路と、前
記ステレオ差信号再生回路の出力信号を制御信号に応じ
たレベルに設定する第２及び第３レベル調整回路と、前
記ステレオコンポジット信号よりステレオ和信号を抽出
するステレオ和信号発生回路と、前記ステレオ和信号と
前記第２レベル調整回路の出力信号とを加算する加算器
と、前記ステレオ和信号と前記第３レベル調整回路の出
力信号とを減算する減算器とを含み、ステレオＬ信号及
びステレオＲ信号を発生するマトリクス回路と、前記第
２及び第３レベル調整回路に印加される制御信号を記憶
する第２記憶回路と、から成ることを特徴とする。
【０００７】さらに、ステレオコンポジット信号より、
ステレオ差信号を再生するステレオ差信号再生回路と、
前記ステレオ差信号再生回路の入力信号または出力信号
を制御信号に応じたレベルに設定するレベル調整回路
と、前記ステレオコンポジット信号よりステレオ和信号
を抽出するステレオ和信号発生回路と、前記ステレオ和
信号と前記ステレオ差信号とをマトリクスし、ステレオ
Ｌ信号及びステレオＲ信号を発生するマトリクス回路
と、前記レベル調整回路に印加される制御信号を記憶す
る記憶回路と、から成るステレオ復調回路の分離度調整
方法であり、ステレオＬ信号のみ、または、ステレオＲ
信号のみを含むステレオコンポジット信号を印加し、マ
トリクス回路から発生するステレオＲ信号及びステレオ
Ｋ信号のレベルを検出し、前記検出結果に応じて、制御
信号を変更し、前記制御信号に応じて、前記ステレオ差
信号のレベルを調整し、前記レベルの調整により、分離
度を調整するようにしたことを特徴とする。
ステレオ差信号を再生するステレオ差信号再生回路と、
前記ステレオ差信号再生回路の入力信号または出力信号
を制御信号に応じたレベルに設定するレベル調整回路
と、前記ステレオコンポジット信号よりステレオ和信号
を抽出するステレオ和信号発生回路と、前記ステレオ和
信号と前記ステレオ差信号とをマトリクスし、ステレオ
Ｌ信号及びステレオＲ信号を発生するマトリクス回路
と、前記レベル調整回路に印加される制御信号を記憶す
る記憶回路と、から成るステレオ復調回路の分離度調整
方法であり、ステレオＬ信号のみ、または、ステレオＲ
信号のみを含むステレオコンポジット信号を印加し、マ
トリクス回路から発生するステレオＲ信号及びステレオ
Ｋ信号のレベルを検出し、前記検出結果に応じて、制御
信号を変更し、前記制御信号に応じて、前記ステレオ差
信号のレベルを調整し、前記レベルの調整により、分離
度を調整するようにしたことを特徴とする。
【０００８】
【発明の実施の形態】図１は本発明の一実施例を示す図
であり、（１１）はステレオコンポジット信号のレベル
を調整するレベル調整回路、（１２）はレベル調整回路
（１１）のレベル可変量を設定するための制御データを
発生する制御回路、（１３）は制御データをアナログ変
換し制御信号を発生するＤ／Ａ変換回路、（１４）は制
御データを記憶するメモリー、（１５）はマトリクス回
路（７）の出力信号のレベルを検出するレベル検出回路
である。尚、図１において、図２の従来例と同一の回路
については、図２の従来例と同一の符号を付し、説明を
省略する。
であり、（１１）はステレオコンポジット信号のレベル
を調整するレベル調整回路、（１２）はレベル調整回路
（１１）のレベル可変量を設定するための制御データを
発生する制御回路、（１３）は制御データをアナログ変
換し制御信号を発生するＤ／Ａ変換回路、（１４）は制
御データを記憶するメモリー、（１５）はマトリクス回
路（７）の出力信号のレベルを検出するレベル検出回路
である。尚、図１において、図２の従来例と同一の回路
については、図２の従来例と同一の符号を付し、説明を
省略する。
【０００９】図１において、ラジオ受信機の通常動作で
はレベル検出回路（１５）は接続されていない。受信Ｒ
Ｆ信号は周波数変換回路（１）でＩＦ信号に周波数変換
され、前記ＩＦ信号はＩＦ増幅回路（２）で増幅され
る。ＩＦ増幅回路（２）の出力信号はＦＭ検波回路
（３）でＦＭ検波され、その出力端にステレオコンポジ
ット信号が発生する。前記ステレオコンポジット信号
は、副搬送波信号再生回路（４）、ＬＰＦ（１１）及び
レベル調整回路（１１）に印加される。副搬送波信号発
生回路（４）において、ステレオコンポジット信号より
副搬送波信号が再生され、前記再生副搬送波信号はサブ
信号デコーダ（５）にスイッチング信号として印加され
る。また、ステレオコンポジット信号はレベル調整回路
（１１）に印加され、ステレオコンポジット信号のレベ
ルが所定レベルに可変され、設定される。そして、サブ
信号デコーダ（５）は、例えば、二重平衡型乗算回路で
構成され、レベル調整回路（１１）の出力信号と前記ス
イッチング信号とを乗算することにより、サブ信号（Ｌ
−Ｒ）が得られる。尚、前記サブ信号レベルは、ステレ
オコンポジット信号のレベルに応じて変化するので、レ
ベル調整回路（１１）のレベル可変量に応じて設定され
る。また、ＬＰＦ（６）はステレオコンポジット信号中
のメイン信号（Ｌ＋Ｒ）が通過可能な帯域を有し、メイ
ン信号のみがＬＰＦ（６）を通過する。前記メイン信号
（Ｌ＋Ｒ）及び前記サブ信号（Ｌ−Ｒ）はマトリクス回
路（７）に印加され、マトリクスされることにより、出
力端子（８）及び（９）にそれぞれステレオＬ信号及び
ステレオＲ信号が発生する。
はレベル検出回路（１５）は接続されていない。受信Ｒ
Ｆ信号は周波数変換回路（１）でＩＦ信号に周波数変換
され、前記ＩＦ信号はＩＦ増幅回路（２）で増幅され
る。ＩＦ増幅回路（２）の出力信号はＦＭ検波回路
（３）でＦＭ検波され、その出力端にステレオコンポジ
ット信号が発生する。前記ステレオコンポジット信号
は、副搬送波信号再生回路（４）、ＬＰＦ（１１）及び
レベル調整回路（１１）に印加される。副搬送波信号発
生回路（４）において、ステレオコンポジット信号より
副搬送波信号が再生され、前記再生副搬送波信号はサブ
信号デコーダ（５）にスイッチング信号として印加され
る。また、ステレオコンポジット信号はレベル調整回路
（１１）に印加され、ステレオコンポジット信号のレベ
ルが所定レベルに可変され、設定される。そして、サブ
信号デコーダ（５）は、例えば、二重平衡型乗算回路で
構成され、レベル調整回路（１１）の出力信号と前記ス
イッチング信号とを乗算することにより、サブ信号（Ｌ
−Ｒ）が得られる。尚、前記サブ信号レベルは、ステレ
オコンポジット信号のレベルに応じて変化するので、レ
ベル調整回路（１１）のレベル可変量に応じて設定され
る。また、ＬＰＦ（６）はステレオコンポジット信号中
のメイン信号（Ｌ＋Ｒ）が通過可能な帯域を有し、メイ
ン信号のみがＬＰＦ（６）を通過する。前記メイン信号
（Ｌ＋Ｒ）及び前記サブ信号（Ｌ−Ｒ）はマトリクス回
路（７）に印加され、マトリクスされることにより、出
力端子（８）及び（９）にそれぞれステレオＬ信号及び
ステレオＲ信号が発生する。
【００１０】制御回路（１２）は、メモリー（１４）か
ら制御データを読み出し、Ｄ／Ａ変換回路（１３）に転
送する。Ｄ／Ａ変換回路（１３）において、制御データ
はアナログ制御信号に変換され、レベル調整回路（１
１）のレベル可変量は前記制御信号に応じて設定され
る。前記制御データは、セットの製造工程において、サ
ブ信号のレベルが所定のレベルになるように作成された
もので、マトリクス回路（７）のセパレーションが最良
となる。尚、制御回路（１４）は、例えば、ラジオ受信
機の同調周波数を決める局部発振信号の周波数を設定し
たり、また、放送局のサーチ動作中にサーチストップ信
号を発生する等の制御を行うマイコンと兼用しても良
い。
ら制御データを読み出し、Ｄ／Ａ変換回路（１３）に転
送する。Ｄ／Ａ変換回路（１３）において、制御データ
はアナログ制御信号に変換され、レベル調整回路（１
１）のレベル可変量は前記制御信号に応じて設定され
る。前記制御データは、セットの製造工程において、サ
ブ信号のレベルが所定のレベルになるように作成された
もので、マトリクス回路（７）のセパレーションが最良
となる。尚、制御回路（１４）は、例えば、ラジオ受信
機の同調周波数を決める局部発振信号の周波数を設定し
たり、また、放送局のサーチ動作中にサーチストップ信
号を発生する等の制御を行うマイコンと兼用しても良
い。
【００１１】次に、図１のラジオ受信機の生産工程にお
ける調整作業について、図３のフローチャートを用いて
説明する。まず、調整作業の開始に先立ち、レベル検出
回路回路（１５）が点線の如くラジオ受信機に接続され
る（Ｓ１）。ステレオＬ信号のみを含む第１試験信号を
ラジオ受信機に受信させる（Ｓ２）。制御回路（１２）
から最初の制御データが発生し、アナログ変換された
後、制御信号としてレベル調整回路に印加され、サブ信
号のレベルは第１レベルになる（Ｓ３）。レベル検出回
路（１５）は出力端子（９）の出力信号レベルを検出す
る（Ｓ４）。前記レベル検出回路（１５）の出力信号は
Ａ／Ｄ変換回路（１６）でデジタル変換され、そのデー
タは制御データと共にメモリーに一時記憶される（Ｓ
５）。制御回路（１２）において、制御データが最後の
データか否か検出され（Ｓ６）、最後のデータでない場
合は制御データが次のデータに置き換えられる（Ｓ
７）。そして、制御データが最後の制御データになるま
で、Ｓ４からＳ７までのステップが繰り返される。よっ
て、メモリ（１４）には、サブ信号のレベルを生成する
ための制御データと出力端子（９）の出力信号レベルに
応じたデータが複数個記憶される。尚、制御データに応
じて、サブ信号レベルは大きくなる方向、または、小さ
くなる方向に一変化方向に変化する。
ける調整作業について、図３のフローチャートを用いて
説明する。まず、調整作業の開始に先立ち、レベル検出
回路回路（１５）が点線の如くラジオ受信機に接続され
る（Ｓ１）。ステレオＬ信号のみを含む第１試験信号を
ラジオ受信機に受信させる（Ｓ２）。制御回路（１２）
から最初の制御データが発生し、アナログ変換された
後、制御信号としてレベル調整回路に印加され、サブ信
号のレベルは第１レベルになる（Ｓ３）。レベル検出回
路（１５）は出力端子（９）の出力信号レベルを検出す
る（Ｓ４）。前記レベル検出回路（１５）の出力信号は
Ａ／Ｄ変換回路（１６）でデジタル変換され、そのデー
タは制御データと共にメモリーに一時記憶される（Ｓ
５）。制御回路（１２）において、制御データが最後の
データか否か検出され（Ｓ６）、最後のデータでない場
合は制御データが次のデータに置き換えられる（Ｓ
７）。そして、制御データが最後の制御データになるま
で、Ｓ４からＳ７までのステップが繰り返される。よっ
て、メモリ（１４）には、サブ信号のレベルを生成する
ための制御データと出力端子（９）の出力信号レベルに
応じたデータが複数個記憶される。尚、制御データに応
じて、サブ信号レベルは大きくなる方向、または、小さ
くなる方向に一変化方向に変化する。
【００１２】制御データが最後の制御データであると、
次に、ステレオＲ信号のみを含む第２試験信号をラジオ
受信機に受信させる（Ｓ８）。その後、Ｓ３からＳ７ま
でのステップと同様に、制御回路（１２）が制御データ
を発生し、アナログ変換された制御信号に応じてサブ信
号のレベルを変化し、出力端子（８）の出力信号レベル
を検出し、メモリー（１４）に順次制御データと出力端
子（８）の出力信号レベルに応じたデータが対で一時記
憶される（Ｓ９〜Ｓ１３）。制御データが最後の制御デ
ータであると、第２試験信号の受信を停止させる。そし
て、制御回路（１２）はメモリー（１４）からデータを
読み出し、出力端子（１８）及び（１９）の出力信号レ
ベルが最も良好な関係になる制御データを判別し、メモ
リー（１４）に前記制御データを記憶する（Ｓ１４）。
最後に、レベル検出回路（１５）及びＡ／Ｄ変換回路
（１６）がラジオ受信機から取り外される。
次に、ステレオＲ信号のみを含む第２試験信号をラジオ
受信機に受信させる（Ｓ８）。その後、Ｓ３からＳ７ま
でのステップと同様に、制御回路（１２）が制御データ
を発生し、アナログ変換された制御信号に応じてサブ信
号のレベルを変化し、出力端子（８）の出力信号レベル
を検出し、メモリー（１４）に順次制御データと出力端
子（８）の出力信号レベルに応じたデータが対で一時記
憶される（Ｓ９〜Ｓ１３）。制御データが最後の制御デ
ータであると、第２試験信号の受信を停止させる。そし
て、制御回路（１２）はメモリー（１４）からデータを
読み出し、出力端子（１８）及び（１９）の出力信号レ
ベルが最も良好な関係になる制御データを判別し、メモ
リー（１４）に前記制御データを記憶する（Ｓ１４）。
最後に、レベル検出回路（１５）及びＡ／Ｄ変換回路
（１６）がラジオ受信機から取り外される。
【００１３】尚、図１において、レベル調整回路（１
１）はサブ信号デコーダ（５）の出力信号レベルを可変
するように構成してもよい。この場合、マトリクス回路
（７）に印加されるサブ信号のレベルを正確に設定する
ことができる。図４は本発明の他の実施例であり、（１
７）及び（１８）はサブ信号のレベルを可変する第１及
び第２レベル調整回路、（１９）はＬＰＦ（６）の出力
信号と第１レベル調整回路（１７）の出力信号とを加算
する加算回路及びＬＰＦ（６）の出力信号と第２レベル
調整回路（１８）の出力信号とを減算する減算回路から
成るマトリクス回路である。
１）はサブ信号デコーダ（５）の出力信号レベルを可変
するように構成してもよい。この場合、マトリクス回路
（７）に印加されるサブ信号のレベルを正確に設定する
ことができる。図４は本発明の他の実施例であり、（１
７）及び（１８）はサブ信号のレベルを可変する第１及
び第２レベル調整回路、（１９）はＬＰＦ（６）の出力
信号と第１レベル調整回路（１７）の出力信号とを加算
する加算回路及びＬＰＦ（６）の出力信号と第２レベル
調整回路（１８）の出力信号とを減算する減算回路から
成るマトリクス回路である。
【００１４】図４において、サブ信号デコーダ（５）の
出力信号は第１及び第２レベル調整回路（１７）及び
（１８）に印加される。第１及び第２レベル調整回路
（１７）及び（１８）の可変レベルはそれぞれＤ／Ａ変
換回路（１３）の出力信号に応じて設定されている。第
１及び第２レベル調整回路（１７）及び（１８）の出力
信号はそれぞれ加算回路及び減算回路に印加されて、他
の入力端に印加されるＬＰＦ（６）の出力信号とそれぞ
れ加算及び減算され、ステレオＬ及びＲ信号が得られ
る。その為、マトリクス回路（１９）の加算及び減算ラ
イン中のサブ信号レベルを独立して設定でき、最良のセ
パレーションを得ることができる。
出力信号は第１及び第２レベル調整回路（１７）及び
（１８）に印加される。第１及び第２レベル調整回路
（１７）及び（１８）の可変レベルはそれぞれＤ／Ａ変
換回路（１３）の出力信号に応じて設定されている。第
１及び第２レベル調整回路（１７）及び（１８）の出力
信号はそれぞれ加算回路及び減算回路に印加されて、他
の入力端に印加されるＬＰＦ（６）の出力信号とそれぞ
れ加算及び減算され、ステレオＬ及びＲ信号が得られ
る。その為、マトリクス回路（１９）の加算及び減算ラ
イン中のサブ信号レベルを独立して設定でき、最良のセ
パレーションを得ることができる。
【００１５】図５は図１のレベル調整回路（１１）の具
体回路例であり、（２０）は入力信号が印加される第１
電流源トランジスタ、（２１）はバイアスが印加される
第２電流源トランジスタ、（２２）及び（２３）は第１
電流源トランジスタ（２０）のコレクタ電流を動作電流
とし、差動接続されたトランジスタ、（２４）及び（２
５）は第２電流源トランジスタ（２１）のコレクタ電流
を動作電流とし、差動接続されたトランジスタ、（２
６）は電流ミラー回路から成る出力回路、（２７）は定
電流源、（２８）はＤ／Ａ変換回路（１３）の出力信号
に応じて可変される可変電流源である。
体回路例であり、（２０）は入力信号が印加される第１
電流源トランジスタ、（２１）はバイアスが印加される
第２電流源トランジスタ、（２２）及び（２３）は第１
電流源トランジスタ（２０）のコレクタ電流を動作電流
とし、差動接続されたトランジスタ、（２４）及び（２
５）は第２電流源トランジスタ（２１）のコレクタ電流
を動作電流とし、差動接続されたトランジスタ、（２
６）は電流ミラー回路から成る出力回路、（２７）は定
電流源、（２８）はＤ／Ａ変換回路（１３）の出力信号
に応じて可変される可変電流源である。
【００１６】図５において、ＦＭ検波回路（３）の出力
信号は第１電流源トランジスタ（２０）のベースに印加
され、第１電流源トランジスタ（２０）のコレクタ電流
は前記出力信号に応じて大きさが変化する電流になる。
第１電流源トランジスタ（２０）のコレクタ電流は、ト
ランジスタ（２２）及び（２３）のエミッタに供給さ
れ、分流される。また、第２電流源トランジスタ（２
１）のベースにはバイアスが印加されるので、第２電流
源トランジスタ（２１）のコレクタ電流の大きさは一定
になる。そして、第２電流源トランジスタ（２１）のコ
レクタ電流は、トランジスタ（２４）及び（２５）のエ
ミッタに供給され、分流される。トランジスタ（２３）
及び（２５）のコレクタ電流は加算された後、出力回路
（２６）を介して後段回路に伝送される。即ち、入力信
号と一定レベルの信号との加算信号が出力端子から発生
する。
信号は第１電流源トランジスタ（２０）のベースに印加
され、第１電流源トランジスタ（２０）のコレクタ電流
は前記出力信号に応じて大きさが変化する電流になる。
第１電流源トランジスタ（２０）のコレクタ電流は、ト
ランジスタ（２２）及び（２３）のエミッタに供給さ
れ、分流される。また、第２電流源トランジスタ（２
１）のベースにはバイアスが印加されるので、第２電流
源トランジスタ（２１）のコレクタ電流の大きさは一定
になる。そして、第２電流源トランジスタ（２１）のコ
レクタ電流は、トランジスタ（２４）及び（２５）のエ
ミッタに供給され、分流される。トランジスタ（２３）
及び（２５）のコレクタ電流は加算された後、出力回路
（２６）を介して後段回路に伝送される。即ち、入力信
号と一定レベルの信号との加算信号が出力端子から発生
する。
【００１７】一方、トランジスタ（２２）及び（２５）
のベースにトランジスタ（２９）のエミッタ電圧が印加
され、トランジスタ（２３）及び（２４）のベースにト
ランジスタ（３０）のエミッタ電圧が印加される。トラ
ンジスタ（２９）のエミッタ電圧は定電流源（２７）の
出力電流の大きさに応じた値であり、トランジスタ（３
０）のエミッタ電圧は可変電流源（２８）の出力電流の
大きさに応じた値である。可変電流源（２８）の出力電
流はＤ／Ａ変換回路（１３）の出力信号に応じて変化す
るので、トランジスタ（３０）のエミッタ電圧が変化す
る。トランジスタ（３０）のエミッタ電圧の変化に応じ
て、トランジスタ（２２）及び（２３）のベース間電圧
及びトランジスタ（２４）及び（２５）のベース間電圧
が変化し、それぞれのトランジスタに分流される電流の
比が変化し、出力端子に得られる出力信号のレベルを変
えることができる。即ち、トランジスタ（３０）のエミ
ッタ電圧がトランジスタ（２９）のエミッタ電圧より高
ければ、トランジスタ（２３）のコレクタ電流が大きく
なり、出力端子に得られる出力信号のレベルが高くな
る。また、トランジスタ（３０）のエミッタ電圧がトラ
ンジスタ（２９）のエミッタ電圧より低いと、トランジ
スタ（２５）のコレクタ電流が大きくなり、出力端子に
得られる出力信号のレベルが低くなる。
のベースにトランジスタ（２９）のエミッタ電圧が印加
され、トランジスタ（２３）及び（２４）のベースにト
ランジスタ（３０）のエミッタ電圧が印加される。トラ
ンジスタ（２９）のエミッタ電圧は定電流源（２７）の
出力電流の大きさに応じた値であり、トランジスタ（３
０）のエミッタ電圧は可変電流源（２８）の出力電流の
大きさに応じた値である。可変電流源（２８）の出力電
流はＤ／Ａ変換回路（１３）の出力信号に応じて変化す
るので、トランジスタ（３０）のエミッタ電圧が変化す
る。トランジスタ（３０）のエミッタ電圧の変化に応じ
て、トランジスタ（２２）及び（２３）のベース間電圧
及びトランジスタ（２４）及び（２５）のベース間電圧
が変化し、それぞれのトランジスタに分流される電流の
比が変化し、出力端子に得られる出力信号のレベルを変
えることができる。即ち、トランジスタ（３０）のエミ
ッタ電圧がトランジスタ（２９）のエミッタ電圧より高
ければ、トランジスタ（２３）のコレクタ電流が大きく
なり、出力端子に得られる出力信号のレベルが高くな
る。また、トランジスタ（３０）のエミッタ電圧がトラ
ンジスタ（２９）のエミッタ電圧より低いと、トランジ
スタ（２５）のコレクタ電流が大きくなり、出力端子に
得られる出力信号のレベルが低くなる。
【００１８】
【発明の効果】以上述べた如く、本発明に依れば、最良
のセパレーションを得るため、復調されたステレオＬ及
びＲ信号のレベルに応じたサブ信号のレベルの調整を自
動で行うことができるので、セット製造時のセパレーシ
ョン調整時間を短縮することができ、生産工程の効率を
上げることができる。
のセパレーションを得るため、復調されたステレオＬ及
びＲ信号のレベルに応じたサブ信号のレベルの調整を自
動で行うことができるので、セット製造時のセパレーシ
ョン調整時間を短縮することができ、生産工程の効率を
上げることができる。
【００１９】また、レベル調整回路は、集積化可能なト
ランジスタ及び抵抗で構成されているので、集積化に好
適なステレオ復調回路を提供することができ、外付け素
子の削減をすることができる。
ランジスタ及び抵抗で構成されているので、集積化に好
適なステレオ復調回路を提供することができ、外付け素
子の削減をすることができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
【図３】本発明の動作を説明するためのフローチャート
である。
である。
【図４】本発明の他の実施例を示すブロック図である。
【図５】図１の要部を示す回路図である。
１ 周波数変換回路 ２ ＩＦ増幅回路 ３ ＦＭ検波回路 ４ 副搬送波信号再生回路 ５ サブ信号デコーダ ６ ＬＰＦ ７ マトリクス回路 ８、９ 出力端子 １１ レベル調整回路 １２ 制御回路 １３ Ｄ／Ａ変換回路 １４ メモリ １５ レベル検出回路 １６ Ａ／Ｄ変換回路 １７ 第１レベル調整回路 １８ 第２レベル調整回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04H 5/00
Claims (3)
- 【請求項１】ステレオコンポジット信号より、ステレオ
差信号を再生するステレオ差信号再生回路と、 前記ステレオ差信号再生回路の入力信号または出力信号
を制御信号に応じたレベルに設定する第１レベル調整回
路と、 前記ステレオコンポジット信号よりステレオ和信号を抽
出するステレオ和信号発生回路と、 前記ステレオ和信号と前記ステレオ差信号とをマトリク
スし、ステレオＬ信号及びステレオＲ信号を発生するマ
トリクス回路と、 前記第１レベル調整回路に印加される制御信号を記憶す
る第１記憶回路と、 から成り、前記第１記憶回路には、ステレオＬ信号またはステレオ
Ｒ信号のみを含むステレオコンポジット信号を印加さ
せ、第１レベル調整回路を制御しながらマトリクス回路
の出力を検出し、その検出結果に応じてステレオ分離度
が最良点となる制御信号を求め、それを予め記憶してお
くことを 特徴とするステレオ復調回路。 - 【請求項２】ステレオコンポジット信号より、ステレオ
差信号を再生するステレオ差信号再生回路と、 前記ステレオ差信号再生回路の出力信号を制御信号に応
じたレベルに設定する第２及び第３レベル調整回路と、 前記ステレオコンポジット信号よりステレオ和信号を抽
出するステレオ和信号発生回路と、 前記ステレオ和信号と前記第２レベル調整回路の出力信
号とを加算する加算器と、前記ステレオ和信号と前記第
３レベル調整回路の出力信号とを減算する減算器とを含
み、ステレオＬ信号及びステレオＲ信号を発生するマト
リクス回路と、 前記第２及び第３レベル調整回路に印加される制御信号
を記憶する第２記憶回路と、 から成ることを特徴とするステレオ復調回路。 - 【請求項３】ステレオコンポジット信号より、ステレオ
差信号を再生するステレオ差信号再生回路と、前記ステ
レオ差信号再生回路の入力信号または出力信号を制御信
号に応じたレベルに設定するレベル調整回路と、前記ス
テレオコンポジット信号よりステレオ和信号を抽出する
ステレオ和信号発生回路と、前記ステレオ和信号と前記
ステレオ差信号とをマトリクスし、ステレオＬ信号及び
ステレオＲ信号を発生するマトリクス回路と、前記レベ
ル調整回路に印加される制御信号を記憶する記憶回路
と、から成るステレオ復調回路の分離度調整方法であ
り、 ステレオＬ信号のみ、または、ステレオＲ信号のみを含
むステレオコンポジット信号を印加し、制御信号を変化させることにより前記ステレオ差信号の
レベルを変化させ、 前記ステレオ差信号のレベルが変更される毎に、 マトト
リクス回路から発生するステレオＲ信号及びステレオＬ
信号のレベルを検出し、検出したマトリクス回路の出力レベルの中から、ステレ
オ分離度が最良点となるマトリクス回路の出力レベルを
検出し、 ステレオ分離度を最良とするステレオ差信号のレベルを
調整する制御信号を導出し、 導出された制御信号を記憶回路に予め記憶させることを
特徴とする ステレオ復調回路の分離度調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18909095A JP3301891B2 (ja) | 1995-07-25 | 1995-07-25 | ステレオ復調回路及びその分離度調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18909095A JP3301891B2 (ja) | 1995-07-25 | 1995-07-25 | ステレオ復調回路及びその分離度調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936821A JPH0936821A (ja) | 1997-02-07 |
| JP3301891B2 true JP3301891B2 (ja) | 2002-07-15 |
Family
ID=16235168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18909095A Expired - Fee Related JP3301891B2 (ja) | 1995-07-25 | 1995-07-25 | ステレオ復調回路及びその分離度調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301891B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1339231A3 (en) * | 2002-02-26 | 2004-11-24 | Broadcom Corporation | System and method for demodulating the second audio FM carrier |
| JP3891896B2 (ja) * | 2002-07-12 | 2007-03-14 | 株式会社豊田自動織機 | セパレーション調整回路 |
-
1995
- 1995-07-25 JP JP18909095A patent/JP3301891B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936821A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4380824A (en) | Receiving reproducing system | |
| EP0018608B1 (en) | A noise removing apparatus | |
| US3573382A (en) | A stereophonic receiver muting means with substitution of a dc circuit for an ac circuit | |
| EP0466435B1 (en) | Surround audio apparatus | |
| EP0307887B1 (en) | FM stereo demodulator | |
| JPH0628338B2 (ja) | フエーズロツクドループ及びそれを用いる直接混合同期ａｍ受信機 | |
| JP3301891B2 (ja) | ステレオ復調回路及びその分離度調整方法 | |
| US4169968A (en) | Noise protection circuit for am stereo cosine correction factor | |
| US6459796B1 (en) | AM stereo receiver with reduced distortion | |
| US4620315A (en) | Automatic frequency control circuit in a stereo FM radio receiver | |
| US4449230A (en) | Apparatus for demodulating an AM stereophonic signal | |
| US3248484A (en) | Fm multiplex stereo receiver having selective bias to condition receiver for stereophonic reception only | |
| JPS6227580B2 (ja) | ||
| JP2605631Y2 (ja) | 受信機 | |
| JP3392632B2 (ja) | パイロットキャンセル信号発生回路 | |
| JP3208286B2 (ja) | ラジオ受信回路 | |
| JP2594740B2 (ja) | 受信装置 | |
| KR100263895B1 (ko) | 디지털/아날로그 방송에서의 돌비 오디오 신호처리장치 | |
| JP3159218B2 (ja) | 受信機 | |
| WO1999067905A1 (en) | Simplified am stereo detector | |
| JPH09284160A (ja) | 周波数変換回路 | |
| JPS6234434A (ja) | Ａｍステレオ受信機用補正制御回路 | |
| JPH09148949A (ja) | Ｆｍラジオ受信機 | |
| JPS62189806A (ja) | Ｒｆ ａｇｃ回路 | |
| JPH05226980A (ja) | 受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |