JP3301891B2 - Stereo demodulation circuit and method of adjusting the degree of separation - Google Patents
Stereo demodulation circuit and method of adjusting the degree of separationInfo
- Publication number
- JP3301891B2 JP3301891B2 JP18909095A JP18909095A JP3301891B2 JP 3301891 B2 JP3301891 B2 JP 3301891B2 JP 18909095 A JP18909095 A JP 18909095A JP 18909095 A JP18909095 A JP 18909095A JP 3301891 B2 JP3301891 B2 JP 3301891B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- stereo
- circuit
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ステレオ復調回路
の分離度(以下、セパレーションと言う)の自動調整を
可能とするステレオ復調回路及びその分離度調整方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stereo demodulation circuit capable of automatically adjusting the degree of separation (hereinafter referred to as "separation") of a stereo demodulation circuit and a method of adjusting the degree of separation.
【0002】[0002]
【従来の技術】一般に、図2の如きステレオ復調回路を
有するラジオ受信機が知られている。受信RF信号は周
波数変換回路(1)でIF信号に周波数変換され、前記
IF信号はIF増幅回路(2)で増幅される。IF増幅
回路(2)の出力信号はFM検波回路(3)でFM検波
され、その出力端にステレオコンポジット信号が発生す
る。前記ステレオコンポジット信号は、副搬送波信号再
生回路(4)、サブ信号デコーダ(5)及びLPF
(6)に印加される。副搬送波信号発生回路(4)にお
いて、ステレオコンポジット信号より再生副搬送波信号
が再生され、前記副搬送波信号はサブ信号デコーダ
(5)にスイッチング信号として印加される。サブ信号
デコーダ(5)において、ステレオコンポジット信号と
前記スイッチング信号とを乗算することにより、サブ信
号(L−R)が得られる。また、LPF(6)におい
て、ステレオコンポジット信号中のメイン信号(L+
R)のみがLPF(6)を通過し、メイン信号が抽出さ
れる。前記メイン信号(L+R)及び前記サブ信号(L
−R)はそれぞれステレオL信号及びステレオR信号が
発生する。2. Description of the Related Art A radio receiver having a stereo demodulation circuit as shown in FIG. 2 is generally known. The received RF signal is frequency-converted into an IF signal by a frequency conversion circuit (1), and the IF signal is amplified by an IF amplifier circuit (2). The output signal of the IF amplifier circuit (2) is subjected to FM detection by the FM detection circuit (3), and a stereo composite signal is generated at the output terminal. The stereo composite signal is supplied to a sub-carrier signal reproducing circuit (4), a sub-signal decoder (5), and an LPF.
Applied to (6). In the sub-carrier signal generation circuit (4), a reproduced sub-carrier signal is reproduced from the stereo composite signal, and the sub-carrier signal is applied to a sub-signal decoder (5) as a switching signal. In the sub signal decoder (5), a sub signal (LR) is obtained by multiplying the stereo composite signal by the switching signal. In the LPF (6), the main signal (L +
Only R) passes through the LPF (6), and the main signal is extracted. The main signal (L + R) and the sub signal (L
-R) generates a stereo L signal and a stereo R signal, respectively.
【0003】[0003]
【発明が解決しようとする課題】ところで、マトリクス
回路(7)では、メイン信号(L+R)及びサブ信号
(L−R)の加算、減算が行われる。即ち、加算する
と、(L+R)+(L−R)=2Lより、ステレオL信
号が得られ、減算すると、(L+R)−(L−R)=2
Rより、ステレオR信号が得られる。そして、出力端子
(8)及び(9)にそれぞれステレオL信号のみ及びス
テレオR信号のみを得るためには、メイン信号とサブ信
号とのレベルを一致させなければならない。しかしなが
ら、実際には、メイン信号とサブ信号とのレベルは一致
していないので、出力端子(8)にはステレオL信号の
他にステレオR信号がクロストークとして表れ、逆に、
出力端子(9)にはステレオR信号の他にステレオL信
号がクロストークとして表れ、マトリクス回路(7)の
セパレーションが悪化する。In the matrix circuit (7), addition and subtraction of the main signal (L + R) and the sub signal (LR) are performed. That is, when added, a stereo L signal is obtained from (L + R) + (LR) = 2L, and when subtracted, (L + R) − (LR) = 2
From R, a stereo R signal is obtained. Then, in order to obtain only the stereo L signal and only the stereo R signal at the output terminals (8) and (9), the levels of the main signal and the sub signal must be matched. However, since the levels of the main signal and the sub-signal do not actually match, a stereo R signal appears as crosstalk in addition to the stereo L signal at the output terminal (8).
At the output terminal (9), a stereo L signal in addition to the stereo R signal appears as crosstalk, and the separation of the matrix circuit (7) deteriorates.
【0004】そこで、従来では、サブ信号デコーダ
(5)の入力端に、ステレオコンポジット信号のレベル
を手動で可変する可変回路(10)を設け、ラジオ受信
機の製造工程の調整過程において、ステレオL信号また
はステレオR信号のいずれか一方のみを含むステレオコ
ンポジット信号をラジオ受信機に印加し、マトリクス回
路(7)のセパレーションが略100%となるように、
サブ信号のレベルを変えていた。その為、調整時間がか
かり、生産効率が悪化するという問題があった。Therefore, conventionally, a variable circuit (10) for manually varying the level of a stereo composite signal is provided at the input terminal of the sub-signal decoder (5), and the stereo L level is adjusted in the manufacturing process of the radio receiver. A stereo composite signal containing only one of the signal and the stereo R signal is applied to the radio receiver so that the separation of the matrix circuit (7) becomes approximately 100%.
The level of the sub signal was changing. For this reason, there is a problem that the adjustment time is required and the production efficiency is deteriorated.
【0005】[0005]
【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、ステレオコンポジット信号より、
ステレオ差信号を再生するステレオ差信号再生回路と、
前記ステレオ差信号再生回路の入力信号または出力信号
を制御信号に応じたレベルに設定する第1レベル調整回
路と、前記ステレオコンポジット信号よりステレオ和信
号を抽出するステレオ和信号発生回路と、前記ステレオ
和信号と前記ステレオ差信号とをマトリクスし、ステレ
オL信号及びステレオR信号を発生するマトリクス回路
と、前記第1レベル調整回路に印加される制御信号を記
憶する第1記憶回路と、から成ることを特徴とする。DISCLOSURE OF THE INVENTION The present invention has been made in view of the above points, and is based on a stereo composite signal.
A stereo difference signal reproducing circuit for reproducing the stereo difference signal,
A first level adjusting circuit for setting an input signal or an output signal of the stereo difference signal reproducing circuit to a level corresponding to a control signal; a stereo sum signal generating circuit for extracting a stereo sum signal from the stereo composite signal; A matrix circuit for generating a stereo L signal and a stereo R signal by matrixing a signal and the stereo difference signal, and a first storage circuit for storing a control signal applied to the first level adjustment circuit. Features.
【0006】また、ステレオコンポジット信号より、ス
テレオ差信号を再生するステレオ差信号再生回路と、前
記ステレオ差信号再生回路の出力信号を制御信号に応じ
たレベルに設定する第2及び第3レベル調整回路と、前
記ステレオコンポジット信号よりステレオ和信号を抽出
するステレオ和信号発生回路と、前記ステレオ和信号と
前記第2レベル調整回路の出力信号とを加算する加算器
と、前記ステレオ和信号と前記第3レベル調整回路の出
力信号とを減算する減算器とを含み、ステレオL信号及
びステレオR信号を発生するマトリクス回路と、前記第
2及び第3レベル調整回路に印加される制御信号を記憶
する第2記憶回路と、から成ることを特徴とする。Also, a stereo difference signal reproducing circuit for reproducing a stereo difference signal from a stereo composite signal, and second and third level adjusting circuits for setting an output signal of the stereo difference signal reproducing circuit to a level corresponding to a control signal. A stereo sum signal generation circuit that extracts a stereo sum signal from the stereo composite signal; an adder that adds the stereo sum signal and an output signal of the second level adjustment circuit; A matrix circuit for generating a stereo L signal and a stereo R signal including a subtractor for subtracting the output signal of the level adjustment circuit; and a second circuit for storing a control signal applied to the second and third level adjustment circuits. And a storage circuit.
【0007】さらに、ステレオコンポジット信号より、
ステレオ差信号を再生するステレオ差信号再生回路と、
前記ステレオ差信号再生回路の入力信号または出力信号
を制御信号に応じたレベルに設定するレベル調整回路
と、前記ステレオコンポジット信号よりステレオ和信号
を抽出するステレオ和信号発生回路と、前記ステレオ和
信号と前記ステレオ差信号とをマトリクスし、ステレオ
L信号及びステレオR信号を発生するマトリクス回路
と、前記レベル調整回路に印加される制御信号を記憶す
る記憶回路と、から成るステレオ復調回路の分離度調整
方法であり、ステレオL信号のみ、または、ステレオR
信号のみを含むステレオコンポジット信号を印加し、マ
トリクス回路から発生するステレオR信号及びステレオ
K信号のレベルを検出し、前記検出結果に応じて、制御
信号を変更し、前記制御信号に応じて、前記ステレオ差
信号のレベルを調整し、前記レベルの調整により、分離
度を調整するようにしたことを特徴とする。Further, from the stereo composite signal,
A stereo difference signal reproducing circuit for reproducing the stereo difference signal,
A level adjustment circuit that sets an input signal or an output signal of the stereo difference signal reproduction circuit to a level corresponding to a control signal, a stereo sum signal generation circuit that extracts a stereo sum signal from the stereo composite signal, and the stereo sum signal. A method of adjusting the degree of separation of a stereo demodulation circuit, comprising: a matrix circuit for matrixing the stereo difference signal to generate a stereo L signal and a stereo R signal; and a storage circuit for storing a control signal applied to the level adjustment circuit. And only the stereo L signal or the stereo R signal
A stereo composite signal including only a signal is applied, a level of a stereo R signal and a stereo K signal generated from a matrix circuit is detected, a control signal is changed according to the detection result, and the control signal is changed according to the control signal. The level of the stereo difference signal is adjusted, and the degree of separation is adjusted by adjusting the level.
【0008】[0008]
【発明の実施の形態】図1は本発明の一実施例を示す図
であり、(11)はステレオコンポジット信号のレベル
を調整するレベル調整回路、(12)はレベル調整回路
(11)のレベル可変量を設定するための制御データを
発生する制御回路、(13)は制御データをアナログ変
換し制御信号を発生するD/A変換回路、(14)は制
御データを記憶するメモリー、(15)はマトリクス回
路(7)の出力信号のレベルを検出するレベル検出回路
である。尚、図1において、図2の従来例と同一の回路
については、図2の従来例と同一の符号を付し、説明を
省略する。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram showing one embodiment of the present invention. (11) is a level adjusting circuit for adjusting the level of a stereo composite signal, and (12) is a level adjusting circuit (11). A control circuit for generating control data for setting the variable amount; (13) a D / A conversion circuit for converting the control data into an analog signal to generate a control signal; (14) a memory for storing the control data; (15) Is a level detection circuit for detecting the level of the output signal of the matrix circuit (7). In FIG. 1, the same circuits as those in the conventional example in FIG. 2 are denoted by the same reference numerals as those in the conventional example in FIG. 2, and the description will be omitted.
【0009】図1において、ラジオ受信機の通常動作で
はレベル検出回路(15)は接続されていない。受信R
F信号は周波数変換回路(1)でIF信号に周波数変換
され、前記IF信号はIF増幅回路(2)で増幅され
る。IF増幅回路(2)の出力信号はFM検波回路
(3)でFM検波され、その出力端にステレオコンポジ
ット信号が発生する。前記ステレオコンポジット信号
は、副搬送波信号再生回路(4)、LPF(11)及び
レベル調整回路(11)に印加される。副搬送波信号発
生回路(4)において、ステレオコンポジット信号より
副搬送波信号が再生され、前記再生副搬送波信号はサブ
信号デコーダ(5)にスイッチング信号として印加され
る。また、ステレオコンポジット信号はレベル調整回路
(11)に印加され、ステレオコンポジット信号のレベ
ルが所定レベルに可変され、設定される。そして、サブ
信号デコーダ(5)は、例えば、二重平衡型乗算回路で
構成され、レベル調整回路(11)の出力信号と前記ス
イッチング信号とを乗算することにより、サブ信号(L
−R)が得られる。尚、前記サブ信号レベルは、ステレ
オコンポジット信号のレベルに応じて変化するので、レ
ベル調整回路(11)のレベル可変量に応じて設定され
る。また、LPF(6)はステレオコンポジット信号中
のメイン信号(L+R)が通過可能な帯域を有し、メイ
ン信号のみがLPF(6)を通過する。前記メイン信号
(L+R)及び前記サブ信号(L−R)はマトリクス回
路(7)に印加され、マトリクスされることにより、出
力端子(8)及び(9)にそれぞれステレオL信号及び
ステレオR信号が発生する。In FIG. 1, the level detecting circuit (15) is not connected in the normal operation of the radio receiver. Receive R
The F signal is frequency-converted into an IF signal by a frequency conversion circuit (1), and the IF signal is amplified by an IF amplifier circuit (2). The output signal of the IF amplifier circuit (2) is subjected to FM detection by the FM detection circuit (3), and a stereo composite signal is generated at the output terminal. The stereo composite signal is applied to a sub-carrier signal reproducing circuit (4), an LPF (11) and a level adjusting circuit (11). In the sub-carrier signal generation circuit (4), a sub-carrier signal is reproduced from the stereo composite signal, and the reproduced sub-carrier signal is applied to a sub-signal decoder (5) as a switching signal. Further, the stereo composite signal is applied to a level adjustment circuit (11), and the level of the stereo composite signal is varied and set to a predetermined level. The sub-signal decoder (5) is composed of, for example, a double-balanced multiplication circuit, and multiplies the output signal of the level adjustment circuit (11) by the switching signal to generate a sub-signal (L).
-R) is obtained. Since the sub signal level changes according to the level of the stereo composite signal, it is set according to the level variable amount of the level adjustment circuit (11). The LPF (6) has a band through which the main signal (L + R) in the stereo composite signal can pass, and only the main signal passes through the LPF (6). The main signal (L + R) and the sub signal (LR) are applied to a matrix circuit (7) and are matrixed, so that a stereo L signal and a stereo R signal are output to output terminals (8) and (9), respectively. appear.
【0010】制御回路(12)は、メモリー(14)か
ら制御データを読み出し、D/A変換回路(13)に転
送する。D/A変換回路(13)において、制御データ
はアナログ制御信号に変換され、レベル調整回路(1
1)のレベル可変量は前記制御信号に応じて設定され
る。前記制御データは、セットの製造工程において、サ
ブ信号のレベルが所定のレベルになるように作成された
もので、マトリクス回路(7)のセパレーションが最良
となる。尚、制御回路(14)は、例えば、ラジオ受信
機の同調周波数を決める局部発振信号の周波数を設定し
たり、また、放送局のサーチ動作中にサーチストップ信
号を発生する等の制御を行うマイコンと兼用しても良
い。The control circuit (12) reads out control data from the memory (14) and transfers it to the D / A conversion circuit (13). In the D / A conversion circuit (13), the control data is converted into an analog control signal, and the level adjustment circuit (1)
The variable level of 1) is set according to the control signal. The control data is created so that the level of the sub-signal becomes a predetermined level in the manufacturing process of the set, and the separation of the matrix circuit (7) becomes the best. The control circuit (14) is a microcomputer that performs control such as setting the frequency of a local oscillation signal that determines the tuning frequency of a radio receiver, and generating a search stop signal during a search operation of a broadcast station. May also be used.
【0011】次に、図1のラジオ受信機の生産工程にお
ける調整作業について、図3のフローチャートを用いて
説明する。まず、調整作業の開始に先立ち、レベル検出
回路回路(15)が点線の如くラジオ受信機に接続され
る(S1)。ステレオL信号のみを含む第1試験信号を
ラジオ受信機に受信させる(S2)。制御回路(12)
から最初の制御データが発生し、アナログ変換された
後、制御信号としてレベル調整回路に印加され、サブ信
号のレベルは第1レベルになる(S3)。レベル検出回
路(15)は出力端子(9)の出力信号レベルを検出す
る(S4)。前記レベル検出回路(15)の出力信号は
A/D変換回路(16)でデジタル変換され、そのデー
タは制御データと共にメモリーに一時記憶される(S
5)。制御回路(12)において、制御データが最後の
データか否か検出され(S6)、最後のデータでない場
合は制御データが次のデータに置き換えられる(S
7)。そして、制御データが最後の制御データになるま
で、S4からS7までのステップが繰り返される。よっ
て、メモリ(14)には、サブ信号のレベルを生成する
ための制御データと出力端子(9)の出力信号レベルに
応じたデータが複数個記憶される。尚、制御データに応
じて、サブ信号レベルは大きくなる方向、または、小さ
くなる方向に一変化方向に変化する。Next, an adjustment operation in the production process of the radio receiver shown in FIG. 1 will be described with reference to a flowchart shown in FIG. First, prior to the start of the adjustment work, the level detection circuit (15) is connected to the radio receiver as shown by a dotted line (S1). The first test signal including only the stereo L signal is received by the radio receiver (S2). Control circuit (12)
After the first control data is generated and converted to analog, it is applied to the level adjustment circuit as a control signal, and the level of the sub signal becomes the first level (S3). The level detection circuit (15) detects the output signal level of the output terminal (9) (S4). An output signal of the level detection circuit (15) is digitally converted by an A / D conversion circuit (16), and the data is temporarily stored in a memory together with control data (S
5). The control circuit (12) detects whether or not the control data is the last data (S6). If not, the control data is replaced with the next data (S6).
7). Then, the steps from S4 to S7 are repeated until the control data becomes the last control data. Therefore, the memory (14) stores a plurality of control data for generating the level of the sub signal and a plurality of data corresponding to the output signal level of the output terminal (9). Note that the sub signal level changes in one direction in a direction of increasing or decreasing in accordance with the control data.
【0012】制御データが最後の制御データであると、
次に、ステレオR信号のみを含む第2試験信号をラジオ
受信機に受信させる(S8)。その後、S3からS7ま
でのステップと同様に、制御回路(12)が制御データ
を発生し、アナログ変換された制御信号に応じてサブ信
号のレベルを変化し、出力端子(8)の出力信号レベル
を検出し、メモリー(14)に順次制御データと出力端
子(8)の出力信号レベルに応じたデータが対で一時記
憶される(S9〜S13)。制御データが最後の制御デ
ータであると、第2試験信号の受信を停止させる。そし
て、制御回路(12)はメモリー(14)からデータを
読み出し、出力端子(18)及び(19)の出力信号レ
ベルが最も良好な関係になる制御データを判別し、メモ
リー(14)に前記制御データを記憶する(S14)。
最後に、レベル検出回路(15)及びA/D変換回路
(16)がラジオ受信機から取り外される。When the control data is the last control data,
Next, the second test signal including only the stereo R signal is received by the radio receiver (S8). Thereafter, similarly to the steps from S3 to S7, the control circuit (12) generates control data, changes the level of the sub-signal according to the analog-converted control signal, and sets the output signal level of the output terminal (8). And the control data and the data corresponding to the output signal level of the output terminal (8) are temporarily stored in pairs in the memory (14) (S9 to S13). If the control data is the last control data, the reception of the second test signal is stopped. Then, the control circuit (12) reads out the data from the memory (14), determines the control data having the best relationship between the output signal levels of the output terminals (18) and (19), and stores the control data in the memory (14). The data is stored (S14).
Finally, the level detection circuit (15) and the A / D conversion circuit (16) are removed from the radio receiver.
【0013】尚、図1において、レベル調整回路(1
1)はサブ信号デコーダ(5)の出力信号レベルを可変
するように構成してもよい。この場合、マトリクス回路
(7)に印加されるサブ信号のレベルを正確に設定する
ことができる。図4は本発明の他の実施例であり、(1
7)及び(18)はサブ信号のレベルを可変する第1及
び第2レベル調整回路、(19)はLPF(6)の出力
信号と第1レベル調整回路(17)の出力信号とを加算
する加算回路及びLPF(6)の出力信号と第2レベル
調整回路(18)の出力信号とを減算する減算回路から
成るマトリクス回路である。In FIG. 1, the level adjustment circuit (1
1) may be configured to vary the output signal level of the sub signal decoder (5). In this case, the level of the sub signal applied to the matrix circuit (7) can be set accurately. FIG. 4 shows another embodiment of the present invention.
7) and (18) are first and second level adjustment circuits for varying the level of the sub-signal, and (19) adds the output signal of the LPF (6) and the output signal of the first level adjustment circuit (17). The matrix circuit includes an addition circuit and a subtraction circuit that subtracts an output signal of the LPF (6) and an output signal of the second level adjustment circuit (18).
【0014】図4において、サブ信号デコーダ(5)の
出力信号は第1及び第2レベル調整回路(17)及び
(18)に印加される。第1及び第2レベル調整回路
(17)及び(18)の可変レベルはそれぞれD/A変
換回路(13)の出力信号に応じて設定されている。第
1及び第2レベル調整回路(17)及び(18)の出力
信号はそれぞれ加算回路及び減算回路に印加されて、他
の入力端に印加されるLPF(6)の出力信号とそれぞ
れ加算及び減算され、ステレオL及びR信号が得られ
る。その為、マトリクス回路(19)の加算及び減算ラ
イン中のサブ信号レベルを独立して設定でき、最良のセ
パレーションを得ることができる。In FIG. 4, the output signal of the sub signal decoder (5) is applied to first and second level adjusting circuits (17) and (18). The variable levels of the first and second level adjustment circuits (17) and (18) are respectively set according to the output signals of the D / A conversion circuit (13). The output signals of the first and second level adjustment circuits (17) and (18) are applied to an addition circuit and a subtraction circuit, respectively, and added and subtracted with the output signal of the LPF (6) applied to another input terminal, respectively. Thus, stereo L and R signals are obtained. Therefore, the sub-signal levels in the addition and subtraction lines of the matrix circuit (19) can be set independently, and the best separation can be obtained.
【0015】図5は図1のレベル調整回路(11)の具
体回路例であり、(20)は入力信号が印加される第1
電流源トランジスタ、(21)はバイアスが印加される
第2電流源トランジスタ、(22)及び(23)は第1
電流源トランジスタ(20)のコレクタ電流を動作電流
とし、差動接続されたトランジスタ、(24)及び(2
5)は第2電流源トランジスタ(21)のコレクタ電流
を動作電流とし、差動接続されたトランジスタ、(2
6)は電流ミラー回路から成る出力回路、(27)は定
電流源、(28)はD/A変換回路(13)の出力信号
に応じて可変される可変電流源である。FIG. 5 is a specific circuit example of the level adjustment circuit (11) of FIG. 1, and (20) is a first circuit to which an input signal is applied.
A current source transistor, (21) a second current source transistor to which a bias is applied, (22) and (23)
The operating current is the collector current of the current source transistor (20), and the differentially connected transistors (24) and (2)
5) is a differentially connected transistor (2) using the collector current of the second current source transistor (21) as an operating current.
6) is an output circuit composed of a current mirror circuit, (27) is a constant current source, and (28) is a variable current source that is varied according to the output signal of the D / A conversion circuit (13).
【0016】図5において、FM検波回路(3)の出力
信号は第1電流源トランジスタ(20)のベースに印加
され、第1電流源トランジスタ(20)のコレクタ電流
は前記出力信号に応じて大きさが変化する電流になる。
第1電流源トランジスタ(20)のコレクタ電流は、ト
ランジスタ(22)及び(23)のエミッタに供給さ
れ、分流される。また、第2電流源トランジスタ(2
1)のベースにはバイアスが印加されるので、第2電流
源トランジスタ(21)のコレクタ電流の大きさは一定
になる。そして、第2電流源トランジスタ(21)のコ
レクタ電流は、トランジスタ(24)及び(25)のエ
ミッタに供給され、分流される。トランジスタ(23)
及び(25)のコレクタ電流は加算された後、出力回路
(26)を介して後段回路に伝送される。即ち、入力信
号と一定レベルの信号との加算信号が出力端子から発生
する。In FIG. 5, the output signal of the FM detection circuit (3) is applied to the base of a first current source transistor (20), and the collector current of the first current source transistor (20) increases according to the output signal. Becomes a changing current.
The collector current of the first current source transistor (20) is supplied to the emitters of the transistors (22) and (23) and shunted. The second current source transistor (2
Since a bias is applied to the base of 1), the magnitude of the collector current of the second current source transistor (21) becomes constant. Then, the collector current of the second current source transistor (21) is supplied to the emitters of the transistors (24) and (25) and shunted. Transistor (23)
After the collector currents of (25) and (25) are added, the sum is transmitted to the subsequent circuit via the output circuit (26). That is, an addition signal of the input signal and the signal of a certain level is generated from the output terminal.
【0017】一方、トランジスタ(22)及び(25)
のベースにトランジスタ(29)のエミッタ電圧が印加
され、トランジスタ(23)及び(24)のベースにト
ランジスタ(30)のエミッタ電圧が印加される。トラ
ンジスタ(29)のエミッタ電圧は定電流源(27)の
出力電流の大きさに応じた値であり、トランジスタ(3
0)のエミッタ電圧は可変電流源(28)の出力電流の
大きさに応じた値である。可変電流源(28)の出力電
流はD/A変換回路(13)の出力信号に応じて変化す
るので、トランジスタ(30)のエミッタ電圧が変化す
る。トランジスタ(30)のエミッタ電圧の変化に応じ
て、トランジスタ(22)及び(23)のベース間電圧
及びトランジスタ(24)及び(25)のベース間電圧
が変化し、それぞれのトランジスタに分流される電流の
比が変化し、出力端子に得られる出力信号のレベルを変
えることができる。即ち、トランジスタ(30)のエミ
ッタ電圧がトランジスタ(29)のエミッタ電圧より高
ければ、トランジスタ(23)のコレクタ電流が大きく
なり、出力端子に得られる出力信号のレベルが高くな
る。また、トランジスタ(30)のエミッタ電圧がトラ
ンジスタ(29)のエミッタ電圧より低いと、トランジ
スタ(25)のコレクタ電流が大きくなり、出力端子に
得られる出力信号のレベルが低くなる。On the other hand, transistors (22) and (25)
The emitter voltage of the transistor (29) is applied to the base of the transistor, and the emitter voltage of the transistor (30) is applied to the bases of the transistors (23) and (24). The emitter voltage of the transistor (29) has a value corresponding to the magnitude of the output current of the constant current source (27).
The emitter voltage of 0) is a value corresponding to the magnitude of the output current of the variable current source (28). Since the output current of the variable current source (28) changes according to the output signal of the D / A conversion circuit (13), the emitter voltage of the transistor (30) changes. The voltage between the bases of the transistors (22) and (23) and the voltage between the bases of the transistors (24) and (25) change according to the change in the emitter voltage of the transistor (30). And the level of the output signal obtained at the output terminal can be changed. That is, if the emitter voltage of the transistor (30) is higher than the emitter voltage of the transistor (29), the collector current of the transistor (23) increases, and the level of the output signal obtained at the output terminal increases. When the emitter voltage of the transistor (30) is lower than the emitter voltage of the transistor (29), the collector current of the transistor (25) increases and the level of the output signal obtained at the output terminal decreases.
【0018】[0018]
【発明の効果】以上述べた如く、本発明に依れば、最良
のセパレーションを得るため、復調されたステレオL及
びR信号のレベルに応じたサブ信号のレベルの調整を自
動で行うことができるので、セット製造時のセパレーシ
ョン調整時間を短縮することができ、生産工程の効率を
上げることができる。As described above, according to the present invention, in order to obtain the best separation, the level of the sub signal can be automatically adjusted according to the level of the demodulated stereo L and R signals. Therefore, it is possible to shorten the separation adjustment time at the time of manufacturing the set, and to increase the efficiency of the production process.
【0019】また、レベル調整回路は、集積化可能なト
ランジスタ及び抵抗で構成されているので、集積化に好
適なステレオ復調回路を提供することができ、外付け素
子の削減をすることができる。Further, since the level adjustment circuit is composed of transistors and resistors that can be integrated, a stereo demodulation circuit suitable for integration can be provided, and the number of external elements can be reduced.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図2】従来例を示すブロック図である。FIG. 2 is a block diagram showing a conventional example.
【図3】本発明の動作を説明するためのフローチャート
である。FIG. 3 is a flowchart for explaining the operation of the present invention.
【図4】本発明の他の実施例を示すブロック図である。FIG. 4 is a block diagram showing another embodiment of the present invention.
【図5】図1の要部を示す回路図である。FIG. 5 is a circuit diagram showing a main part of FIG. 1;
1 周波数変換回路 2 IF増幅回路 3 FM検波回路 4 副搬送波信号再生回路 5 サブ信号デコーダ 6 LPF 7 マトリクス回路 8、9 出力端子 11 レベル調整回路 12 制御回路 13 D/A変換回路 14 メモリ 15 レベル検出回路 16 A/D変換回路 17 第1レベル調整回路 18 第2レベル調整回路 DESCRIPTION OF SYMBOLS 1 Frequency conversion circuit 2 IF amplifier circuit 3 FM detection circuit 4 Subcarrier signal reproduction circuit 5 Sub-signal decoder 6 LPF 7 Matrix circuit 8, 9 Output terminal 11 Level adjustment circuit 12 Control circuit 13 D / A conversion circuit 14 Memory 15 Level detection Circuit 16 A / D conversion circuit 17 First level adjustment circuit 18 Second level adjustment circuit
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04H 5/00 Continuation of front page (58) Field surveyed (Int.Cl. 7 , DB name) H04H 5/00
Claims (3)
差信号を再生するステレオ差信号再生回路と、 前記ステレオ差信号再生回路の入力信号または出力信号
を制御信号に応じたレベルに設定する第1レベル調整回
路と、 前記ステレオコンポジット信号よりステレオ和信号を抽
出するステレオ和信号発生回路と、 前記ステレオ和信号と前記ステレオ差信号とをマトリク
スし、ステレオL信号及びステレオR信号を発生するマ
トリクス回路と、 前記第1レベル調整回路に印加される制御信号を記憶す
る第1記憶回路と、 から成り、前記第1記憶回路には、ステレオL信号またはステレオ
R信号のみを含むステレオコンポジット信号を印加さ
せ、第1レベル調整回路を制御しながらマトリクス回路
の出力を検出し、その検出結果に応じてステレオ分離度
が最良点となる制御信号を求め、それを予め記憶してお
くことを 特徴とするステレオ復調回路。1. A stereo difference signal reproducing circuit for reproducing a stereo difference signal from a stereo composite signal, and a first level adjusting circuit for setting an input signal or an output signal of the stereo difference signal reproducing circuit to a level corresponding to a control signal. A stereo sum signal generation circuit that extracts a stereo sum signal from the stereo composite signal; a matrix circuit that matrixes the stereo sum signal and the stereo difference signal to generate a stereo L signal and a stereo R signal; And a first storage circuit for storing a control signal applied to the one-level adjustment circuit, wherein the first storage circuit has a stereo L signal or a stereo L signal.
Apply a stereo composite signal containing only the R signal.
And control the first level adjustment circuit while controlling the matrix circuit.
Output, and the stereo separation is determined according to the detection result.
Find the control signal that gives the best point and store it in advance.
Stereo demodulation circuit according to claim Kukoto.
差信号を再生するステレオ差信号再生回路と、 前記ステレオ差信号再生回路の出力信号を制御信号に応
じたレベルに設定する第2及び第3レベル調整回路と、 前記ステレオコンポジット信号よりステレオ和信号を抽
出するステレオ和信号発生回路と、 前記ステレオ和信号と前記第2レベル調整回路の出力信
号とを加算する加算器と、前記ステレオ和信号と前記第
3レベル調整回路の出力信号とを減算する減算器とを含
み、ステレオL信号及びステレオR信号を発生するマト
リクス回路と、 前記第2及び第3レベル調整回路に印加される制御信号
を記憶する第2記憶回路と、 から成ることを特徴とするステレオ復調回路。2. A stereo difference signal reproducing circuit for reproducing a stereo difference signal from a stereo composite signal, and second and third level adjusting circuits for setting an output signal of the stereo difference signal reproducing circuit to a level corresponding to a control signal. A stereo sum signal generating circuit for extracting a stereo sum signal from the stereo composite signal; an adder for adding the stereo sum signal and an output signal of the second level adjustment circuit; A matrix circuit for generating a stereo L signal and a stereo R signal including a subtractor for subtracting the output signal of the level adjustment circuit; and a second circuit for storing a control signal applied to the second and third level adjustment circuits. A stereo demodulation circuit, comprising: a storage circuit;
差信号を再生するステレオ差信号再生回路と、前記ステ
レオ差信号再生回路の入力信号または出力信号を制御信
号に応じたレベルに設定するレベル調整回路と、前記ス
テレオコンポジット信号よりステレオ和信号を抽出する
ステレオ和信号発生回路と、前記ステレオ和信号と前記
ステレオ差信号とをマトリクスし、ステレオL信号及び
ステレオR信号を発生するマトリクス回路と、前記レベ
ル調整回路に印加される制御信号を記憶する記憶回路
と、から成るステレオ復調回路の分離度調整方法であ
り、 ステレオL信号のみ、または、ステレオR信号のみを含
むステレオコンポジット信号を印加し、制御信号を変化させることにより前記ステレオ差信号の
レベルを変化させ、 前記ステレオ差信号のレベルが変更される毎に、 マトト
リクス回路から発生するステレオR信号及びステレオL
信号のレベルを検出し、検出したマトリクス回路の出力レベルの中から、ステレ
オ分離度が最良点となるマトリクス回路の出力レベルを
検出し、 ステレオ分離度を最良とするステレオ差信号のレベルを
調整する制御信号を導出し、 導出された制御信号を記憶回路に予め記憶させることを
特徴とする ステレオ復調回路の分離度調整方法。3. A stereo difference signal reproducing circuit for reproducing a stereo difference signal from a stereo composite signal, a level adjusting circuit for setting an input signal or an output signal of the stereo difference signal reproducing circuit to a level corresponding to a control signal, A stereo sum signal generating circuit for extracting a stereo sum signal from the stereo composite signal; a matrix circuit for matrixing the stereo sum signal and the stereo difference signal to generate a stereo L signal and a stereo R signal; and the level adjustment circuit And a storage circuit for storing a control signal applied to the control signal. The method for adjusting the degree of separation of a stereo demodulation circuit, comprising: applying a stereo composite signal including only a stereo L signal or only a stereo R signal to change a control signal. The stereo difference signal
Changing the level, each level of the stereo difference signal is changed, the stereo R signal generated from Matotorikusu circuit and the stereo L
The level of the signal is detected, and the output level of the matrix circuit is detected.
The output level of the matrix circuit where the
Detect and determine the level of the stereo difference signal that provides the best stereo separation.
Deriving a control signal to be adjusted and storing the derived control signal in a storage circuit in advance.
Characteristic adjustment method for the stereo demodulation circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18909095A JP3301891B2 (en) | 1995-07-25 | 1995-07-25 | Stereo demodulation circuit and method of adjusting the degree of separation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18909095A JP3301891B2 (en) | 1995-07-25 | 1995-07-25 | Stereo demodulation circuit and method of adjusting the degree of separation |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0936821A JPH0936821A (en) | 1997-02-07 |
JP3301891B2 true JP3301891B2 (en) | 2002-07-15 |
Family
ID=16235168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18909095A Expired - Fee Related JP3301891B2 (en) | 1995-07-25 | 1995-07-25 | Stereo demodulation circuit and method of adjusting the degree of separation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3301891B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1349386B1 (en) * | 2002-02-26 | 2012-10-24 | Broadcom Corporation | Method and apparatus of performing sample rate conversion of a multi-channel audio signal |
JP3891896B2 (en) * | 2002-07-12 | 2007-03-14 | 株式会社豊田自動織機 | Separation adjustment circuit |
-
1995
- 1995-07-25 JP JP18909095A patent/JP3301891B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0936821A (en) | 1997-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4380824A (en) | Receiving reproducing system | |
EP0018608B1 (en) | A noise removing apparatus | |
US3573382A (en) | A stereophonic receiver muting means with substitution of a dc circuit for an ac circuit | |
EP0466435B1 (en) | Surround audio apparatus | |
EP0307887B1 (en) | FM stereo demodulator | |
JPH0628338B2 (en) | Phase locked loop and direct mixed sync AM receiver using the same | |
JP3301891B2 (en) | Stereo demodulation circuit and method of adjusting the degree of separation | |
US4169968A (en) | Noise protection circuit for am stereo cosine correction factor | |
US6459796B1 (en) | AM stereo receiver with reduced distortion | |
US4620315A (en) | Automatic frequency control circuit in a stereo FM radio receiver | |
US4449230A (en) | Apparatus for demodulating an AM stereophonic signal | |
US3248484A (en) | Fm multiplex stereo receiver having selective bias to condition receiver for stereophonic reception only | |
US4691357A (en) | Stereophonic receiving circuit providing improved switching characteristics between stereophonic and monaural modes | |
JPS6227580B2 (en) | ||
JP2605631Y2 (en) | Receiving machine | |
JP3392632B2 (en) | Pilot cancel signal generation circuit | |
JP3208286B2 (en) | Radio receiving circuit | |
JP2594740B2 (en) | Receiver | |
KR100263895B1 (en) | Dolby audio processor in a digital/analogue broadcast | |
JP3159218B2 (en) | Receiving machine | |
WO1999067905A1 (en) | Simplified am stereo detector | |
JPH09284160A (en) | Frequency conversion circuit | |
JPS6234434A (en) | Correction control circuit for am stereo receiver | |
JPH09148949A (en) | Fm radio receiver | |
JPS62189806A (en) | Rf agc circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |