JPH0716140B2 - 自動音質制御回路 - Google Patents
自動音質制御回路Info
- Publication number
- JPH0716140B2 JPH0716140B2 JP5015886A JP5015886A JPH0716140B2 JP H0716140 B2 JPH0716140 B2 JP H0716140B2 JP 5015886 A JP5015886 A JP 5015886A JP 5015886 A JP5015886 A JP 5015886A JP H0716140 B2 JPH0716140 B2 JP H0716140B2
- Authority
- JP
- Japan
- Prior art keywords
- sound quality
- quality control
- automatic sound
- signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル信号処理プロセッサを用いた自動音
質制御回路に関する。
質制御回路に関する。
FM放送をステレオで受信時に、電界強度が弱くなると高
域ノイズを発生する。またモノラルの場合でもアンテナ
入力で20dBμ以下になるとS/Nが40dB以下となり、相当
に耳ざわりなノイズを出力する。この場合、電界低下時
に7KHz以上の高域のレベルを低下させると聴感上のS/N
を改善できる。これが自動音質制御(ATC:Auto Tone Co
ntrol)の原理である。
域ノイズを発生する。またモノラルの場合でもアンテナ
入力で20dBμ以下になるとS/Nが40dB以下となり、相当
に耳ざわりなノイズを出力する。この場合、電界低下時
に7KHz以上の高域のレベルを低下させると聴感上のS/N
を改善できる。これが自動音質制御(ATC:Auto Tone Co
ntrol)の原理である。
第6図はFM受信機の概略ブロック図である。受信電界は
中間周波段IFのシグナルレベルで検知し、これをATC回
路に与える。ATC回路は一種のローパスフィルタで、そ
のカットオフ周波数がシグナルレベルで変化する。第7
図(a)が従来のアナログ回路によるATC回路の構成例
で、R=5KΩとして容量Cをシグナルレベルに応じて変
化させると10KHzの減衰量は次の様に変化する。
中間周波段IFのシグナルレベルで検知し、これをATC回
路に与える。ATC回路は一種のローパスフィルタで、そ
のカットオフ周波数がシグナルレベルで変化する。第7
図(a)が従来のアナログ回路によるATC回路の構成例
で、R=5KΩとして容量Cをシグナルレベルに応じて変
化させると10KHzの減衰量は次の様に変化する。
同図(b)はこのATC回路によるハイカット率で、シグ
ナルレベルが低下する弱電界時ほどハイカット率は上昇
する。このATC回路の伝達関数は同図(c)の入出力
ei,eoを用いると であり、これをZ変換すると となる。ここでfsはサンプリング周波数であり、 KT=e-CR/fs と置くと同図(d)のようなシグナルフローで表現でき
る。このシグナルフローのローパルスフィルタ係数K
(本例ではKT)は同図(e)のようにシグナルレベルに
応じて変化する。従って、このATC回路はアナログ方式
のみならずデジタル処理方式でも実現できる。
ナルレベルが低下する弱電界時ほどハイカット率は上昇
する。このATC回路の伝達関数は同図(c)の入出力
ei,eoを用いると であり、これをZ変換すると となる。ここでfsはサンプリング周波数であり、 KT=e-CR/fs と置くと同図(d)のようなシグナルフローで表現でき
る。このシグナルフローのローパルスフィルタ係数K
(本例ではKT)は同図(e)のようにシグナルレベルに
応じて変化する。従って、このATC回路はアナログ方式
のみならずデジタル処理方式でも実現できる。
しかしながら、従来はアナログ方式が主流であり、デジ
タル処理によるATC回路の実例は少ない。本発明は各種
の信号処理が可能なデジタル信号処理プロセッサ(DS
P)の1機能として、簡単な構成(10ステップ程度のプ
ログラム)によりATC回路を実現しようとするものであ
る。
タル処理によるATC回路の実例は少ない。本発明は各種
の信号処理が可能なデジタル信号処理プロセッサ(DS
P)の1機能として、簡単な構成(10ステップ程度のプ
ログラム)によりATC回路を実現しようとするものであ
る。
本発明の自動音質制御回路は、FM受信機で復調された主
副のステレオ音声信号(L+R),(L−R)をデジタ
ル信号処理プロセッサに入力してそのステレオ復調マト
リクス処理で左右の信号L,Rに分離し、分離された左右
の信号に対しKA/(1−KT・Z-1)である伝達関数、こ
こでZ-1は1サンプル遅れ、KA,KTは係数でKA+KT=
1、で表される自動音質制御を行わせ、また該FM受信機
から得られるシグナルレベルを制御用マイクロコンピュ
ータに入力して該マイクロコンピュータに、該シグナル
レベルに対応して前記係数を求めさせ、該係数を前記プ
ロセッサに与えて自動音質制御の信号処理をさせるよう
にしてなることを特徴とするものである。
副のステレオ音声信号(L+R),(L−R)をデジタ
ル信号処理プロセッサに入力してそのステレオ復調マト
リクス処理で左右の信号L,Rに分離し、分離された左右
の信号に対しKA/(1−KT・Z-1)である伝達関数、こ
こでZ-1は1サンプル遅れ、KA,KTは係数でKA+KT=
1、で表される自動音質制御を行わせ、また該FM受信機
から得られるシグナルレベルを制御用マイクロコンピュ
ータに入力して該マイクロコンピュータに、該シグナル
レベルに対応して前記係数を求めさせ、該係数を前記プ
ロセッサに与えて自動音質制御の信号処理をさせるよう
にしてなることを特徴とするものである。
デジタル信号処理プロセッサ(DSP)は入力信号に対す
る各種の信号処理をプログラムで行うことができるが、
各処理で使用するフィルタ係数等は制御用マイクロコン
ピュータから与えられる。そこで、FM受信機のシグナル
レベルを該マイクロコンピュータに入力し、該シグナル
レベルから推測される受信電界によって最適なフィルタ
係数をDSPに与えれば、DSPによる自動音質制御(ATC)
の信号処理(ローパスフィルタ処理)は10ステップ程度
の簡単なプログラムで実現することができる。
る各種の信号処理をプログラムで行うことができるが、
各処理で使用するフィルタ係数等は制御用マイクロコン
ピュータから与えられる。そこで、FM受信機のシグナル
レベルを該マイクロコンピュータに入力し、該シグナル
レベルから推測される受信電界によって最適なフィルタ
係数をDSPに与えれば、DSPによる自動音質制御(ATC)
の信号処理(ローパスフィルタ処理)は10ステップ程度
の簡単なプログラムで実現することができる。
第1図はFMチューナ1、AMチューナ2、カセットデッキ
アンプ3を音源とするオーディオシステムのブロック図
で、チューナ1,2はいずれもスーパーヘテロダイン方式
のPLLシンセサイザ型である。ANTはアンテナ、RFは高周
波段、MIXは周波数ミキサ段、LOは局部発振器、IFは中
間周波段、DETは検波段で、局部発振器LOの発振周波数
は制御用マイクロコンピュータ(CPU)4からの分周比
N値によって変更される。つまり、局部発振器LOの出力
AMLO/FMLOは位相同期部PLL内の可変分周器で1/Nに分周
された後に位相比較器で基準周波数frと比較され、その
誤差分がローパルスフィルタLPFを通過してチューニン
グバイアスTBとなる。LO,PLL,LPFは閉ループを構成する
ので、分周比N値を変更するとLOの周波数はLPFの出力T
Bを0にするように変化する。
アンプ3を音源とするオーディオシステムのブロック図
で、チューナ1,2はいずれもスーパーヘテロダイン方式
のPLLシンセサイザ型である。ANTはアンテナ、RFは高周
波段、MIXは周波数ミキサ段、LOは局部発振器、IFは中
間周波段、DETは検波段で、局部発振器LOの発振周波数
は制御用マイクロコンピュータ(CPU)4からの分周比
N値によって変更される。つまり、局部発振器LOの出力
AMLO/FMLOは位相同期部PLL内の可変分周器で1/Nに分周
された後に位相比較器で基準周波数frと比較され、その
誤差分がローパルスフィルタLPFを通過してチューニン
グバイアスTBとなる。LO,PLL,LPFは閉ループを構成する
ので、分周比N値を変更するとLOの周波数はLPFの出力T
Bを0にするように変化する。
カセットデッキアンプ3は磁気ヘッドHD、イコライザア
ンプWQ AMP、フラットアンプFLAT AMP、ノイズリダクシ
ョン・システムDOLBY(商標)からなり、カセットデッ
キ(デッキドライバを含む)5が対となる。CPU4に対し
てはキーパッド・マトリクス6から音源選択、音量調節
等の各種指示を入力できる。7は各音源の動作状態を表
示するディスプレイ、8はCPU4からの指示で音源切換え
を行う切換機能と、選択された音声信号をデジタル信号
に量子化する機能を有する16ビットのA/D変換器、9は
チューナ1,2の各シグナルレベル(電界強度を示す)を
デジタル信号に量子化してCPU4に入力する6ビットのA/
D変換器、10はA/D変換器8の出力を信号処理するデジタ
ル信号処理プロセッサ、11は量子化されているDSP10の
出力をアナログ信号に復元する16ブットのD/A変換器、P
OW AMPはパワーアンプ、SPはスピーカである。
ンプWQ AMP、フラットアンプFLAT AMP、ノイズリダクシ
ョン・システムDOLBY(商標)からなり、カセットデッ
キ(デッキドライバを含む)5が対となる。CPU4に対し
てはキーパッド・マトリクス6から音源選択、音量調節
等の各種指示を入力できる。7は各音源の動作状態を表
示するディスプレイ、8はCPU4からの指示で音源切換え
を行う切換機能と、選択された音声信号をデジタル信号
に量子化する機能を有する16ビットのA/D変換器、9は
チューナ1,2の各シグナルレベル(電界強度を示す)を
デジタル信号に量子化してCPU4に入力する6ビットのA/
D変換器、10はA/D変換器8の出力を信号処理するデジタ
ル信号処理プロセッサ、11は量子化されているDSP10の
出力をアナログ信号に復元する16ブットのD/A変換器、P
OW AMPはパワーアンプ、SPはスピーカである。
第2図はDSP10のアーキテクチャを示す概略構成図で、
プログラムバス20にはプログラムメモリ(ROM)21、プ
ログラムカウンタ22、I/Oインターフェイス23、クロッ
ク発振器24は接続され、インターフェイス23は更に制御
用マイクロコンピュータ4やA/D,D/A変換器8,11に接続
される。一方、データバス31にはデータメモリ(RAM)2
5やアドレスカウンタ26、或いは乗算器27、加算器28、
アキュムレータ29、演算器30が接続される。
プログラムバス20にはプログラムメモリ(ROM)21、プ
ログラムカウンタ22、I/Oインターフェイス23、クロッ
ク発振器24は接続され、インターフェイス23は更に制御
用マイクロコンピュータ4やA/D,D/A変換器8,11に接続
される。一方、データバス31にはデータメモリ(RAM)2
5やアドレスカウンタ26、或いは乗算器27、加算器28、
アキュムレータ29、演算器30が接続される。
DSP10で扱う数は10進数で0.998046875〜−1.0、バイナ
リ数で表示すると0111111111〜1000000000(符号付2の
補数)、ヘキサ数では1FF〜200である。このDSP10とCPU
4の間の通信はアドレス8ビット、データ10ビットのシ
リアルクロック同期式で、アドレスはDSPプログラム上
に定義付けられたDSP内RAMアドレスである。データ(係
数値)はDSP内RAMアドレスで指示されたアドレスに格納
され、DSPプログラムに従って各種フィルタの係数値と
して使用される。
リ数で表示すると0111111111〜1000000000(符号付2の
補数)、ヘキサ数では1FF〜200である。このDSP10とCPU
4の間の通信はアドレス8ビット、データ10ビットのシ
リアルクロック同期式で、アドレスはDSPプログラム上
に定義付けられたDSP内RAMアドレスである。データ(係
数値)はDSP内RAMアドレスで指示されたアドレスに格納
され、DSPプログラムに従って各種フィルタの係数値と
して使用される。
第3図はDSP10の処理を示すシグナルフローで、ステレ
オ入力L−R,L+Rを対象としている。図中、×印は乗
算器、は加算器、Z-1は1サンプル遅れを示す。入力
段はステレオ復調マトリスクで、その後段に19KHzのパ
イロットフィルタ、ディエンファシス回路、ATC(自動
音質制御)回路が順次配列される。後3者は傾斜の異な
るローパスフィルタで、更にトーンントロール回路、ボ
リュームコントロール回路を通して左右の音声信号L,R
が出力される。ステレオ復調マトリクスでは4つの係数
が用いられ、KS0=0.5,KS1=0.5,KS2=−0.5,KS3=0.5
に設定するとL,Rが完全に分離される。
オ入力L−R,L+Rを対象としている。図中、×印は乗
算器、は加算器、Z-1は1サンプル遅れを示す。入力
段はステレオ復調マトリスクで、その後段に19KHzのパ
イロットフィルタ、ディエンファシス回路、ATC(自動
音質制御)回路が順次配列される。後3者は傾斜の異な
るローパスフィルタで、更にトーンントロール回路、ボ
リュームコントロール回路を通して左右の音声信号L,R
が出力される。ステレオ復調マトリクスでは4つの係数
が用いられ、KS0=0.5,KS1=0.5,KS2=−0.5,KS3=0.5
に設定するとL,Rが完全に分離される。
第4図は本発明のATC回路の説明図で、(a)はシグナ
ルフローである。このATC回路の伝達関数は で、係数KA,KTは次の関係に設定してある。
ルフローである。このATC回路の伝達関数は で、係数KA,KTは次の関係に設定してある。
このATC回路の10KHzにおける減衰量は同図(b)に示す
ようにシグナルレベルSVによって変化する。但し、領域
Aは強電界域なので減衰させない。また領域Cは弱電界
域なので減衰量を−24dB一定にする。これらの中間の領
域Bがリニアな変化領域になる。
ようにシグナルレベルSVによって変化する。但し、領域
Aは強電界域なので減衰させない。また領域Cは弱電界
域なので減衰量を−24dB一定にする。これらの中間の領
域Bがリニアな変化領域になる。
上述した10KHzでの減衰量を実現する係数KA,KTは下表
の通りである。
の通りである。
上表の主な係数KAをパラメータとした0〜20KHzの周波
数特性を第4図(c)に示す。
数特性を第4図(c)に示す。
第5図は制御用マイクロコンピュータのフローチャート
で、ここではFM処理の一部としてシグナルレベルSVの判
別および係数KA,KTの設定、DSPへの転送が行われる。
で、ここではFM処理の一部としてシグナルレベルSVの判
別および係数KA,KTの設定、DSPへの転送が行われる。
以上述べたように本発明によれば、デジタル信号処理プ
ロセッサ内の簡単なプログラムでATC機能を実現でき、
安価に且つ精度良く実施できる利点がある。
ロセッサ内の簡単なプログラムでATC機能を実現でき、
安価に且つ精度良く実施できる利点がある。
第1図は本発明を適用したオーディオシステムのブロッ
ク図、第2図および第3図はデジタル信号処理プロセッ
サの概略構成図およびシグナルフローの説明図、第4図
は本発明のATC回路の説明図、第5図は制御用マイクロ
コンピュータのフローチャート、第6図はFM受信機のブ
ロック図、第7図は従来のATC回路の説明図である。 図中、1はFMチューナ、4は制御用マイクロコンピュー
タ、8,9はA/D変換器、10はデジタル信号処理プロセッサ
である。
ク図、第2図および第3図はデジタル信号処理プロセッ
サの概略構成図およびシグナルフローの説明図、第4図
は本発明のATC回路の説明図、第5図は制御用マイクロ
コンピュータのフローチャート、第6図はFM受信機のブ
ロック図、第7図は従来のATC回路の説明図である。 図中、1はFMチューナ、4は制御用マイクロコンピュー
タ、8,9はA/D変換器、10はデジタル信号処理プロセッサ
である。
Claims (1)
- 【請求項1】FM受信機で復調された主副のステレオ音声
信号(L+R),(L−R)をデジタル信号処理プロセ
ッサに入力してそのステレオ復調マトリクス処理で左右
の信号L,Rに分離し、分離された左右の信号に対しKA/
(1−KT・Z-1)である伝達関数、ここでZ-1は1サンプ
ル遅れ、KA,KTは係数でKA+KT=1、で表される自動音
質制御を行わせ、また該FM受信機から得られるシグナル
レベルを制御用マイクロコンピュータに入力して該マイ
クロコンピュータに、該シグナルレベルに対応して前記
係数を求めさせ、該係数を前記プロセッサに与えて自動
音質制御の信号処理をさせるようにしてなることを特徴
とする自動音質制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5015886A JPH0716140B2 (ja) | 1986-03-07 | 1986-03-07 | 自動音質制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5015886A JPH0716140B2 (ja) | 1986-03-07 | 1986-03-07 | 自動音質制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62207014A JPS62207014A (ja) | 1987-09-11 |
JPH0716140B2 true JPH0716140B2 (ja) | 1995-02-22 |
Family
ID=12851384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5015886A Expired - Fee Related JPH0716140B2 (ja) | 1986-03-07 | 1986-03-07 | 自動音質制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0716140B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0198326A (ja) * | 1987-10-09 | 1989-04-17 | Alpine Electron Inc | Amラジオ受信機 |
JP2792857B2 (ja) * | 1988-01-20 | 1998-09-03 | 三洋電機株式会社 | ステレオ復調回路 |
US6473605B1 (en) * | 1999-11-16 | 2002-10-29 | Motorola, Inc. | Noise reduction and range control radio system |
US6424825B1 (en) * | 1999-11-16 | 2002-07-23 | Motorola, Inc. | Feedforward and feedback control in a radio |
-
1986
- 1986-03-07 JP JP5015886A patent/JPH0716140B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS62207014A (ja) | 1987-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1066678B1 (en) | Digital signal processing architecture for multi-band radio receiver | |
CN100517987C (zh) | 信号处理电路 | |
JPH0629938A (ja) | 時間離散型ステレオデコーダ | |
US5673324A (en) | Radio receiver circuit for deriving at least one reception quality signal | |
US5521944A (en) | Circuit for a demodulator for a radio data signal in a radio receiver | |
JPH0716140B2 (ja) | 自動音質制御回路 | |
US4069398A (en) | Method and apparatus for pilot signal cancellation in an FM multiplex demodulator | |
US5717726A (en) | Digital filter | |
JPS62292008A (ja) | 音量制御装置 | |
US5561716A (en) | Demodulator | |
JPH0650810B2 (ja) | 音質制御装置 | |
US6393450B1 (en) | Switched bandwidth digital filters with slewing | |
JPH0554745B2 (ja) | ||
JPH0738564B2 (ja) | ラジオ受信機 | |
JP3532973B2 (ja) | 放送受信機用の振幅復調器 | |
JPS62291212A (ja) | 音質制御装置 | |
JPH06101658B2 (ja) | 音質制御装置 | |
JP3137410B2 (ja) | Am/fmダイレクト受信機 | |
JPS62195933A (ja) | デイエンフアシス回路 | |
CN107707321A (zh) | 立体声调频接收器以及双声道分离方法 | |
JPH06224866A (ja) | Fmステレオの帯域分割による信号処理回路 | |
JP3032268B2 (ja) | 復調回路 | |
JP4245243B2 (ja) | Fmラジオ受信機の信号処理回路 | |
JP2975821B2 (ja) | Am/fmラジオ受信機 | |
JPH0879110A (ja) | 受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |