JPH0650810B2 - 音質制御装置 - Google Patents
音質制御装置Info
- Publication number
- JPH0650810B2 JPH0650810B2 JP61148687A JP14868786A JPH0650810B2 JP H0650810 B2 JPH0650810 B2 JP H0650810B2 JP 61148687 A JP61148687 A JP 61148687A JP 14868786 A JP14868786 A JP 14868786A JP H0650810 B2 JPH0650810 B2 JP H0650810B2
- Authority
- JP
- Japan
- Prior art keywords
- sound quality
- quality control
- coefficient
- range
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＤＳＰ（デジタル信号処理プロセッサ）を用
いた音質制御装置に関する。
いた音質制御装置に関する。
音声は２０Ｈｚ〜２０ＫＨｚ程度の周波数成分を有して
いるので、その周波数帯域内で強調度を任意に変更でき
る機能を利用すれば、音楽の種類や聴取者の好みに合っ
た音質で音楽を楽しむことができる。この種の音質制御
回路にはバス・トレブル、ラウドネス、イコライザ等が
ある。
いるので、その周波数帯域内で強調度を任意に変更でき
る機能を利用すれば、音楽の種類や聴取者の好みに合っ
た音質で音楽を楽しむことができる。この種の音質制御
回路にはバス・トレブル、ラウドネス、イコライザ等が
ある。
第１１図は従来のバス・トレブル回路の説明図で、(a)
は回路図、(b)は特性図である。この回路は２つの可変
抵抗ＶＲ１，ＶＲ２を有し、ＶＲ１を可変することで高
域の強調度を調整でき、またＶＲ２を可変することで低
域の強調度を調整できる。
は回路図、(b)は特性図である。この回路は２つの可変
抵抗ＶＲ１，ＶＲ２を有し、ＶＲ１を可変することで高
域の強調度を調整でき、またＶＲ２を可変することで低
域の強調度を調整できる。
ラウドネス回路は、音圧レベルが低くなると人間の耳の
可聴周波数帯域が狭くなることを補正するもので、通常
ボリウム・コントロールと連動して動作する。第１２図
(a)の破線枠内が従来のラウドネス回路で、ＶＲはボリ
ウム・コントロール用の可変抵抗である。ラウドネス回
路には切換スイッチＳＷがあり、これを図示のようにＯ
ＦＦにしておくと可変抵抗ＶＲの中点が抵抗Ｒで接地さ
れるので、フラットな特性のままである。これに対しス
イッチＳＷをＯＮにすると、低域では小容量のコンデン
サＣ１が開放となり、且つ可変抵抗ＶＲの中点が大容量
のコンデンサＣ２と抵抗Ｒで接地される等価回路となる
ため、(b)のようなブースト特性となる。また、高域で
はＣ２が短絡となり、且つＣ１が機能する等価回路とな
るため、(c)のようなブースト特性となる。
可聴周波数帯域が狭くなることを補正するもので、通常
ボリウム・コントロールと連動して動作する。第１２図
(a)の破線枠内が従来のラウドネス回路で、ＶＲはボリ
ウム・コントロール用の可変抵抗である。ラウドネス回
路には切換スイッチＳＷがあり、これを図示のようにＯ
ＦＦにしておくと可変抵抗ＶＲの中点が抵抗Ｒで接地さ
れるので、フラットな特性のままである。これに対しス
イッチＳＷをＯＮにすると、低域では小容量のコンデン
サＣ１が開放となり、且つ可変抵抗ＶＲの中点が大容量
のコンデンサＣ２と抵抗Ｒで接地される等価回路となる
ため、(b)のようなブースト特性となる。また、高域で
はＣ２が短絡となり、且つＣ１が機能する等価回路とな
るため、(c)のようなブースト特性となる。
上述した各種の音質制御回路は複合的に使用されること
が多く、この場合従来のアナログ回路方式では各回路を
シリーズに接続して個々に調整するため、音が飽和して
しまうこともある。本発明はＤＳＰ内に各音質制御回路
を構成し、それらの機能を制御用マイクロコンピュータ
から一括制御するようにして音の飽和を防ぎ、またボリ
ューム・ステップ等に応じて音質制御範囲を可変しよう
とするものである。
が多く、この場合従来のアナログ回路方式では各回路を
シリーズに接続して個々に調整するため、音が飽和して
しまうこともある。本発明はＤＳＰ内に各音質制御回路
を構成し、それらの機能を制御用マイクロコンピュータ
から一括制御するようにして音の飽和を防ぎ、またボリ
ューム・ステップ等に応じて音質制御範囲を可変しよう
とするものである。
第１図は本発明の基本構成図（シグナルフロー）で、Ｅ
Ｑはイコライザ部、ＴＢはバス・トレブル部、ＬＤはラ
ウドネス部、ＶＵはボリューム部である。これらはＤＳ
Ｐ内にソフトによって構成されたもので、ＢＰＦ，ＬＰ
Ｆ，ＨＰＦはそれぞれデジタルフィルタによるバンドパ
ス、ローパス、ハイパスの各フィルタ、Ｋは掛算器（フ
ィルタ係数）である。
Ｑはイコライザ部、ＴＢはバス・トレブル部、ＬＤはラ
ウドネス部、ＶＵはボリューム部である。これらはＤＳ
Ｐ内にソフトによって構成されたもので、ＢＰＦ，ＬＰ
Ｆ，ＨＰＦはそれぞれデジタルフィルタによるバンドパ
ス、ローパス、ハイパスの各フィルタ、Ｋは掛算器（フ
ィルタ係数）である。
イコライザ部ＥＱのバンドパスフィルタにはオーディオ
帯域を５分割するＢＰＦ１〜ＢＰＦ５があり、これらと
直列に接続された係数ＫEQ1 〜ＫEQ5 を可変すること
で、第２図のように各帯域のＡＴＴ（アッテネート）量
ＧEQ1 〜ＧEQ5 を例えば±１２ｄＢの範囲内で制御でき
る。
帯域を５分割するＢＰＦ１〜ＢＰＦ５があり、これらと
直列に接続された係数ＫEQ1 〜ＫEQ5 を可変すること
で、第２図のように各帯域のＡＴＴ（アッテネート）量
ＧEQ1 〜ＧEQ5 を例えば±１２ｄＢの範囲内で制御でき
る。
バス・トレブル部ＴＢはバス用のローパスフィルタＬＰ
Ｆ１とその係数ＫTB1 からなる低域経路と、係数ＫTB2
だけからなる中域経路と、トレブル用のハイパスフィル
タＨＰＦ１とその係数ＫTB3 からなる高域経路とを並列
にしたもので、係数ＫTB1 ，ＫTB3 を可変することで第
３図のように低域Ｂ、高域ＴのゲインＧTBL ，ＧTBH を
例えば±１２ｄＢの範囲内で可変できる（中域は固
定）。
Ｆ１とその係数ＫTB1 からなる低域経路と、係数ＫTB2
だけからなる中域経路と、トレブル用のハイパスフィル
タＨＰＦ１とその係数ＫTB3 からなる高域経路とを並列
にしたもので、係数ＫTB1 ，ＫTB3 を可変することで第
３図のように低域Ｂ、高域ＴのゲインＧTBL ，ＧTBH を
例えば±１２ｄＢの範囲内で可変できる（中域は固
定）。
ラウドネス部ＬＤは低域用のローパスフィルタＬＰＦ２
と係数ＫLD1 からなる経路と、中域用の係数ＫLD2 から
なる経路と、高域用のハイパスフィルタＨＰＦ２からな
る経路とを並列に接続したもので、後段のボリューム部
ＶＵの設定（中域に対する）に依存して特性カーブが第
４図のように設定される。ＧLDL は中域に対する低域の
ゲイン、ＧLDH は中域に対する高域のゲインである。
と係数ＫLD1 からなる経路と、中域用の係数ＫLD2 から
なる経路と、高域用のハイパスフィルタＨＰＦ２からな
る経路とを並列に接続したもので、後段のボリューム部
ＶＵの設定（中域に対する）に依存して特性カーブが第
４図のように設定される。ＧLDL は中域に対する低域の
ゲイン、ＧLDH は中域に対する高域のゲインである。
ボリューム部ＶＵは係数ＫVUを変えることで第５図のよ
うにＡＴＴ量を変えることができる。横軸のＶＵステッ
プは例えは回転式ボリュームの回転角に相当し、縦軸の
ＧVUがゲイン（ＡＴＴ量）になる。
うにＡＴＴ量を変えることができる。横軸のＶＵステッ
プは例えは回転式ボリュームの回転角に相当し、縦軸の
ＧVUがゲイン（ＡＴＴ量）になる。
上述した各回路のゲインを総合すると、低域のゲインＧ
Ｌは ＧＬ＝MAX(GEQ1,GEQ2)＋GTBL＋GLDL＋ＧVU… となり、また中域のゲインＧＭは ＧＭ＝ＧEQ3 ＋ＧTBM ＋ＧVU …… となり、さらに高域のゲインＧＨは ＧＨ＝ MAX（GEQ4，GEQ5）＋GTBH＋GVU …… となる。後述する制御用マイクロコンピュータは各帯域
のトータルゲインＧＬ，ＧＭ，ＧＨが一定値（例えば０
ｄＢ）を越えないように管理する。
Ｌは ＧＬ＝MAX(GEQ1,GEQ2)＋GTBL＋GLDL＋ＧVU… となり、また中域のゲインＧＭは ＧＭ＝ＧEQ3 ＋ＧTBM ＋ＧVU …… となり、さらに高域のゲインＧＨは ＧＨ＝ MAX（GEQ4，GEQ5）＋GTBH＋GVU …… となる。後述する制御用マイクロコンピュータは各帯域
のトータルゲインＧＬ，ＧＭ，ＧＨが一定値（例えば０
ｄＢ）を越えないように管理する。
各機能の制御ステップとゲインの関係は例えば次の様に
なる。
なる。
上表のEQ1.ST，EQ2.ST，……はイコライザＥＱ１，ＥＱ
２，……のステップ数を示す。イコライザＥＱ１〜ＥＱ
５は第１図のフィルタＢＰＦ１〜ＢＰＦ５で区別される
ものである。またTRE.STはトレブルＴＲＥのステップ数
を示し、同様にバスＢＡＳのステップ数BAS.STもある。
但し、それぞれの状態に応じて表２のブースト上限XXX.
LMT が設定され、各ステップXXX.STは表３の補正ステッ
プXXX.SSに補正される。
２，……のステップ数を示す。イコライザＥＱ１〜ＥＱ
５は第１図のフィルタＢＰＦ１〜ＢＰＦ５で区別される
ものである。またTRE.STはトレブルＴＲＥのステップ数
を示し、同様にバスＢＡＳのステップ数BAS.STもある。
但し、それぞれの状態に応じて表２のブースト上限XXX.
LMT が設定され、各ステップXXX.STは表３の補正ステッ
プXXX.SSに補正される。
例えば、バスのステップ数BAS.STが３（＋９ｄＢ）のと
きにイコライザＥＱ２のステップEQ2.STを２（＋６ｄ
Ｂ）にすると低域のトータルゲインが＋１５ｄＢにな
る。このとき、ブースト上限ＬＭＴが＋１２ｄＢに設定
されていたら、補正ステップEQ2.SSのステップ数を１
（＋３ｄＢ）に制限して＋１２ｄＢを越えないようにす
る。この制限をした代りに、高域のゲインを下げて相対
的に差をつけてもよい。かかる補正を各帯域毎に、また
は全帯域において、更には双方共に実施してオーバース
ペックとならないようにする。このようにして、実際の
係数は補正ステップXXX.SSから算出される。
きにイコライザＥＱ２のステップEQ2.STを２（＋６ｄ
Ｂ）にすると低域のトータルゲインが＋１５ｄＢにな
る。このとき、ブースト上限ＬＭＴが＋１２ｄＢに設定
されていたら、補正ステップEQ2.SSのステップ数を１
（＋３ｄＢ）に制限して＋１２ｄＢを越えないようにす
る。この制限をした代りに、高域のゲインを下げて相対
的に差をつけてもよい。かかる補正を各帯域毎に、また
は全帯域において、更には双方共に実施してオーバース
ペックとならないようにする。このようにして、実際の
係数は補正ステップXXX.SSから算出される。
第６図と第７図はこれを示している。第７図は各バンド
毎のトータルゲインＧＬ，ＧＭ，ＧＨがＮＢを上限とす
るトータルブースト許容量ＧBB，ＧBM，ＧBT以内になる
ように補正される様子を示し ＮＢ＝ＧBBＧＬ …… ＮＢ＝ＧBMＧＭ …… ＮＢ＝ＧBTＧＨ …… また、第６図は全帯域のトータルゲインがＮＴを上限と
する総トータル許容ブースト量ＧTL以内になるように補
正される様子を示している。
毎のトータルゲインＧＬ，ＧＭ，ＧＨがＮＢを上限とす
るトータルブースト許容量ＧBB，ＧBM，ＧBT以内になる
ように補正される様子を示し ＮＢ＝ＧBBＧＬ …… ＮＢ＝ＧBMＧＭ …… ＮＢ＝ＧBTＧＨ …… また、第６図は全帯域のトータルゲインがＮＴを上限と
する総トータル許容ブースト量ＧTL以内になるように補
正される様子を示している。
ＮＴ＝ＧTLＧＬ＋ＧＭ＋ＧＨ …… 〔実施例〕 第８図は本発明の一実施例を示すオーディオシステムの
ブロック図である。このシステムはＦＭチューナ１、Ａ
Ｍチューナ２、カセットデッキアンプ３を音源とし、チ
ューナ１，２はいずれもスーパーヘテロダイン方式のＰ
ＬＬシンセサイザ型である。ＡＮＴはアンテナ、ＲＦは
高周波段、ＭＩＸは周波数ミキサ段、ＬＯは局部発振
器、ＩＦは中間周波段、ＤＥＴは検波段で、局部発振器
ＬＯの発振周波数は制御用マイクロコンピュータ（ＣＰ
Ｕ）４からの分周比Ｎ値によって変更される。つまり、
局部発振器ＬＯの出力AMLO／FMLOは位相同期部ＰＬＬ内
の可変分周器で１／Ｎに分周された後に位相比較器で基
準周波数ｆｒと比較され、その誤差分がローパスフィル
タＬＰＦを通過してチューニングバイアスＴＢとなる。
ＬＯ，ＰＬＬ，ＬＰＦは閉ループを構成するので、分周
比Ｎ値を変更するとＬＯの周波数はＬＰＦの出力ＴＢを
０にするように変化する。
ブロック図である。このシステムはＦＭチューナ１、Ａ
Ｍチューナ２、カセットデッキアンプ３を音源とし、チ
ューナ１，２はいずれもスーパーヘテロダイン方式のＰ
ＬＬシンセサイザ型である。ＡＮＴはアンテナ、ＲＦは
高周波段、ＭＩＸは周波数ミキサ段、ＬＯは局部発振
器、ＩＦは中間周波段、ＤＥＴは検波段で、局部発振器
ＬＯの発振周波数は制御用マイクロコンピュータ（ＣＰ
Ｕ）４からの分周比Ｎ値によって変更される。つまり、
局部発振器ＬＯの出力AMLO／FMLOは位相同期部ＰＬＬ内
の可変分周器で１／Ｎに分周された後に位相比較器で基
準周波数ｆｒと比較され、その誤差分がローパスフィル
タＬＰＦを通過してチューニングバイアスＴＢとなる。
ＬＯ，ＰＬＬ，ＬＰＦは閉ループを構成するので、分周
比Ｎ値を変更するとＬＯの周波数はＬＰＦの出力ＴＢを
０にするように変化する。
カセットデッキアンプ３は磁気ヘッドＨＤ、イコライザ
アンプＥＱ ＡＭＰ、フラットアンプＦＬＡＴ ＡＭ
Ｐ、ノイズリダクション・システムDOLBY （商標）から
なり、カセットデッキ（デッキドライバを含む）５が対
となる。ＣＰＵ４に対してはキーパッド・マトリクス６
から音源選択、音量調節、音質制御等の各種指示を入力
できる。７は各音源の動作状態を表示するディスプレ
イ、８はＣＰＵ４からの指示で音源切換えを行う切換機
能と、選択された音声信号をデジタル信号に量子化する
機能を有する１６ビットのＡ／Ｄ変換器、９はチューナ
１，２の各シグナルレベル（電界強度を示す）をデジタ
ル信号に量子化してＣＰＵ４に入力する６ビットのＡ／
Ｄ変換器、１０はＡ／Ｄ変換器８の出力を信号処理する
デジタル信号処理プロセッサ（ＤＳＰ）、１１は量子化
されているＤＳＰ１０の出力をアナログ信号に復元する
１６ビットのＤ／Ａ変換器、ＰＯＷ ＡＭＰはパワーア
ンプ、ＳＰはスピーカである。
アンプＥＱ ＡＭＰ、フラットアンプＦＬＡＴ ＡＭ
Ｐ、ノイズリダクション・システムDOLBY （商標）から
なり、カセットデッキ（デッキドライバを含む）５が対
となる。ＣＰＵ４に対してはキーパッド・マトリクス６
から音源選択、音量調節、音質制御等の各種指示を入力
できる。７は各音源の動作状態を表示するディスプレ
イ、８はＣＰＵ４からの指示で音源切換えを行う切換機
能と、選択された音声信号をデジタル信号に量子化する
機能を有する１６ビットのＡ／Ｄ変換器、９はチューナ
１，２の各シグナルレベル（電界強度を示す）をデジタ
ル信号に量子化してＣＰＵ４に入力する６ビットのＡ／
Ｄ変換器、１０はＡ／Ｄ変換器８の出力を信号処理する
デジタル信号処理プロセッサ（ＤＳＰ）、１１は量子化
されているＤＳＰ１０の出力をアナログ信号に復元する
１６ビットのＤ／Ａ変換器、ＰＯＷ ＡＭＰはパワーア
ンプ、ＳＰはスピーカである。
第９図はＤＳＰ１０のアーキテクチャを示す概略構成図
で、プログラムバス２０にはプログラムメモリ（ＲＯ
Ｍ）２１、プログラムカウンタ２２、Ｉ／Ｏインターフ
ェイス２３、クロック発振器24が接続され、インターフ
ェイス２３は更に制御用マイクロコンピュータ４やＡ／
Ｄ，Ｄ／Ａ変換器８，１１に接続される。一方、データ
バス３１にはデータメモリ（ＲＡＭ）２５やアドレスカ
ウンタ２６、或いは乗算器２７、加算器２８、アキュム
レータ２９、演算器３０が接続される。
で、プログラムバス２０にはプログラムメモリ（ＲＯ
Ｍ）２１、プログラムカウンタ２２、Ｉ／Ｏインターフ
ェイス２３、クロック発振器24が接続され、インターフ
ェイス２３は更に制御用マイクロコンピュータ４やＡ／
Ｄ，Ｄ／Ａ変換器８，１１に接続される。一方、データ
バス３１にはデータメモリ（ＲＡＭ）２５やアドレスカ
ウンタ２６、或いは乗算器２７、加算器２８、アキュム
レータ２９、演算器３０が接続される。
ＤＳＰ１０で扱う数は１０進数で0.998046875 〜−1.0
、バイナリ数で表示すると0111111111〜1000000000
（符号付２の補数）、ヘキサ数では１ＦＦ〜２００であ
る。このＤＳＰ１０とＣＰＵ４の間の通信はアドレス８
ビット、データ１０ビットのシリアルクロック同期式
で、アドレスはＤＳＰプログラム上に定義付けられたＤ
ＳＰ内ＲＡＭアドレスである。データ（係数値）はＤＳ
Ｐ内ＲＡＭアドレスで指示されたアドレスに格納され、
ＤＳＰプログラムに従って各種フィルタの係数値として
使用される。
、バイナリ数で表示すると0111111111〜1000000000
（符号付２の補数）、ヘキサ数では１ＦＦ〜２００であ
る。このＤＳＰ１０とＣＰＵ４の間の通信はアドレス８
ビット、データ１０ビットのシリアルクロック同期式
で、アドレスはＤＳＰプログラム上に定義付けられたＤ
ＳＰ内ＲＡＭアドレスである。データ（係数値）はＤＳ
Ｐ内ＲＡＭアドレスで指示されたアドレスに格納され、
ＤＳＰプログラムに従って各種フィルタの係数値として
使用される。
第１０図は制御用マイクロコンピュータ（ＣＰＵ）４の
処理フローである。このＣＰＵ４はキーパッド・マトリ
クス６からの音質制御のＳＷ入力に応じて各ステップを
更新する。これは表１に従うが、〜式によって上限
を越えるときは表２，３によって範囲内（例えば＋１２
〜−１２ｄＢ）の補正をする。これは各バンド毎に、そ
して全体についても行う。但し、ボリューム値が低い程
上方向に余裕があるので、範囲を変更することができ
る。これが範囲更新である。そして、範囲に見合ったテ
ーブルから係数を読出して（係数算出）ＤＳＰに送信す
る。
処理フローである。このＣＰＵ４はキーパッド・マトリ
クス６からの音質制御のＳＷ入力に応じて各ステップを
更新する。これは表１に従うが、〜式によって上限
を越えるときは表２，３によって範囲内（例えば＋１２
〜−１２ｄＢ）の補正をする。これは各バンド毎に、そ
して全体についても行う。但し、ボリューム値が低い程
上方向に余裕があるので、範囲を変更することができ
る。これが範囲更新である。そして、範囲に見合ったテ
ーブルから係数を読出して（係数算出）ＤＳＰに送信す
る。
以上述べたように本発明によれば、ハードウエアを全く
変更することなく係数の変更だけで所望の音質、音量特
性を得ることができる。また、これらを一括して制御で
きるため、音の飽和等のオーバースペックを回避するこ
とができる。このためユーザからの過剰な設定要求を排
除したり、メッセージを与えることができ、常に歪のな
い音を演出できる。
変更することなく係数の変更だけで所望の音質、音量特
性を得ることができる。また、これらを一括して制御で
きるため、音の飽和等のオーバースペックを回避するこ
とができる。このためユーザからの過剰な設定要求を排
除したり、メッセージを与えることができ、常に歪のな
い音を演出できる。
第１図は本発明の基本構成図、第２図〜第７図は各部の
特性図、第８図〜第１０図は本発明の一実施例を示す説
明図、第１１図および第１２図は従来の音質制御回路の
説明図である。 図中、４は制御用マイクロコンピュータ、６はキーパッ
ドマトリクス、１０はデジタル信号処理プロセッサ、Ｅ
Ｑはイコライザ部、ＴＢはバス・トレブル部、ＬＤはラ
ウドネス部、ＶＵはボリューム部、ＢＰＦはバンドパス
フィルタ、ＬＰＦはローパスフィルタ、ＨＰＦはハイパ
スフィルタ、Ｋは係数である。
特性図、第８図〜第１０図は本発明の一実施例を示す説
明図、第１１図および第１２図は従来の音質制御回路の
説明図である。 図中、４は制御用マイクロコンピュータ、６はキーパッ
ドマトリクス、１０はデジタル信号処理プロセッサ、Ｅ
Ｑはイコライザ部、ＴＢはバス・トレブル部、ＬＤはラ
ウドネス部、ＶＵはボリューム部、ＢＰＦはバンドパス
フィルタ、ＬＰＦはローパスフィルタ、ＨＰＦはハイパ
スフィルタ、Ｋは係数である。
Claims (1)
- 【請求項１】オーディオ帯域を複数に分割して各帯域の
ゲインを個々に調整できる音質制御回路をソフト的に複
数種類構成してそれらをシリーズに接続したデジタル信
号処理プロセッサと、該プロセッサに対し各音質制御回
路のゲインを決定する係数を与える制御用マイクロコン
ピュータと、該マイクロコンピュータに対し外部から音
質制御の指示を与えるキーマトリクスとを備え、該マイ
クロコンピュータは各帯域のトータルブースト量または
全帯域の総トータルブースト量を一定値以下に抑える補
正をして前記の係数を算出することを特徴とする音質制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148687A JPH0650810B2 (ja) | 1986-06-25 | 1986-06-25 | 音質制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148687A JPH0650810B2 (ja) | 1986-06-25 | 1986-06-25 | 音質制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS635607A JPS635607A (ja) | 1988-01-11 |
| JPH0650810B2 true JPH0650810B2 (ja) | 1994-06-29 |
Family
ID=15458355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148687A Expired - Fee Related JPH0650810B2 (ja) | 1986-06-25 | 1986-06-25 | 音質制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650810B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0220217U (ja) * | 1988-07-23 | 1990-02-09 | ||
| JPH03148909A (ja) * | 1989-11-02 | 1991-06-25 | Yamaha Corp | デジタルオーディオ信号処理装置 |
| CN100391102C (zh) * | 2001-09-10 | 2008-05-28 | 神经网路处理有限公司 | 音质调整装置以及滤波器装置 |
| JPWO2005057784A1 (ja) * | 2003-12-12 | 2007-07-12 | 有限会社ニューロソリューション | デジタルフィルタの設計方法および設計装置 |
| WO2005078925A1 (ja) * | 2004-02-17 | 2005-08-25 | Neuro Solution Corp. | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
| JP4892899B2 (ja) * | 2005-09-12 | 2012-03-07 | 株式会社Ｊｖｃケンウッド | デジタル信号処理システム |
| CN101843115B (zh) | 2007-10-30 | 2013-09-25 | 歌乐株式会社 | 听觉灵敏度校正装置 |
| JP5481350B2 (ja) | 2010-11-05 | 2014-04-23 | 日立建機株式会社 | 作業機械の油圧駆動装置 |
| JP5459556B2 (ja) * | 2010-12-14 | 2014-04-02 | 株式会社Ｊｖｃケンウッド | 音響特性調整装置、音響特性調整方法およびコンピュータプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62123820A (ja) * | 1985-11-25 | 1987-06-05 | Victor Co Of Japan Ltd | デジタル・グラフイツク・イコライザ |
-
1986
- 1986-06-25 JP JP61148687A patent/JPH0650810B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62123820A (ja) * | 1985-11-25 | 1987-06-05 | Victor Co Of Japan Ltd | デジタル・グラフイツク・イコライザ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS635607A (ja) | 1988-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9281794B1 (en) | System and method for digital signal processing | |
| JP5445574B2 (ja) | チャンネルデバイダおよびこれを含む音声再生システム、並びに、チャンネルデバイダのクロスオーバー周波数を設定する方法 | |
| CA2785743A1 (en) | System and method for digital signal processing | |
| JPS6387000A (ja) | 再生特性制御回路 | |
| JP3889546B2 (ja) | レベル調整回路 | |
| JPH0650810B2 (ja) | 音質制御装置 | |
| JPH07222296A (ja) | 信号合成回路、この信号合成回路を具える信号処理回路、この信号処理回路を具えるステレオオーディオ再生装置及びこのステレオオーディオ再生装置を具える視聴覚再生装置 | |
| JP6015146B2 (ja) | チャンネルデバイダおよびこれを含む音声再生システム | |
| JP2892205B2 (ja) | 伝送周波数特性補正装置 | |
| US20040057587A1 (en) | System and method for adjusting the low-frequency response of a crossover that supplies signal to subwoofers in response to main-speaker low-frequency characteristics | |
| JP2001231090A (ja) | サブ・ウーファ・システム | |
| US7058126B1 (en) | Digital graphametric equalizer | |
| JPS62292008A (ja) | 音量制御装置 | |
| JPH06101658B2 (ja) | 音質制御装置 | |
| JP6102360B2 (ja) | チャンネルデバイダおよびこれを含む音声再生システム | |
| JPS6386908A (ja) | 利得調整回路 | |
| JPS62291212A (ja) | 音質制御装置 | |
| JPS62292009A (ja) | 音質制御装置 | |
| JPH0716140B2 (ja) | 自動音質制御回路 | |
| JPH05145991A (ja) | 低音域特性補正回路 | |
| JPS62200931A (ja) | 自動ステレオ分離度制御回路 | |
| JP6083322B2 (ja) | チャンネルデバイダおよびこれを含む音声再生システム | |
| NO20200105A1 (ja) | ||
| JPH0437299A (ja) | ディジタル音響信号処理装置 | |
| JPH0478225A (ja) | 音響再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |