JPH03148909A - デジタルオーディオ信号処理装置 - Google Patents

デジタルオーディオ信号処理装置

Info

Publication number
JPH03148909A
JPH03148909A JP1286447A JP28644789A JPH03148909A JP H03148909 A JPH03148909 A JP H03148909A JP 1286447 A JP1286447 A JP 1286447A JP 28644789 A JP28644789 A JP 28644789A JP H03148909 A JPH03148909 A JP H03148909A
Authority
JP
Japan
Prior art keywords
signal processing
unit
units
signal
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1286447A
Other languages
English (en)
Inventor
Hiromi Saotome
弘海 五月女
Koji Niimi
新美 幸二
Kiyotaka Yoshikawa
清隆 吉川
Ryuji Wakatsuki
若槻 隆二
Yoshikatsu Matsubara
吉勝 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP1286447A priority Critical patent/JPH03148909A/ja
Publication of JPH03148909A publication Critical patent/JPH03148909A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デジタルオーディオにおける様々な信号処
理(イコライジング、レベル調整、ミキシング、残響付
加、コンプレッサー、エキスパンダなどの多種多様な機
能)を実現するためのデジタルオーディオ信号処理装置
に関し、様々な信号処理を同一のハードウェアで、ソフ
トウェアの変更により実現するためのハードウェアの構
成とソフトウェアの処理構成を規定するものである。
C従来の技術) デジタルオーディオ信号の録音、編集、伝送、再生の各
段階において、イコライジング、レベル調整、ミキシン
グ、残響付加、圧縮、伸張などの処理が基本的な信号処
理として頻繁に使用され、これらの専用装置として、デ
ジタルイコライザ、デジタルミキサ、デジタルリバーブ
レータなどの各種のシステムが開発されている。また、
これらの装置は単独で用いる以外に組合せて用いられる
ことも多い。
第2図、第3図は、その組合せ例を示すものである。第
2図のものは、4チャンネルの人力をそれぞれイコライ
ザ11〜14でイコライジングした後、その出力をミキ
シング回路16でミキシングし、さらにイコライザ18
を介して残響発生回路20に入力して残響音を生成し、
この残響音をミキシング回路22で各チャンネル人力信
号に重畳して、ゲイン調整回路24.26および圧縮回
路28.30を介して2チャンネルで出力するようにし
たものである。
第3図のものは、2チャンネルの入力をそれぞれイコラ
イザ32.34でイコライジングした後、遅延回路36
.38で遅延し、また遅延回路40゜42で遅延した後
にイコライザ44.46でイコライジングし、また残響
付加回路48.50で残響信号を付加し、これらをミキ
シング回路52゜54でミキシングして、ゲイン調整回
路56.58でゲイン調整して2チャンルネルで出力す
るようにしたものである。
このように、信号処理装置の組合せ方は使用状況に応じ
て様々であり、所望の処理を実現するための装置の選定
、特性等の設定、相互の結線などの作業は極めて煩雑な
ものとなっている。また、オーディオ信号処理の特徴と
して同時に複数のチャンネルを処理したり、短時間のう
ちに構成や設定を切り換えなければならない場合もあり
、そのために同じ装置を複数台用意するなどの負担は大
きい。さらに、種々の装置間で信号の授受を行う際の信
号時間遅れの発生なども無視できない。このような背景
から、複数の多種多様な機能を簡便に実現できる装置が
望まれている。
これらを実現するための1つの方法として、個々に処理
内容が規定された多種類の信号処理装置をハードウェア
として内蔵し、それらの間の結線をリレーなどで切り換
えることが行なわれている。
また、他の方法として、プログラマブルかっ高速な信号
処理デバイス(高速なマイクロコンピュータや汎用デジ
タル信号処理装置等)を用いて全ての処理をソフトウェ
アで処理することも行なわれている。
〔発明が解決しようとする課題〕
前記個々に処理内容が規定された多種類の信号処理装置
をハードウェアとして内蔵する方式では、信号処理速度
の高速化は比較的容易であるが、内蔵できる装置の種類
と数に自ずと限界があり、機能の自由度が少ない欠点が
あった。
また、前記全信号処理を全てソフトウェアで処理する方
式では、実時間で実行可能な処理としては演算速度の面
での限界がありあまり大規模な信号処理を実現すること
は無理で、また機能の追加、変更に際してはソフトウェ
アの再アセンブルのため処理を中断しなければならなか
ったし、そのほか、複数の異なる機能の処理を1つの処
理系の中で実行させるため信号データの引渡し、や内部
レジスタの保護のための余分な処理(オーバヘッド)が
必要になるという問題があった。
また、1つの信号処理ユニットでは達成できない大規模
の信号処理を実行するために複数個の信号処理ユニット
を組合せることもあるが、上述したハードウェア利用、
ソフトウェア利用のいずれの方式においても、信号処理
ユニットの入出力、その他の端子等が、シリアルに接続
されたりバラレルに接続されたりクロスしたり、ありと
あらゆる複雑な接続が想定されるため、信号処理ユニッ
トの数が増すにつれてその組合せの数は膨大かつ把握し
切れないものとなる。これら膨大な組合せ情報を正確に
管理、制御するのは極めて煩雑であり、当然、マンマシ
ンインタフェースの面でも問題が多かった。
この発明は、従来の技術におけるこれらの問題点を解決
して、前記個々に処理内容が固定された多種類の信号処
理装置を内蔵するものに比べて機能の拡張性、自由度等
が格段に大きく、前記全処理をソフトウェアで行なうも
のに比べて演算速度を高速化でき実時間処理できる信号
処理の規模を格段に大きくすることができ、かつ膨大な
組合せ情報等を正確に管理、制御し得て同時にマンマシ
ンインタフェースの面でも簡単で分かりやすい操作を可
能にするデジタルオーディオ信号処理装置を提供しよう
とするものである。
〔課題を解決するための手段〕
この発明のデジタルオーディオ信号処理装置は、信号処
理ユニットが、ハードウェアユニットおよびソフトウェ
アユニットの双方を含んで構成されるとともに、これら
信号処理ユニットは有限複数層の階層構造体として構成
され、また同一階層同一群の信号処理ユニット間には、
当該信号処理ユニット群の各信号入出力の接続および上
位階層への信号入出力を構成するユニット結合手段が各
群ごとにそれぞれ設けられており、さらに外部または内
部ライブラリィから各ユニットへの処理割当ておよびユ
ニット結合手段への状態設定を行なう全階層共通の制御
情報体系を有する制御指示手段が設けられていることを
特徴とする特 *作 用〕 この発明によれば、簡単な操作コマンドに応答して制御
指示手段から出力される指示に基づき、理路整然とした
階層構造および群ごとに、ユニット結合手段を有する信
号処理ユニットのうち必要なユニットの処理内容が規定
され、また下位階層の信号処理ユニット群を組合せて目
的とする処理を実現する上位階層とするように、夫々の
ユニット結合手段の結合状態が規定されて、所望の信号
処理構成が形成され、もって、任意の大規模なかつ実時
間処理ができるデジタルオーディオ信号処理装置が極め
て容易にかつ迅速に構成できる。
そして、信号処理ユニットは、予め処理内容が規定され
ているわけではないので制御指示手段を介して組込まれ
る外部または内部ライブラリィの制御情報によって如何
様にも規定できその0白変は極めて大きい。また、各階
層の信号処理ユニットは、夫々の信号処理を完全に独立
して行なうことができその組合せ方法については本質的
な制約が存在しない。また、信号処理ユニットは、回路
要素としてのハードウェアユニットおよび演算要素とし
てのソフトウェアユニットの双方形態を含んで構成され
、ソフトウェアユニットのみの結合では実時間処理が困
難となるような規模の信号処理を実現しようとする場合
でも、7%−ドウエアユニットの結合を利用することで
処理速度の低下を防止できる。そして、これらハードウ
ェアユニット、ソフトウェアユニットは、単一化された
統一制御体系により極めて簡単に制御できる。
〔実施例〕
この発明の実施例を説明する前に、この発明の基本的着
目点について述べる。
イ、信号処理ブロックの機能とそのブロック間の接続を
原則として分離制御したほうが複雑な構造の設定及び部
分的な修正が容易である。経路の切換えはソフトウェア
、ハードウェアのいずれで行なうことも可能であるが、
切換え規模が大きくなった場合にはハードウェアで行う
方が瞬時切換え可能となり処理の中断が少ない。
口、イコライジング、レベル調整、ミキシング、残響付
加、圧縮、伸張などデジタルオーディオ信号の処理は多
くの場合、信号に対する乗算(レベル調整)、加算(ミ
ックス)、遅延(ディレィ)を基本演算とし、比較的単
純なハードウェアでほとんどの処理が実現可能である。
経済性を損なわず多くの処理を高速で実行するにはプロ
グラマブル演算器を利用することが得策である。
ハ、最終的に実現したい機能は、イコライジング、レベ
ル調整、ミキシング、残響付加、圧縮、伸張などの処理
ユニットをシリアル結合、パラレル結合の組合せで実現
可能である。
そして、これを実現するために、複数のプログラマブル
信号処理ユニットを信号切換え手段を介して相互に接続
し、個々の信号処理ユニットの機能選択および相互結線
の切換えを組み合わせて行なえば良い。この時、信号処
理ユニットの信号処理機能は、これらの信号切換えによ
り影響を受けないようにすることが重要である。
すなわち、個々の信号処理ユニットの制御は、当該ユニ
ットと他のユニット等との相互結線状態によって何ら影
響されないようにすべきである。これがこの発明におけ
るユニット信号処理とユニット結合とが独立であるとい
うことの意味である。この独立性を保つことにより予め
用意された基本的な処理ユニットを組み合わせてより複
合的、全体的な処理機能を実現することが可能となるの
であって、万一、個々の信号処理ユニットの結線とそれ
らユニットの処理内容とが相互依存性を持つと、全体の
制御が極めて繁雑になってしまう。
二、ハードウェア上分離できないハード内部のソフトウ
ェア信号処理ユニットについても、上述した処理と結合
の独立性確保という点はもちろん採用すべきであり、さ
らには、中央制御系からみた時にこれらソフトウェア階
層のユニットもハードウェア階層のユニットと全く同様
に見えることが制御の簡素化に重要となる。
以下、この発明の実施例を説明する。
第1図は、この発明のデジタルオーディオ信号処理装置
の概略ブロック図である。信号処理ユニット1は、プロ
グラマブルであり、図中実線で囲まれたブロックとして
示す回路要素としてのハードウェアユニット111と、
および図中破線で囲まれたブロックとして示すところの
演算要素としてのソフトウェアユニットISとの双方形
態を含んで構成されている。なお、ハードウェアユニッ
トとは回路要素として認識できる単位、すなわちLSI
、ボード単位で把握できるユニットを意味し、ソフトウ
ェアユニットとは演算要素としてのみ認識できる単位、
すなわちLSI内の演算機能として把握できるユニット
を意味している。信号処理ユニット1の結合構造は、よ
り単純な信号処理を行なう複数の下位の信号処理ユニッ
ト1の結合からなり、さらに当該下位の信号処理ユニッ
ト1の夫々も同様にさらに単純な信号処理を行なう複数
のより下位の信号処理ユニット1の結合からなることを
繰り返すa限複数層(各階層構成は同一あるいは略同−
)の階層構造体として構成されている。また、互いに結
合して上位階層の信号処理ユニット1を構成できる同一
階層同一群の信号処理ユニット間には、当該ユニット群
の各入出力のみが任意に接続可能なユニット結合手段4
が各群ごとにそれぞれ設けられている。ソフトウェアユ
ニット間の結合はソフトウェアによる結合制御で行ない
ハードウェアユニット間の結合はハードウェアによる結
合制御で行なうのが自然であるので、ユニット結合手段
4は、例えばハードウェアの場合、共有バス部およびこ
れらの各バスと各ユニット入出力の接続を制御するバス
接続制御部から構成される。このユニット結合手段は同
一群の信号処理ユニットが結合して形成される上位階層
の信号処理ユニットの信号入出力を構成する作用も具え
ている。制卸指示手段5は、各階層の全信号処理ユニッ
ト1に所望の信号処理内容を割り当てるとともに、結果
的にこれら全信号処理ユニット1の信号処理規模がそれ
ぞれ実時間処理可能な範囲となるように設定管理され、
各ユニット結合手段のバス接続制御部を制御して任意の
ユニット結合構成を実現するものである。各信号処理ユ
ニット1へ割当てる処理プログラム情報、およびユニッ
ト結合手段4へ割当てる設定情報は、外部または内部ラ
イブラリィ6から得る。なお、これらライブラリィ中の
処理プログラム情報、設定情報は、各信号処理規模が実
時間動作可能な範囲を越えないように予め考慮されてい
る。この制御指示手段5と操作者との間のマンマシンイ
ンターフェイスは、ハード、ソフトいずれのユニットで
あるかに拘らず全階層共通かつ同一のシステム構築編集
プログラム(図示せず)により行なわれる。
次に、信号処理の階層構造を今少し詳しく説明するため
第1図を例にして各層の構成について述べる。
■第1層 1つの独立したLSI内のプログラム中に形成されるソ
フトウェア構成の4つの信号処理ユニツ) 1 s−ト
t 乃至I S−1−4ト1つのユニット結合手段4s
−1は、適宜組合されて新たに1まとまりの信号処理系
統が構成できる。これらソフトウェアユニット、および
同じレベルに属する他のLS 11ボード等のソフトウ
ェアユニットが第1層の信号処理ユニットを構成するこ
とになり、特にその中でもソフトウェアユニットは同一
群、すなわち相互に結合してより上位の階層の1信号処
理ユニットとなり得る1群に相当する。
信号処理系統としては、例えば、それぞれにA、B、C
,Dのソフトウェア処理が割当られた4個の信号処理ユ
ニットを直列に接続して、A、B、C,Dの処理を順次
行なわせることができる。他の例として、処理Aを行な
った後に処理B、Cを並列的に行ない、その出力を合成
した後処理りを行なわせるようにすることもできる。
なお、各信号処理ユニット内にさらに下層の信号処理ユ
ニットとユニット結合手段をソフトウェアで構成するこ
ともできる(この場合下層の信号処理が第1層となる)
■第2層 それぞれが独立LSIとして構成されている4個の信号
処理ユニットI H−2−1乃至1ト2−4、および同
じレベルに属する他のLSIが上位第2層の信号処理ユ
ニットを構成する。これら第2層の信号処理ユニットに
も同一群ごとにユニット結合手段が設けられ、これによ
り相互に結合してさらに上位の階層の1信号処理ユニッ
トとなる。この第2層では信号処理ユニットがハードウ
ェアであるため、ユニット結合手段4H−2XJlもハ
ードウェア構成となっている。
信号処理系統としては、ソフトウェアによる第1層の場
合と全く同様に任意の設定が可能である。
■第3層 それぞれ第2層のユニットであるLSIを4個搭載した
小ボードからなる4枚の信号処理ユニットI H−3−
1乃至111−1−4、および同じレベルに属する他の
小ボードが第3層の信号処理ユニットを構成する。これ
ら信号処理ユニットにも同一群ごとにユニット結合手段
4ト、が設けられ、これにより相互に結合してさらに上
位の階層の1信号処理ユニットとなる。
■第4層 それぞれが第3層のユニットである小ボードを4枚組合
せて総計16LSI搭載の大ボードからなる4枚の信号
処理ユニット1 トa−+乃至1 n−a−aが第4層
の信号処理ユニットを構成する。これら第4層の信号処
理ユニットにもユニット結合手段4ト4が設けられ、こ
れにより最終的に外部への入出力が構成される。なお、
さらに上位の階層ユニットを形成することも可能である
大ボード間、小ボード間の接続は、例えばユニット結合
手段内の共有バスを外部配線として設けて行なうことが
できるし、また別の方法として、ソフトウェアによる空
きパスラインの割付で実行、すなわち、第3層での共有
バスを並列に各ボードに共有化させておき、他のボード
で使用していないパスラインを捜してそれを使用するこ
ともできる。
このように、第1図の構成によれば、どのレベルの階層
においても、処理と入出力の関係を均一化することによ
り、見かけ上全く同一の制御体系を葆つことが可能とな
るため、デジタルオーディオ信号処理装置におけるプロ
グラマブル制御の簡便性が達成できる。
第4図は、第1図に示すこの発明のデジタルオーディオ
信号処理装置の2階層分をより詳しく示す回路ブロック
図である。ここでは、16個のブログラマプルな信号処
理ユニット60 (60−1乃至60−16)を用意し
、これを4個ずつ4つのグループA−Dに分けている。
各グループA〜Dは同一に構成されている。各信号処理
ユニット60は入力および出力を2チャンネルずつ有し
ている。
信号入出力部66は、より上位階層への入出力端構成で
あり、信号入力回路68と信号出力回路70を有してい
る。入力端子72から入力される2チャンネルのデジタ
ルオーディオ信号はそれぞれ、図中に示される範囲の装
置全体に対する人力信号として取込まれ、当該装置全体
としである複合(結果的に単一であっても構わないが)
された1まとまりの信号処理を施された後、出力端子7
碇から2チャンネル信号として出力される。
信号切換装置74.76は、第1図において上位、下位
の階層に夫々設けられたユニット結合手段に相当するも
のであり、各グループA−D内にそれぞれ設置された信
号切換装置76と、信号入出力部66内に設置された信
号切換装置78と、8本の共有パスライン80(bo〜
b7)で構成され、16個の信号処理ユニット60相互
間および信号処理ユニット60と信号入出力部66との
回線スイッチングを行なっている。すなわち、入力端子
72から入力された2チャンネルのデジタルオーディオ
信号は、信号入力回路68を介して信号切換装置78で
共有バス80のいずれか2本に割り当てられ、信号切換
装W76を介して16個の信号処理ユニット60のいず
れか1つまたは複数に人力されて信号処理がなされる。
処理後の信号はさらに必要に応じて上位の信号切換装置
74を介して他の信号処理ユニット60に人力されて(
同じグループ内であれば、共有バス80を介さずに同位
の信号処理装置76を介して直接入力することができる
)、順次信号処理が行なわれる。
そして全ての処理が終了した信号は、共有バス80のい
ずれか2本に出力され、信号切換装置78および信号出
力回路70を介して出力端子74に導かれる。
制御装置82は、第1図における制御指示手段に相当す
るものであり、マイクロコンピュータで構成されて、各
信号処理ユニット60に対し信号処理の内容を指令し、
また信号切換装置74内の各信号切換装W76および7
8に対し所望の信号経路を構成するように回線接続指令
を与える。
第4図の装置のハードウェア構成は、例えば図に示す6
手ブロックごとに独立した集積回路チップで構成して、
共有バス80で接続するように構成することができる。
信号処理は、制御装置82から各信号処理ユニット60
に信号処理の内容の指令を与え、かつ各信号切換装W7
6および78に信号ライン接続の指令を与えて信号経路
を構成して行なわれる。入力信号は入力端子72から2
チャンネルで、信号入力回路68から信号切換装置78
を介して設定された信号経路に沿って信号処理される。
処理された信号は、信号切換装置78から信号出力回路
70を介して出力端子74に出力される。
次に、第4図の装置の各部の例について詳しく説明する
(1)プログラマブル信号処理ユニット60プログラマ
ブル信号処理ユニット60は、例えば、第5図に示すよ
うに、乗算器84、累算器86、データRAM88、制
御RAM(プログラムRAM)90.パラメータRA 
Ivl 92、入力ポート94、出力ボート96、制御
ボート98および制御回路100で構成することができ
る。入力ポート94、出力ボート96はシリアル時分割
デジタルオーディオ信号の入出力に使用され、それぞれ
2チャンネル有し、信号切換装置76に接続される。制
御ボート98はシステム全体の制御を行う制御装置82
に接続される。ユニット6oの動作は!御装置82から
制御ボート98を介して制御11RAM90にロードさ
れるマイクロプログラムと、パラメータRAM92にロ
ードされる乗算係数やデータRAM88のアドレスで指
定する。例えば、フィルタ回路を構成する場合は、フィ
ルタの構成をマイクロプログラムで指定し、フィルタの
特性をパラメータRAM92の乗算係数で指定すること
ができる。このようなハードウェアはLSl化可能であ
り1チップでも実現できるが、大容量RAMが必要な場
合には外付RAM等も含めて複数のチップで構成する。
信号処理ユニット60は、入力ポート94から人力され
る入力信号を内部バス102を介してデータRAM88
に蓄えて、乗算器84および累算器86を用いて入力信
号との設定された演算を行ない、演算結果をデータRA
M88に一時蓄えて、内部バス102、出力ボート96
を介して出力する。
信号処理ユニット60による信号処理構成例を第6図〜
第10図に示す。
¥S6図は、2次フィルタの構成例で、乗算器104〜
108、加算器110.1サンプル遅延回路112〜1
15を組合せて巡回形デジタルフィルタを構成している
。その伝達関数は、Ao +A* Z−t+Az Z−
2 H(2) − 1−B、Z−,−B2z−。
で与えられる。係数A0.A、、A、、B、。
B2の値により、バイパスフィルタ、ローパスフィルタ
、パラメトリックイコライザ等種々のフィルタ特性を実
現できる。
第7図は、くし型フィルタによる残響付加(リバーブ)
回路の構成例である。入力信号は、乗算器116で係数
Fが付与されて、加算器118を介して出力され、この
出力は遅延回路120(遅延時間2−えは10mg〜5
00 m s程度)を介して乗算器122で係数Bが付
与されて、加算器118で入力信号に加算される。その
伝達関数はH(2)−□ −BZ−N で与えられる。
第8図は、係数捕間付き信号レベル調整回路の構成例で
ある。加算器123と1サンプル遅延回路124と乗算
器125の組合せにより設定値の変動に対して自動的に
補間される係数を作成し、人力信号に対し乗算器126
で係数の付与を行なう。その捕間後の伝達関数は、 H(2)−−(0≦Fく1) −F で与えられる。
第9図は、ミキシング回路の構成例である。4つの入力
信号は乗算器128〜131で係数M1〜M4が付与さ
れて、加算器132で加算して出力される。
このような処理要素をライブラリとして制御装置f82
や制御装置に接続した外部記憶装置に記憶させておき、
必要に応じて呼び出し信号処理ユニットに割り付ける。
第10図は、ハードウェアの信号処理ユニットの下位階
層にソフトウェアの信号処理ユニットを構成する場合の
内部プログラムの構成を示す図である。信号切換手段、
すなわちユニット結合手段もソフトウェアで構成されて
おり、このプログラムにより同一群の各信号処理プログ
ラムの入出力受渡しが統括的に管理される。
(2)信号切換装置76 第4図のグループA内の信号切換装置76の構成例を第
11図に示す。他のグループB−Cについても同様に構
成される。8本の共有バス80は信号切換装置76の内
部配線L8〜L15にそれぞれ接続されている。また、
信号切換装M76の内部配線しO〜L7には信号処理ユ
ニット61−1乃至60−4の出力(各ユニット2出力
、合計8出力)が接続されている。マルチプレクサ15
4−0乃至154−7は内部配線LO〜L15の信号を
共通に入力し、制御レジスタ群158からの指令SEL
O〜SEL7により選択されたものが(他は出力停止)
、選択された単一の入力をイネーブル信号ENO〜EN
7に応じて出力し、アンドゲート160−0乃至160
−7を介して対応する信号処理ユニット60に入力する
。このようにして、8本の共有バス80からの入力およ
び信号処理ユニット60−1乃至60−4からの人力は
、マルチプレクサ154−0乃至i54−7を介してい
ずれの信号処理ユニット60−1乃至60−4にも入力
することができる。また、グル−プA−Dの信号処理ユ
ニット60どうしも共有バス80を介して相互に接続す
ることができる。
これにより、様々な信号経路を構成して、複雑な信号処
理を行なうことができる。
なお、共有バス端子15ロー0乃至15ローフは、入出
力可能な双方向端子である。マルチプレクサ162−0
ないし162−7は内部配線しO〜L15の信号を共通
に入力し、制御レジスタ群158からの指令SELBO
〜5ELB7により選択されたものが(他は出力停止)
、選択された単一の入力をイネーブル信号ENBO〜E
NB7に応じてゲー)164−0乃至164−7を介し
て出力し、共有バス端子15ロー0乃至15ローフに出
力する。イネーブル信号ENBO〜ENB7は、ここで
はタイミングを指定するものではなく、該当出力が共有
バスを占有することを許可する信号であり、共有バスに
出力しない端子のイネーブル信号はオフとなっている。
この場合、信号論理は無人力時にデータを零とするため
、負論理を用いており、また、出力の競合による破損を
避けるため、ゲート164−0乃至164−7は、オー
プンドレイン+ブルアブブ抵抗構成となっている。また
、デッドロックを避けるため、マルチプレクサ162−
0乃至162−7は自分自身の入力を出力できないよう
に、自分自身の入力に0”を人力している。
制御レジスタ群158は、制御装置82(第4図)から
供給される制御信号(各4ビットで構成される選択信号
SELO〜SEL7、SELBO〜SELB7および各
1ビットで構成されるイネーブル信号ENO〜EN7、
ENBI〜ENB7)が書込まれて、マルチプレクサ1
54−0乃至154−7.162−0乃至162−7お
よびゲート160−〇乃至160−7.162−0乃至
16′2−7を制御する。
また、第12図は、上述した信号切換装置76の別の構
成例を示すもので、第11図に示すものと相違する点は
、上位階層への入出力にも2人力2出力の構成を採用し
たこと、および内部配線しO〜L7に新たにし8、L9
を加え外部へのパッチベイ165を付加したことである
なお、これら第11図、第12図に示す信号切換装置の
構成は、どの階層の信号切換装置としても用いることも
でき、例えば、第4図の信号切換装置74を同様の構成
とすることも可能である。
いずれにせよ、これらのような信号切換装置が、第1図
に示すユニット結合手段を構成しているのである。
(3)制御装a182 制御装M82は、操作者とのマンマシンインターフェイ
スとなるシステムエディタ等の入出力操作を行なう入出
力装置(キーボード、ディスプレイ等)および補助記憶
装置と接続されている。補助記憶装置は次の3種類のフ
ァイルを記憶している。
(a)それぞれの信号処理ユニット60で独立に動作可
能な様々な信号処理プログラムを集めた処理内容ライブ
ラリファイル (b)それぞれの信号処理ユニット60および信号切換
装置74の種類や制御ボートアドレス、信号バスの数な
ど、ハードウェアに関する情報をまとめたハードウェア
構成情報ライブラリファイル (C)現在の信号処理ユニット6oの使用状態や結線の
設定状況を示すワークファイル 制御装置82は、第13図に示すように、キーボードか
ら入力される命令に応じて、制御プログラム166に従
い、外部記憶装置に記憶されている各種ファイル168
〜170をアクセスしながら信号処理ユニットおよび信
号切換装置74の個別にアドレシングされたそれぞれの
制御ボート98(第5図)、158(第11図)に制御
データワードを書き込むことにより制御を実行する。す
なわち、ライブラリファイル168から所望のプログラ
ムを選択し空いている信号処理ユニット60に順次割り
当てるとともに信号処理ユニット60間の接続を共有バ
ス80の割当とマルチプレクサの設定による内部配線L
O−L15(第11図)の割当てにより行ったり、設定
の変更により使われなくなった信号処理ユニット6oや
バス8oは解放し、後の使用に備える、といった処理を
実行する。
また、一旦設定した状態を状態保有ファイル171に保
存しておき、ワークファイル170上にロードすること
により速やかな処理の切換えを行う。
信号処理プログラムを信号処理ユニット60に割り付け
る手順は次のようにして行なわれる。
所望機能の選択(ライブラリファイル168の検索) ↓ 実行可能な信号処理ユニット60探索 ↓ 探索した信号処理ユニット60にプログラムをロード ↓ 共有バス80を経由する必要があれば、空回線の検索 信号切換装置74内の各マルチプレクサ設定第1図また
は第4図の実施例で処理の構成を変更する手順を第14
図に示す。これは、信号処理Aを経て信号処理Bを行な
っている状態から信号処理Aと信号処理Bの間に信号処
理Cを挿入しようとするものである。まず、■空いてい
るユニットを探し、■信号処理Cをロードする。処理C
の入力は処理Aの出力に結線する。つぎに■処理Bの入
力を処理Cの出力に切り換える。処理のロードには多少
の時間がかかるが、この間処理Bは動作し続けているの
で、信号出力は中断されない。
また、処理Bが人力切換時に過渡的な雑音を発生する恐
れがある場合には、第15図に示すように、 ■空いている2つのユニットをさがし、■これに処理B
およびCを割り付は相互に結線を行う。
■後から割り付けた処理Bの過渡雑音が収まるのを待っ
て出力を切り換える。
■先に処理Bを実行していたユニットは不川になるので
、ほかの処理を割付けられるように解放する。
という手順を踏む。
次に、これらシステム全体の制御について説明する。
上述したように、実施例のシステムは、数個程度(3〜
5程度、4個ぐらいが適当と考えられる)の信号処理ユ
ニットの組合せを基本とした各階層構成がハードウェア
ユニットおよびソフトウェアユニット共通の階層構造に
よるビルディングブロックを構築しているので、全階層
を共通に制御できるシステム構築編集プログラムでこれ
を管理することが可能になる。これにより信号処理の規
模の大幅な拡大とそれにも拘らず極めて容易な@御を実
現できる。これは、主としてソフトウェアのコンセプト
、構成にかかわるものであるが、当然、このようなソフ
トウェアを実現できる/1−ドウエアの構成がどうして
も必須である。すなわち、階層構造にして順番に処理の
内容を定義すれば処理の自由度が大幅に向上しかつ制御
方法は各階層で同一となり、操作性は格段に簡素化され
、また大規模な処理システムを統一的な手法で制御する
有効な手法となり得るわけである。
実施例のシステムは、例えば第16図(a)、(b)に
示すようなシステム構築編集プログラム(システムエデ
ィタ)により、操作者が任意かつ簡単に複合機能の創造
を行なうことができる。
このシステムエディタは、第16図(a)に示すように
、ディスプレイ190上の表示画面を見ながら画面上の
アイコンをマウス等の指示入力装W192で選択操作し
ていくようになっている。
表示画面194は、ある階層レベルの表示状態でそのレ
ベル選択アイコンをクリック選択してやると、表示内容
198は指定された階層の設定状況を表示する画面に変
化し、また同時にその階層のリソースおよびその使用の
有無の情報199等が表示されていく。ユニットの結合
状態を変化させたいときは、リソースの未使用のものを
アイコン選択し、メイン設定表示部分の所定の箇所に位
置指定しかつこのリソースに付与する機能を決め、その
後配線等を画面上に描いてやればよい。
このシステムエディタは、実際の信号処理ユニットがハ
ードウェアかソフトウェアかは全く無関係に同一の表示
形式を採るので、操作者はこれらの相違を全く意識しな
くて事足りる。また、操作者が設定しようとした構成が
、実際の動作において実時間処理できる範囲外であった
ような場合、このシステムエディタは自動的にライブラ
リィ情報からこれを認識し、操作者にその旨の注意を喚
起するメツセージを出したり、あるいは、実時間処理可
能な代替構成が存在する場合には一旦それを選択表示し
た段階で操作者の判断を待つようになっている。
以上の実施例の説明では、簡単のため、各階層内での信
号処理ユニットは全て同一で対等であるとしてきたが、
実際の構成においては、必要に応じて部分的に固定機能
の信号処理ユニブトや異なる種類のプログラマブル信号
処理ユニットを用意する場合もある。このようなハード
ウェアの局所的な特性は、第13図に示したハー下ウェ
ア構成情報ファイル169に登録しておき、制御プログ
ラムがこのファイルを階層に応じて参照することにより
全体としての制御体系の統一化を保つことができる。
また、各信号処理ユニットの入出力の数も便宜上2チャ
ンネルとして説明してきたが、これを3チャンネル、4
チャンネル等に設定してもよい。
さらにまた、多くのオーディオ信号処理では、2チャン
ネルのステレオ信号を扱うので時分割多重化された2ま
たは4チャンネルの信号を信号処理ユニットの入出力お
よび信号経路の切換の単位とすることも可能である。こ
の場合にも、この発明の本質的な機能および効果は充分
に保たれる。
最後に、この明細書内の実施例に開示される内容を整理
して眺めてみると、下記列記のような種々の技術思想と
して把握できる。
(1)複数のプログラマブルな信号処理ユニットと、こ
れら複数の信号処理ユニットの少なくとも一部を経由す
る複数種類の信号経路を信号入出力部間に切換可能に構
成するユニット結合手段と、前記信号処理ユニットに対
し少なくとも信号処理内容を指令し、前記ユニット結合
手段に対し少なくとも信号経路接続を指令する制御指示
手段とを具備してなるデジタルオーディオ信号処理装置
(2)信号処理ユニットは同一の構成のものが複数ある
ことを特徴とするデジタルオーディオ信号処理装置。
(3)ユニット結合手段は信号切換装置であり、この信
号切換装置は共有バスとマルチプレクサから構成される
ことを特徴とするデジタルオーディオ信号処理装置。
(4)ユニット結合手段は信号切換装置であり、この信
号切換装置は信号切換装置は共有バスと多チャネルミキ
シング回路からなることを特徴とするデジタルオーディ
オ信号処理装置。
(5)制御指示手段装置はマイクロコンピュータであり
、信号処理ユニットおよびユニット結合手段はマイクロ
コンピュータからの指示によって制御されることを特徴
とするデジタルオーディオ信号処理装置。
(8)信号処理および信号切換がすべてデジタル処理で
実行されることを特徴とするデジタルオーディオ信号処
理装置。
(7)信号処理ユニットは、それ自身が内部でサブ信号
処理ユニットとサブユニット結合手段からなり、その実
態がハードウェアで階層構造をなしているかあるいはマ
イクロプログラムなどのソフトウェアで実現されている
ことを特徴とするデジタルオーディオ信号処理装置。
(8)信号処理の階層構造による接続以外に信号処理デ
バイスの入出力部において外部信号処理装置との信号の
接続を可能とする入出力部(バッチペイ)を持つことを
特徴とするデジタルオーディオ信号処理装置。
とれらの構成より次のような利点が得られる。
イ、機能の追加、変更がリアルタイムで可能である。
口、信号を中断することなく動的に切り換えを行うこと
ができる。予め用意された基本的な処理機能を組み合わ
せることにより複雑な処理を実現することができる。こ
のとき、基本的な処理機能自体には手を加えず結線の指
定だけで簡便に設定ができる。
ハ、機能ユニット間の信号授受が同一システム内で行わ
れ信号劣化や不要な遅延が生じない。
二、信号処理ソフトウェアは前後のユニットとの接続の
ための特殊な処理(レジスタの保護など)を必要とせず
、オーバヘッドも生じない。
ホ、全ての処理をマイクロコンピュータの管理下におく
ことができるので設定の記憶、再現やグラフィックスに
よる表示が容易にできる。
へ、新しい機能の追加はソフトウェアの追加で容易にで
きる。
ト、大規模な処理システムを簡便な手順で構成しかつ制
御することができる。
〔発明の効果〕
以上説明したように、この発明のデジタルオーディオ信
号処理装置は、デジタルオーディオ信号の信号処理ユニ
ットを複数個組合せて単一の信号処理ユニットより大規
模の信号処理を行ない得るとともに、前記信号処理ユニ
ットの処理内容および組合せを外部から任意にプログラ
ミング可能に構成されたデジタルオーディオ信号処理装
置において、前記信号処理ユニットは、ハードウェアユ
ニットおよびソフトウェアユニットの双方形態を含んで
構成されるとともに、ある信号処理ユニットがより単純
な信号処理を行なう複数の下位の信号処理ユニットの結
合からなりさらに当該下位の信号処理ユニットの夫々も
同様にさらに単純な信号処理を行なう複数のより下位の
信号処理ユニットの結合からなるような有限複数層の階
層構造体として構成され、互いに結合して上位階層の信
号処理ユニットを構成できる同一階層同一群の信号処理
ユニット間には、当該信号処理ユニット群の各信号入出
力のみが任意に接続可能でかつ当該信号処理ユニット群
が結合して形成される上位階層の信号処理ユニットの信
号入出力を構成するユニット結合手段が各群ごとにそれ
ぞれ設けられ、各階層の信号処理ユニットに所望の信号
処理内容を割り当てるべく、外部または内部ライブラリ
ィから必要な階層の信号処理ユニットに対して必要な処
理プログラム情報を付与したり、あるいは各ユニット結
合手段に対して状態設定情報を付与したりするための、
全階層に対して共通の制御情報体系を有する制御指示手
段が設けてなるので、プログラマブルな信号処理ユニッ
トを組み合せて所望の信号処理構成を任意に実現できる
効果はもとより、ハードウェアユニット、ソフトウェア
ユニットの混在構成により、ソフトウェアユニットのみ
の結合では実時間処理が困難となるような規模の信号処
理もハードウェアユニットのパラレル結合を効果的に利
用し得て、可及的に処理速度の低下を防止でき、さらに
はこれらハードウェアユニット、ソフトウェアユニット
を、共通の統一化された制御体系で極めて簡単に制御す
ることができるため、信号処理規模が大規模になった場
合でもそれに伴なう膨大なユニット組合せ情報等を正確
に管理制御でき、マンマシンインタフェースの面でも簡
単で分かりやすい操作が可能なシステム構成を実現でき
るという多くの効果を奏する。
【図面の簡単な説明】
第1図は、この発明のデジタルオーディオ信号処理装置
の基本構成を示す概略ブロック図である。 第2図、第3図は、それぞれデジタルオーディオ信号処
理系統の一般的な例を示すブロック図である。 第4図は、第1図の階層構造の一部をより具体的に示す
回路ブロック図である。 第5図は、第4図の信号処理ユニット60のハードウェ
ア構成例を示すブロック図である。 第6図〜第9図は、それぞれ第5図の信号処理ユニット
60内にソフトウェアで構成される信号処理系統の例を
示すブロック図である。 第10図は、信号処理ユニット60内部にソフトウェア
で信号処理ユニットを構成する場合のプログラム構成図
である。 第11図は、第4図の信号切換装置76のハードウェア
構成の一つの例を示すブロック図である。 第12図は、第4図の信号切換装置76のハードウェア
構成の別の例を示すブロック図である。 第13図は、第4図における制御装置82による制御構
成を示すブロック図である。 第14図は、第1図または第4図の構成において処理内
容を変更する手順を示す図である。 第15図は、第1図または第4図の構成において処理内
容を変更する場合に、過渡的な雑音発生を防止するため
の手順を示す図である。 第16図(a)(b)は、それぞれシステム構築編集ブ
aグラムの説明をするための説明図である。 1.60・・・信号処理ユニット、 4   ・・・ユニット結合手段、 5   ・・・制御指示手段、 6  −・・ライブラリィ 出願人  ヤ マ ハ 株 式 会 社、82 1fIIl御歌置 I :      Illli FCJ CoA r虹8 へ  只  R飲 べ   べ  K  ベ P      N 鍛   飲 f−(N 大  代 く   〈 膏l切団置821・ら 1                 5  イ訂理″
′−一十一−1乗 17 1  11竺11  1 第5図 74ノンタフOり2ム 1        j:tL/イフ争グタムトーえ〃 1007カシ2    ミキンンク)′Dグ、FAマ〃
テフフイヤグaり>4 \ 18°INI 、OU”(210U”1第10図 Ao 104 110 第7図 1、っc、1 Ml   、つQ 第9図 1           A71イノメ11     
   L                ニー−1日
ml「−」 イj夛ルq1炙−螢i74等へ》 第13図 11)X198トー194 第16図 60:信号ゐJ! l=5X1″″−−−L−−−−一社ヒ::二:二(↓
−−jl、、74第」4図 60: イI1{シイ?4)J邑 ユニット (、7o?o?。 =60 .60  =60 ,60 第15図

Claims (1)

  1. 【特許請求の範囲】 デジタルオーディオ信号の信号処理ユニットを複数個組
    合せて単一の信号処理ユニットより大規模の信号処理を
    行ない得るとともに、前記信号処理ユニットの処理内容
    および組合せを外部から任意にプログラミング可能に構
    成されたデジタルオーディオ信号処理装置において、 前記信号処理ユニットは、ハードウェアユニットおよび
    ソフトウェアユニットの双方形態を含んで構成されると
    ともに、ある信号処理ユニットがより単純な信号処理を
    行なう複数の下位の信号処理ユニットの結合からなりさ
    らに当該下位の信号処理ユニットの夫々も同様にさらに
    単純な信号処理を行なう複数のより下位の信号処理ユニ
    ットの結合からなるような有限複数層の階層構造体とし
    て構成され、 互いに結合して上位階層の信号処理ユニットを構成でき
    る同一階層同一群の信号処理ユニット間には、当該信号
    処理ユニット群の各信号入出力のみが任意に接続可能で
    かつ当該信号処理ユニット群が結合して形成される上位
    階層の信号処理ユニットの信号入出力を構成するユニッ
    ト結合手段が各群ごとにそれぞれ設けられ、 各階層の信号処理ユニットに所望の信号処理内容を割り
    当てるべく、外部または内部ライブラリィから必要な階
    層の信号処理ユニットに対して必要な処理プログラム情
    報を付与したり、あるいは各ユニット結合手段に対して
    状態設定情報を付与したりするための、全階層に対して
    共通の制御情報体系を有する制御指示手段が設けられて
    いることを特徴とするデジタルオーディオ信号処理装置
JP1286447A 1989-11-02 1989-11-02 デジタルオーディオ信号処理装置 Pending JPH03148909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1286447A JPH03148909A (ja) 1989-11-02 1989-11-02 デジタルオーディオ信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1286447A JPH03148909A (ja) 1989-11-02 1989-11-02 デジタルオーディオ信号処理装置

Publications (1)

Publication Number Publication Date
JPH03148909A true JPH03148909A (ja) 1991-06-25

Family

ID=17704505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1286447A Pending JPH03148909A (ja) 1989-11-02 1989-11-02 デジタルオーディオ信号処理装置

Country Status (1)

Country Link
JP (1) JPH03148909A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246913A (ja) * 2001-02-14 2002-08-30 Sony Corp データ処理装置およびデータ処理方法、並びにそれを使用したディジタルオーディオミキサー
JP2009182982A (ja) * 2009-05-08 2009-08-13 Yamaha Corp ミキサ
US7751577B2 (en) 2004-02-26 2010-07-06 Yamaha Corporation Mixer apparatus and sound signal processing method
JP2016122094A (ja) * 2014-12-25 2016-07-07 ティアック株式会社 無線lan機能を備えた録音装置及び録音システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259169A (ja) * 1986-05-06 1987-11-11 Nippon Telegr & Teleph Corp <Ntt> デイジタル信号処理プロセツサ
JPS635607A (ja) * 1986-06-25 1988-01-11 Fujitsu Ten Ltd 音質制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259169A (ja) * 1986-05-06 1987-11-11 Nippon Telegr & Teleph Corp <Ntt> デイジタル信号処理プロセツサ
JPS635607A (ja) * 1986-06-25 1988-01-11 Fujitsu Ten Ltd 音質制御装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246913A (ja) * 2001-02-14 2002-08-30 Sony Corp データ処理装置およびデータ処理方法、並びにそれを使用したディジタルオーディオミキサー
US7751577B2 (en) 2004-02-26 2010-07-06 Yamaha Corporation Mixer apparatus and sound signal processing method
US8254599B2 (en) 2004-02-26 2012-08-28 Yamaha Corporation Mixer apparatus and sound signal processing method
JP2009182982A (ja) * 2009-05-08 2009-08-13 Yamaha Corp ミキサ
JP2016122094A (ja) * 2014-12-25 2016-07-07 ティアック株式会社 無線lan機能を備えた録音装置及び録音システム

Similar Documents

Publication Publication Date Title
US5625845A (en) System for facilitating continuous, real-time, unidirectional, and asynchronous intertask and end-device communication in a multimedia data processing system using open architecture data communication modules
US20050195999A1 (en) Audio signal processing system
CN101042862B (zh) 音频网络系统
JPH02501183A (ja) 層をなしたネツトワーク
JPH05259847A (ja) ツリー型マルチプレクサの制御信号上のピーク負荷を軽減する方法および複数のセレクタによりマルチプレクサを構成する方法
Masson Binomial switching networks for concentration and distribution
WO1996034351A1 (fr) Procede de conception de circuits integres a semi-conducteurs et appareil de conception automatique
US8818537B2 (en) Software monitor and control application for use with a digital audio studio suite
JPH03148909A (ja) デジタルオーディオ信号処理装置
US7755387B2 (en) FPGA having a direct routing structure
GB2293468A (en) Parallel data processing systems
CN109729731B (zh) 一种加速处理方法及设备
US6970469B1 (en) Scheduling means for data switching apparatus
CN108153549B (zh) 一种分布式多功能层结构的fpga芯片
JP4924150B2 (ja) 効果付与装置
JP3426086B2 (ja) 情報システムの制御装置及び制御方法
CN109462547A (zh) 基于量子城域通信网络的路径选择方法及装置
JPH05274279A (ja) 並列処理装置及び方法
JP2001222564A (ja) 論理エミュレーションシステム
JPH10326224A (ja) ディジタル・シグナル・プロセッサ
JP4872759B2 (ja) ミキシング装置
JP2005252686A (ja) 音響信号処理システム
JPS63135039A (ja) 待ち合わせ形スイツチ網の経路選択制御方法
JPS63118971A (ja) 分散処理方式
KR100206471B1 (ko) 동기식 전송시스템의 데이터통신채널 처리장치