JPH01186026A - ステレオ復調回路 - Google Patents
ステレオ復調回路Info
- Publication number
- JPH01186026A JPH01186026A JP1002988A JP1002988A JPH01186026A JP H01186026 A JPH01186026 A JP H01186026A JP 1002988 A JP1002988 A JP 1002988A JP 1002988 A JP1002988 A JP 1002988A JP H01186026 A JPH01186026 A JP H01186026A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- stereo
- output
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 58
- 230000005684 electric field Effects 0.000 claims abstract description 41
- 238000000926 separation method Methods 0.000 claims abstract description 29
- 239000002131 composite material Substances 0.000 claims abstract description 11
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 230000007423 decrease Effects 0.000 claims description 25
- 230000015654 memory Effects 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 13
- 238000001514 detection method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、ステレオ復調回路に関するもので、特にデジ
タル制御により受信特性を変更することの出来るステレ
オ復調回路に関する。
タル制御により受信特性を変更することの出来るステレ
オ復調回路に関する。
（ロ）従来の技術
一般に、ステレオ放送受信時のＳＮ比は、モノラル放送
受信時のＳＮ比に比べ、理論値で約２１ 、７ ｄＢ悪
化し、この悪化は受信信号の電界強度が低下するほど顕
著となることが知られている。
受信時のＳＮ比に比べ、理論値で約２１ 、７ ｄＢ悪
化し、この悪化は受信信号の電界強度が低下するほど顕
著となることが知られている。
その為従来から、受信信号の電界強度が低下したとき、
前記電界強度の低下に応じてステレオ差信号（Ｌ−Ｒ）
のレベルを低下させ、ステレオ分離度をなめらかに悪化
させてＳＮ比の向上を計ることが行なわれている。また
、受信信号の電界強度が低下したとき、前記電界強度の
低下に応じてステレオ和信号（Ｌ＋Ｒ）の高域成分をカ
ットし、ＳＮ比の向上を計ることも行なわれている。こ
れらの機能については、特公昭５Ｂ−５３５３１号公報
に詳述されている。
前記電界強度の低下に応じてステレオ差信号（Ｌ−Ｒ）
のレベルを低下させ、ステレオ分離度をなめらかに悪化
させてＳＮ比の向上を計ることが行なわれている。また
、受信信号の電界強度が低下したとき、前記電界強度の
低下に応じてステレオ和信号（Ｌ＋Ｒ）の高域成分をカ
ットし、ＳＮ比の向上を計ることも行なわれている。こ
れらの機能については、特公昭５Ｂ−５３５３１号公報
に詳述されている。
（ハ）発明が解決しようとする課題
しかしながら、前記公報に記載された方法を用いると、
電界強度を検出する回路の出力信号中にリップル成分や
ノイズ成分が発生し、分離度や高域雑音除去の制御が誤
動作したり、前記リップル成分やノイズ成分が信号路に
混入し、ステレオマトリクス回路の出力端に漏れて来る
という問題があった。
電界強度を検出する回路の出力信号中にリップル成分や
ノイズ成分が発生し、分離度や高域雑音除去の制御が誤
動作したり、前記リップル成分やノイズ成分が信号路に
混入し、ステレオマトリクス回路の出力端に漏れて来る
という問題があった。
（ニ）課題を解決するための手段
本発明は、上述の点に鑑み成されたもので、受信信号の
電界強度を示すアナログ信号をデジタル信号に変換し、
デジタル信号処理技術を用いて前記電界強度に応じた複
数ビットのデジタル信号を作成し、該デジタル信号によ
り、ステレオ差信号のレベルを制御するレベル制御回路
、ステレオ和信号の帯域を制御する可変フィルタ、左右
ステレオ信号の高域成分を混合する高域混合回路等を駆
動する点を特徴とする。
電界強度を示すアナログ信号をデジタル信号に変換し、
デジタル信号処理技術を用いて前記電界強度に応じた複
数ビットのデジタル信号を作成し、該デジタル信号によ
り、ステレオ差信号のレベルを制御するレベル制御回路
、ステレオ和信号の帯域を制御する可変フィルタ、左右
ステレオ信号の高域成分を混合する高域混合回路等を駆
動する点を特徴とする。
また、前記レベル制御回路、可変フィルタ、及び高域混
合回路を、適切な順序で駆動することにより、受信信号
の電界強度が低下したときの雑音を大幅に軽減すること
が出来る。
合回路を、適切な順序で駆動することにより、受信信号
の電界強度が低下したときの雑音を大幅に軽減すること
が出来る。
（ホ）作用
本発明に依れば、受信信号の電界強度が低下したとき、
電界強度を示す信号をデジタル的に処理してデジタル制
御信号を発生しているので、前記デジタル制御信号がリ
ップルやノイズの影舌ヲ受けない。また、前記デジタル
制御信号を用いて、レベル制御回路、可変フィルタ、高
域混合回路を駆動しているので、信号路に前記リップル
やノイズが漏れることが無く、ＳＮ比を大幅に向上させ
ることが出来る。
電界強度を示す信号をデジタル的に処理してデジタル制
御信号を発生しているので、前記デジタル制御信号がリ
ップルやノイズの影舌ヲ受けない。また、前記デジタル
制御信号を用いて、レベル制御回路、可変フィルタ、高
域混合回路を駆動しているので、信号路に前記リップル
やノイズが漏れることが無く、ＳＮ比を大幅に向上させ
ることが出来る。
（へ）実施例
第１図は、本発明の一実施例を示す回路図で、（１）は
ＦＭ検波回路（図示せず）の出力信号、すなわちステレ
オコンポジット信号が印加諮れる入力端子、（２）はプ
リアンプ、（３）は前記ステレオコンポジット信号中の
ステレオ差信号（Ｌ−Ｒ）を復調する差信号復調回路、
（４）は該差信号復調口２８（３＞から得られる第１差
信号（Ｌ−Ｒ）のレベルを制御する第ルベル制御回路、
（５）は前記差信号復調回路（３）から得られる第２差
信号−（Ｌ−Ｒ）のレベルを制御する第２レベル制御回
路、（６）はステレオ和信号（Ｌ＋Ｒ）と前記第１及び
第２差信号とをマトリクスするマトリクス回路、（７）
はローパスフィルタ（８〉、検波回路（９）及び比較回
路（１０）から成る分離度調整回路、（１１）は前記比
較回路（１０）の出力信号を保持する保持回路、（１２
）は該保持回路（１１〉の出力信号をデジタル信号に変
換するＡＤ変換回路、（１３）及び（１４）は該ＡＤ変
換回路（１２）の出力信号を記憶する第１及び第２不揮
発性メモリ、り１５）は前記第１メモリ（１３）の出力
信号をアナログ信号に変換し、第ルベル制御回路（４）
を駆動する信号を発生する第１ＤＡ変換回路、（１６）
は前記第２メモリ（１４）の出力信号をアナログ信号に
変換し、第２レベル制御回路（５）を駆動する信号を発
生する第２ＤＡ変換回路、（１７）はラジオ受信機のＩ
Ｆ（中間周波）増幅段（１８）から得られる受信信号の
電界強度を示すアナログ信号をデジタル信号に変換する
ＡＤ変換回路、（１９）は該ＡＤ変換回路（１７〉の出
力信号中に含まれる不要成分を除去するデジタルフィル
タ、（２０）は該デジタルフィルタ（１９〉の出力信号
を演算する演算回路、（２１〉及び（２２）は該演算回
路（２０）の出力信号を記憶する第１及び第２ ＲＡＭ
、 （２３）は左右ステレオ信号り及びＲの一方を分離
度調整回路（７）に印加する第１スイツチ、（２４）及
び（２５）は比較回路（１０）の出力信号を第１及び第
２レベル制御回路（４）及び（５）に印加する第２及び
第３スイツチ、（２６）は比較回路（１０）の出力信号
を保持回路（１１）に印加する第４スイツチ、（２７）
及び（２８）はＡＤ変換回路（１２）の出力信号を第１
及び第２メモリ（１３）及び（１４）に印加する第５及
び第６スイツチ、（２９）は第１メモリ（１３）又は第
１ＲＡＭ（２１）の出力信号を第１ＤＡ変換回路（１５
）に印加する第７スイツチ、（３０）は第２メモリ（１
４）又は第２ＲＡＭ（２２）の出力信号を第２ＤＡ変換
回路（１６）に印加する第８スイツチ、及び（３１）は
、演算回路（２０）の出力信号に応じて第７及び第８ス
イツチ（２９）及び（３０）を切換制御′するオアゲー
トである。
ＦＭ検波回路（図示せず）の出力信号、すなわちステレ
オコンポジット信号が印加諮れる入力端子、（２）はプ
リアンプ、（３）は前記ステレオコンポジット信号中の
ステレオ差信号（Ｌ−Ｒ）を復調する差信号復調回路、
（４）は該差信号復調口２８（３＞から得られる第１差
信号（Ｌ−Ｒ）のレベルを制御する第ルベル制御回路、
（５）は前記差信号復調回路（３）から得られる第２差
信号−（Ｌ−Ｒ）のレベルを制御する第２レベル制御回
路、（６）はステレオ和信号（Ｌ＋Ｒ）と前記第１及び
第２差信号とをマトリクスするマトリクス回路、（７）
はローパスフィルタ（８〉、検波回路（９）及び比較回
路（１０）から成る分離度調整回路、（１１）は前記比
較回路（１０）の出力信号を保持する保持回路、（１２
）は該保持回路（１１〉の出力信号をデジタル信号に変
換するＡＤ変換回路、（１３）及び（１４）は該ＡＤ変
換回路（１２）の出力信号を記憶する第１及び第２不揮
発性メモリ、り１５）は前記第１メモリ（１３）の出力
信号をアナログ信号に変換し、第ルベル制御回路（４）
を駆動する信号を発生する第１ＤＡ変換回路、（１６）
は前記第２メモリ（１４）の出力信号をアナログ信号に
変換し、第２レベル制御回路（５）を駆動する信号を発
生する第２ＤＡ変換回路、（１７）はラジオ受信機のＩ
Ｆ（中間周波）増幅段（１８）から得られる受信信号の
電界強度を示すアナログ信号をデジタル信号に変換する
ＡＤ変換回路、（１９）は該ＡＤ変換回路（１７〉の出
力信号中に含まれる不要成分を除去するデジタルフィル
タ、（２０）は該デジタルフィルタ（１９〉の出力信号
を演算する演算回路、（２１〉及び（２２）は該演算回
路（２０）の出力信号を記憶する第１及び第２ ＲＡＭ
、 （２３）は左右ステレオ信号り及びＲの一方を分離
度調整回路（７）に印加する第１スイツチ、（２４）及
び（２５）は比較回路（１０）の出力信号を第１及び第
２レベル制御回路（４）及び（５）に印加する第２及び
第３スイツチ、（２６）は比較回路（１０）の出力信号
を保持回路（１１）に印加する第４スイツチ、（２７）
及び（２８）はＡＤ変換回路（１２）の出力信号を第１
及び第２メモリ（１３）及び（１４）に印加する第５及
び第６スイツチ、（２９）は第１メモリ（１３）又は第
１ＲＡＭ（２１）の出力信号を第１ＤＡ変換回路（１５
）に印加する第７スイツチ、（３０）は第２メモリ（１
４）又は第２ＲＡＭ（２２）の出力信号を第２ＤＡ変換
回路（１６）に印加する第８スイツチ、及び（３１）は
、演算回路（２０）の出力信号に応じて第７及び第８ス
イツチ（２９）及び（３０）を切換制御′するオアゲー
トである。
まず、ステレオ分離度の調整動作について説明する。調
整を行なう場合、第１スイツチ（２３〉をＬ側に切換え
、第２スイツチ（２４）をオン、第３乃至第６スイツチ
（２５〉乃至（２８）をオフにし、入力端子（１）に右
ステレオ信号成分のみを含むステレオコンポジット信号
を印加する。すると、ローパスフィルタ（８）、検波回
路（９）及び比較回路（１０〉から成る分離度調整回路
（７）が作動し、左出力端子（３２）から第１スイツチ
（２３）を介してローパスフィルタ（８）に印加される
右ステレオ信号の漏れ分が零となる様に、第ルベル制御
回路（４〉が駆動される。その後、第４及び第５スイツ
チ（２６）及び（２７）をオンにし、第１スイツチ（２
４）をオフにすると、比較回路（１０）の出力信号が第
４スイツチ（２６）を介して保持回路（１１）に印加さ
れ、ＡＤ変換回路（１２）でＡＤ変換される。そして、
ＡＤ変換回路（１２〉の出力信号が第５スイツチ（２７
）を介して第１メモリ（１３）に印加許れ、該第１メモ
リ（１３）に記憶される。
整を行なう場合、第１スイツチ（２３〉をＬ側に切換え
、第２スイツチ（２４）をオン、第３乃至第６スイツチ
（２５〉乃至（２８）をオフにし、入力端子（１）に右
ステレオ信号成分のみを含むステレオコンポジット信号
を印加する。すると、ローパスフィルタ（８）、検波回
路（９）及び比較回路（１０〉から成る分離度調整回路
（７）が作動し、左出力端子（３２）から第１スイツチ
（２３）を介してローパスフィルタ（８）に印加される
右ステレオ信号の漏れ分が零となる様に、第ルベル制御
回路（４〉が駆動される。その後、第４及び第５スイツ
チ（２６）及び（２７）をオンにし、第１スイツチ（２
４）をオフにすると、比較回路（１０）の出力信号が第
４スイツチ（２６）を介して保持回路（１１）に印加さ
れ、ＡＤ変換回路（１２）でＡＤ変換される。そして、
ＡＤ変換回路（１２〉の出力信号が第５スイツチ（２７
）を介して第１メモリ（１３）に印加許れ、該第１メモ
リ（１３）に記憶される。
次に、第１スイツチ（２３）をＲ側に切換え、第３スイ
ツチ（２５）をオン、他のスイッチをオフにし、入力端
子（１）に左ステレオ信号成分のみを含むステレオコン
ポジット信号°を印加する。すると、分離度調整回路（
Ｚ）が作動し、右出力端子（３３）から第１スイツチ（
２３）を介してローパスフィルタ（８）に印加される左
ステレオ信号の漏れ分が零となる様に、第２レベル制御
回路（５）が駆動きれる。その後、第４及び第６スイツ
チ（２６）及び（２８〉をオンにし、第２スイツチ（２
５）をオフにすると、比較回路（１０〉の出力信号が第
４スイツチ（２６）を介して保持回路（１１）に印加さ
れ、ＡＤ変換回路（１２）でＡＤ変換される。そして、
ＡＤ変換回路り１２）の出力信号が第６スイツチ（２８
）を介して第２メモリ（１４〉に印加され、該第２メモ
リ（１４）に記憶される。
ツチ（２５）をオン、他のスイッチをオフにし、入力端
子（１）に左ステレオ信号成分のみを含むステレオコン
ポジット信号°を印加する。すると、分離度調整回路（
Ｚ）が作動し、右出力端子（３３）から第１スイツチ（
２３）を介してローパスフィルタ（８）に印加される左
ステレオ信号の漏れ分が零となる様に、第２レベル制御
回路（５）が駆動きれる。その後、第４及び第６スイツ
チ（２６）及び（２８〉をオンにし、第２スイツチ（２
５）をオフにすると、比較回路（１０〉の出力信号が第
４スイツチ（２６）を介して保持回路（１１）に印加さ
れ、ＡＤ変換回路（１２）でＡＤ変換される。そして、
ＡＤ変換回路り１２）の出力信号が第６スイツチ（２８
）を介して第２メモリ（１４〉に印加され、該第２メモ
リ（１４）に記憶される。
従って、第１乃至第６スイツチ（２３）乃至（３０）を
適切に切換制御することにより、第１及び第２メモリ（
１３）及び（１４〉に、分離度が最大となる様第１及び
第２レベル制御回路（４）及び（５）を制御するデータ
が記憶される。尚、ステレオ分離度の調整動作中は、信
号発生器（図示せず）からの信号が印加されているので
、前記信号のレベルが十分大であり、後述する如く第７
及び第８スイツチ（２９）及び（３０）は図示の状態を
保っている。また、第１及び第２メモリ（１３）及び（
１４）としては、不揮発性メモリの他、バックアップ電
源付のメモリ等うジオ受侶機の電源が遮断されてもその
記憶データが消滅しないものが使用きれる。
適切に切換制御することにより、第１及び第２メモリ（
１３）及び（１４〉に、分離度が最大となる様第１及び
第２レベル制御回路（４）及び（５）を制御するデータ
が記憶される。尚、ステレオ分離度の調整動作中は、信
号発生器（図示せず）からの信号が印加されているので
、前記信号のレベルが十分大であり、後述する如く第７
及び第８スイツチ（２９）及び（３０）は図示の状態を
保っている。また、第１及び第２メモリ（１３）及び（
１４）としては、不揮発性メモリの他、バックアップ電
源付のメモリ等うジオ受侶機の電源が遮断されてもその
記憶データが消滅しないものが使用きれる。
第１乃至第６スイツチ（２３）乃至（２８）を用いた調
整動作が終了すると、第２乃至第６スイツチ（２４）乃
至（２８）がすべてオフになり、第１及び第２レベル制
御回路（４）及び（５）の制御は、第１及び第２メモリ
（１３）及び（１４）に記憶されたデータに応じて行な
われる。すなわち、第１及び第２メモリ（１３）及び（
１４）に記憶きれたデータが、第１及び第２ＤＡ変換器
（１５）及び（１６）でＤＡ変換され、第１及び第２レ
ベル制御回路（４）及び（５）に印加されるので、前記
第１及び第２レベル制御回路（４）及び（５）の出力信
号レベルは、調整により定められた値となり、マトリク
ス回路（６）の出力端に得られる左右ステレオ信号の分
離度が最大になる。
整動作が終了すると、第２乃至第６スイツチ（２４）乃
至（２８）がすべてオフになり、第１及び第２レベル制
御回路（４）及び（５）の制御は、第１及び第２メモリ
（１３）及び（１４）に記憶されたデータに応じて行な
われる。すなわち、第１及び第２メモリ（１３）及び（
１４）に記憶きれたデータが、第１及び第２ＤＡ変換器
（１５）及び（１６）でＤＡ変換され、第１及び第２レ
ベル制御回路（４）及び（５）に印加されるので、前記
第１及び第２レベル制御回路（４）及び（５）の出力信
号レベルは、調整により定められた値となり、マトリク
ス回路（６）の出力端に得られる左右ステレオ信号の分
離度が最大になる。
ところで、最近のラジオ受信機においては、同調回路部
分やファンクション切換回路部分等、様々な部分にマイ
コン（マイクロコンピュータ）が使用されている。その
為、第１乃至第６スイツチ（２３）乃至（２８）の切換
制御を、前記マイコンを用いて行なう様にすれば、分離
度の調整を自動的に行なうことが出来る。
分やファンクション切換回路部分等、様々な部分にマイ
コン（マイクロコンピュータ）が使用されている。その
為、第１乃至第６スイツチ（２３）乃至（２８）の切換
制御を、前記マイコンを用いて行なう様にすれば、分離
度の調整を自動的に行なうことが出来る。
通常受信状態においては、第１及び第２メモリ（１３）
及び（１４）の出力信号が第７及び第８スイツチ（２９
）及び（３０）と第１及び第２ＤＡ変換回路（１５）及
び（１６）を介して第１及び第２レベル制御回路（４）
及び〈５）に印加される。その為、前記第１及び第２レ
ベル制御回路（４）及び（５）の出力端に得られるステ
レオ差信号のレベルが所定値となり、左右出力端子（３
２）及び（３３）に得られる左右ステレオ信号の分離度
が最大になる。
及び（１４）の出力信号が第７及び第８スイツチ（２９
）及び（３０）と第１及び第２ＤＡ変換回路（１５）及
び（１６）を介して第１及び第２レベル制御回路（４）
及び〈５）に印加される。その為、前記第１及び第２レ
ベル制御回路（４）及び（５）の出力端に得られるステ
レオ差信号のレベルが所定値となり、左右出力端子（３
２）及び（３３）に得られる左右ステレオ信号の分離度
が最大になる。
受信信号の電界強度は、ＩＦ増幅回路（１８）から得ら
れる信号、例えばシグナルメータ駆動用の信号のレベル
を検出することにより検出される。受信信号の電界強度
が所定レベル以上の場合は、ＩＦ増幅回路（１８）より
得られる信号のレベルが大になり、ＡＤ変換回路（１７
）の出力デジタル信号の値も犬になる。このデジタル信
号は、デジタルフィルタ（１９）を介して演算回路（２
０）に印加されるが、前記デジタル信号の値が大の為、
演算回路（２０〉から出力信号が発生せず、オアゲート
（３１）の出力がｒ Ｌ 、になるので、第７及び第８
スイツチ（２９）及び（３０）の切換えが行なわれず、
左右出力端子（３２）及び（３３）に得られる左右出力
信号の分離度は最大に保たれる。
れる信号、例えばシグナルメータ駆動用の信号のレベル
を検出することにより検出される。受信信号の電界強度
が所定レベル以上の場合は、ＩＦ増幅回路（１８）より
得られる信号のレベルが大になり、ＡＤ変換回路（１７
）の出力デジタル信号の値も犬になる。このデジタル信
号は、デジタルフィルタ（１９）を介して演算回路（２
０）に印加されるが、前記デジタル信号の値が大の為、
演算回路（２０〉から出力信号が発生せず、オアゲート
（３１）の出力がｒ Ｌ 、になるので、第７及び第８
スイツチ（２９）及び（３０）の切換えが行なわれず、
左右出力端子（３２）及び（３３）に得られる左右出力
信号の分離度は最大に保たれる。
受信信号の電界強度が低下すると、ＩＦ増幅回路（１８
）から発生ずる信号のレベルが低下し、ＡＤ変換回路（
１７）の出力信号の値も小となる。その為、演算回路（
２０）が作画し、該演算回路（２０）から前記デジタル
信号の値に対応した複数ビット（例えば３ビツト）のパ
ラレルデジタル信号が発生する。前記パラレルデジタル
信号は、第１及び第２ＲＡＭ（２１）及び（２２）に記
憶されるとともに、オアゲート（３１〉に印加される。
）から発生ずる信号のレベルが低下し、ＡＤ変換回路（
１７）の出力信号の値も小となる。その為、演算回路（
２０）が作画し、該演算回路（２０）から前記デジタル
信号の値に対応した複数ビット（例えば３ビツト）のパ
ラレルデジタル信号が発生する。前記パラレルデジタル
信号は、第１及び第２ＲＡＭ（２１）及び（２２）に記
憶されるとともに、オアゲート（３１〉に印加される。
すると、オアゲート（３１）の出力がｒＨ，になり、第
７及び第８スイツチ（２９）及び（３０）が図示と逆の
状態に切換えられる。
７及び第８スイツチ（２９）及び（３０）が図示と逆の
状態に切換えられる。
第７及び第８スイツチ（２９）及び（３０）が切換えら
れると、第１及び第２ＲＡＭ（２１）及び（２２）の出
力データが第７及び第８スイツチ（２９）及び（３０）
を介して第１及び第２ＤＡ変換回路（１５）及び（１６
）に印加されアナログ信号に変換される。このアナログ
信号は、第１及び第２レベル制御回路（４）及び（５〉
に印加されるので、ステレオ差信号のレベルが低下し、
その結果左右出力端子（３２）及び（３３）に得られる
左右ステレオ信号の分離度が悪化する。先に述べた如く
、ステレオ分離度を悪化させ、ステレオ状態からモノラ
ル状態に変化させると、ＳＮ比の向上が計れるので、受
信信号の電界強度の低下時に、第１及び第２ＲＡＭ（２
１）及び（２２）の出力信号を用いて第１及び第２レベ
ル制御回路（４）及び（５）を制御し、分離度を悪化さ
せれば、ＳＮ比が改善される。ＡＤ変換回路（１７）の
出力デジタル信号の値は、受信信号の電界強度に対応し
て変化するので、左右ステレオ信号の分離度も対応して
リニアに変化し、ＳＮ比を連続的かつなめらかに改善す
ることが出来る。尚、ＡＤ変換回路り１７）のビット数
を犬とし、分解能を高めれば、ダイナミックレンジの拡
大を計ることが出来る。また、演算回路（２０〉として
は、マイクロコンピュータやＤＳＰ（デジタル信号プロ
セッサ）を用いることが出来、それらを用いることによ
り第１及び第２レベル制御回路（４）及び（５）をデジ
タル的に適切に駆動することが出来る。その場合、演ｍ
回路（２０）に手動制御端子（３４）を設けておけば、
手動により任意の特性を得る様に制御することが出来る
。
れると、第１及び第２ＲＡＭ（２１）及び（２２）の出
力データが第７及び第８スイツチ（２９）及び（３０）
を介して第１及び第２ＤＡ変換回路（１５）及び（１６
）に印加されアナログ信号に変換される。このアナログ
信号は、第１及び第２レベル制御回路（４）及び（５〉
に印加されるので、ステレオ差信号のレベルが低下し、
その結果左右出力端子（３２）及び（３３）に得られる
左右ステレオ信号の分離度が悪化する。先に述べた如く
、ステレオ分離度を悪化させ、ステレオ状態からモノラ
ル状態に変化させると、ＳＮ比の向上が計れるので、受
信信号の電界強度の低下時に、第１及び第２ＲＡＭ（２
１）及び（２２）の出力信号を用いて第１及び第２レベ
ル制御回路（４）及び（５）を制御し、分離度を悪化さ
せれば、ＳＮ比が改善される。ＡＤ変換回路（１７）の
出力デジタル信号の値は、受信信号の電界強度に対応し
て変化するので、左右ステレオ信号の分離度も対応して
リニアに変化し、ＳＮ比を連続的かつなめらかに改善す
ることが出来る。尚、ＡＤ変換回路り１７）のビット数
を犬とし、分解能を高めれば、ダイナミックレンジの拡
大を計ることが出来る。また、演算回路（２０〉として
は、マイクロコンピュータやＤＳＰ（デジタル信号プロ
セッサ）を用いることが出来、それらを用いることによ
り第１及び第２レベル制御回路（４）及び（５）をデジ
タル的に適切に駆動することが出来る。その場合、演ｍ
回路（２０）に手動制御端子（３４）を設けておけば、
手動により任意の特性を得る様に制御することが出来る
。
第２図は、本発明の別の実施例を示す回路図で、＜３５
＞はステレオ和信号の経路に挿入される可変フィルタ、
（亜）は左右出力端子（３２）及び（３３）間に直列接
続されるコンデンサ（３７）及び可変抵抗（３８）から
成る高域混合回路、（３９）は受信信号の電界強度に対
応したそれぞれ複数ビットのパラレルデジタル信号を発
生ずる演算回路、（４０）乃至（４３）は該演算回路（
３９）の第１乃至第４出力端子に得られるデジタル信号
をそれぞれ記憶する第１乃至第４ＲＡＭ、（４４）乃至
（４７）は該第１乃至第４ＲＡＭ（４０）乃至（４３）
の出力信号をアナログ信号に変換する第１乃至第４ＤＡ
変換回路である。可変フィルタ（３５）は、ローパス型
に構成されており、第１ＤＡ変換回路（４４）の出力信
号に応じてその帯域が制御される様に成されている。ま
た、高域混合回路（良りは、第４ＤＡ変換回路り４７）
の出力信号に応じてその可変抵抗（３８）の抵抗値を変
化し得る様に成され℃おり、左右ステレオ信号の高域成
分の混合量を調整し得る様に成されている。
＞はステレオ和信号の経路に挿入される可変フィルタ、
（亜）は左右出力端子（３２）及び（３３）間に直列接
続されるコンデンサ（３７）及び可変抵抗（３８）から
成る高域混合回路、（３９）は受信信号の電界強度に対
応したそれぞれ複数ビットのパラレルデジタル信号を発
生ずる演算回路、（４０）乃至（４３）は該演算回路（
３９）の第１乃至第４出力端子に得られるデジタル信号
をそれぞれ記憶する第１乃至第４ＲＡＭ、（４４）乃至
（４７）は該第１乃至第４ＲＡＭ（４０）乃至（４３）
の出力信号をアナログ信号に変換する第１乃至第４ＤＡ
変換回路である。可変フィルタ（３５）は、ローパス型
に構成されており、第１ＤＡ変換回路（４４）の出力信
号に応じてその帯域が制御される様に成されている。ま
た、高域混合回路（良りは、第４ＤＡ変換回路り４７）
の出力信号に応じてその可変抵抗（３８）の抵抗値を変
化し得る様に成され℃おり、左右ステレオ信号の高域成
分の混合量を調整し得る様に成されている。
受信信号の電界強度が十分大の間は、演算回路（３９）
から出力信号が発生せず、第１及び第２レベル制御回路
（４）及び（５）と可変フィルタ（３５）と高域混合回
路（邦）とは制御動作を行なわない。その為、帯域制限
が行なわれないステレオ和信号とレベル制御されないス
テレオ差信号とがマトリクス回路り６）に印加され、マ
トリクスされた結果左右出力端子（３２）及びり３３）
に発生する左右ステレオ信号の分離度は、高域混合回路
（廷〉が作動していないので、最大の状態に保たれる。
から出力信号が発生せず、第１及び第２レベル制御回路
（４）及び（５）と可変フィルタ（３５）と高域混合回
路（邦）とは制御動作を行なわない。その為、帯域制限
が行なわれないステレオ和信号とレベル制御されないス
テレオ差信号とがマトリクス回路り６）に印加され、マ
トリクスされた結果左右出力端子（３２）及びり３３）
に発生する左右ステレオ信号の分離度は、高域混合回路
（廷〉が作動していないので、最大の状態に保たれる。
受信信号の電界強度が第３図の特性図の点Ａに低下する
と、まず演算回路（３９）の第４出力端子に３ビツトの
パラレルデジタル信号が発生し、それが第４ＲＡＭ（４
３）に記憶され、第４ＤＡ変換回路（４７）でアナログ
信号に変換される。前記アナログ信号は、高域混合回路
（廷）の可変抵抗（３８）の抵抗値を可変する為に使用
され、前記アナログ信号に応じて左右ステレオ信号の高
域成分の混合が行なわれる。その結果、左右ステレオ信
号の高域部分に存在する雑音の除去が行なわれ、ＳＮ比
の向上が計れる。この高域混合動作の混合割合は、受信
信号の電界強度が点Ａから更に低下するのに応じτ大と
なる。
と、まず演算回路（３９）の第４出力端子に３ビツトの
パラレルデジタル信号が発生し、それが第４ＲＡＭ（４
３）に記憶され、第４ＤＡ変換回路（４７）でアナログ
信号に変換される。前記アナログ信号は、高域混合回路
（廷）の可変抵抗（３８）の抵抗値を可変する為に使用
され、前記アナログ信号に応じて左右ステレオ信号の高
域成分の混合が行なわれる。その結果、左右ステレオ信
号の高域部分に存在する雑音の除去が行なわれ、ＳＮ比
の向上が計れる。この高域混合動作の混合割合は、受信
信号の電界強度が点Ａから更に低下するのに応じτ大と
なる。
受信信号の電界強度が点Ｂ迄低下すると、演算回路（３
９）の第２及び第３出力端子にそれぞれ３ビツトのパラ
レルデジタル信号が発生し、それらが第２及び第３ＲＡ
Ｍ（４１）及び（４２）に記憶され、第２及び第３ＤＡ
変換回路（４６）及び（４７）でアナログ信号に変換さ
れる。前記アナログ信号は、第１図の場合と同様、第１
及び第２レベル制御回路（４）及び（５）に印加され、
ステレオ差信号のレベルが制御される。その結果、左右
ステレオ信号の分離度が悪化し、それに応じてＳＮ比が
改善される。このステレオ分離度は、受信信号の電界強
度が点Ｂから更に低下するのに応じて徐々に悪化する。
９）の第２及び第３出力端子にそれぞれ３ビツトのパラ
レルデジタル信号が発生し、それらが第２及び第３ＲＡ
Ｍ（４１）及び（４２）に記憶され、第２及び第３ＤＡ
変換回路（４６）及び（４７）でアナログ信号に変換さ
れる。前記アナログ信号は、第１図の場合と同様、第１
及び第２レベル制御回路（４）及び（５）に印加され、
ステレオ差信号のレベルが制御される。その結果、左右
ステレオ信号の分離度が悪化し、それに応じてＳＮ比が
改善される。このステレオ分離度は、受信信号の電界強
度が点Ｂから更に低下するのに応じて徐々に悪化する。
受信信号の電界強度が点Ｃ迄低下すると、演算回路り３
９）の第１出力端子に３ビツトのバラレルデジタル信号
が発生し、それが第１ＲＡＭ（４０）に記憶され、第１
ＤＡ変換回路（４４）でアナログ信号に変換される。前
記アナログ信号は、可変フィルタ（３５）に印加される
為、ステレオ和信号の帯域が変化し、前記ステレオ和信
号の高域成分がカットされる。その為、左右出力端子（
３２）及び（３３〉に得られる左右ステレオ信号の高域
雑音成分が除去され、ＳＮ比の改善が計れる。ステレオ
和信号の帯域は、受信信号の電界強度が点Ｃから更に低
下するのに応じて狭くなる。
９）の第１出力端子に３ビツトのバラレルデジタル信号
が発生し、それが第１ＲＡＭ（４０）に記憶され、第１
ＤＡ変換回路（４４）でアナログ信号に変換される。前
記アナログ信号は、可変フィルタ（３５）に印加される
為、ステレオ和信号の帯域が変化し、前記ステレオ和信
号の高域成分がカットされる。その為、左右出力端子（
３２）及び（３３〉に得られる左右ステレオ信号の高域
雑音成分が除去され、ＳＮ比の改善が計れる。ステレオ
和信号の帯域は、受信信号の電界強度が点Ｃから更に低
下するのに応じて狭くなる。
高域混合動作、分離度制御動作及び高域カット動作は、
受信信号の電界強度の低下時における雑音をなめらかに
変化させる為、この順序で行なうことが好ましい。その
場合、各動作は順次移り変わる様にしてもよいし、部分
的に重なり合う様にしてもよい。また、３つの動作のう
ちの任意の１つ又は２つの動作を組合わせて使用しても
よい。
受信信号の電界強度の低下時における雑音をなめらかに
変化させる為、この順序で行なうことが好ましい。その
場合、各動作は順次移り変わる様にしてもよいし、部分
的に重なり合う様にしてもよい。また、３つの動作のう
ちの任意の１つ又は２つの動作を組合わせて使用しても
よい。
＜ト）発明の効果
以上述べた如く、本発明に依れば、受信信号の電界強度
を示す信号を、デジタル的に検出してステレオ分離度の
制御、帯域の制御、高域分離度の制御等を行なう様にし
ているので、リップルやノイズが信号路に漏れるのを防
止出来、ＳＮ比が改善きれたステレオ復調回路を提供出
来る。また、ダイナミックレンジをＡＤ変換回路のビッ
ト数に応じて設定出来るので、前記ダイナミックレンジ
の拡大を容易に行ない得る。
を示す信号を、デジタル的に検出してステレオ分離度の
制御、帯域の制御、高域分離度の制御等を行なう様にし
ているので、リップルやノイズが信号路に漏れるのを防
止出来、ＳＮ比が改善きれたステレオ復調回路を提供出
来る。また、ダイナミックレンジをＡＤ変換回路のビッ
ト数に応じて設定出来るので、前記ダイナミックレンジ
の拡大を容易に行ない得る。
第１図は、本発明の一実施例を示す回路図、第２図は本
発明の別の実施例を示す回路図、及び第３図は本発明の
説明に供する為の特性図である。 （４） 、 （５）・・・レベル制御回路、 （６）・
・・マトリクス回路、 （７）・・・分離度調整回路、
（１２） 、 （１７）・・・ＡＤ変換回路、 （１
３） 、 （１４）・・・メモリ、 （１５） 、 （
１６）・・・ＤＡ変換回路、 （２０） 、 （３９）
・・・演算回路、 ＜２１） 、 （２２）・・・ＲＡ
Ｍ、 （３５）・・・可変フィルタ、 （邦）・・・高
域混合回路、 （４０） 、 （４１） 、 （４２）
、 （４３） 、 （４４）・・・ＲＡＭ、 ＜４
４）、（４５）、（４６）。 （４７）・・・ＤＡ変換回路。 第１図 第３図 弘Ｉ 入力電？！彊樗
発明の別の実施例を示す回路図、及び第３図は本発明の
説明に供する為の特性図である。 （４） 、 （５）・・・レベル制御回路、 （６）・
・・マトリクス回路、 （７）・・・分離度調整回路、
（１２） 、 （１７）・・・ＡＤ変換回路、 （１
３） 、 （１４）・・・メモリ、 （１５） 、 （
１６）・・・ＤＡ変換回路、 （２０） 、 （３９）
・・・演算回路、 ＜２１） 、 （２２）・・・ＲＡ
Ｍ、 （３５）・・・可変フィルタ、 （邦）・・・高
域混合回路、 （４０） 、 （４１） 、 （４２）
、 （４３） 、 （４４）・・・ＲＡＭ、 ＜４
４）、（４５）、（４６）。 （４７）・・・ＤＡ変換回路。 第１図 第３図 弘Ｉ 入力電？！彊樗
Claims (18)
- （１）ステレオコンポジット信号中に含まれるステレオ
和信号とステレオ差信号とをマトリクスして左右ステレ
オ信号を得る為のステレオ復調回路において、受信信号
の電界強度を示すアナログ信号をデジタル信号に変換す
るＡＤ変換回路と、該ＡＤ変換回路の出力信号に応じて
複数ビットのデジタル制御信号を発生する制御信号発生
回路と、前記デジタル制御信号を記憶するＲＡＭと、該
ＲＡＭの出力信号をアナログ信号に変換するＤＡ変換回
路と、前記ステレオコンポジット信号中に含まれるステ
レオ差信号を復調する差信号復調回路と、該差信号復調
回路の出力信号のレベルを制御するレベル制御回路とか
ら成り、前記ＤＡ変換回路の出力信号により前記レベル
制御回路を制御し、受信信号の電界強度が低下したとき
の雑音を軽減する様にしたことを特徴とするステレオ復
調回路。 - （２）制御信号発生回路は、ＡＤ変換回路の出力信号を
演算し、複数ビットのデジタル制御信号を発生する演算
回路により構成される請求項第１項記載のステレオ復調
回路。 - （３）制御信号発生回路は、ＡＤ変換回路の出力信号中
に含まれる雑音を除去するデジタルフィルタを含むこと
を特徴とする請求項第１項記載のステレオ復調回路。 - （４）ステレオ和信号とステレオ差信号とをマトリクス
するマトリクス回路の出力端に得られる左右ステレオ信
号の分離度が最大となる様にレベル制御回路を駆動する
分離度調整回路と、該分離度調整回路から得られる駆動
信号を記憶するメモリとを備え、定常受信時に前記メモ
リの出力信号を用いて前記レベル制御回路を駆動する請
求項第１項記載のステレオ復調回路。 - （５）メモリを不揮発性メモリにより構成したことを特
徴とする請求項第４項記載のステレオ復調回路。 - （６）メモリの出力信号とＲＡＭの出力信号とをレベル
制御回路に切換入力する切換回路を設けたことを特徴と
する請求項第４項記載のステレオ復調回路。 - （７）マイクロコンピュータの複数ビットの出力デジタ
ル信号は、ＲＡＭに印加されるとともに、切換回路の切
換制御信号として用いられる請求項第６項記載のステレ
オ復調回路。 - （８）ステレオコンポジット信号中に含まれるステレオ
和信号とステレオ差信号とをマトリクスして左右ステレ
オ信号を得る為のステレオ復調回路において、受信信号
の電界強度を示すアナログ信号をデジタル信号に変換す
るＡＤ変換回路と、該ＡＤ変換回路の出力信号に応じて
複数ビットのデジタル制御信号を発生する制御信号発生
回路と、前記デジタル制御信号を記憶するＲＡＭと、該
ＲＡＭの出力信号をアナログ信号に変換するＤＡ変換回
路と、マトリクス回路の入力和信号路に挿入される可変
フィルタとから成り、前記ＤＡ変換回路の出力信号によ
り前記可変フィルタを制御し、受信信号の電界強度が低
下したとき前記可変フィルタの帯域を狭くして高域雑音
を軽減する様にしたことを特徴とするステレオ復調回路
。 - （９）可変フィルタが可変ローパスフィルタにより構成
される請求項第８項記載のステレオ復調回路。 - （１０）ＤＡ変換回路の出力信号により、可変ローパス
フィルタを構成する可変抵抗又は可変容量を変化させる
請求項第９項記載のステレオ復調回路。 - （１１）ステレオコンポジット信号中に含まれるステレ
オ和信号とステレオ差信号とをマトリクスして左右ステ
レオ信号を得る為のステレオ復調回路において、受信信
号の電界強度を示すアナログ信号をデジタル信号に変換
するＡＤ変換回路と、該ＡＤ変換回路の出力信号に応じ
て複数ビットのデジタル制御信号を発生する制御信号発
生回路と、前記デジタル制御信号を記憶するＲＡＭと、
該ＲＡＭの出力信号をアナログ信号に変換するＤＡ変換
回路と、左右ステレオ信号が得られる左右出力信号路間
に挿入される高域混合回路とから成り、受信信号の電界
強度が低下したとき前記ＤＡ変換回路の出力信号により
前記高域混合回路を制御し、左右ステレオ信号の高域成
分の混合を行なって雑音を軽減したことを特徴とするス
テレオ復調回路。 - （１２）高域混合回路は、コンデンサと可変抵抗との直
列回路により構成される請求項第１１項記載のステレオ
復調回路。 - （１３）ステレオコンポジット信号中に含まれるステレ
オ和信号とステレオ差信号とをマトリクスして左右ステ
レオ信号を得る為のステレオ復調回路において、受信信
号の電界強度を示すアナログ信号をデジタル信号に変換
するＡＤ変換回路と、該ＡＤ変換回路の出力信号に応じ
て、それぞれ複数ビットの第１及び第２デジタル制御信
号を発生する制御信号発生回路と、前記第１及び第２デ
ジタル制御信号を記憶する第１及び第２ＲＡＭと、該第
１及び第２ＲＡＭの出力信号をアナログ信号に変換する
第１及び第２ＤＡ変換回路と、前記ステレオ和信号の帯
域を制御する可変フィルタと、ステレオ差信号のレベル
を制御するレベル制御回路とから成り、前記第１ＤＡ変
換回路の出力信号により前記レベル制御回路を制御する
とともに、前記第２ＤＡ変換回路の出力信号により前記
可変フィルタを制御する様にしたことを特徴とするステ
レオ復調回路。 - （１４）制御信号発生回路は、受信信号の電界強度が第
１の所定値に低下したとき第１デジタル制御信号を発生
し、前記第１の所定値よりも低い第２の所定値に低下し
たとき第２デジタル制御信号を発生する様にしたことを
特徴とする請求項第１３項記載のステレオ復調回路。 - （１５）制御信号発生回路は、第１及び第２デジタル制
御信号とともにＡＤ変換回路の出力信号に応じて複数ビ
ットの第３デジタル制御信号を発生し、該第３デジタル
制御信号は第３ＲＡＭに記憶され、該第３ＲＡＭの出力
信号は第３ＤＡ変換回路によりアナログ信号に変換され
、前記アナログ信号は左右ステレオ信号の高域成分を混
合する高域混合回路を制御することを特徴とする請求項
第１３項記載のステレオ復調回路。 - （１６）制御信号発生回路は、受信信号の電界強度が第
１の所定値に低下したとき第３デジタル制御信号を発生
し、前記第１の所定値よりも低い第２の所定値に低下し
たとき第１デジタル制御信号を発生し、前記第２の所定
値よりも低い第３の所定値に低下したとき第２デジタル
制御信号を発生する請求項第１５項記載のステレオ復調
回路。 - （１７）ステレオコンポジット信号中に含まれるステレ
オ和信号とステレオ差信号とをマトリクスして左右ステ
レオ信号を得る為のステレオ復調回路において、受信信
号の電界強度を示すアナログ信号をデジタル信号に変換
するＡＤ変換回路と、該ＡＤ変換回路の出力信号に応じ
て、それぞれ複数ビットの第１及び第２デジタル制御信
号を発生する制御信号発生回路と、前記第１及び第２デ
ジタル制御信号を記憶する第１及び第２ＲＡＭと、該第
１及び第２ＲＡＭの出力信号をアナログ信号に変換する
第１及び第２ＤＡ変換回路と、前記左右ステレオ信号の
高域成分を混合する高域混合回路と、ステレオ差信号の
レベルを制御するレベル制御回路とから成り、前記第１
ＤＡ変換回路の出力信号により前記高域混合回路を制御
するとともに、前記第２ＤＡ変換回路の出力信号により
前記レベル制御回路を制御する様にしたことを特徴とす
るステレオ復調回路。 - （１８）制御信号発生回路は、受信信号の電界強度が第
１の所定値に低下したとき第１デジタル制御信号を発生
し、前記第１の所定値よりも低い第２の所定値に低下し
たとき第２デジタル制御信号を発生する様にしたことを
特徴とする請求項第１７項記載のステレオ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63010029A JP2792857B2 (ja) | 1988-01-20 | 1988-01-20 | ステレオ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63010029A JP2792857B2 (ja) | 1988-01-20 | 1988-01-20 | ステレオ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01186026A true JPH01186026A (ja) | 1989-07-25 |
| JP2792857B2 JP2792857B2 (ja) | 1998-09-03 |
Family
ID=11738969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63010029A Expired - Fee Related JP2792857B2 (ja) | 1988-01-20 | 1988-01-20 | ステレオ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792857B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0821544A2 (de) * | 1996-07-26 | 1998-01-28 | Sgs-Thomson Microelectronics Gmbh | Vorrichtung zum gleitenden Umsteuern eines Demodulators von Stereobetrieb auf Monobetrieb, und umgekehrt |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148406U (ja) * | 1978-04-07 | 1979-10-16 | ||
| JPS58147341U (ja) * | 1982-03-29 | 1983-10-04 | 日本電気ホームエレクトロニクス株式会社 | ラジオ受信機 |
| JPS6052139A (ja) * | 1983-08-31 | 1985-03-25 | Sharp Corp | Ｆｍステレオ受信機におけるノイズ除去装置 |
| JPS61123322A (ja) * | 1984-11-20 | 1986-06-11 | Matsushita Electric Ind Co Ltd | Ｆｍ受信機 |
| JPS61257026A (ja) * | 1985-05-10 | 1986-11-14 | Pioneer Electronic Corp | 音声多重ｔｖチユ−ナ |
| JPS61278217A (ja) * | 1985-06-03 | 1986-12-09 | Pioneer Electronic Corp | Ｆｍステレオ受信機 |
| JPS62200931A (ja) * | 1986-02-28 | 1987-09-04 | Fujitsu Ten Ltd | 自動ステレオ分離度制御回路 |
| JPS62207014A (ja) * | 1986-03-07 | 1987-09-11 | Fujitsu Ten Ltd | 自動音質制御回路 |
| JPS62196437U (ja) * | 1986-06-05 | 1987-12-14 |
-
1988
- 1988-01-20 JP JP63010029A patent/JP2792857B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148406U (ja) * | 1978-04-07 | 1979-10-16 | ||
| JPS58147341U (ja) * | 1982-03-29 | 1983-10-04 | 日本電気ホームエレクトロニクス株式会社 | ラジオ受信機 |
| JPS6052139A (ja) * | 1983-08-31 | 1985-03-25 | Sharp Corp | Ｆｍステレオ受信機におけるノイズ除去装置 |
| JPS61123322A (ja) * | 1984-11-20 | 1986-06-11 | Matsushita Electric Ind Co Ltd | Ｆｍ受信機 |
| JPS61257026A (ja) * | 1985-05-10 | 1986-11-14 | Pioneer Electronic Corp | 音声多重ｔｖチユ−ナ |
| JPS61278217A (ja) * | 1985-06-03 | 1986-12-09 | Pioneer Electronic Corp | Ｆｍステレオ受信機 |
| JPS62200931A (ja) * | 1986-02-28 | 1987-09-04 | Fujitsu Ten Ltd | 自動ステレオ分離度制御回路 |
| JPS62207014A (ja) * | 1986-03-07 | 1987-09-11 | Fujitsu Ten Ltd | 自動音質制御回路 |
| JPS62196437U (ja) * | 1986-06-05 | 1987-12-14 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0821544A2 (de) * | 1996-07-26 | 1998-01-28 | Sgs-Thomson Microelectronics Gmbh | Vorrichtung zum gleitenden Umsteuern eines Demodulators von Stereobetrieb auf Monobetrieb, und umgekehrt |
| US5920632A (en) * | 1996-07-26 | 1999-07-06 | Stmicroelectronics, Gmbh | Apparatus for continuously switching a demodulator from stereo operation to mono operation, and vice versa |
| EP0821544A3 (de) * | 1996-07-26 | 2007-02-28 | Sgs-Thomson Microelectronics Gmbh | Vorrichtung zum gleitenden Umsteuern eines Demodulators von Stereobetrieb auf Monobetrieb, und umgekehrt |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2792857B2 (ja) | 1998-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3267802B2 (ja) | 受信局自動切換機能を備えた受信機 | |
| JP3220220B2 (ja) | ステレオ受信の可聴雑音の減少 | |
| JPS59185433A (ja) | Ａｍ受信機 | |
| JPH01186026A (ja) | ステレオ復調回路 | |
| US6393450B1 (en) | Switched bandwidth digital filters with slewing | |
| US8867760B2 (en) | Mixer | |
| JP4626626B2 (ja) | 音響機器 | |
| US4368355A (en) | AM Stereophonic signal receiver with electric field strength detection | |
| JP2000031843A (ja) | Ａｍステレオ受信機 | |
| JP3777003B2 (ja) | 選局システム | |
| JPH0549135B2 (ja) | ||
| JP3533700B2 (ja) | ミキサ | |
| JPH02177782A (ja) | モノラルｔｖ音声復調回路 | |
| JP3301891B2 (ja) | ステレオ復調回路及びその分離度調整方法 | |
| JPH0554745B2 (ja) | ||
| JPH10229600A (ja) | ステレオからモノラルへ又はその反対へ復調器を連続的に切替える装置 | |
| US5201001A (en) | Pilot signal cancelling system | |
| JPH0419864Y2 (ja) | ||
| EP1522209A2 (en) | A stereo signal processing apparatus | |
| JPS5912841Y2 (ja) | ステレオ受信機 | |
| JPS6051014A (ja) | 自動イコライザ装置 | |
| JPH07321754A (ja) | オーディオ信号処理回路 | |
| JP2545060Y2 (ja) | 復調回路 | |
| JPH08172371A (ja) | Ｆｍ受信機 | |
| JPH09307471A (ja) | Ａｍラジオ受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |