JP2771562B2 - シフトレジスタ - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、入力されたデータをクロック信号によって
順次シフトするシフトレジスタに関し、特に、液晶テレ
ビ等のディスプレイ装置において順次画面を操作するた
めのシフトレジスタに関する。

（ロ）従来の技術 一般に、ディスプレイ装置の駆動回路に用いられるシ
フトレジスタは、双方向性シフトレジスタである。

従来の双方向性シフトレジスタは、Ｄ−FFが複数従属
接続され、各Ｄ−FFの入力に、前段のＤ−FFからの出力
と次段のＤ−FFからの出力とを選択する切り替え回路が
設けられ、該切り替え回路を制御信号によって制御する
ことでシフト方向、即ち、右シフトと左シフトとを切り
替えていた。

（ハ）発明が解決しようとする課題 しかしながら、従来の双方向性シフトレジスタに使用
されているＤ−FFは、マスタースレーブ型のフリップフ
ロップ２段で構成されているため、双方向性シフトレジ
スタの構成素子数が多くなり、集積回路化する場合、シ
フトレジスタの占有面積が大きくなる不都合があった。

（ニ）問題点を解決するための手段 本発明は、上述した点に鑑みて創作されたものであ
り、マスタースレーブ型のクロックフリップフロップを
マスター段、スレーブ段のクロックフリップフロップか
ら、それぞれ別々の出力を行うシフトレジスタにおい
て、複数の継続接続されたマスタースレーブ型のクロッ
クドフリップフロップと、前記各クロックドフリップフ
ロップの入力に設けられ、前段のクロックドフリップフ
ロップの出力と後段のクロックドフリップフロップの出
力とを制御信号によって選択切り替える切り替え回路
と、前記制御信号と連動して前記クロックドフリップフ
ロップに供給するクロック信号の位相を反転するクロッ
ク制御回路とを備えたものである。

また、マスタースレーブ型のクロックフリップフロッ
プをマスター段、スレーブ段のクロックフリップフロッ
プから、それぞれ別々の出力を行うシフトレジスタにお
いて、複数の継続接続されたマスタースレーブ型のクロ
ックドフリップフロップと、前記各クロックドフリップ
フロップの入力に設けられ、前段のクロックドフリップ
フロップの出力と後段のクロックドフリップフロップの
出力とをシフト方向を選択する制御信号によって選択切
り替える切り替え回路と、前記制御信号によって選択さ
れた一シフト方向の入力に設けられ、入力された信号を
ラッチして前記初段のクロックドフリップフロップの入
力に印加する第１のダミーラッチと、前記制御信号によ
って選択された他方のシフト方向の入力に設けられ、入
力された信号をラッチして前記最終段のクロックドフリ
ップフロップの入力に印加する第２のダミーラッチとを
備えたものである。

これにより、双方向性シフトレジスタの構成素子数を
減少すると共に、シフト方向に係わらず、クロック信号
とデータのシフトタイミングが同一となるシフトレジス
タを提供するものである。

（ホ）作用 本発明に係るシフトレジスタは、Ｄ−FFのマスター段
及びスレーブ段を構成するクロックドフリップフロップ
を独立し、各々の入力に設けられた切り替え回路によ
り、いずれのシフト方向においても、各々がシフトレジ
スタの各段を構成するようになる。

また、クロックドフリップフロップを独立したことに
より、クロック信号とデータのシフトタイミングが右シ
フトと左シフトで半周期ずれるのを、シフト方向に応じ
てクロックパルスを反転することにより防止し、あるい
は、右シフトと左シフトの各々の場合に、第１あるいは
第２のラッチに入力データをラッチさせることにより防
止している。

（へ）実施例 第１図（ａ）、（ｂ）は、本発明の実施例を示す回路
図であり、４段の双方向シフトレジスタの例である。

第１図（ａ）において、FF1〜FF4は、各々インバータ
（１）（２）と、クロックφ，により相補的にオン及
びオフするトランスミッションゲート（３）（４）と、
から構成されたクロックドフリップフロップであり、FF
1、FF3とFF2、FF4は、入力データを取り込んで出力する
クロックφ、のタイミングが180度異なっている。

また、FF1、FF3の各出力は、インバータ（１）の出力
がインバータ（５）を介して各々D1、D3として出力さ
れ、FF2、FF4の各出力は、インバータ（１）の出力が各
々D2、D4として出力される。

（６）は、FF1〜FF4の入力に設けられた切り替え回路
であり、各切り替え回路（６）は、右シフトと左シフト
を切り替える制御信号R/Lにより、相補的にオン及びオ
フするトランスミッションゲート（７）（８）から構成
される。トランスミッションゲート（７）には、前段か
らの出力が印加され、トランスミッションゲート（８）
には、次段からの出力が印加される。

（９）（10）は、データの入出力端子である。端子
（９）は、FF1の切り替え回路（６）のトランスミッシ
ョンゲート（７）に接続され、さらに、制御信号R/Lで
制御されるトランスミッションゲート（11）を介してFF
1の出力と接続される。端子（10）は、FF4の切り替え回
路（６）のトランスミッションゲート（７）に接続さ
れ、さらに、制御信号R/Lで制御されるトランスミッシ
ョンゲート（12）を介してFF4の出力と接続される。

第１図（ｂ）は、第１図（ａ）に示されたシフトレジ
スタのクロックを発生するクロック制御回路（13）であ
る。クロック制御回路（13）は、インバータ（14）（1
5）と、制御信号C/Lによって制御され、シフトクロック
CLと反転信号▲▼を互いに入れ替えて出力φ、に
出力するトランスミッションゲート（16）（17）（18）
（19）とから構成される。クロック制御回路（13）の出
力φ、は、シフトレジスタのトランスミッションゲー
ト（３）（４）に印加される。

第１図（ａ）、（ｂ）において、制御信号R/Lが“L"
レベルの場合、トランスミッションゲート（７）がオン
するため、右シフトが選択される。また、トランスミシ
ョンゲート（17）（18）がオンするので、クロックφ、
は各々シフトクロックCL、CLとなる。従って、FF1、F
F3は、シフトクロックCLの立ち下がりで動作し、FF2、F
F4は、立ち上がりで動作する。

第２図（ａ）は、右シフトの動作を示すタイミング図
である。端子（９）に印加されたデータ“1"は、シフト
クロックCLの立ち下がりでFF1にシフトされ、シフトク
ロックCLの立ち上がりでFF2にシフトされる。以後は同
様にしてシフトされる。

一方、制御信号R/Lが“H"レベルの場合、トランスミ
ッションゲート（８）がオンするため、左シフトが選択
される。また、トランスミッションゲート（16）（19）
がオンするので、クロックφ、φは各々シフトクロック
CL、CLとなる。従って、FF1、FF3は、シフトクロックCL
の立ち上がりで動作し、FF2、FF4は、立ち下がりで動作
する。

第２図（ｂ）は、左シフトの動作を示すタイミング図
である。端子（19）に印加されたデータ“1"は、シフト
クロックCLの立ち下がりでFF4にシフトされ、シフトク
ロックCLの立ち上がりでFF3にシフトされる。以後は同
様にしてシフトされる。

従って、シフト方向によって、シフトクロックCL、CL
を反転することにより、データのシフトとシフトクロッ
クCLのタイミングが等しくなる。

第３図は、本発明の他の実施例を示す回路図である。
図において、第１図（ａ）と同一回路には同一図番を付
す。FF1〜FF5は、第１図（ａ）と同様に構成されたクロ
ックドフリップフロップであり、FF1〜FF5の入力には各
々切り替え回路（６）が同様に設られている。

この実施例の特徴とするところは、ダミーのフリップ
フロップFF0、FF6を設けた点である。FF0は、FF1の切り
替え回路（６）のトランスミッションゲート（７）と端
子（９）との間にトランスミッションゲート（20）とと
もに設けられ、FF6は、FF5の切り替え回路（６）のトラ
ンスミッションゲート（８）と端子（10）との間にトラ
ンスミッションゲート（21）と共に設けられている。ま
た、FF0、FF2、FF4、FF6は、シフトクロックCLの立ち下
がりで動作し、FF1、FF3、FF5は、シフトクロックCLの
立ち上がりで動作するように、シフトクロックCL、▲
▼がトランスミッションゲート（７）（８）に印加さ
れる。さらに、FF1、FF3、FF5では、インバータ（１）
の出力がD1、D3、D5として出力され、FF2、FF4では、イ
ンバータ（４）の出力がインバータ（22）によって反転
されてD2、D4として出力される。

第３図において、制御信号R/Lが“L"レベルの場合、
トランスミッションゲート（７）及びトランスミッショ
ンゲート（20）がオンするため、右シフトが選択され
る。従って、第４図（ａ）の如く、端子（９）に印加さ
れたデータ“1"は、シフトクロックCLの立ち下がりでFF
0にラッチされ、シフトクロックCLの立ち上がりでFF1に
シフトされる。そして、シフトクロックCLの次の立ち下
がりによって、FF2にシフトされる。以後は同様にして
シフトされる。

一方、制御信号R/Lが“H"レベルの場合、トランスミ
ッションゲート（８）及びトランスミッションゲート
（21）がオンするため、左シフトが選択される。従っ
て、第４図（ｂ）の如く、端子（10）に印加されたデー
タ“1"は、シフトクロックCLの立ち下がりでFF6にラッ
チされ、シフトクロックCLの立ち上がりでFF5にシフト
される。そして、シフトクロックCLの次の立ち下がりに
よって、FF4にシフトされる。以後は同様にしてシフト
される。

従って、第４図（ａ）（ｂ）の如く、D1〜D5から出力
されるデータとシフトクロックCLのタイミングは、シフ
ト方向に係わらず等しくなる。

尚、第２図、第４図のように、シフトレジスタの出力
は、半クロックずつ重なり合う部分が生じるが、液晶テ
レビなどの絵素を順次駆動する用とには何ら問題なく使
用できる。

（ト）発明の効果 上述の如く、本発明によれば、シフトレジスタを構成
するフリップフロップが従来の半分となるため、素子数
が減少し、半導体上の占有面積が小さくなる利点があ
る。また、シフトクロックCLの個数も半分となるので、
周波数が1/2となり、高速化が図れると共に、消費電力
も少なくなる利点がある。

【図面の簡単な説明】

第１図（ａ）（ｂ）は、本発明の実施例を示す回路図、
第２図（ａ）（ｂ）は、第１図（ａ）（ｂ）に示された
実施例の動作を示すタイミング図、第３図は、本発明の
他の実施例を示す回路図、第４図（ａ）（ｂ）は、第３
図に示された実施例の動作を示すタイミング図である。 FF1〜FF4、FF0〜FF6……クロックドフリップフロップ、
（６）……切り替え回路、（９）（10）……入出力端
子、（13）……クロック制御回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】マスタースレーブ型のクロックフリップフ
   ロップをマスター段、スレーブ段のクロックフリップフ
   ロップから、それぞれ別々の出力を行うシフトレジスタ
   において、 複数の継続接続されたマスタースレーブ型のクロックド
   フリップフロップと、 前記各クロックドフリップフロップの入力に設けられ、
   前段のクロックドフリップフロップの出力と後段のクロ
   ックドフリップフロップの出力とを制御信号によって選
   択切り替える切り替え回路と、 前記制御信号と連動して前記クロックドフリップフロッ
   プに供給するクロック信号の位相を反転するクロック制
   御回路と、 を備え、前記制御信号で変化するシフト方向に係わら
   ず、クロック信号とデータのシフトタイミングを同一と
   することを特徴とするシフトレジスタ。
2. 【請求項２】マスタースレーブ型のクロックフリップフ
   ロップをマスター段、スレーブ段のクロックフリップフ
   ロップから、それぞれ別々の出力を行うシフトレジスタ
   において、 複数の継続接続されたマスタースレーブ型のクロックド
   フリップフロップと、 前記各クロックドフリップフロップの入力に設けられ、
   前段のクロックドフリップフロップの出力と後段のクロ
   ックドフリップフロップの出力とを制御信号によって選
   択切り替える切り替え回路と、 前記制御信号によって選択された一シフト方向の入力に
   設けられ、入力された信号をラッチして前記初段のクロ
   ックドフリップフロップの入力に印加する第１のダミー
   ラッチと、 前記制御信号によって選択された他方のシフト方向の入
   力に設けられ、入力された信号をラッチして前記最終段
   のクロックドフリップフロップの入力に印加する第２の
   ダミーラッチと、 を備え、シフト方向に係わらず、クロック信号とデータ
   のシフトタイミングを同一とすることを特徴とするシフ
   トレジスタ。