JP2760945B2 - 薄膜多層配線構造体 - Google Patents
薄膜多層配線構造体Info
- Publication number
- JP2760945B2 JP2760945B2 JP6047228A JP4722894A JP2760945B2 JP 2760945 B2 JP2760945 B2 JP 2760945B2 JP 6047228 A JP6047228 A JP 6047228A JP 4722894 A JP4722894 A JP 4722894A JP 2760945 B2 JP2760945 B2 JP 2760945B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- wiring
- vias
- layers
- dielectric layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
【０００１】
【産業上の利用分野】本発明は、一般に、多層配線構造
体に係り、特に、平坦化技術を用いないバイア接続構造
を有する薄膜多層配線構造体に関する。
体に係り、特に、平坦化技術を用いないバイア接続構造
を有する薄膜多層配線構造体に関する。
【０００２】
【従来の技術】超大規模集積（ＶＬＳＩ）半導体回路
は、基板上に導電層及び非導電層を付着し、パターン形
成し、そして、このような層をいくつか積層することに
よって一般に製造される。ＶＬＳＩ回路がより高性能に
なり且つ複雑化するにつれて、積層される層すなわち面
の数が増え、従って平坦性（平面性）の問題が生じる。
この問題を解決するために多くの考慮がなされてきた。
例えば、米国特許第5,149,674 号のＪ．Ｌ．フリーマン
（Freeman ）等は、半導体ＶＬＳＩデバイスの内部に対
して、種々の接続パッドを平坦化するための方法を示し
ている。
は、基板上に導電層及び非導電層を付着し、パターン形
成し、そして、このような層をいくつか積層することに
よって一般に製造される。ＶＬＳＩ回路がより高性能に
なり且つ複雑化するにつれて、積層される層すなわち面
の数が増え、従って平坦性（平面性）の問題が生じる。
この問題を解決するために多くの考慮がなされてきた。
例えば、米国特許第5,149,674 号のＪ．Ｌ．フリーマン
（Freeman ）等は、半導体ＶＬＳＩデバイスの内部に対
して、種々の接続パッドを平坦化するための方法を示し
ている。
【０００３】同様の問題は、チップが取り付けられるパ
ッケージにおいても存在し、この場合、平坦性は明確な
利点を与えるが、コスト上の制限から、非平坦な表面形
状を使用せざるを得ない場合もある。これは、特に薄膜
多層配線構造体に当てはまり、バイアを囲む領域におい
て最も明らかである。バイアは、１つの層内の配線と他
の層内の配線との間に層間接続を与え、また相互接続の
ための外部インターフェースを与えるものとして従来技
術において公知である。接続されるべき配線が隣接する
層に存在しない場合でもバイア接続は使用される。
ッケージにおいても存在し、この場合、平坦性は明確な
利点を与えるが、コスト上の制限から、非平坦な表面形
状を使用せざるを得ない場合もある。これは、特に薄膜
多層配線構造体に当てはまり、バイアを囲む領域におい
て最も明らかである。バイアは、１つの層内の配線と他
の層内の配線との間に層間接続を与え、また相互接続の
ための外部インターフェースを与えるものとして従来技
術において公知である。接続されるべき配線が隣接する
層に存在しない場合でもバイア接続は使用される。
【０００４】図１及び図２は、従来の薄膜多層配線構造
体を例示している。図１は平坦化を用いた構造であり、
図２は平坦化を用いない構造である。
体を例示している。図１は平坦化を用いた構造であり、
図２は平坦化を用いない構造である。
【０００５】図１は、平坦化薄膜処理を用いて形成され
たバイア接続構造を有する従来の多層配線構造体を示す
断面図である。多層配線を与えるために、基板１４の上
に、種々の薄膜層が積層されている。薄膜配線層は、下
部の電圧／基準面９と、好ましくは互いに直交するＸと
Ｙの配線をそれぞれ与える２つの層１０及び１１と、上
部の電圧／基準面１２とからなる。下部の電圧／基準面
９は、絶縁体層即ち誘電体層１５によって基板１４から
分離されている。同様に、電圧／基準面９、１２及び２
つの配線面１０及び１１は誘電体層１６、１７、及び１
８によって互いに分離されている。バイア１〜８は、上
記のように、種々の金属層の間に垂直な相互接続を与え
る。半導体チップは、バイアを介して薄膜構造体と接続
される上面の端子パッド３７（図４及び図５参照）によ
って薄膜構造体の上面に取り付けられる。
たバイア接続構造を有する従来の多層配線構造体を示す
断面図である。多層配線を与えるために、基板１４の上
に、種々の薄膜層が積層されている。薄膜配線層は、下
部の電圧／基準面９と、好ましくは互いに直交するＸと
Ｙの配線をそれぞれ与える２つの層１０及び１１と、上
部の電圧／基準面１２とからなる。下部の電圧／基準面
９は、絶縁体層即ち誘電体層１５によって基板１４から
分離されている。同様に、電圧／基準面９、１２及び２
つの配線面１０及び１１は誘電体層１６、１７、及び１
８によって互いに分離されている。バイア１〜８は、上
記のように、種々の金属層の間に垂直な相互接続を与え
る。半導体チップは、バイアを介して薄膜構造体と接続
される上面の端子パッド３７（図４及び図５参照）によ
って薄膜構造体の上面に取り付けられる。
【０００６】電圧／基準面９及び１２は、チップ（図示
されていない）へ電圧及び電流を供給したり、配線層１
０及び１１に対してリターンパス（帰路）を与える電圧
面又は基準面であり、これによって、配線層の配線に電
気信号通信のための伝送線特性を与える。基準面はま
た、配線層に対するシールド機能を与え、これにより、
制御された電気的環境を与えると共に、結合ノイズを制
限する。
されていない）へ電圧及び電流を供給したり、配線層１
０及び１１に対してリターンパス（帰路）を与える電圧
面又は基準面であり、これによって、配線層の配線に電
気信号通信のための伝送線特性を与える。基準面はま
た、配線層に対するシールド機能を与え、これにより、
制御された電気的環境を与えると共に、結合ノイズを制
限する。
【０００７】導電層と誘電体層は多層薄膜処理において
順次形成される。誘電体層が付着され且つバイアが形成
され、次いで導体層が付着される。
順次形成される。誘電体層が付着され且つバイアが形成
され、次いで導体層が付着される。
【０００８】図１に示されている断面図は、すべての誘
電体層及び金属層を平坦化することを含む平坦化処理の
使用を想定している。図１において、ガラスセラミック
ス又はアルミナのような基板１４は多層配線構造体を支
持する。層１３は、薄膜層内のバイアと基板内のバイア
との間に電気的接続を与える金属パッドを示している。
パッド１３は一般に、２μ〜４μの厚さである。バイア
１〜８は、薄膜配線層の間に垂直方向の相互接続を与え
る導電バイアである。誘電体層１５、１６、１７及び１
８は、例えば、ポリイミド、ベンゼンシクロブタンなど
の有機誘電体ポリマからなる。誘電体層１５、１６、１
７及び１８は、導電層９、１０、１１及び１２の間に電
気的接続が形成されないようにする誘電体層である。導
電層９及び１２は、同一層上で電気的に接続されるＸと
Ｙの導体を備える電圧／基準面である。これらの層は電
圧面として動作し、電流をチップへ供給することができ
る。導電層１０及び１１はそれぞれ電気的相互接続を供
給するＸとＹの配線層である。Ｘ方向とＹ方向の配線
は、必要ならば、電気的特性に全く影響を与えずに交換
されてもよい。電圧／基準面９及び１２は、配線層１０
及び１１と物理的に近接しているので、これらの面は、
配線に対するリターンパスとして動作し、そして、配線
層１０及び１１の配線を伝送線として機能させる。
電体層及び金属層を平坦化することを含む平坦化処理の
使用を想定している。図１において、ガラスセラミック
ス又はアルミナのような基板１４は多層配線構造体を支
持する。層１３は、薄膜層内のバイアと基板内のバイア
との間に電気的接続を与える金属パッドを示している。
パッド１３は一般に、２μ〜４μの厚さである。バイア
１〜８は、薄膜配線層の間に垂直方向の相互接続を与え
る導電バイアである。誘電体層１５、１６、１７及び１
８は、例えば、ポリイミド、ベンゼンシクロブタンなど
の有機誘電体ポリマからなる。誘電体層１５、１６、１
７及び１８は、導電層９、１０、１１及び１２の間に電
気的接続が形成されないようにする誘電体層である。導
電層９及び１２は、同一層上で電気的に接続されるＸと
Ｙの導体を備える電圧／基準面である。これらの層は電
圧面として動作し、電流をチップへ供給することができ
る。導電層１０及び１１はそれぞれ電気的相互接続を供
給するＸとＹの配線層である。Ｘ方向とＹ方向の配線
は、必要ならば、電気的特性に全く影響を与えずに交換
されてもよい。電圧／基準面９及び１２は、配線層１０
及び１１と物理的に近接しているので、これらの面は、
配線に対するリターンパスとして動作し、そして、配線
層１０及び１１の配線を伝送線として機能させる。
【０００９】配線層１０及び１１における配線（伝送
線）の電気的特性は、電圧／基準面９及び１２内の導体
に対する配線の物理的位置を変えることによって変更し
得る。例えば、配線層１０の配線を電圧／基準面９及び
１２における２つの導体の間で移動させれば、キャパシ
タンスを減らすことができるが、インダクタンス、従っ
て伝送線のインピーダンスが大きくなる。図１の構造体
は平坦化処理を用い、すべての配線が同じ電気的環境に
置かれるので、すべての配線が同じ電気的特性を持つこ
とは容易に理解されよう。
線）の電気的特性は、電圧／基準面９及び１２内の導体
に対する配線の物理的位置を変えることによって変更し
得る。例えば、配線層１０の配線を電圧／基準面９及び
１２における２つの導体の間で移動させれば、キャパシ
タンスを減らすことができるが、インダクタンス、従っ
て伝送線のインピーダンスが大きくなる。図１の構造体
は平坦化処理を用い、すべての配線が同じ電気的環境に
置かれるので、すべての配線が同じ電気的特性を持つこ
とは容易に理解されよう。
【００１０】バイアは垂直の相互接続を提供する。図面
から理解できるように、バイアは平坦化処理されている
ので、すべてのバイアを積み重ねて、垂直に整列させる
ことができる。これにより、パッケージのすべての部分
即ち上面に位置するすべてのチップに対して均一な高さ
が提供される。平坦化処理はまた、チップを取り付ける
ための良好な電気的及び機械的接触表面を与える。従っ
て、平坦化処理は、あらゆる設計に欠くことのできない
次の２つの重要な特性を提供する。即ち、
から理解できるように、バイアは平坦化処理されている
ので、すべてのバイアを積み重ねて、垂直に整列させる
ことができる。これにより、パッケージのすべての部分
即ち上面に位置するすべてのチップに対して均一な高さ
が提供される。平坦化処理はまた、チップを取り付ける
ための良好な電気的及び機械的接触表面を与える。従っ
て、平坦化処理は、あらゆる設計に欠くことのできない
次の２つの重要な特性を提供する。即ち、
【００１１】１．すべての配線は、同じ電気的環境に置
かれるため、同じ電気的特性を有する。
かれるため、同じ電気的特性を有する。
【００１２】２．この構造は均一な高さを与え、従って
チップ取り付けのための良好な電気及び機械的表面を与
える。
チップ取り付けのための良好な電気及び機械的表面を与
える。
【００１３】図２は、平坦化処理を用いないで形成され
た非平坦化構造の薄膜多層配線構造体の断面図を示して
いる。この非平坦化構造はすべての平坦化処理ステップ
を除去することを意味し、これにより製造コストが減少
する。非平坦化処理（平坦化処理を用いない処理）は、
そのコストの減少により、業界では明らかに好ましいと
される方法である。平坦化処理ステップがすべてのレベ
ルにおいて完全に除去されるので、非平坦化処理は構造
全体では部分的に及び全体的に平坦でない表面形状を与
える。
た非平坦化構造の薄膜多層配線構造体の断面図を示して
いる。この非平坦化構造はすべての平坦化処理ステップ
を除去することを意味し、これにより製造コストが減少
する。非平坦化処理（平坦化処理を用いない処理）は、
そのコストの減少により、業界では明らかに好ましいと
される方法である。平坦化処理ステップがすべてのレベ
ルにおいて完全に除去されるので、非平坦化処理は構造
全体では部分的に及び全体的に平坦でない表面形状を与
える。
【００１４】製造コストは節約できるが、非平坦性は、
信頼性の低下、電気的特性のばらつきのような、いくつ
かの深刻な欠点を有しており、この内のいくつかについ
て以下に説明する。
信頼性の低下、電気的特性のばらつきのような、いくつ
かの深刻な欠点を有しており、この内のいくつかについ
て以下に説明する。
【００１５】図２において、参照番号１９、２１、２３
及び２５は垂直接続を与えるバイア、参照番号２７及び
３０は電圧／基準面であり、参照番号２８及び２９はそ
れぞれＸとＹの配線層であり、参照番号３１、３２、３
３及び３４は絶縁体層即ち誘電体層であり、参照番号１
３はパッド層であり、参照番号１４は基板である。非平
坦化処理の場合、導電金属バイア１９、２１、２３、２
５及びパッド２０、２２、２４、２６は、誘電体層３１
〜３４のバイア開口によりバイア面にへこみを生じ、へ
こみ部の壁上の金属の厚さが薄くなる傾向がある。金属
が薄くなることによる接続不良の問題をなくすため、バ
イアが他のバイアと整列しないように、非重ね合せ構造
にバイアを再配列することが行われる。図２に示されて
いるように、バイア１９、２１、２３及び２５は、横方
向に位置をずらされて階段状に配列されている。この技
術は、必要ではあるが、以下の３つの問題を生じる。
及び２５は垂直接続を与えるバイア、参照番号２７及び
３０は電圧／基準面であり、参照番号２８及び２９はそ
れぞれＸとＹの配線層であり、参照番号３１、３２、３
３及び３４は絶縁体層即ち誘電体層であり、参照番号１
３はパッド層であり、参照番号１４は基板である。非平
坦化処理の場合、導電金属バイア１９、２１、２３、２
５及びパッド２０、２２、２４、２６は、誘電体層３１
〜３４のバイア開口によりバイア面にへこみを生じ、へ
こみ部の壁上の金属の厚さが薄くなる傾向がある。金属
が薄くなることによる接続不良の問題をなくすため、バ
イアが他のバイアと整列しないように、非重ね合せ構造
にバイアを再配列することが行われる。図２に示されて
いるように、バイア１９、２１、２３及び２５は、横方
向に位置をずらされて階段状に配列されている。この技
術は、必要ではあるが、以下の３つの問題を生じる。
【００１６】ａ）電圧／基準面２７及び３０は、配線層
２８及び２９から横方向に変位される。これによって、
電圧／基準面内のいくつかの導体が、配線層内の導体か
ら横方向に離れる。図２において、配線層２８の最初の
（左側の）２つのＸ導体は、その真下に電圧／基準面２
７のＸ導体を有するが、上部の電圧／基準面３０のＸ導
体は右側へ横方向にずれている。同様に、配線層２８の
最後の（右側の）２つのＸ導体は、その真上に上部の電
圧／基準面３０のＸ導体を有するが、下部の電圧／基準
面２７のＸ導体は左側に横方向にずれている。電圧／基
準面の物理的な近さが配線の電気的特性に大きく影響す
るので、最初の２つのＸ導体、最後の２つのＸ導体、及
び中間の４つのＸ導体は、それらの電気的特性において
全体的に異なる。図２において、均一な電気的特性を有
する導体は完全に陰影付けされて示されており、異なる
電気的特性を有する導体は半分陰影付けされて示されて
いる。同様に、Ｙ導体２９も同様の性質を示す。導体の
３０％〜４０％のみが均一な電気的特性を有し、残りの
６０％〜７０％はこの構造及びレイアウトに従う異なる
電気的特性を有する。
２８及び２９から横方向に変位される。これによって、
電圧／基準面内のいくつかの導体が、配線層内の導体か
ら横方向に離れる。図２において、配線層２８の最初の
（左側の）２つのＸ導体は、その真下に電圧／基準面２
７のＸ導体を有するが、上部の電圧／基準面３０のＸ導
体は右側へ横方向にずれている。同様に、配線層２８の
最後の（右側の）２つのＸ導体は、その真上に上部の電
圧／基準面３０のＸ導体を有するが、下部の電圧／基準
面２７のＸ導体は左側に横方向にずれている。電圧／基
準面の物理的な近さが配線の電気的特性に大きく影響す
るので、最初の２つのＸ導体、最後の２つのＸ導体、及
び中間の４つのＸ導体は、それらの電気的特性において
全体的に異なる。図２において、均一な電気的特性を有
する導体は完全に陰影付けされて示されており、異なる
電気的特性を有する導体は半分陰影付けされて示されて
いる。同様に、Ｙ導体２９も同様の性質を示す。導体の
３０％〜４０％のみが均一な電気的特性を有し、残りの
６０％〜７０％はこの構造及びレイアウトに従う異なる
電気的特性を有する。
【００１７】ｂ）平坦化処理を用いない場合は、平面２
７及び３０の横方向変位によって、層２８と２９内のい
くつかの配線導体の長さに沿って山やくぼみが生じう
る。山やくぼみは、配線長さに沿ったキャパシタンスの
変化により電気的特性にも影響を与える。山やくぼみは
さらに、選択された点におけるポリイミドの薄化によっ
て、例えば、Ｘ配線２８が電圧／基準面２７の開口を横
切るとき、レベル間短絡を生じる恐れがある。
７及び３０の横方向変位によって、層２８と２９内のい
くつかの配線導体の長さに沿って山やくぼみが生じう
る。山やくぼみは、配線長さに沿ったキャパシタンスの
変化により電気的特性にも影響を与える。山やくぼみは
さらに、選択された点におけるポリイミドの薄化によっ
て、例えば、Ｘ配線２８が電圧／基準面２７の開口を横
切るとき、レベル間短絡を生じる恐れがある。
【００１８】ｃ）このような非平坦性及びバイア構造の
ため、垂直接続を提供するバイア１９、２１、２３、２
５及び端子パッド２０、２２、２４、２６は、固有の山
やくぼみを有する部分的に及び全体的に非平坦な上面を
生成することになる。表面における均一性の欠如はチッ
プを上面に取り付ける時に深刻な問題を生じる。従っ
て、非平坦化処理は製造が簡単であり且つ廉価である
が、図１の平坦化処理と比較したとき、全体の構造は多
くの芳しくない特徴を有しており、有用且つ効果的に使
用することができない。
ため、垂直接続を提供するバイア１９、２１、２３、２
５及び端子パッド２０、２２、２４、２６は、固有の山
やくぼみを有する部分的に及び全体的に非平坦な上面を
生成することになる。表面における均一性の欠如はチッ
プを上面に取り付ける時に深刻な問題を生じる。従っ
て、非平坦化処理は製造が簡単であり且つ廉価である
が、図１の平坦化処理と比較したとき、全体の構造は多
くの芳しくない特徴を有しており、有用且つ効果的に使
用することができない。
【００１９】
【発明が解決しようとする課題】従って、本発明の目的
は、平坦化構造を用いずに、非平坦化構造に伴う上述の
問題を極力軽減できるようにしたバイア接続構造を有す
る薄膜多層配線構造体を提供することである。
は、平坦化構造を用いずに、非平坦化構造に伴う上述の
問題を極力軽減できるようにしたバイア接続構造を有す
る薄膜多層配線構造体を提供することである。
【００２０】
【課題を解決するための手段】本発明の薄膜多層配線構
造体は、１つの局面によれば、基板と、少なくとも４層
の誘電体層と前記誘電体層と交互に積層された導電層と
を含む、前記基板上に設けられた多層構造体と、前記少
なくとも４層の誘電体層を貫通し、前記少なくとも４層
の誘電体層を間に含む２つの前記導電層間に、前記基板
に対して垂直方向の相互接続を与える導電路とを含み、
前記導電路は、前記少なくとも４層の誘電体層の各々に
設けられ且つそれぞれの誘電体層を貫通する、互いに相
互接続されたバイアを含み、前記導電路に含まれる前記
バイアは、らせんを形成するように互いに位置をずらし
て形成されていることを特徴とする。
造体は、１つの局面によれば、基板と、少なくとも４層
の誘電体層と前記誘電体層と交互に積層された導電層と
を含む、前記基板上に設けられた多層構造体と、前記少
なくとも４層の誘電体層を貫通し、前記少なくとも４層
の誘電体層を間に含む２つの前記導電層間に、前記基板
に対して垂直方向の相互接続を与える導電路とを含み、
前記導電路は、前記少なくとも４層の誘電体層の各々に
設けられ且つそれぞれの誘電体層を貫通する、互いに相
互接続されたバイアを含み、前記導電路に含まれる前記
バイアは、らせんを形成するように互いに位置をずらし
て形成されていることを特徴とする。
【００２１】本発明のもう１つの局面に従う薄膜多層配
線構造体は、基板と、複数の誘電体層と前記誘電体層と
交互に積層された導電層とを含む、前記基板上に形成さ
れた多層構造体と、前記複数の誘電体層を貫通し、前記
複数の誘電体層を間に含む２つの前記導電層間に、前記
基板に対して垂直方向の相互接続を与える導電路とを含
み、前記導電路は、前記複数の誘電体層の各々に設けら
れ且つそれぞれの誘電体層を貫通するバイアと、隣接す
る誘電体層間の前記導電層に設けられ、隣接する誘電体
層のバイアを相互接続する、前記バイアよりも大きな寸
法を有する導電パッドとを含み、前記導電路に含まれる
前記バイアは、前記バイアを含む垂直領域内の所定位置
を通る、前記基板に垂直な軸を回転中心として、各前記
バイアが隣接する誘電体層のバイアとは異なる回転角度
位置を持ち且つ前記軸を取り巻くように互いに位置をず
らして前記導電パッドに接続されていることを特徴とす
る。
線構造体は、基板と、複数の誘電体層と前記誘電体層と
交互に積層された導電層とを含む、前記基板上に形成さ
れた多層構造体と、前記複数の誘電体層を貫通し、前記
複数の誘電体層を間に含む２つの前記導電層間に、前記
基板に対して垂直方向の相互接続を与える導電路とを含
み、前記導電路は、前記複数の誘電体層の各々に設けら
れ且つそれぞれの誘電体層を貫通するバイアと、隣接す
る誘電体層間の前記導電層に設けられ、隣接する誘電体
層のバイアを相互接続する、前記バイアよりも大きな寸
法を有する導電パッドとを含み、前記導電路に含まれる
前記バイアは、前記バイアを含む垂直領域内の所定位置
を通る、前記基板に垂直な軸を回転中心として、各前記
バイアが隣接する誘電体層のバイアとは異なる回転角度
位置を持ち且つ前記軸を取り巻くように互いに位置をず
らして前記導電パッドに接続されていることを特徴とす
る。
【００２２】
【実施例】本発明は、平坦化処理のすべての特徴、即ち
電気的、機械的、及び信頼性のすべての特性を含む構造
体を形成するのに非平坦化処理を利用する。
電気的、機械的、及び信頼性のすべての特性を含む構造
体を形成するのに非平坦化処理を利用する。
【００２３】本発明の薄膜多層配線構造体は、図３、図
４、図５、図６及び図７を参照することにより、良く理
解されよう。
４、図５、図６及び図７を参照することにより、良く理
解されよう。
【００２４】図３は、本発明による構造体の断面図を示
している。この薄膜構造体は、図２において使用された
ような非平坦化処理を用いて製造される。図３には、基
板１４、端子パッド１３、導電性バイア１９、２１、２
３、２５、端子パッド２０、２２、２４、２６、電圧／
基準面２７、３０、ＸとＹの配線層２８、２９、並びに
絶縁体層即ち誘電体層３１、３２、３３、３４が示され
ている。本発明の構造体の種々の部分によって実行され
る機能は、図１及び図２と同じである。図２におけるよ
うに、非平坦化処理の使用は、製造中の不均一なメッキ
によりバイアの表面にへこみを生成する。それゆえ、バ
イアは互いにずらされる必要がある。図３の構造体は、
以下に述べる特徴を有するバイア構造を提供するため、
垂直な重ね合せを用いずに２次元的に位置をずらす方式
を各層において使用する。
している。この薄膜構造体は、図２において使用された
ような非平坦化処理を用いて製造される。図３には、基
板１４、端子パッド１３、導電性バイア１９、２１、２
３、２５、端子パッド２０、２２、２４、２６、電圧／
基準面２７、３０、ＸとＹの配線層２８、２９、並びに
絶縁体層即ち誘電体層３１、３２、３３、３４が示され
ている。本発明の構造体の種々の部分によって実行され
る機能は、図１及び図２と同じである。図２におけるよ
うに、非平坦化処理の使用は、製造中の不均一なメッキ
によりバイアの表面にへこみを生成する。それゆえ、バ
イアは互いにずらされる必要がある。図３の構造体は、
以下に述べる特徴を有するバイア構造を提供するため、
垂直な重ね合せを用いずに２次元的に位置をずらす方式
を各層において使用する。
【００２５】ｉ）このバイア構造は、配線面２８、２９
及び電圧／基準面２７、３０のそれぞれと干渉しない。
その結果、配線面２８、２９の導体と電圧／基準面２
７、３０の導体との間に横方向の変位が生じず、均一な
電気的特性を与える。従って、配線層２８及び２９にお
けるすべての配線は、同じ電気的環境及び同じ電気的特
性を有する。この特徴は、バイアを含む垂直領域が配線
層２８、２９、電圧／基準層２７、３０の配線又は導体
を含まないようにすることによって達成される。
及び電圧／基準面２７、３０のそれぞれと干渉しない。
その結果、配線面２８、２９の導体と電圧／基準面２
７、３０の導体との間に横方向の変位が生じず、均一な
電気的特性を与える。従って、配線層２８及び２９にお
けるすべての配線は、同じ電気的環境及び同じ電気的特
性を有する。この特徴は、バイアを含む垂直領域が配線
層２８、２９、電圧／基準層２７、３０の配線又は導体
を含まないようにすることによって達成される。
【００２６】ii）このバイア構造は、すべてのバイア１
９、２１、２３、及び２５に対して均一な高さを与え、
これにより、上面における非平坦性を除去する。これ
は、チップを取り付けるための均一な電気的及び機械的
表面を与える。
９、２１、２３、及び２５に対して均一な高さを与え、
これにより、上面における非平坦性を除去する。これ
は、チップを取り付けるための均一な電気的及び機械的
表面を与える。
【００２７】図３は、Ｘ及びＹの配線層２８、２９の配
線導体が電圧／基準面２７及び３０内の対応するＸ、Ｙ
導体と重なっていることを強調している。誘電体層３２
及び３４によって分離された導電層２７、２８及び２
９、３０の完全な重なりによって、配線導体は電圧／基
準面の対応するリターンパス導体をもつ。従って、誘電
体層は配線層と電圧／基準面との間に均一厚さを維持す
る。この技術は、誘電体層が薄くなることによって生じ
るレベル間短絡を減少させ、さらに、配線長さに沿った
均一なキャパシタンスによって配線路の電気的特性を一
定に維持する。これによって、本発明は、非平坦化処理
の欠点を除去し、且つ平坦化処理と実質的に同じ特性を
有する多層配線構造体を生成する。
線導体が電圧／基準面２７及び３０内の対応するＸ、Ｙ
導体と重なっていることを強調している。誘電体層３２
及び３４によって分離された導電層２７、２８及び２
９、３０の完全な重なりによって、配線導体は電圧／基
準面の対応するリターンパス導体をもつ。従って、誘電
体層は配線層と電圧／基準面との間に均一厚さを維持す
る。この技術は、誘電体層が薄くなることによって生じ
るレベル間短絡を減少させ、さらに、配線長さに沿った
均一なキャパシタンスによって配線路の電気的特性を一
定に維持する。これによって、本発明は、非平坦化処理
の欠点を除去し、且つ平坦化処理と実質的に同じ特性を
有する多層配線構造体を生成する。
【００２８】次に、バイア構造の詳細について説明す
る。
る。
【００２９】図４は、基板バイアを上面のチップへ接続
するバイアの接続構造を示し、バイアは位置をずらして
設けられる。図４の方式は、電流をチップへ供給する電
圧バイアに特に関連する。信号バイアに対する同様の方
式については後で説明する。図４においては、端子パッ
ド層１３が基板１４（図示されてない）上に形成され、
パッド１３は基板バイアを薄膜バイア１９に接続する。
パッド１３は一般にエッチング処理を用いて形成され、
一般に２〜４μの厚さであり、基板バイアの最悪ケース
の位置誤差を補償するのに十分な大きさを有する。２つ
の導電バイア１９は、パッド１３とその上のパッド２０
との間で垂直に接触する。図示されているように、非平
坦化処理により、それぞれのバイアの表面にへこみが形
成される。パッド２０は、図３の下部電圧／基準面２７
と同じ層上のバイアの上面に付着される。パッド２０
は、パッド１３と同じサイズか、又はそれよりも大きく
ても小さくてもよい。パッド２０は、パッド１３と完全
に又は部分的に重なり、バイア１９がパッド２０と重な
る部分を除いた重なり領域に平坦性を与えるので、特に
重要である。形成されるへこみのため、次のバイア２１
の組は、これらがバイア１９のへこみの上部に位置合わ
せされないように、バイア１９に対して横方向に変位さ
れる。同時に、バイア２１はパッド２０の領域内に配置
される。バイア２１はパッド２０と２２との間に垂直な
接触を与える。パッド２２は、パッド２０を完全と重な
り、且つバイア２１によって形成されるへこみの領域を
除く重なり領域に平坦性を与えるように付着される。同
様の構成がバイア２３、２５及びパッド２４、２６にも
使用される。本発明の構成を使用した場合、端子パッド
２６の表面は、その下の水平なパッド２０、２２、及び
２４を有するすべての領域で平坦である。パッド２６も
やはり表面にバイア２５によって形成されたへこみを有
する。次のバイア３５（図４）の組も横方向へ変位さ
れ、そして、チップを取り付けるための大きなパッド３
６がバイア３５の上に形成される。本発明のバイア構成
によれば、処理は非平坦性であるが、大きなパッド３６
は平坦であり、従ってこの構成はチップを取り付けるた
めの平らな表面を与える。好ましい実施例においては、
電流分割によって信頼性を高めるために２つのバイアが
各バイアレベルに設けられている。この冗長構成は、バ
イア接続の歩留りを増すことによって、製造の信頼性を
高めるので、特に重要である。必要であれば、１つの大
きなバイアを各バイアレベルに設けることもでき、且つ
同様の接続構成を使用することができる。図４からわか
るように、バイア対による電流分割を用いる場合、バイ
ア対１９を結ぶ線、バイア対２１を結ぶ線、バイア対２
３を結ぶ線、バイア対２５を結ぶ線、及び２つのバイア
３５を結ぶ線は、回転されており、バイア対は２重のら
せんを形成する。図４から明らかなように、導電パッド
２０、２２、２４、２６は同じ中心位置を持つように形
成されており、バイア１９、２１、２３、２５は、この
中心位置を通る、基板１４に垂直な軸を回転中心とした
とき、隣接する誘電体層のバイアとは異なる回転角度位
置を持ち且つこの軸を取り巻くように互いに位置をずら
して形成されている。図４において、パッド２０はパッ
ド２６よりも大きく示されている。これはパッド２０が
下部の電圧／基準面２７に横方向に接続されるからであ
る。図４に示されているバイア構成は、製造の信頼性を
高めるために冗長性が使用される電圧バイアを示してい
る。信号バイアによって運ばれる電流は小さいから、バ
イアの冗長性は信号バイアには必要とされない。従っ
て、以下に示される信号バイアのための端子パッド２２
及び２４に対しては、２つのバイアを物理的に接続する
必要はなく、従って配線性が高まる。上部の電圧／基準
面と接続されているパッド２６（パッド２６はパッド２
０よりも大きい）を有する同様の電圧バイア構成が、電
圧／基準面３０に対する異なる電圧レベルのために使用
することもできる。
するバイアの接続構造を示し、バイアは位置をずらして
設けられる。図４の方式は、電流をチップへ供給する電
圧バイアに特に関連する。信号バイアに対する同様の方
式については後で説明する。図４においては、端子パッ
ド層１３が基板１４（図示されてない）上に形成され、
パッド１３は基板バイアを薄膜バイア１９に接続する。
パッド１３は一般にエッチング処理を用いて形成され、
一般に２〜４μの厚さであり、基板バイアの最悪ケース
の位置誤差を補償するのに十分な大きさを有する。２つ
の導電バイア１９は、パッド１３とその上のパッド２０
との間で垂直に接触する。図示されているように、非平
坦化処理により、それぞれのバイアの表面にへこみが形
成される。パッド２０は、図３の下部電圧／基準面２７
と同じ層上のバイアの上面に付着される。パッド２０
は、パッド１３と同じサイズか、又はそれよりも大きく
ても小さくてもよい。パッド２０は、パッド１３と完全
に又は部分的に重なり、バイア１９がパッド２０と重な
る部分を除いた重なり領域に平坦性を与えるので、特に
重要である。形成されるへこみのため、次のバイア２１
の組は、これらがバイア１９のへこみの上部に位置合わ
せされないように、バイア１９に対して横方向に変位さ
れる。同時に、バイア２１はパッド２０の領域内に配置
される。バイア２１はパッド２０と２２との間に垂直な
接触を与える。パッド２２は、パッド２０を完全と重な
り、且つバイア２１によって形成されるへこみの領域を
除く重なり領域に平坦性を与えるように付着される。同
様の構成がバイア２３、２５及びパッド２４、２６にも
使用される。本発明の構成を使用した場合、端子パッド
２６の表面は、その下の水平なパッド２０、２２、及び
２４を有するすべての領域で平坦である。パッド２６も
やはり表面にバイア２５によって形成されたへこみを有
する。次のバイア３５（図４）の組も横方向へ変位さ
れ、そして、チップを取り付けるための大きなパッド３
６がバイア３５の上に形成される。本発明のバイア構成
によれば、処理は非平坦性であるが、大きなパッド３６
は平坦であり、従ってこの構成はチップを取り付けるた
めの平らな表面を与える。好ましい実施例においては、
電流分割によって信頼性を高めるために２つのバイアが
各バイアレベルに設けられている。この冗長構成は、バ
イア接続の歩留りを増すことによって、製造の信頼性を
高めるので、特に重要である。必要であれば、１つの大
きなバイアを各バイアレベルに設けることもでき、且つ
同様の接続構成を使用することができる。図４からわか
るように、バイア対による電流分割を用いる場合、バイ
ア対１９を結ぶ線、バイア対２１を結ぶ線、バイア対２
３を結ぶ線、バイア対２５を結ぶ線、及び２つのバイア
３５を結ぶ線は、回転されており、バイア対は２重のら
せんを形成する。図４から明らかなように、導電パッド
２０、２２、２４、２６は同じ中心位置を持つように形
成されており、バイア１９、２１、２３、２５は、この
中心位置を通る、基板１４に垂直な軸を回転中心とした
とき、隣接する誘電体層のバイアとは異なる回転角度位
置を持ち且つこの軸を取り巻くように互いに位置をずら
して形成されている。図４において、パッド２０はパッ
ド２６よりも大きく示されている。これはパッド２０が
下部の電圧／基準面２７に横方向に接続されるからであ
る。図４に示されているバイア構成は、製造の信頼性を
高めるために冗長性が使用される電圧バイアを示してい
る。信号バイアによって運ばれる電流は小さいから、バ
イアの冗長性は信号バイアには必要とされない。従っ
て、以下に示される信号バイアのための端子パッド２２
及び２４に対しては、２つのバイアを物理的に接続する
必要はなく、従って配線性が高まる。上部の電圧／基準
面と接続されているパッド２６（パッド２６はパッド２
０よりも大きい）を有する同様の電圧バイア構成が、電
圧／基準面３０に対する異なる電圧レベルのために使用
することもできる。
【００３０】図５は、信号貫通バイアのためのバイア構
成を示している。バイア構成の基本原理は図４と類似し
ている。しかしながら、その違いは、２つのバイアがパ
ッド２２、２２'及び２４、２４'上で電気的に分離され
ていることである。上記のように、パッドはその下側の
パッドと常に重なっており、これにより平坦性を確実に
する。図５において、バイア２１、２３、及び２５はプ
ログラマブルであり、配線に基づいて、形成されてもよ
いし形成されなくてもよい。パッド２２、２４及びバイ
ア２３は、配線方向をＸからＹへ、又はＹからＸへ、変
更するための変換層として使用される。配線の方向を変
更するためのバイア構成の使用の例が図６に示されてい
る。図６において、バイア２５は形成されておらず（プ
ログラマブル）、従って、チップ取り付けのためのパッ
ドとの接続はパッド２４への接続を持たない。このとき
は、あるＸ線路（配線）がパッド２２と接続し、次にバ
イア２３を介してパッド２４と接続し、次にＹ方向の線
路と接続し、次いでＸ、Ｙ配線の他の交点に位置する介
在バイア（図６には、インタスティシャルバイアと記載
されている）によって異なる経路のＸワイヤへ降りるよ
うに接続することができる。同様に、あるＹ線路がパッ
ド２４と接続し、次にバイア２３を介してパッド２２と
接続し、次いで介在バイアを介して異なる経路のＸ又は
Ｙ線路と接続するように使用することができる。従っ
て、信号位置における２組のバイアは、方向変換器とし
て使用することができ、これにより配線性がかなり高め
られる。一方、信頼性が最重要の要素であり、配線性が
問題でない場合は、図４における冗長バイア構成を使用
し得る。
成を示している。バイア構成の基本原理は図４と類似し
ている。しかしながら、その違いは、２つのバイアがパ
ッド２２、２２'及び２４、２４'上で電気的に分離され
ていることである。上記のように、パッドはその下側の
パッドと常に重なっており、これにより平坦性を確実に
する。図５において、バイア２１、２３、及び２５はプ
ログラマブルであり、配線に基づいて、形成されてもよ
いし形成されなくてもよい。パッド２２、２４及びバイ
ア２３は、配線方向をＸからＹへ、又はＹからＸへ、変
更するための変換層として使用される。配線の方向を変
更するためのバイア構成の使用の例が図６に示されてい
る。図６において、バイア２５は形成されておらず（プ
ログラマブル）、従って、チップ取り付けのためのパッ
ドとの接続はパッド２４への接続を持たない。このとき
は、あるＸ線路（配線）がパッド２２と接続し、次にバ
イア２３を介してパッド２４と接続し、次にＹ方向の線
路と接続し、次いでＸ、Ｙ配線の他の交点に位置する介
在バイア（図６には、インタスティシャルバイアと記載
されている）によって異なる経路のＸワイヤへ降りるよ
うに接続することができる。同様に、あるＹ線路がパッ
ド２４と接続し、次にバイア２３を介してパッド２２と
接続し、次いで介在バイアを介して異なる経路のＸ又は
Ｙ線路と接続するように使用することができる。従っ
て、信号位置における２組のバイアは、方向変換器とし
て使用することができ、これにより配線性がかなり高め
られる。一方、信頼性が最重要の要素であり、配線性が
問題でない場合は、図４における冗長バイア構成を使用
し得る。
【００３１】横方向に変位した垂直な接続の概念に基づ
いたバイア構成は、次の３つの基本的な特徴を有する。
いたバイア構成は、次の３つの基本的な特徴を有する。
【００３２】ａ）貫通バイアは垂直な領域内に存在し、
（信号バイアにＸ、Ｙ方向変換が使用されない限り）こ
の領域内にはＸ、Ｙ配線を含まない。従ってバイアは、
図１の平坦化構造と同様に配線又は導体を妨害しない。
（信号バイアにＸ、Ｙ方向変換が使用されない限り）こ
の領域内にはＸ、Ｙ配線を含まない。従ってバイアは、
図１の平坦化構造と同様に配線又は導体を妨害しない。
【００３３】ｂ）本発明のバイア構成によれば、大きな
パッド３６（図４）は平坦であり、図１の平坦化処理と
同様にチップ取り付けのための清浄な電気的表面を提供
する。
パッド３６（図４）は平坦であり、図１の平坦化処理と
同様にチップ取り付けのための清浄な電気的表面を提供
する。
【００３４】ｃ）バイア位置におけるＸ及びＹの方向変
換機能は配線性を高め、従って接続性も高める。
換機能は配線性を高め、従って接続性も高める。
【００３５】図７は好ましい配線レイアウトを示してい
る。下部の電圧／基準面２７は、チップ接続のための開
口を含む一連のＸとＹの導体を備える。この方式は、熱
サイクルによるポリマーのガス抜きのために処理の観点
から必要とされる。ソリッド（中実）の平面は、薄膜材
料のガス抜けが金属に膨れや破壊を生じさせるので、電
圧／基準面２７及び３０に使用することはできない。Ｘ
の配線層２８は、配線が電圧／基準面２７の対応するＸ
導体と重なるように付着される。好ましい実施例におい
ては、電圧／基準面２７の導体はＸ配線層２８における
配線導体よりも幅が広い。この方式は、均一な誘電体層
が、Ｘ配線導体と電圧／基準面２７の対応する導体との
間に常に存在することを確実にし、これにより配線導体
の長さに沿って同じキャパシタンスを維持することがで
きる。配線層２９が次に付着され、次に電圧／基準層３
０がＸ導体２８及びＹ導体２９と重なるＸとＹの導体に
よって形成される。この方法を用いると、上部の電圧／
基準面３０は常に対応するＹ導体２９を持つことにな
り、配線導体の長さに沿って同じキャパシタンスを保持
する。Ｙ配線層２９は電圧／基準面２７に対して山とく
ぼみを有し、Ｘ配線層２８は電圧／基準面３０に対して
山とくぼみを有するが、電圧／基準面２７及び３０は遠
く隔てられており、配線路の電気的特性にほとんど影響
を与えない。さらに、山とくぼみは存在するが、すべて
の配線路が同じ電気的特性を有する。電圧／基準面２７
及び３０に対して図７に示されているようなメッシュ構
造を使用し、配線層２８及び２９のＸ及びＹ配線導体が
完全にシールドされるようにすることによって、高速信
号を伝搬するための均一な電気的環境が得られる。従っ
て、非平坦化構造体における伝送線路は、平坦化構造体
における伝送線路と実質的に同じ電気的特性を有する。
る。下部の電圧／基準面２７は、チップ接続のための開
口を含む一連のＸとＹの導体を備える。この方式は、熱
サイクルによるポリマーのガス抜きのために処理の観点
から必要とされる。ソリッド（中実）の平面は、薄膜材
料のガス抜けが金属に膨れや破壊を生じさせるので、電
圧／基準面２７及び３０に使用することはできない。Ｘ
の配線層２８は、配線が電圧／基準面２７の対応するＸ
導体と重なるように付着される。好ましい実施例におい
ては、電圧／基準面２７の導体はＸ配線層２８における
配線導体よりも幅が広い。この方式は、均一な誘電体層
が、Ｘ配線導体と電圧／基準面２７の対応する導体との
間に常に存在することを確実にし、これにより配線導体
の長さに沿って同じキャパシタンスを維持することがで
きる。配線層２９が次に付着され、次に電圧／基準層３
０がＸ導体２８及びＹ導体２９と重なるＸとＹの導体に
よって形成される。この方法を用いると、上部の電圧／
基準面３０は常に対応するＹ導体２９を持つことにな
り、配線導体の長さに沿って同じキャパシタンスを保持
する。Ｙ配線層２９は電圧／基準面２７に対して山とく
ぼみを有し、Ｘ配線層２８は電圧／基準面３０に対して
山とくぼみを有するが、電圧／基準面２７及び３０は遠
く隔てられており、配線路の電気的特性にほとんど影響
を与えない。さらに、山とくぼみは存在するが、すべて
の配線路が同じ電気的特性を有する。電圧／基準面２７
及び３０に対して図７に示されているようなメッシュ構
造を使用し、配線層２８及び２９のＸ及びＹ配線導体が
完全にシールドされるようにすることによって、高速信
号を伝搬するための均一な電気的環境が得られる。従っ
て、非平坦化構造体における伝送線路は、平坦化構造体
における伝送線路と実質的に同じ電気的特性を有する。
【００３６】上記の説明により、平坦化処理のすべての
特徴を実質的に有する構造体が非平坦化処理を用いて作
成された。
特徴を実質的に有する構造体が非平坦化処理を用いて作
成された。
【００３７】
【発明の効果】本発明によれば、平坦化構造を用いず
に、平坦化構造と実質的に同じ特性を有する薄膜多層配
線構造体を実現することができる。
に、平坦化構造と実質的に同じ特性を有する薄膜多層配
線構造体を実現することができる。
【００３８】
【図面の簡単な説明】
【図１】平坦化処理を用いたバイア構造を有する従来の
薄膜多層配線構造体の断面を概略的に示す図である。
薄膜多層配線構造体の断面を概略的に示す図である。
【図２】非平坦化処理に基づくバイア構造を有する従来
の薄膜多層配線構造体の断面を概略的に示す図である。
の薄膜多層配線構造体の断面を概略的に示す図である。
【図３】本発明の好ましい実施例によるバイア構造を有
する、非平坦化処理に基づく薄膜多層配線構造体の断面
を概略的に示す図である。
する、非平坦化処理に基づく薄膜多層配線構造体の断面
を概略的に示す図である。
【図４】らせんを形成するように各層のバイアの位置を
ずらした、本発明によるバイア接続構成を示す図であ
る。
ずらした、本発明によるバイア接続構成を示す図であ
る。
【図５】本発明によるらせん状バイア接続構成の別の例
を示す図である。
を示す図である。
【図６】種々の層における線路を、介在バイア（インタ
スティシャルバイア）の使用により方向変換する方法を
示す斜視図である。
スティシャルバイア）の使用により方向変換する方法を
示す斜視図である。
【図７】本発明に関して使用されるメッシュ構造の配線
レイアウトを示す図である。
レイアウトを示す図である。
１３ パッド １４ 基板 １９、２１、２３、２５ 導電性バイア ２０、２２、２４、２６ パッド ２７、３０ 電圧／基準面 ２８、２９ ＸとＹの配線層 ３１、３２、３３、及び３４ 誘電体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイムズ アレキサンダー マクドナ ルド アメリカ合衆国12550、ニューヨーク州 ニューバーロウ、モナーク ドライヴ 53 (72)発明者 ケシャヴ プラサド アメリカ合衆国12601、ニューヨーク州 パキプシ、ハドソン ハーバー 1201 (72)発明者 ゴードン ジャイ ロビンズ アメリカ合衆国12590、ニューヨーク州 ワッピンガーズ フォールズ、ロスィー ロード ロード ナンバー７ (72)発明者 マドハヴァン スワミナサン アメリカ合衆国12550、ニューヨーク州 ニューバーロウ、ウイリアムズバーロウ ドライヴ ９ (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (6)
- 【請求項１】基板と、 少なくとも４層の誘電体層と、前記誘電体層と交互に積
層された導電層とを含む、前記基板上に設けられた多層
構造体と、 前記少なくとも４層の誘電体層を貫通し、前記少なくと
も４層の誘電体層を間に含む２つの前記導電層間に、前
記基板に対して垂直方向の相互接続を与える導電路とを
含み、 前記導電路は、前記少なくとも４層の誘電体層の各々に
設けられ且つそれぞれの誘電体層を貫通する、互いに相
互接続されたバイアを含み、 前記導電路に含まれる前記バイアは、らせんを形成する
ように互いに位置をずらして形成されていることを特徴
とする薄膜多層配線構造体。 - 【請求項２】前記バイアが、電流分割をするように対構
成で設けられていることを特徴とする請求項１記載の薄
膜多層配線構造体。 - 【請求項３】前記導電層は、Ｘ配線導体を含むＸ配線層
と、Ｙ配線導体を含むＹ配線層と、Ｘ及びＹの導体をそ
れぞれ含む第１及び第２の電圧／基準面とを含み、 前記Ｘ配線導体は前記第１及び第２の電圧／基準面の前
記Ｘ導体と位置的に整列し、前記Ｙ配線導体は前記第１
及び第２の電圧／基準面の前記Ｙ導体と位置的に整列し
ていることを特徴とする請求項１又は２に記載の薄膜多
層配線構造体。 - 【請求項４】基板と、 複数の誘電体層と、前記誘電体層と交互に積層された導
電層とを含む、前記基板上に形成された多層構造体と、 前記複数の誘電体層を貫通し、前記複数の誘電体層を間
に含む２つの前記導電層間に、前記基板に対して垂直方
向の相互接続を与える導電路とを含み、 前記導電路は、前記複数の誘電体層の各々に設けられ且
つそれぞれの誘電体層を貫通するバイアと、隣接する誘
電体層間の前記導電層に設けられ、隣接する誘電体層の
バイアを相互接続する、前記バイアよりも大きな寸法を
有する導電パッドとを含み、 前記導電路に含まれる前記バイアは、前記バイアを含む
垂直領域内の所定位置を通る、前記基板に垂直な軸を回
転中心として、各前記バイアが隣接する誘電体層のバイ
アとは異なる回転角度位置を持ち且つ前記軸を取り巻く
ように互いに位置をずらして前記導電パッドに接続され
ていることを特徴とする薄膜多層配線構造体。 - 【請求項５】すべての前記導電パッドが前記所定位置に
中心を持つように形成されていることを特徴とする請求
項４に記載の薄膜多層配線構造体。 - 【請求項６】前記バイアが、電流分割をするように対構
成で設けられていることを特徴とする請求項４又は５に
記載の薄膜多層配線構造体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US065385 | 1993-05-24 | ||
| US65385 | 1993-05-24 | ||
| US08/065,385 US5378927A (en) | 1993-05-24 | 1993-05-24 | Thin-film wiring layout for a non-planar thin-film structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0714939A JPH0714939A (ja) | 1995-01-17 |
| JP2760945B2 true JP2760945B2 (ja) | 1998-06-04 |
Family
ID=22062362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6047228A Expired - Lifetime JP2760945B2 (ja) | 1993-05-24 | 1994-03-17 | 薄膜多層配線構造体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5378927A (ja) |
| EP (1) | EP0626727A3 (ja) |
| JP (1) | JP2760945B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011142581A2 (ko) * | 2010-05-10 | 2011-11-17 | 하나마이크론(주) | 적층형 반도체 패키지 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486493A (en) * | 1994-02-25 | 1996-01-23 | Jeng; Shin-Puu | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
| US5726621A (en) * | 1994-09-12 | 1998-03-10 | Cooper Industries, Inc. | Ceramic chip fuses with multiple current carrying elements and a method for making the same |
| JP2926689B2 (ja) * | 1995-06-07 | 1999-07-28 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電子構成要素のパッケージ化のための多層モジュール |
| US5973396A (en) | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
| US5801452A (en) * | 1996-10-25 | 1998-09-01 | Micron Technology, Inc. | Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member |
| JP3562568B2 (ja) * | 1999-07-16 | 2004-09-08 | 日本電気株式会社 | 多層配線基板 |
| JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| US6522011B1 (en) | 2000-08-15 | 2003-02-18 | Micron Technology, Inc. | Low capacitance wiring layout and method for making same |
| KR100702554B1 (ko) * | 2002-05-23 | 2007-04-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 다층 전자 장치 캐리어의 개량된 적층 비아 구조 |
| US7164197B2 (en) * | 2003-06-19 | 2007-01-16 | 3M Innovative Properties Company | Dielectric composite material |
| DE102004032761A1 (de) * | 2004-07-06 | 2006-01-26 | Infineon Technologies Ag | Verfahren zur Herstellung komplex strukturierter Leitbahnebenen mit Kontaktflächen auf elektronischen Bauelementen |
| TWI287805B (en) * | 2005-11-11 | 2007-10-01 | Ind Tech Res Inst | Composite conductive film and semiconductor package using such film |
| JP4377342B2 (ja) * | 2005-01-18 | 2009-12-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム |
| US8405216B2 (en) * | 2005-06-29 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for integrated circuits |
| JP4901302B2 (ja) * | 2006-05-26 | 2012-03-21 | 株式会社東芝 | 半導体集積回路 |
| TWI301631B (en) * | 2006-07-21 | 2008-10-01 | Via Tech Inc | Integrated circuit with spare cells |
| US8138607B2 (en) * | 2009-04-15 | 2012-03-20 | International Business Machines Corporation | Metal fill structures for reducing parasitic capacitance |
| US8400781B2 (en) * | 2009-09-02 | 2013-03-19 | Mosaid Technologies Incorporated | Using interrupted through-silicon-vias in integrated circuits adapted for stacking |
| KR20110124063A (ko) | 2010-05-10 | 2011-11-16 | 하나 마이크론(주) | 적층형 반도체 패키지 |
| KR101692434B1 (ko) * | 2010-06-28 | 2017-01-18 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US9093430B2 (en) * | 2013-08-16 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal pad offset for multi-layer metal layout |
| US11270955B2 (en) * | 2018-11-30 | 2022-03-08 | Texas Instruments Incorporated | Package substrate with CTE matching barrier ring around microvias |
| US11804440B2 (en) * | 2021-01-28 | 2023-10-31 | Globalfoundries U.S. Inc. | Chip module with robust in-package interconnects |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4210885A (en) * | 1978-06-30 | 1980-07-01 | International Business Machines Corporation | Thin film lossy line for preventing reflections in microcircuit chip package interconnections |
| US4430365A (en) * | 1982-07-22 | 1984-02-07 | International Business Machines Corporation | Method for forming conductive lines and vias |
| JPS6159855A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | 集積回路装置 |
| US4897708A (en) * | 1986-07-17 | 1990-01-30 | Laser Dynamics, Inc. | Semiconductor wafer array |
| JPH02148862A (ja) * | 1988-11-30 | 1990-06-07 | Hitachi Ltd | 回路素子パッケージ、キャリヤ基板および製造方法 |
| EP0382203B1 (en) * | 1989-02-10 | 1995-04-26 | Fujitsu Limited | Ceramic package type semiconductor device and method of assembling the same |
| JP2503725B2 (ja) * | 1990-05-18 | 1996-06-05 | 日本電気株式会社 | 多層配線基板 |
| US5149674A (en) * | 1991-06-17 | 1992-09-22 | Motorola, Inc. | Method for making a planar multi-layer metal bonding pad |
| US5239448A (en) * | 1991-10-28 | 1993-08-24 | International Business Machines Corporation | Formulation of multichip modules |
-
1993
- 1993-05-24 US US08/065,385 patent/US5378927A/en not_active Expired - Fee Related
-
1994
- 1994-03-17 JP JP6047228A patent/JP2760945B2/ja not_active Expired - Lifetime
- 1994-04-22 EP EP94480032A patent/EP0626727A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011142581A2 (ko) * | 2010-05-10 | 2011-11-17 | 하나마이크론(주) | 적층형 반도체 패키지 |
| WO2011142581A3 (ko) * | 2010-05-10 | 2012-03-01 | 하나마이크론(주) | 적층형 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0714939A (ja) | 1995-01-17 |
| EP0626727A3 (en) | 1995-04-19 |
| US5378927A (en) | 1995-01-03 |
| EP0626727A2 (en) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760945B2 (ja) | 薄膜多層配線構造体 | |
| US5272600A (en) | Electrical interconnect device with interwoven power and ground lines and capacitive vias | |
| US4866507A (en) | Module for packaging semiconductor integrated circuit chips on a base substrate | |
| KR100451110B1 (ko) | 집적회로용배선방식 | |
| JP2575734B2 (ja) | 集積回路実装構造体 | |
| US4888665A (en) | Customizable circuitry | |
| US7586175B2 (en) | Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface | |
| US6424036B1 (en) | Semiconductor device and method for manufacturing the same | |
| US20020060366A1 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| JPH0587977B2 (ja) | ||
| US7407883B2 (en) | Electronic package with improved current carrying capability and method of forming the same | |
| JP2001127247A (ja) | 半導体装置 | |
| KR910003544B1 (ko) | 반도체장치 | |
| JP3467445B2 (ja) | 半導体装置およびその製造方法 | |
| US5081561A (en) | Customizable circuitry | |
| US20100244274A1 (en) | Wiring board | |
| KR100873450B1 (ko) | 복수의 도전성 구조체 레벨을 갖는 집적 회로 장치 및 방법 | |
| US5021869A (en) | Monolithic semiconductor chip interconnection technique and arrangement | |
| KR100288666B1 (ko) | 배선구조물및그의제조방법과전기장치 | |
| US7667291B2 (en) | FPGA structure provided with multi parallel structure and method for forming the same | |
| JPH03215995A (ja) | 多層配線モジュール | |
| US20240096793A1 (en) | Non-planar metal-insulator-metal structure | |
| KR100333380B1 (ko) | 웨이퍼 레벨 패키지 | |
| JPH07123150B2 (ja) | ハイブリッド半導体モジュール | |
| US6770973B2 (en) | Semiconductor apparatus including a multi-layer wiring configuration and manufacturing method therefor |