KR100451110B1 - 집적회로용배선방식 - Google Patents

집적회로용배선방식 Download PDF

Info

Publication number
KR100451110B1
KR100451110B1 KR10-1998-0701905A KR19980701905A KR100451110B1 KR 100451110 B1 KR100451110 B1 KR 100451110B1 KR 19980701905 A KR19980701905 A KR 19980701905A KR 100451110 B1 KR100451110 B1 KR 100451110B1
Authority
KR
South Korea
Prior art keywords
layer
metal
dielectric
wiring
layers
Prior art date
Application number
KR10-1998-0701905A
Other languages
English (en)
Other versions
KR19990044651A (ko
Inventor
앤드리 스톨메이저
Original Assignee
아드밴스트 마이크로 디이바이시스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아드밴스트 마이크로 디이바이시스 인코포레이티드 filed Critical 아드밴스트 마이크로 디이바이시스 인코포레이티드
Publication of KR19990044651A publication Critical patent/KR19990044651A/ko
Application granted granted Critical
Publication of KR100451110B1 publication Critical patent/KR100451110B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

신규 인터커넥트 레이아웃 방법 및 금속층 스킴이 제공된다. 본 발명의 공정은 서로의 최상부상에 스택된 패턴 금속층(32, 36)으로 부터 유일하게 형성된 다중 레벨 인터커넥트 구조를 제공한다. 수평 경로를 따라 전기 접속하는 인터커넥트 라인 및, 수직 경로를 따라 전기 접속하는 접점 양자 모두는 패턴된 금속 인터커넥트를 이용하여 빌딩-블록으로서 형성될 수 있다. 두꺼운 인터커넥트 라인을 구성하도록 더욱 두꺼운 금속층을 형성하기 위해, 2 이상의 패턴된 금속층은 서로 스택될 수 있다.

Description

집적회로용 배선 방식
현재의 집적회로에서 고패킹 밀도를 위하여 반도체 기판내에 형성되는 집적회로 소자에 대한 금속 접속은 다층 배선에 의해 행해진다. 다층 배선의 각 층은 층간 유전체에 의해 반도체 기판상에 지지된다. 서로 다른 층간을 전기 접속하기 위해서는, 이런 서로 다른 층간에 접점(contact)이 금속 플러그(metal plug)형태로 삽입된다.
서브 마이크로미터 소자의 경우, 서로 다른 층간에 배선을 형성할 접점으로서 텅스텐 플러그가 산업상 광범위하게 사용되어 왔다. 통상적으로, 텅스텐 플러그는 다마신(damascene) 금속화 공정을 사용하여 층간 운전체내에 형성된다. "다마신"이란 트렌치(trench) 또는 접점/비아 개구(contact/via opening)를 형성한 다음, 이를 CVD(화학적 진공 증착)법, PVD(물리적 진공 증착)법 또는 다른 기술을 사용하여 금속으로 매립 하고, 이어서 과 매립된 영역을 제거하도록 연마 또는 에치백(etchback)하는 공정을 의미한다. 이는 고대 다마스커스의 금 세공사에 의해 경질 표면상에 패턴 또는 디자인을 세공하고, 미세 금선(fine gold wire)을 디자인된 패턴에 박아 넣는 공정에 기초를 두고 있다.
텅스텐 플러그는 먼저 층간 유전체를 형성하는 산화물을 증착함으로써 형성된다. 그 후, 산화물을 순차적으로 패턴하고, 에칭하여, 층간 유전체 내에서 접점/비아 개구를 형성한다. 그후, 이런 접점/비아 개구는 블랭킷(blanket) 텅스텐 금속증착에 의해 매립된다(블랭킷 텅스텐 증착전에, TiN 또는 Ti/TiN 적층(stack)으로 이루어진 배리어층(barrier layer)이 층간 유전체 상에 증착될 수도 있다). 금속 플러그는, 층간 유전체 상부의 금속을 플라즈마 에치백 또는 화학적 기계적 연마(CMP)에 의해 제거함으로써 형성된다. 이런 식으로, 접점은 반도체 기판내의 사전 도우핑된 영역, 폴리실리콘 또는 기타 금속층으로 형성될 수 있다.
그와 같이, 다층 배선 구조는 서로 다른 층간 접속이 접점, 즉 금속 플러그로 형성되는 복수 층의 패턴된 금속라인 또는 배선을 포함한다. 현대 기술에서는, 접점이 텅스텐을 사용하여 제조되며, 배선 라인은 알루미늄을 사용하여 제조된다. 접점(또는 금속 플러그)으로서 텅스텐을 사용하면 복잡한 제조 공정을 필요하게 한다. 즉, 텅스텐 증착 및 연속 에칭에 한 공정이 필요하고 또 알루미늄 증착 및 연속 에칭에 추가의 공정이 필요하다.
현재 필요한 것은 접점층에 어떠한 특정 공정 모듈도 필요하지 않는 간단한 처리 시퀀스이다.
본 발명은 일반적으로 반도체 기술에 사용되는 다층 배선(interconnect)에 관한 것으로, 특히 서브하프(sub-half) 마이크로미터의 반도체 소자의 다층 배선 제조를 단순화하는 것에 관한 것이다.
본 설명에서 언급된 도면은 특별히 주지된 것을 제외하고는 스케일로 도시되지 않았음을 이해해야 한다. 더욱이, 도면은 본 발명에 따라 제조된 집적회로의 일부만을 설명하기 위해 도시된다.
도 1은 종래 기술에 사용된 다층 배선 구조를 도시한 단면도이다.
도 2는 본 발명의 공정에 의해 형성된 다층 배선 구조를 도시한 단면도로서, 이는 기능상 도 1에 다층 배선 구조와 유사하다.
도 3은 본 발명의 공정에 의해 형성된 추가의 다층 배선 구조를 도시한 단면도이다.
본 발명에 따르면, 신규한 배선 레이아웃(layout) 방법 및 금속화방식(scheme)이 제공되고, 그에 의해 다층 배선 구조를 제조하는 공정을 단순화할 수 있다.
반도체 기판상에 지지된 절연 영역에 의해 분리된 도전 영역을 접속하는 다층 배선 형성 공정은 :
반도체 기판(12)상에 절연영역(14)에 의해 분리된 도전 영역(10)들을 접속하는 다층 배선 형성 공정에 있어서,
(1) 제1 공정을 이용하여 상기 기판상에 제1 배선층을 형성하는 단계와, 여기서 상기 제1 배선층은 보다 얇은 하부장벽층을 갖거나 또는 갖지 않는 제1 패턴된 금속층(32)으로 구성되며 또한 유전체(34)내에 매립되고, 상기 제1 배선층의 상부면은 상기 금속영역(32)의 패턴을 노출시키도록 에칭 또는 연마됨으로써 평탄화되며;
(2) 상기 단계(1)의 공정을 반복하여, 상기 제1 배선층상에 제2 배선층(36a)을 형성하는 단계와; 그리고
(3) 상기 단계(1)의 공정을 반복하여, 상기 제2 배선층상에 제3 배선층(36b)을 형성하는 단계를 포함하며,
상기 제1 및 제2 배선층내의 금속영역들(32,36a)은 서로 결합되어, 상기 기판에 수직한 방향으로 연장되는 전기 플러그 접점을 형성하고 그리고 상기 도전 영역들의 적어도 일부를 접촉하며, 배선을 형성하는 상기 제3 배선층내의 금속영역(36b)은 상기 기판(12)에 평행한 방향으로 연장되는 배선을 형성함으로써, 상기 플러그 접점들의 적어도 일부를 상호 접속하는 것을 특징으로 하는 다층 배선형성 공정.
본 발명의 공정은 상부면상에 서로의 상부에 적층된 패턴 금속층들만으로 형성된 다층 배선 구조를 제공한다. 수평 경로를 따라 전기 접속하는 배선 라인 및 수직 경로를 따라 전기 접속하는 접점 양자 모두는 패턴된 금속 배선을 구성단위(building block)로서 사용하여 형성될 수 있다. 접점층에 대해서는 어떤 특정 공정 모듈도 필요치 않다. 동일한 공정 모듈로부터 형성된 패턴된 금속층의 이용은, 다층 배선의 설계 및 구성을 더욱 간단하게 할 수 있다. 따라서, 제조 공정이 단순화되어, 더욱 비용을 낮출 수 있다. 두꺼운 배선 라인을 구성할 목적으로 보다 두꺼운 금속층을 형성하기 위해서는, 2 이상의 패턴된 금속층을 서로 적층할 수도 있다. 이런 방식으로 하면, 수직의 저 저항성 버스의 형성(low ohmic bussing)이 가능하게 된다.
본 발명의 다른 목적, 특성 및 잇점은 첨부한 도면을 참조한 아래의 상세한 설명으로 명백해지며, 도면에서 동일 참조 부호는 동일 구성을 나타낸다.
이하, 본 발명의 특정 실시예에 대해 상세히 설명하는 데, 이 실시예는 발명자가 생각하는 최상의 실시 모드를 설명한다. 응용 가능한 대안적인 실시예도 또한 간단히 기술된다.
도 1은 2개의 층을 사용하는 종래 기술의 접점/배선 금속화 방법의 단면도를 제공한 것이다. 이 방법은 하스켈 자콥 디.에게 허여되고, 본 발명과 동일한 양수인에게 양도된 일련의 미국 특허에서 기술되고, 권리로서 청구되어 있다. 이러한 특허로는 미국 특허 제4,974,055호, 제4,977,108호, 제5,028,555호, 제5,055,427호, 제5,057,902호 및 제5,081,516호 등이 있다.
본질상, 실리콘과 같은 반도체 기판(12)내에 다수의 도전 영역 또는 도핑된 영역(10)이 형성된다. 필드 산화물(즉, 절연 영역)(14)은 이 도핑된 영역(10)들을 서로 분리시킨다. 제 1 평탄화된 층간 유전체(16)는 텅스텐으로 된 제 1 금속 플러그(18)를 에워싸며, 상기 플러그(18)는 도핑된 영역(10)에 접촉한다. 제 1 금속 플러그(18)는 제 1 층간 유전체(16)내의 제 1 접점/비아 개구(20)내에 형성되고, 제 1 금속 배선(22)은 소정 패턴으로 제 1 금속 플러그(18)에 전기 접촉한다.
제 2 평탄화된 층간 유전체층(24)은 제 1 금속 배선(22)을 에워싼다. 제 2 평탄화된 층간 유전체(24)는 또한 텅스텐으로 된 제 2 금속 플러그(26)도 에워싼다. 제 2 금속 플러그(26)는 제 2 층간 유전체(24)내의 제 2 접점/비아 개구(28)내에 형성된다. 제 2 층간 유전체층(24)의 상부에는 제 2 금속 배선(30)이 형성된다. 제 2 금속 플러그(26)는 제 1 금속 배선(22)과 제 2 금속 배선(30)간을 전기 접속시킨다. 이 경우에, 제 1 금속 플러그(18) 및 제 2 금속 플러그(26)는 텅스텐으로 되어 있지만, 이 금속 플러그는 알루미늄과 같은 금속으로 될 수도 있다. 전술된 바와 같이, (도시되지 않은) Ti 또는 Ti/TiN 적층으로 된 배리어(barrier)층은 제각기 제 1 금속 플러그(18) 및 제 2 금속 플러그(26)를 형성하기 전에 제 1 접점/비아 개구(20) 또는 제 2 접점/비아 개구(28)내에 형성될 수 있다.
도 2는 기능상 도 1에 도시된 것과 유사한 구조를 도시한 것이지만, 도 2에 도시된 다층 배선 구조는 본 발명의 신규 배선 레이아웃 방법 및 금속화 방식으로 형성된다.
전술된 바와 같이, 도 1에 도시된 종래 기술의 다층 배선 구조는 서로 다른 층들간의 접속이 접점 또는 금속 플러그(제 1 금속 플러그(18) 및 제 2 금속 플러그(26))로 형성되는 복수층의 패턴된 금속 라인(제 1 금속 배선(22) 및 제 2 금속 배선(30))을 포함한다.
이와 대조적으로, 본 발명의 공정은 단지 서로의 상부에 적층되는 패턴된 금속층들만으로 다층 배선 구조를 형성한다. 패턴된 금속층은 패턴된 금속 라인역할도 하고 또한 접점을 형성하기 위한 구성단위로서 역할도 한다.
이와 같이, 도 1에 도시된 바와 같이 텅스텐으로 된 제 1 금속 플러그(18) 및 제 2 금속 플러그(26)는 사실상 상기 패턴된 금속층의 적층으로 대체된다. 표 1에 도시된 제 1 금속 배선(22) 및 제 2 금속 배선(30)과 유사한 패턴된 금속 라인도 또한 상기 패턴 금속층으로 부터 형성된다.
도 2는 반도체 기판(12)내에서 필드 산화물(14) 사이에 놓이는 다수의 도핑된 영역(10)상에 형성된 초기에 패턴된 금속층 즉, 제 1 패턴된 금속층(32)을 도시한 것이다. 제 1 패턴된 금속층(32)은 제 1 실리콘 산화물층(즉, 초기 유전체층)(34)에 의해 에워싸인다. 제 1 실리콘 산화물층(34)은 (도시되지 않은) 제 1 실리콘 산화물 에칭 정지(stop)층 상에 형성될 수 있다. 이론상으로는, 에칭 정지층이 필요 하진 않지만, 실제로는 에칭 정지층이 필요로 된다.
제 1 패턴된 금속층(32)상에는 패턴된 금속층, 즉 추가의 패턴된 금속층들(36; 36a,36b,36c,36d)을 형성한다. 추가의 패턴된 금속층(36)은 또한 실리콘 산화물 에칭 정지층들(즉, 에칭 정지)(40; 4Oa,4Ob,4Oc,4Od)상에 형성된 추가의 실리콘 산화물층들(즉, 유전체층)(38; 38a,38b,38c,38d)에 의해 에워싸인다. 제 1 패턴된 금속층(32)은 텅스텐을 포함하는 반면에, 추가의 패턴된 금속층(36)은 알루미늄으로 된다.
따라서, 도 2에 도시된 다층 배선 구조에서, 도 1에 도시되는 제 1 금속 플러그(18)는 제 1 패턴된 금속층(32) 및 추가의 패턴된 금속층(36a)의 2개층으로 대체된다. 도 1에 도시된 제 2 금속 플러그(26)는 추가의 패턴된 금속층(36c) 및 추가의 패턴된 금속층(36d)의 대체된다. 도 1에 도시된 제 1 금속 배선(22) 및 제 2 금속 배선(30)은 추가의 패턴된 금속층(36b) 및 추가의 패턴된 금속층(36e)의 대체된다. 본 발명의 공정을 사용하여 도 1에 도시된 다층 배선 구조와 같은 기능을 성취하기 위하여, 필요한 층의 수는 적어도 4개(2개의 접점/비아 층 및 2개의 배선층)인 데, 이 경우에, 접점/비아 각각의 층은 하나의 패턴된 금속층으로 바뀌고, 배선 층 각각은 하나의 패턴된 금속층으로 바뀐다. 도 2에 도시된 본 발명의 다층 배선 구조에서, 접점/비아 각각의 층은 2개의 패턴된 금속층으로 바뀌고, 배선 각각의 층은 하나의 패턴된 금속층으로 바뀌므로, 결국 6개의 층이 사용된다.
도 3에서, 본 발명의 공정에 의해 형성된 제 2의 다층 배선 구조가 도시된다. 6개 층의 금속 배선 구조가 본 발명의 방법을 설명하기 위해 제공된다. 그러나, 본 발명의 방법은 소자에서 필요로하는 만큼의 다른 수의 금속층에도 적용될 수 있음이 쉽게 이해될 수 있다.
본 발명의 공정의 일 실시예는 아래와 같다.
반도체 기판(12) 및 여기에 형성된 (도시되지 않은) 소자를 포함하는 반도체 웨이퍼는 집적회로 소자에서 사용되는 도핑된 영역(10)의 형성을 비롯한 종래의 공정 기술로 처리된다. 그런 처리는 통상적인 것으로써 본 발명의 어떤 부분도 형성하지 않는다.
도 3은 반도체 기판(12)의 영역을 도시한 것으로, 여기에서 도핑된 영역(10)이 필드 산화물(14)사이에 형성되어 위치하게 된다. 3개의 도핑된 영역(10)을 가진 반도체 기판(12)의 일부만이 도시되지만, 당업자이면, 다수의 그런 도핑된 영역이 형성되어 전기 접속이 이루어짐을 쉽게 이해할 것이다.
본 발명에 따르면, 제 1 패턴된 금속층(32)이 도핑된 영역(10)에 형성된다. 본 발명의 양호한 실시예에 있어서, 패턴된 금속층은 다마신 금속화가 구현하기가 가장 쉽기 때문에 다마신 금속화 공정을 사용하여 형성된다. 따라서, 제 1 실리콘산화물층(34)이 증착된다. 제 1 실리콘 산화물층(34)은 제 1 실리콘 질화물 에칭 정지층 (도시되지 않음)에 형성될 수 있다. 전술된 바와 같이, 에칭 정지층은 이론상 필요하지 않지만, 실제에서는 에칭 정지층이 필요하다. 소정 패턴이 제 1 실리콘 산화물층(34)내로 에칭된다.
이 경우에는, (도시되지 않은) 금속층으로서, 텅스텐이 블랭킷 증착(blanket -deposit)된다. 여기에서와 같이 블랭킷 증착되는 금속층이 텅스텐일 경우, 텅스텐이 산화물에 부착하지 않기 때문에 TiN 또는 Ti/TiN 적층을 포함하는 (도시되지 않은) 배리어층의 사용은 선택적이라기 보다는 필수적이다. 블랭킷 증착되는 금속층이 알루미늄일 경우, 배리어층은 알루미늄 매립을 촉진시키기 위해 필수적이다. 이 금속층은 제 1 실리콘 산화물층(34)까지 연마되거나 에칭다운(etch down)되어 제 1 패턴된 금속층(32)을 형성한다. 이 목표는 제 1 패턴된 금속층(32)이, 이 층을 에워싸고 있는 제 1 실리콘 산화물층(34)과 동일 평면이 되는 평탄면을 성취하는 것이다.
실리콘 산화물 에칭 정지층(4Oa)이 먼저 평탄면상에 증착된 후에, 추가의 실리콘 산화물층(38a)이 증착된다. 실리콘 산소-질화물, 알루미늄 산화물 또는 붕소 질화물 및, 다른 질화물 또는 산소-질화물이 또한 에칭 정지용으로 사용될 수 있지만, 실리콘 질화물이 바람직하다. 그러나, 이런 에칭 정지층(4Oa)은 선택적이다. 추가의 실리콘 산화물층(38a) 및 실리콘 산화물 에칭 정지층(4Oa)은 패턴되고, 에칭된다. 이 경우에는, (도시되지 않은) 금속층으로서, 알루미늄이 블랭킷 증착된다. 금속층은 TiN 또는 Ti/TiN 적층으로 된 (도시되지 않은) 배리어층상에 형성될수 있다. 전술된 바와 같이, 블랭킷 증착된 금속층이 알루미늄일 경우, 여기에서와 같이, 배리어층은 알루미늄 매립을 촉진시키기 위해 필요하다. 금속층은 추가의 실리콘 산화물층(38a)까지 연마되거나 에칭 다운되어 추가의 패턴된 금속층(36a)을 형성한다. 전술된 바와 같이, 이 목표는 추가의 패턴된 금속층(36a)이, 이 층을 에워싸고 있는 추가의 실리콘 산화물층(38a)과 동일 평면이 되는 평탄면을 성취하는 것이다.
동일한 공정을 반복하여, 추가의 패턴된 금속층(36b 내지 36e) 및, 분리(isolation)에 사용되는 대응 유전체층, 즉 추가의 실리콘 산화물층(38b 내지 38e) 및 실리콘 질화물 에칭 정지층(4Ob 내지 4Oe)을 형성한다.
이 경우에, 각 패턴된 금속층(즉, 제 1 패턴된 금속층(32) 및 추가의 패턴된 금속층(36))과, 분리에 사용된 에워싸고 있는 유전체층(이 경우에, 이는 추가의 실리콘 산화물층(38)과 실리콘 질화물 에칭 정지층(40)을 포함함)은 동일한 두께를 갖는다. 특히, 목표 금속/분리 두께는 0.7㎛이다. 실제로는, 동일한 두께일 필요는 없다. 상위 층에서 패턴된 금속층은 더 두꺼워질 수 있다.
또한, 이 경우에, 각 추가의 패턴된 금속층(36)은 동일한 공정으로 형성된다. 어떤 특정 공정 모듈도 접점층에 필요치 않다. 따라서, 제조 공정은 단순화되어, 비용이 더욱 적게 든다.
그럼에도 불구하고, 추가의 패턴된 금속층(36) 및, 분리에 사용된 대응 유전체로 이루어지는 소정 수의 층이 전술한 단계들의 일부를 반복함으로써 형성될 수 있다. 특히, 추가의 패턴된 금속층 및, 분리에 사용되는 대응 유전체를 형성하는데 요구되는 단계는 실리콘 질화물 에칭 정지층(40)(선택적임) 및 추가의 실리콘 산화물층(38)을 증착, 패턴 및 에칭하는 단계와, 금속, 바람직하게는 알루미늄층을 블랭킷 증착하는 단계와, 그리고 추가의 패턴된 금속층(36)을 형성하도록 추가의 실리콘 산화물층(38)까지 금속을 연마하거나 에칭 다운하는 단계를 수반한다. 본 발명의 신규한 금속화 방식에 의하면, 공정은 정말로 모듈러(modular)하다. 즉, 한 금속화 층에서 다른 금속화 층에 이르기까지 공정 단계가 본질상 동일하다.
본 발명의 양호한 실시예에서는, 에칭 정지를 사용하는 다마신 금속화 공정이 채용되고, 산화물상의 블랭킷 증착된 금속층을 제거하는 수단으로서 연마가 사용된다. 따라서, 어떤 알루미늄 플라즈마 에칭도 필요치 않다.
분리를 위한 양호한 유전체는 실리콘 산화물을 포함하며, 실리콘 질화물이 에칭 정지용으로 사용된다. 기타 다른 산화물 및 질화물도 또한 사용될 수 있다. 산화물은 증착 기술에 관계없이 사용 가능하다. 질화물 및 실리콘 산소-질화물은 이들 유전체의 유전률이 높기 때문에 거의 유용성이 없다. 크세로겔(xerogel)은 주로 다공성 실리콘 산화물로 구성된다. 크세로겔은 그의 저 유전률 때문에, 그리고 잘 에칭되거나 연마될 수 있기 때문에 좋다. 크세로겔을 결정 산화물 대신에 사용해도 좋고, 붕소 질화물을 질화물 대신에 사용해도 좋다.
제 1 패턴된 금속층(32)과 추가의 패턴된 금속층(36)을 형성하는 데에 각각 텅스텐과 알루미늄이 선호된다. 그러나, 추가의 패턴된 금속층(36)은 알루미늄 합금 또는 구리로 구성해도 좋다. 구리는 에칭하기가 어렵지만, 연마하기는 쉽다.
전술된 바와 같이, Ti 및 TiN과 같은 배리어 금속으로된 배리어층들이 본 발명의 공정에 사용될 수 있다. 블랭킷 증착될 금속층이 알루미늄일 경우, 배리어층은 패턴된 금속층의 형성시에 알루미늄 매립을 촉진하기 위해 필요하다. 그러나, 일렉트로 마이그레이션에 대한 내성은 어떤 배리어 금속도 사용되지 않을 시에 더 좋을 수 있다. 그와 같이, 배리어 금속의 사용은 바람직하지 않을 수도 있다.
다양한 변형의 막과 재질도 가능함을 알수 있을 것이다.
본 발명의 다층 배선 구조는 또한 다른 방법을 사용하여 구성할 수도 있다. 본 발명의 공정의 다른 실시예에서는, 다층 배선 구조가 금속층을 증착하고, 금속층을 패턴 및 에칭하여 그내에 적어도 하나의 개구를 형성하고, 그리고 그 금속층 상에 유전체 층을 적어도 블랭킷 증착하여 개구를 매립하고, 그 유전체 층을 적어도 금속층까지 연마하거나 에칭 다운하여 개구 외부의 유전체를 제거하여, 유전체내에 매립되는 패턴된 금속층을 형성함으로써 형성된다. 이런 공정은 패턴된 금속 배선의 복수층을 형성하도록 적어도 1회 반복될 수 있다. 그와 같이, 상기 공정은 처리단계가 한 층에서 다른 층까지 본질적으로 동일하므로 참으로 모듈러하다.
본 발명에 따르면, 동일한 공정 모듈로 부터 형성될 수 있고 그리고 각 층에 대해 본질적으로 동일한 두께를 갖게되는 패턴된 금속층을 사용함으로써, 다층 배선의 설계는 물론 구성이 더욱 간단하게 된다. 전술된 바와 같이, 동일한 두께가 반드시 필요한 것은 아니다. 상위 층에서는 패턴된 금속층이 더 두꺼울 수도 있다.
도 3에 도시된 다층 배선 구조는 본 발명의 배선 레이아웃 방법에 의해 설계 유연성을 가능하게 한다. 도 3에 도시된 각 패턴된 금속층의 두께가 본질적으로 동일하지만, (도시되지 않은) 폭 및 길이는 변화한다. 특히, 현행 제조 기술의 한계를 감안할 경우, 폭은 최소 0.375㎛ 내지 최대 4㎛의 범위에 있을 수 있는 반면에, 최소 간격은 0.375㎛이다.
따라서, 패턴된 금속층의 종횡비, 즉 높이 대 폭의 비는 2 이하이다. 이와 대조적으로, 소자 기하학구조(device geometry)가 보다 작은(≤0.35㎛) 접점/비아 종횡비(높이 대 직경의 비)로 될 수록, 텅스텐 플러그의 종횡비는 더욱 높게 된다 (2.0에 근사하거나 더 높음). 고 종횡비를 갖는 접점/비아들에서 금속 플러그의 제조와 관련된 문제점들은 잘 알려져 있다.
패턴된 금속층의 폭 및 길이는 설계자에 의해 변경될 수 있다. 패턴된 금속층의 폭 및 길이를 변경함으로써, 접점뿐만 아니라 배선 라인이 생성되게 되며, 설계자가 자유롭게 다양한 구조를 조립할 수 있다. 본 발명의 공정으로, 수직 경로를 따라 전기 접속을 형성하는 접점뿐만 아니라 수평 경로를 따라 전기 접속을 형성하는 배선 라인 양자 모두가 패턴된 금속 배선을 구성단위로 사용하여 형성될 수 있다.
접점(즉, 금속 플러그) 또는 두꺼운 배선 라인을 구성할 목적으로 보다 더 두꺼운 금속층을 형성하기 위하여, 2 이상의 패턴된 금속층을 서로 적층할 수도 있다. 예컨대, 수직 저 저항성 버스를 형성하는 것은 4개의 패턴된 금속층(추가의 패턴된 금속층(36b 내지 36e)으로부터 형성되는 (도 3의 상부 좌측 코너부에 도시된) 수직 파워 버스(42)로 가능해지게 된다. 텅스텐으로 된 제 1 패턴된 금속층(32)의 경우, 저항률은 약 0.2 Ω/□인 반면에, 알루미늄을 포함하는 추가의 패턴된 금속층(36)의 경우에는 저항률이 약 0.05 Ω/□이다. 더 두꺼운 금속층은 패턴된 금속층들을 조합하여 형성함으로써, 컨덕턴스를 증가시킬 수 있다.
패턴된 금속층들 간의 분리부(수평 및 수직 분리부)는 패턴된 금속층들을 에워싸고 있는 유전체에 의해 제공된다. 수직 분리부의 일례는 도 3의 영역(44)내에 도시된다. 여기서, 제 1 패턴된 금속층(32)으로부터 형성된 배선, 및 추가의 패턴된 금속층(36b)으로 부터 형성된 배선은 패턴된 금속층을 이들 2개의 배선 사이에 형성하지 않음으로써 분리된다. 금속 대신에, 추가의 실리콘 산화물층(38a) 및 실리콘 질화물 에칭 정지층(4Oa)의 산화물 및 질화물이 이런 영역내에서 상기 2개의 배선을 분리시키는 역할을 한다.
본 발명의 공정은 또한 개별층들의 패턴된 금속층들 사이에 경계없는(borderless)접점이 형성되게 하는 것이 가능하다. 패턴된 금속층들의 폭 및/또는 길이는 접점이 이들 사이에 형성될 시에 금속이 중첩되지 않도록 정합시킬 수 있다.
그 외에도, 본 발명의 공정은 공장 내의 기존 기구작업(tooling)과 양립할 수 있바, 신규 하드웨어를 필요로하지 않으면서 고도의 제조 가능 기술뿐만 아니라 저비용을 실현 할 수 있다. 본 발명의 공정은 투명하고, 최소 반사율을 가진 산화물 및 질화물의 사용에 특히 알맞은 글로벌 정렬(global alignment)을 사용한 스텝퍼(stepper)와 완전히 양립할 수 있다. 설계를 위해 종래의 레이아웃 도구(예를들어, 설계 규칙 체커(checker) 및 추출(extraction) 도구 등)가 사용될 수 있다. 더욱이, 본 발명의 공정은 사용이 줄어들고 있는 구식 설계 방식과도 양립할 수 있다. 마지막으로, 모든 층이 평탄면이기 때문에, 리소그래피(lithography)가 더욱용이하게 된다.
본 발명의 다층 배선 구조는 종래의 다층 배선 구조를 형성하는 공정과 매우 유사한 또 다른 대안적인 공정을 사용함으로써 구성될 수도 있다. 그러나 위에 나열한 공정의 많은 잇점들이 이 공정에서는 적용되지 않는다. 이런 대안적인 실시예에서, 양자 모두 텅스텐으로 된 제 1 금속 플러그(18) 및 제 2 금속 플러그(26)가 (1) 기판에 평행한 경로를 따른 전기 접속과 (2) 기판에 수직한 경로를 따른 전기 접속을 동시에 형성하는 패턴된 금속층으로 각각 대체되는 것을 제외하고는, 다층 배선 구조는 도 1에 도시된 바와 같은 다층 배선 구조를 형성하는 종래의 공정을 이용하여 형성된다. 따라서, 접점/비아 층에서 텅스텐 플러그를 형성하는데 통상적으로 사용되는 텅스텐 금속화는 상기 층에서 배선(즉, 와이어링)을 위한 패턴된 금속화로서 대신 사용된다. 이 공정에서, 다층 배선 구조는, 제 1 금속층을 증착하고, 이 제 1 금속층을 패턴 및 에칭하여 그 내에 적어도 하나의 개구를 형성하고, 제 1 금속층상에 유전체층을 블랭킷 증착하여 이 개구를 매립하고, 상기 유전체층내의 적어도 하나의 개구를 제 1 금속층까지 패턴닝 및 에칭 다운하고, 상기 유전체층상에 제 2 금속층을 형성하여 이 개구를 매립하고, 상기 제 2 금속층을 적어도 상기 유전체층까지 연마하거나 에칭 다운하여 상기 유전체층내의 개구 외부의 금속을 제거함으로써 형성된다. 제 2 금속층으로 매립된 유전체층내의 상기 개구 및/또는 개구들은 기판에 평행한 경로들을 따른 전기 접속 및/또는 기판에 수직한 경로를 따른 전기 접속을 형성할 수도 있다. 이런 공정을 반복하면, 패턴된 금속 배선의 추가적인 층을 형성할 수 있다. 상기 공정의 많은 잇점들에 대해 전술하였지만또한 본 공정을 사용하여 본 발명의 다층 배선 구조를 구성하는 것도 가능하다.
다층 배선을 형성하는 본 발명의 공정은 실리콘-기반 디바이스 및, 화합물(compound) 반도체를 포함하는 여러 디바이스들을 제조하는 데 사용될 것으로 기대되며, MOS 및 바이폴라 기술에도 적용될 수 있다.
본 발명의 양호한 실시예에 대한 상기 설명은 단지 예시 목적으로 제시된 것이다. 이 실시예는 본 발명을 기술된 형태로 제한하려고 의도된 것은 아니다. 명백하게, 당업자이면 다양한 수정 및 변형을 꾀할 수 있을 것이다. 막 및 재질에 대한 다양한 변형이 가능하다. 본 발명은 MOS 또는 바이폴라 공정의 다른 제조 기술에도 적용될 수도 있다. 또한, 본 발명은 화합물 반도체에 사용되는 다른 제조 기술에 적용될 수 있다. 마찬가지로, 기술된 그 어떠한 공정 단계도 동일한 결과를 성취하도록 다른 단계로 대체할 수도 있다. 본 실시예는 본 발명의 원리 및 실제 응용을 최상으로 설명하기 위해, 선택적으로 제시된 것으로써, 당업자이면 다양한 실시예 및 으도한 특정 사용에 적합한 변형 실시예를 구현할 수 있음을 이해할 수 있을 것이다. 본 발명의 범위는 여기에 첨부된 청구의 범위 및 균등 범위로 한정된다.

Claims (13)

  1. 반도체 기판(12)상에 절연영역(14)에 의해 분리된 도전 영역(10)들을 접속하는 다층 배선 형성 공정에 있어서,
    (1) 제1 공정을 이용하여 상기 기판상에 제1 배선층을 형성하는 단계와, 여기서 상기 제1 배선층은 보다 얇은 하부장벽층을 갖거나 또는 갖지 않는 제1 패턴된 금속층(32)으로 구성되며 또한 유전체(34)내에 매립되고, 상기 제1 배선층의 상부면은 상기 금속영역(32)의 패턴을 노출시키도록 에칭 또는 연마됨으로써 평탄화되며;
    (2) 상기 단계(1)의 공정을 반복하여, 상기 제1 배선층상에 제2 배선층(36a)을 형성하는 단계와; 그리고
    (3) 상기 단계(1)의 공정을 반복하여, 상기 제2 배선층상에 제3 배선층(36b)을 형성하는 단계를 포함하며,
    상기 제1 및 제2 배선층내의 금속영역들(32,36a)은 서로 결합되어, 상기 기판에 수직한 방향으로 연장되는 전기 플러그 접점을 형성하고 그리고 상기 도전 영역들의 적어도 일부를 접촉하며, 배선을 형성하는 상기 제3 배선층내의 금속영역(36b)은 상기 기판(12)에 평행한 방향으로 연장되는 배선을 형성함으로써, 상기 플러그 접점들의 적어도 일부를 상호 접속하는 것을 특징으로 하는 다층 배선 형성 공정.
  2. 제 1 항에 있어서,
    상기 유전층(34,38a,38b)의 두께 및 상기 금속영역(32,36a,36b)의 두께는 적어도 상기 제 1 및 제2 배선층들과 동일한 것을 특징으로 하는 다층 배선 형성 공정.
  3. 제 1 항에 있어서,
    상기 얇은 장벽층은 내화성 금속으로 된 것을 특징으로 하는 다층 배선 형성 공정.
  4. 제 1 또는 2 항에 있어서,
    상기 금속 영역의 금속은 알루미늄, 알루미늄 합금, 텅스텐 또는 동으로 구성되는 것을 특징으로 하는 다층 배선 형성 공정.
  5. 제 1 또는 2 항에 있어서,
    상기 유전체는 산화물, 질화물 또는 산소-질화물로 구성되는 것을 특징으로 하는 다층 배선 형성 공정.
  6. 제 1 또는 2 항에 있어서,
    상기 유전체는 실리콘 산화물, 실리콘 질화물, 실리콘 산소-질화물, 알루미늄 산화물 또는 붕소 질화물로 구성되는 것을 특징으로 하는 다층 배선 형성 공정.
  7. 제 1 또는 2 항에 있어서,
    상기 금속 영역 각각의 단면은 2 보다 크지 않은 높이 대 폭의 비를 갖는 것을 특징으로 하는 다층 배선 형성 공정.
  8. 제 1 항에 있어서,
    상기 단계(1)의 공정은
    (1) 상기 유전체 층을 형성하는 단계와,
    (2) 적어도 하나의 개구를 형성하도록 상기 유전체층을 패턴 및 에칭하는 단계와,
    (3) 상기 개구를 매립하는 금속층을 상기 유전체층 위에 형성하는 단계와; 그리고
    (4) 상기 개구 외부의 상기 금속을 제거하도록, 적어도 상기 유전체층까지 상기 금속층을 연마하거나 에칭 다운하는 단계를 포함하는 것을 특징으로 하는 다층 배선 형성 공정.
  9. 제 8 항에 있어서,
    상기 에칭 정지층은 상기 유전체층들 중 적어도 하나를 형성하기 전에 각각의 패턴된 금속층 위에 형성되는 것을 특징으로 하는 다층 배선 형성 공정.
  10. 제 8 항에 있어서,
    상기 금속과 유전체 사이에 얇은 배리어층이 형성되도록, 상기 유전체층들 중 적어도 하나의 상기 개구내에 배리어 금속이 증착되는 것을 특징으로 하는 다층 배선 형성 공정.
  11. 제 1 항에 있어서,
    상기 단계(1)는
    (1) 단일 도전층을 형성하도록 금속층을 증착하는 단계와;
    (2) 내부에 적어도 하나의 개구를 형성하도록 상기 단일 도전층을 패턴닝 및 에칭하는 단계와;
    (3) 상기 개구를 매립하는 상기 유전체의 층을 상기 단일 도전층위에 블랭킷 증착하는 단계와, 여기서 상기 유전체층은 상기 개구를 매립하며; 그리고
    (4) 상기 개구 외부의 상기 유전체를 제거하도록, 적어도 상기 단일 도전층까지 상기 유전체층을 연마하거나 에칭 다운하는 단계를 포함하는 것을 특징으로 하는 다층 배선 형성 공정.
  12. 제 11 항에 있어서,
    상기 유전체층들 중 적어도 하나를 형성하기 전에, 각각의 패턴된 금속층 위에 에칭 정지층(4Oa, 4Ob, 4Oc, 4Od, 4Oe)이 형성되는 것을 특징으로 하는 다층 배선 형성 공정.
  13. 제 11 항에 있어서,
    상기 금속 및 상기 유전체 사이에 얇은 배리어층이 형성되도록, 상기 패턴된 금속층들 중 적어도 하나의 형성에서 상기 금속층을 증착하기 전에 배리어 금속이 증착되는 것을 특징으로 하는 다층 배선 형성 공정.
KR10-1998-0701905A 1995-09-21 1996-08-30 집적회로용배선방식 KR100451110B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/532,915 1995-09-21
US08/532,915 US5834845A (en) 1995-09-21 1995-09-21 Interconnect scheme for integrated circuits
US8/532,915 1995-09-21

Publications (2)

Publication Number Publication Date
KR19990044651A KR19990044651A (ko) 1999-06-25
KR100451110B1 true KR100451110B1 (ko) 2004-12-14

Family

ID=24123729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0701905A KR100451110B1 (ko) 1995-09-21 1996-08-30 집적회로용배선방식

Country Status (6)

Country Link
US (1) US5834845A (ko)
EP (1) EP0852065B1 (ko)
JP (1) JP2001515654A (ko)
KR (1) KR100451110B1 (ko)
DE (1) DE69616081T2 (ko)
WO (1) WO1997011488A1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283751A (ja) * 1996-04-11 1997-10-31 Toshiba Corp 半導体装置およびその製造方法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
US6049132A (en) * 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display
US6576848B1 (en) * 1996-11-22 2003-06-10 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
JP3340333B2 (ja) * 1996-12-26 2002-11-05 株式会社東芝 半導体装置及びその製造方法
US6037248A (en) * 1997-06-13 2000-03-14 Micron Technology, Inc. Method of fabricating integrated circuit wiring with low RC time delay
US6731007B1 (en) * 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections
US5969421A (en) * 1997-11-18 1999-10-19 Lucent Technologies Inc. Integrated circuit conductors that avoid current crowding
US5977571A (en) * 1998-02-26 1999-11-02 Lucent Technologies, Inc. Low loss connecting arrangement for photodiodes
JP3515363B2 (ja) * 1998-03-24 2004-04-05 株式会社東芝 半導体装置の製造方法
US6303988B1 (en) * 1998-04-22 2001-10-16 Packard Hughes Interconnect Company Wafer scale burn-in socket
FR2779274B1 (fr) * 1998-05-27 2000-08-18 St Microelectronics Sa Circuit integre avec couche d'arret et procede de fabrication associe
JP3378505B2 (ja) * 1998-06-23 2003-02-17 株式会社東芝 半導体装置およびその製造方法
FR2782838A1 (fr) * 1998-08-25 2000-03-03 St Microelectronics Sa Procede de fabrication d'un circuit integre et circuit integre en technique double damascene auto aligne
DE69828968D1 (de) 1998-09-25 2005-03-17 St Microelectronics Srl Verbindungsstruktur in mehreren Ebenen
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
TW408435B (en) * 1998-12-31 2000-10-11 Taiwan Semiconductor Mfg Self aligned process and structure capable of increasing the yield of borderless contact window
JP2001024056A (ja) * 1999-07-12 2001-01-26 Mitsubishi Electric Corp 半導体装置の多層配線装置及びその製造方法
US6399983B1 (en) * 1999-09-02 2002-06-04 Micron Technology, Inc. Reduction of shorts among electrical cells formed on a semiconductor substrate
EP1094506A3 (en) 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
US6875687B1 (en) 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
US6483176B2 (en) 1999-12-22 2002-11-19 Kabushiki Kaisha Toshiba Semiconductor with multilayer wiring structure that offer high speed performance
US6284657B1 (en) 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6576568B2 (en) 2000-04-04 2003-06-10 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
US7265062B2 (en) * 2000-04-04 2007-09-04 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
JP3819670B2 (ja) * 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置
JP4504515B2 (ja) * 2000-06-13 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US6989602B1 (en) * 2000-09-21 2006-01-24 Agere Systems Inc. Dual damascene process with no passing metal features
DE10052890B4 (de) * 2000-10-25 2006-09-21 Infineon Technologies Ag Anordnung zur Verringerung des Widerstandes von Leiterbahnen im Layout einer integrierten Halbleiterschaltung
US6753258B1 (en) * 2000-11-03 2004-06-22 Applied Materials Inc. Integration scheme for dual damascene structure
US6709945B2 (en) * 2001-01-16 2004-03-23 Micron Technology, Inc. Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device
KR100400033B1 (ko) * 2001-02-08 2003-09-29 삼성전자주식회사 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
US6696336B2 (en) 2001-05-14 2004-02-24 Micron Technology, Inc. Double sided container process used during the manufacture of a semiconductor device
JP4587604B2 (ja) * 2001-06-13 2010-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
US6804809B1 (en) 2002-10-30 2004-10-12 Polarfab, Llc System and method for defining a semiconductor device layout
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7352053B2 (en) * 2003-10-29 2008-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Insulating layer having decreased dielectric constant and increased hardness
DE102005045060B4 (de) * 2005-09-21 2007-07-05 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Verfahren zu ihrer Herstellung
US20070205507A1 (en) * 2006-03-01 2007-09-06 Hui-Lin Chang Carbon and nitrogen based cap materials for metal hard mask scheme
WO2012128893A1 (en) * 2011-02-24 2012-09-27 Cypress Semiconductor Corporation Single layer touch sensor
US8866491B2 (en) 2011-02-24 2014-10-21 Cypress Semiconductor Corporation Tail effect correction for SLIM pattern touch panels
US9627310B2 (en) * 2012-04-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned interconnects
KR102310122B1 (ko) * 2014-06-10 2021-10-08 삼성전자주식회사 논리 셀 및 이를 포함하는 집적회로 소자와 논리 셀의 제조 방법 및 집적회로 소자의 제조 방법
US9658726B2 (en) 2014-07-10 2017-05-23 Cypress Semiconductor Corporation Single layer sensor pattern
JP6741944B2 (ja) * 2016-09-07 2020-08-19 富士通株式会社 電子機器及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0175604A2 (en) * 1984-08-23 1986-03-26 Fairchild Semiconductor Corporation A process for forming vias on integrated circuits
EP0537749A1 (en) * 1991-10-16 1993-04-21 Nec Corporation Method of manufacturing electrical interconnections in semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838442A (en) * 1970-04-15 1974-09-24 Ibm Semiconductor structure having metallization inlaid in insulating layers and method for making same
US4576900A (en) * 1981-10-09 1986-03-18 Amdahl Corporation Integrated circuit multilevel interconnect system and method
JPS60102763A (ja) * 1983-11-09 1985-06-06 Hitachi Ltd 多層厚膜混成集積回路基板
US5084414A (en) * 1985-03-15 1992-01-28 Hewlett-Packard Company Metal interconnection system with a planar surface
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4816895A (en) * 1986-03-06 1989-03-28 Nec Corporation Integrated circuit device with an improved interconnection line
US5069749A (en) * 1986-07-29 1991-12-03 Digital Equipment Corporation Method of fabricating interconnect layers on an integrated circuit chip using seed-grown conductors
US5063175A (en) * 1986-09-30 1991-11-05 North American Philips Corp., Signetics Division Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
JPH02106968A (ja) * 1988-10-17 1990-04-19 Hitachi Ltd 半導体集積回路装置及びその形成方法
US4962058A (en) * 1989-04-14 1990-10-09 International Business Machines Corporation Process for fabricating multi-level integrated circuit wiring structure from a single metal deposit
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US5366911A (en) * 1994-05-11 1994-11-22 United Microelectronics Corporation VLSI process with global planarization
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0175604A2 (en) * 1984-08-23 1986-03-26 Fairchild Semiconductor Corporation A process for forming vias on integrated circuits
EP0537749A1 (en) * 1991-10-16 1993-04-21 Nec Corporation Method of manufacturing electrical interconnections in semiconductor devices

Also Published As

Publication number Publication date
DE69616081T2 (de) 2002-07-11
WO1997011488A1 (en) 1997-03-27
EP0852065A1 (en) 1998-07-08
JP2001515654A (ja) 2001-09-18
DE69616081D1 (de) 2001-11-22
EP0852065B1 (en) 2001-10-17
US5834845A (en) 1998-11-10
KR19990044651A (ko) 1999-06-25

Similar Documents

Publication Publication Date Title
KR100451110B1 (ko) 집적회로용배선방식
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
US7223654B2 (en) MIM capacitor and method of fabricating same
US6635916B2 (en) On-chip capacitor
US7563710B2 (en) Method of fabrication of interconnect structures
US7151051B2 (en) Interconnect structure for an integrated circuit and method of fabrication
US20040232552A1 (en) Air gap dual damascene process and structure
KR100773256B1 (ko) 평행한 커패시터들에 대한 스택형 구조 및 제조 방법
US20020153554A1 (en) Semiconductor device having a capacitor and manufacturing method thereof
US20080093746A1 (en) Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface
JP2004128498A (ja) コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法
US7186637B2 (en) Method of bonding semiconductor devices
US6974770B2 (en) Self-aligned mask to reduce cell layout area
US6790780B2 (en) Fabrication of 3-D capacitor with dual damascene process
JP4097702B2 (ja) 単一ビアエッチングおよび二重充填プロセスによって形成された集積回路の多層配線構造
KR100457404B1 (ko) 단일비아에칭및이중충전프로세스로형성된집적회로의다중레벨배선구조
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100827

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee