JP2752235B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JP2752235B2
JP2752235B2 JP2167989A JP16798990A JP2752235B2 JP 2752235 B2 JP2752235 B2 JP 2752235B2 JP 2167989 A JP2167989 A JP 2167989A JP 16798990 A JP16798990 A JP 16798990A JP 2752235 B2 JP2752235 B2 JP 2752235B2
Authority
JP
Japan
Prior art keywords
semiconductor
gas
reaction tube
film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2167989A
Other languages
English (en)
Other versions
JPH0456314A (ja
Inventor
勝則 石原
裕一 見方
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2167989A priority Critical patent/JP2752235B2/ja
Priority to KR1019910010382A priority patent/KR950004588B1/ko
Priority to US07/719,362 priority patent/US5250463A/en
Publication of JPH0456314A publication Critical patent/JPH0456314A/ja
Priority to US08/467,127 priority patent/US5702529A/en
Application granted granted Critical
Publication of JP2752235B2 publication Critical patent/JP2752235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体基板の製造方法に関する。
（従来の技術） 周知の通り、半導体装置を形成する際に、基板の上に
半導体膜を形成することが多用されるように成ってお
り、特に多結晶シリコン膜の半導体膜は電極や配線など
として利用されている。そしてこの半導体膜は、現在最
も広く使用されている方法の１つである減圧CVD（Chemi
cal Vapor Deposition）法で形成される。
従来、多結晶シリコン膜の半導体膜は、減圧CVD法を
用いて最初に不純物を添加していない多結晶シリコン膜
を基板上に堆積し、その後の工程で熱拡散あるいはイオ
ン注入法により、不純物を添加して形成していた。
しかし膜の形成工程をさらに短縮するために、減圧CV
D法を用いて多結晶シリコン膜を基板上に堆積する際
に、同時に不純物を添加する多結晶シリコン半導体膜の
堆積方法（in situ doped polysilicon法）が行われて
いた。
ここで従来の多結晶シリコン半導体膜の形成方法につ
いて第６図および第７図を参照して説明する。
第６図は膜形成の装置の概略を示す構成図であり、第
７図は半導体膜中の不純物濃度および半導体膜の堆積速
度を示す特性図である。図において、まず膜形成の装置
を説明する。１は反応容器を形成する縦形の反応管であ
り、この内部には半導体膜を形成しようとする基板、例
えば複数の半導体ウエーハ２を減圧下で収納できるよう
に形成してあり、また側壁の外周面にはヒータ３を装着
して内部を所定の温度に加熱できるようにしてある。さ
らに反応管１の上部には、管内部を排気して所定の圧力
に減圧する図示しない真空ポンプが接続された排気口４
が設けられており、側壁の下部にはそれぞれの片端が外
側から内側に向けて貫通し開口して、反応管１の内部に
ガスを導入する第１のガス導入管５と第２のガス導入管
６とが設けられている。なお第１のガス導入管５の供給
口７からは原料ガス、例えばモノシラン（SiH4）が、第
２のガス導入管６の供給口８からは不純物ガス、例えば
ホスフィン（PH3）が各ガス導入管の他端に設けた図示
しないそれぞれのガス供給源より各ガス導入管の中間に
設けた第１および第２のバルブ9,10を介して反応管１内
に供給される。なお11は、反応管内に立設する石英製の
ボートであり、その複数の棚部に１枚づつ、間にガスが
通流する空間を設けて複数の半導体ウエーハ２を水平に
保持する。
以上のように構成される装置での、従来の第１の方法
として、いわゆるin situ doped polysilicon法による
基板への半導体膜の形成方法について説明する。
反応管１内にボート11に保持した複数の半導体ウエー
ハ２を収納し、反応管１内を真空ポンプで排気して所定
の圧力にし、かつヒータ３により所定温度に保持する。
続いて真空ポンプで排気しながら閉止していた第１のバ
ルブ９、第２のバルブ10を開き、第１のガス導入管５か
らモノシラン、第２のガス導入管６からホスフィンを同
時に反応管１内に各々の所定流量でもって導入する。そ
して半導体ウエーハ２上に所定の厚さの多結晶シリコン
膜を形成しながら、この多結晶シリコン膜に不純物の燐
を吸着させ、添加する。その後、各バルブを閉じ、反応
管１の真空を破って内部より燐が添加された多結晶シリ
コン膜が形成した半導体ウエーハ２を取り出す。
このようにして燐が添加された多結晶シリコン膜を形
成する場合には、次のような問題がある。それは半導体
ウエーハ２の反応管１内における位置、つまり第１およ
び第２のガス導入管5,6の各一端のガス供給口7,8からの
距離によって、第７図に横軸にガス供給口からの距離、
縦軸に半導体膜中の不純物濃度および半導体膜の堆積速
度をとって示す通り、不純物濃度と多結晶シリコン膜の
堆積速度が異なる。すなわち各半導体ウエーハ間でウエ
ーハ上に形成される膜が不均一なものになってしまう問
題である。これは不純物（Ｐ）が半導体膜（多結晶シリ
コン膜）の表面に吸着している場合、半導体原子（Si）
の付着確率が小さくなることにより堆積速度が落ちるこ
とと、反応容器内における不純物（Ｐ）を供給する不純
物ガス（PH3）の熱分解速度と半導体膜を形成する原料
ガス（SiH4）の熱分解速度とが違うために、不純物ガス
（PH3）の場所による濃度分布ができるためである。
次にこのような熱分解速度の違いから生じる不純物ガ
スの濃度勾配を無くした従来の第２の半導体膜の形成方
法について説明する。
それは先の第１の方法と同様の装置において、以下の
ように行われる。
はじめに反応管１内にボート11に保持した複数の半導
体ウエーハ２を収納し、反応管１内を排気して所定の圧
力にし、かつヒータ３により所定温度に保持する。続い
て閉止していた第１のバルブ９のみを開き、第１のガス
導入管５の供給口７からモノシランを反応管１内に所定
流量でもって導入する。この時第２のバルブ10は閉止し
ておく。そして半導体ウエーハ２上に最終の厚さより薄
い所定の厚さの多結晶シリコン膜を形成する。次に第１
のバルブ９を閉止して第２のバルブ10を開き、第２のガ
ス導入管６の供給口８からホスフィンを反応管１内に所
定流量でもって導入する。そして半導体ウエーハ２上に
堆積した多結晶シリコン膜に燐を吸着させ、添加する。
さらに上記の手順でモノシランおよびホスフィンを交互
に流し分け、多結晶シリコン膜の堆積と燐の吸着、添加
を繰り返して行い、燐が添加された所定の最終厚さの多
結晶シリコン膜を形成する。その後、各バルブを閉じ、
反応管１の真空を破って内部より燐が添加された多結晶
シリコン膜が形成した半導体ウエーハ２を取り出す。
このようにして燐が添加された多結晶シリコン膜を形
成する場合には、次のような問題がある。それはこのよ
うな方法では各半導体ウエーハ２上に形成される膜の均
一性は向上するものの、より高濃度の燐を含む膜厚の厚
い多結晶シリコン膜を形成するためには、モノシランお
よびホスフィンを交互に流し分ける工程を頻度多く繰り
返し行わなければならなくなり、作業時間が増大するこ
とと、同じ膜厚でも繰り返し頻度により一定の値以上に
添加する燐の濃度を高くすることが出来なくなるという
問題である。これは多結晶シリコン膜中の燐濃度は多結
晶シリコン膜上への燐の吸着量と多結晶シリコン膜の膜
厚によって決まるためである。すなわち、ある大きさの
多結晶シリコン膜上への燐の吸着量は一定であり、１回
の膜形成での膜厚を薄くしないと添加する燐の濃度を高
くできないからである。
（発明が解決しようとする課題） 上記のような状況に鑑みて本発明はなされたもので、
その目的とするところは、基板上に不純物が添加された
半導体膜を形成するに際し、形成された半導体膜は膜厚
が均一で、不純物濃度が均一かつ高濃度なものであり、
その形成にあたり製造性が良い半導体基板の製造方法を
提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明の半導体基板の製造方法は、減圧した反応容器
内に複数枚の半導体基板を互いに表裏面を対向させ所定
間隔で配列する工程と、前記反応容器の一端部から半導
体基板の配列方向に沿って半導体原料ガスを流入させ、
半導体基板上に半導体膜を堆積する工程と、反応容器外
の副反応容器で不純物ガスを隔壁で仕切られた該副反応
容器内を蛇行するように流通させながら側壁に沿って設
けた副ヒータで加熱して分解し、反応容器の一端部から
半導体基板の配列方向に沿って分解された不純物ガスを
流入させ、半導体膜に不純物を添加する工程とを具備す
ることを特徴とする方法であり、 さらに、反応容器の一端部から半導体基板の配列方向
に沿って半導体原料ガスを流入させ、半導体基板上に半
導体膜を堆積させた後、反応容器の一端部から半導体基
板の配列方向に沿って分解された不純物ガスを流入さ
せ、半導体膜に不純物を添加することを特徴とする方法
であり、 さらに、半導体膜が所望の膜厚になるまで、半導体膜
を堆積する工程と、半導体膜に不純物を添加する工程と
を数回繰り返すことを特徴とする方法である。
（作用） 上記のように構成された半導体基板の製造方法は、原
料ガスと不純物ガスとは同一の温度，圧力の条件下では
ガス分解速度に差があるために、半導体膜の堆積と不純
物濃度の均一化および不純物濃度の高濃度化ができない
ことより、原料ガスをガス分解して半導体膜を堆積する
反応容器とは別の反応容器で温度あるいはガス分解方法
を変えて不純物ガスをガス分解した後に、これを原料ガ
スがガス分解している反応容器内に導入して、両ガスが
十分にガス分解している状態で基板上に不純物が添加さ
れた半導体膜を形成する。あるいは反応容器内で原料ガ
スをガス分解して半導体膜を堆積した後、同一反応容器
内で原料ガスと異なるガス分解条件下で不純物ガスをガ
ス分解し、堆積した半導体膜に不純物を添加し、基板上
に不純物が添加された半導体膜を形成する。このような
方法を取れば不純物ガスのガス分解も十分に進み、半導
体膜の堆積の位置による差が減少し、不純物濃度の均一
化、高濃度化が行える。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
尚、説明にあたり従来と同一箇所には同一の符号を付し
て説明を省略し、異なる箇所について説明する。
まず本発明の第１の実施例を第１図および第２図を用
いて説明する。
第１図は膜形成の装置の概略を示す構成図であり、第
２図は半導体膜中の不純物濃度を示す特性図である。
図において、15は副反応容器を形成する縦形の副反応
管であり、これは反応管１とは別に、第２のバルブ10と
ホスフィンの図示しないガス供給源との間の第２のガス
導入管６の中間部に直列に挿入され、なおかつ反応管１
に近い位置に挿入されている。尚、6aは第２のガス導入
管６のガス供給源と副反応管15との間を接続する第１の
供給管部であり、この中間には第３のバルブ16が設けら
れている。また6bは第２のガス導入管６の副反応管15と
反応管１との間を接続する第２の供給管部である。さら
に副反応管15は側壁の外周面に副ヒータ17を装着して内
部を所定の温度に加熱できるようにしてあり、また内部
にはガス供給源から第１の供給管部を介して導入したガ
スが第２の供給管部を通して反応管１に直接排出しない
ように、底面から副反応管15内の高さの中間部までの高
さの隔壁18が内部を略２分するように立設している。
以上のように構成される装置で、基板上に半導体膜を
形成する方法について説明する。
反応容器である反応管１内にボート11を保持した複数
の基板、すなわち半導体ウエーハ２を収納し、反応管１
内をヒータ３により加熱をして580℃の温度に保持す
る。同様に副反応管15内を副ヒータ17により加熱をして
700℃の温度に保持する。次に第１のバルブ９と第３の
バルブ16を閉じたままにして第２のバルブ10を開き、排
気口４に接続した図示しない真空ポンプで排気をして、
反応管１内と副反応管15内を0.5Torrの圧力にする。続
いて真空ポンプで排気をしながら閉止していた第１のバ
ルブ９、第３のバルブ16を開き、第１のガス導入管５か
ら原料ガスのモノシランを100SCCMの流量で反応管１内
に導入し、同時に第２のガス導入管６から不純物ガスの
ホスフィンを10SCCMの流量で反応管１内に導入する。こ
のときガス供給源から第１の供給管部6aを通じて副反応
管15内に導入したホスフィンは、隔壁18で仕切られた副
反応管15内を通流する間に加熱され、熱によりガス分解
された状態で第２の供給管部6bを通じて反応管１内に導
入される。そして半導体ウエーハ２上に3000オングスト
ロームの厚さの多結晶シリコン膜を形成しながら、この
多結晶シリコン膜に不純物の燐を吸着させ、添加する。
その後、各バルブを閉じ、反応管１の真空を破って内部
より燐が添加された多結晶シリコン膜が形成した半導体
ウエーハ２を取り出す。
このようにして得られた半導体ウエーハ２について90
0℃,N2の雰囲気中でアニール処理を行った後、燐が添加
された多結晶シリコン膜の不純物濃度を調べた。その結
果は第２図に横軸に第２のガス導入管６のガス供給口か
らの距離を取り、縦軸に半導体膜中の不純物濃度を取っ
て示すように、ガス供給口からの距離により燐濃度の差
はほとんどなく、均一な不純物濃度分布と成っているこ
とが示された。また半導体ウエーハに堆積した多結晶シ
リコン膜の膜厚も均等なものであった。これは半導体ウ
エーハが収納された反応管１に導入される前にホスフィ
ンを副反応管15内に導入して熱によってガス分解するた
め、反応管１内でのホスフィンの濃度が高くなり、従
来、反応管１の中の同一温度条件下でのモノシランとホ
スフィンの熱分解速度が異なり、ホスフィンの濃度が低
いことから生じる半導体ウエーハ間の不純物濃度のバラ
ツキがなくなったからである。
尚、上記の実施例の他に反応管内温度を300℃〜1000
℃の範囲で調整し、圧力を1mTorr〜10Torrの範囲で調整
して燐が添加された多結晶シリコン膜が堆積した半導体
ウエーハを形成したところ、調整範囲内ではいずれも均
一かつ高濃度な燐濃度の膜の形成が得られた。
次に本発明の第２の実施例を第１図および第３図を用
いて説明する。尚、第３図はホスフィンの流出時間に対
する半導体膜中の不純物濃度を示す特性図である。
第２の実施例は、第１の実施例と同じ装置を用いて実
施するもので、原料ガスと不純物ガスをそれぞれ別々に
流すことにより基板上に半導体膜の堆積を行うものであ
り、次のように行われる。
第１の実施例と同一の反応管１および副反応管15の温
度，圧力条件のもとに、反応管１に半導体ウエーハ２を
収納する。そして第２のバルブ10を閉じた状態で第１の
バルブ９を開き、モノシランを100SCCMの流量で反応管
１内に導入し、多結晶シリコン膜を膜厚が500オングス
トロームに成るまで堆積する。続いて第１のバルブ９を
閉じ、第２のバルブ10と第３のバルブ16を開き、ホスフ
ィンを副反応管15内でガス分解しながら10SCCMの流量で
反応管１内に導入する。この時反応管１内にホスフィン
を流出させる時間を所望する多結晶シリコン膜中の燐濃
度となるように設定する。ホスフィンの所定の導入が終
わったら第２のバルブ10を閉じる。さらに前述のモノシ
ラン，ホスフィンを反応管１へ導入して行う工程を６回
繰り返し、所望する燐濃度の多結晶シリコン膜を膜厚が
3000オングストロームに成るように半導体ウエーハ上に
堆積する。
このようにして得られた半導体ウエーハ２について90
0℃,N2の雰囲気中でアニール処理を行った後、燐が添加
された多結晶シリコン膜中の燐濃度を螢光Ｘ線にて分析
して調べた。その結果は第３図に横軸に反応管１へのホ
スフィンの流出時間を取り、縦軸に半導体膜中の不純物
濃度を取って示す実線Ｘのように、多結晶シリコン膜中
の燐濃度は反応管１へのホスフィンの流出時間が長くな
るほど増加することが判る。なお同図中の破線Ｙは従来
の方法による場合を比較するために示してあり、これに
よると一回の流出時間が10分間以上になると時間をかけ
ても燐濃度は増加しないことが判る。
このように本発明の第２の実施例によれば、膜厚が均
等で均一かつ非常に高濃度な燐濃度を有する多結晶シリ
コン膜を堆積した半導体ウエーハを得ることができる。
尚、上記の実施例のほかに第１の実施例と同一の温度
範囲，圧力範囲に調整して膜の堆積を実施したところ、
調整範囲内ではいずれも膜厚が均等で均一かつ非常に高
濃度な燐濃度の膜の形成が得られた。
さらに本発明の第３の実施例を第４図を用いて説明す
る。
第４図は本発明の第３の実施例に係わる膜形成の装置
の概略を示す構成図である。20および21はそれぞれ放電
電極であり、これらは水平方向の断面が円弧状に形成さ
れており、また反応管１の側壁の内面に沿ってボート11
を間にして対向するように設けられている。さらに各放
電電極20,21は図示しない電源に開閉器を介して接続し
ていて、開閉器を投入することにより反応管１の内部で
プラズマ放電を行うように設けられている。
以上のように構成される装置で、基板上に半導体膜を
形成する方法について説明する。まず反応管１内にボー
ト11に保持した複数の半導体ウエーハ２を収納し、反応
管１内を真空ポンプで排気して所定の圧力にし、かつヒ
ータ３により所定温度に保持する。続いて真空ポンプで
排気しながら閉止していた第１のバルブ９のみを開き、
第１のガス導入管５の供給口７からモノシランを反応管
１内に所定流量でもって導入する。この時第２のバルブ
10は閉止しておく。そして半導体ウエーハ２上に最終の
厚さより薄い所定の厚さの多結晶シリコン膜を形成す
る。次に第１のバルブ９を閉止し、開閉器を投入して放
電電極20,21に所定の電圧を印加し、反応管１内でプラ
ズマ放電を行うようにして第２のバルブ10を開き、第２
のガス導入管６の供給口８からホスフィンを反応管１内
に所定流量でもって導入する。そしてプラズマ放電でホ
スフィンをプラズマ化することによりガス分解し、半導
体ウエーハ２上に堆積した多結晶シリコン膜に燐を添加
する。所定の燐の添加が終わった後第２のバルブ10を閉
止し、開閉器を切ってプラズマ放電を停止する。さらに
上記の手順でモノシランおよびホスフィンを交互に流し
分け、多結晶シリコン膜の堆積と燐の添加を繰り返して
行い、燐が添加された所定の最終厚さの多結晶シリコン
膜を形成する。その後、開閉器を切って各バルブを閉
じ、反応管１の真空を破って内部より燐が添加された多
結晶シリコン膜が形成した半導体ウエーハ２を取り出
す。
このようにして得られた本実施例の半導体ウエーハも
本発明の第２の実施例によるものと同様に、膜厚が均等
で均一かつ非常に高濃度な燐濃度を有する多結晶シリコ
ン膜を堆積したものであった。
またさらに本発明の第４の実施例を第５図を用いて説
明する。
第５図は本発明の第４の実施例に係わる膜形成の装置
の概略を示す構成図である。25は縦形の反応管であり、
この側壁の下部には放射光を内部に取り入れる取入口26
が開口している。またこの取入口26には放射光源装置27
からの放射光を導く導入路28が接続されており、さらに
開口を気密に閉塞するとともに放射光を透過する透過体
29が設けられている。なお放射光源装置27の放射光とし
て紫外線を用い、その放射光源には例えばハロゲンラン
プあるいは水銀ランプ等が使用されている。
以上のように構成される装置で、基板上に半導体膜を
形成する方法について説明する。尚、本実施例は上述の
第３の実施例でホスフィンを、プラズマ放電によりガス
分解する代りに放射光でガス分解するもので、以下異な
る部分について説明する。
第３の実施例と同様にして半導体ウエーハ２上に最終
の厚さより薄い所定の厚さの多結晶シリコン膜を形成す
る。次に第１のバルブ９を閉止し、放射光源装置27から
の放射光を取入口26から反応管25の中に投射しながら第
２のバルブ10を開き、第２のガス導入管６の供給口８か
らホスフィンを反応管１内に所定流量でもって導入す
る。そして放射光によりホスフィンを光励起することに
よりガス分解し、半導体ウエーハ２上に堆積した多結晶
シリコン膜に燐を添加する。所定の燐の添加が終わった
後に第２のバルブ10を閉止し、放射光源装置27からの放
射光の投射を停止する。さらに上記の手順でモノシラン
およびホスフィンを交互に流し分け、多結晶シリコン膜
の堆積と燐の添加を繰り返して行い、燐が添加された所
定の最終厚さの多結晶シリコン膜を形成する。その後、
放射光の投射を停止し各バルブを閉じ、反応管１の真空
を破って内部より燐が添加された多結晶シリコン膜が形
成した半導体ウエーハ２を取り出す。このようにして得
られた本実施例の半導体ウエーハも本発明の第２、第３
の実施例によるものと同様に、膜厚が均等で均一かつ非
常に高濃度な燐濃度を有する多結晶シリコン膜を堆積し
たものであった。
尚、上記第3,第４の実施例では不純物ガスのプラズマ
化，放射光励起を行うに際し、反応管内で加熱とプラズ
マ放電あるいは放射光投射を同時に行っているが、プラ
ズマ放電あるいは放射光投射をそれぞれ単独に実施して
もよいし、第１の実施例のように不純物ガスのプラズマ
化，放射光励起を副反応管内で行い、その後反応管に導
いてもよい。また放射光も紫外線に限らずガス分解する
ガスにより分解効率のよい波長の放射光を選定すればよ
い。さらに原料ガス，不純物ガスは上記のものに限定さ
れるものではなく、原料ガスとしてジシクロシラン（Si
H3Cl2）、不純物ガスとしてジボラン（B2H6）あるいは
アルシン（AsH3）等要旨を逸脱しない範囲内で本発明は
適宜変更して実施し得るものである。
［発明の効果］ 以上の説明から明らかなように、本発明は、不純物が
添加された半導体膜を基板上に形成するに際し、反応容
器内の原料ガスと不純物ガスとを、その一部が少なくと
も各々異なる手段により独立にガス分解して半導体膜を
形成することにより、形成された半導体膜は膜厚が均等
で、不純物濃度が均一かつ高濃度なものとなり、その形
成にあたり製造性が良いという効果を有する。
【図面の簡単な説明】
第１図は本発明の第１の実施例に係わる装置の概略を示
す構成図、第２図は半導体膜中の不純物濃度を示す特性
図、第３図はホスフィンの流出時間に対する半導体膜中
の不純物濃度を示す特性図、第４図は本発明の第３の実
施例に係わる装置の概略を示す構成図、第５図は本発明
の第４の実施例に係わる装置の概略を示す構成図、第６
図は従来の装置の概略を示す構成図、第７図は半導体膜
中の不純物濃度および半導体膜の堆積速度を示す特性図
である。 １……反応管、２……半導体ウエーハ、 ３……ヒータ、15……副反応管、 17……副ヒータ。
フロントページの続き (72)発明者 見方 裕一 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 奥村 勝弥 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 昭63−232419（ＪＰ，Ａ) 特開 平１−227430（ＪＰ，Ａ) 特開 昭56−153727（ＪＰ，Ａ) 特開 昭56−166935（ＪＰ，Ａ) 特開 昭62−77466（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】減圧した反応容器内に複数枚の半導体基板
    を互いに表裏面を対向させ所定間隔で配列する工程と、 前記反応容器の一端部から前記半導体基板の配列方向に
    沿って半導体原料ガスを流入させ、前記半導体基板上に
    半導体膜を堆積する工程と、 前記反応容器外の副反応容器で不純物ガスを隔壁で仕切
    られた該副反応容器内を蛇行するように流通させながら
    側壁に沿って設けた副ヒータで加熱して分解し、前記反
    応容器の一端部から前記半導体基板の配列方向に沿って
    前記分解された前記不純物ガスを流入させ、前記半導体
    膜に不純物を添加する工程とを具備することを特徴とす
    る半導体基板の製造方法。
  2. 【請求項２】前記反応容器の一端部から前記半導体基板
    の配列方向に沿って半導体原料ガスを流入させ、前記半
    導体基板上に半導体膜を堆積させた後、前記反応容器の
    一端部から前記半導体基板の配列方向に沿って前記分解
    された不純物ガスを流入させ、前記半導体膜に不純物を
    添加することを特徴とする請求項１に記載の半導体基板
    の製造方法。
  3. 【請求項３】前記半導体膜が所望の膜厚になるまで、前
    記半導体膜を堆積する工程と、前記半導体膜に不純物を
    添加する工程とを数回繰り返すことを特徴とする請求項
    ２記載の半導体基板の製造方法。
JP2167989A 1990-06-26 1990-06-26 半導体基板の製造方法 Expired - Fee Related JP2752235B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2167989A JP2752235B2 (ja) 1990-06-26 1990-06-26 半導体基板の製造方法
KR1019910010382A KR950004588B1 (ko) 1990-06-26 1991-06-22 반도체기판의 제조방법
US07/719,362 US5250463A (en) 1990-06-26 1991-06-24 Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate
US08/467,127 US5702529A (en) 1990-06-26 1995-06-06 Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate and apparatus for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2167989A JP2752235B2 (ja) 1990-06-26 1990-06-26 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0456314A JPH0456314A (ja) 1992-02-24
JP2752235B2 true JP2752235B2 (ja) 1998-05-18

Family

ID=15859740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2167989A Expired - Fee Related JP2752235B2 (ja) 1990-06-26 1990-06-26 半導体基板の製造方法

Country Status (3)

Country Link
US (2) US5250463A (ja)
JP (1) JP2752235B2 (ja)
KR (1) KR950004588B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819073B2 (ja) * 1991-04-25 1998-10-30 東京エレクトロン株式会社 ドープド薄膜の成膜方法
US5966627A (en) * 1996-08-30 1999-10-12 Lucent Technologies Inc. In-situ doped silicon layers
US6496648B1 (en) * 1999-08-19 2002-12-17 Prodeo Technologies, Inc. Apparatus and method for rapid thermal processing
US6410434B1 (en) * 2000-03-09 2002-06-25 Advanced Micro Devices, Inc. Method and apparatus for formation of in-situ doped amorphous semiconductor film
US6448180B2 (en) * 2000-03-09 2002-09-10 Advanced Micro Devices, Inc. Deposition of in-situ doped semiconductor film and undoped semiconductor film in the same reaction chamber
KR100829327B1 (ko) 2002-04-05 2008-05-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반응 용기
KR100441368B1 (ko) * 2002-05-08 2004-07-23 주식회사 엘지이아이 반용융 성형용 고전기전도도 동합금 및 그 제조 방법
US20060024442A1 (en) * 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
US20100183818A1 (en) * 2006-09-06 2010-07-22 Seoul National University Industry Foundation Apparatus and method of depositing films using bias and charging behavior of nanoparticles formed during chemical vapor deposition
JP4746581B2 (ja) * 2007-04-12 2011-08-10 株式会社日立国際電気 基板処理装置
JP7412257B2 (ja) * 2019-12-20 2024-01-12 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348428A (en) * 1980-12-15 1982-09-07 Board Of Regents For Oklahoma Agriculture And Mechanical Colleges Acting For And On Behalf Of Oklahoma State University Of Agriculture And Applied Sciences Method of depositing doped amorphous semiconductor on a substrate
JPS5935426A (ja) * 1982-08-24 1984-02-27 Toshiba Corp 半導体装置の高濃度不純物拡散法
JPS59120240A (ja) * 1982-12-27 1984-07-11 Semiconductor Energy Lab Co Ltd プラズマ気相反応装置
JPS6054443A (ja) * 1983-09-05 1985-03-28 Fujitsu Ltd プラズマ気相成長装置
JPS61114519A (ja) * 1984-11-09 1986-06-02 Nec Corp 気相成長装置
JPH071753B2 (ja) * 1985-08-08 1995-01-11 富士通株式会社 半導体装置の製造方法
JPS63232419A (ja) * 1987-03-20 1988-09-28 Canon Inc 堆積膜形成法
JP2646582B2 (ja) * 1987-10-16 1997-08-27 松下電器産業株式会社 プラズマｃｖｄ装置
JP2737909B2 (ja) * 1988-03-08 1998-04-08 ソニー株式会社 気相成長方法
JPH01296611A (ja) * 1988-05-25 1989-11-30 Canon Inc 半導体薄膜堆積法
US5198387A (en) * 1989-12-01 1993-03-30 Texas Instruments Incorporated Method and apparatus for in-situ doping of deposited silicon

Also Published As

Publication number Publication date
US5702529A (en) 1997-12-30
US5250463A (en) 1993-10-05
KR950004588B1 (ko) 1995-05-02
KR920001627A (ko) 1992-01-30
JPH0456314A (ja) 1992-02-24

Similar Documents

Publication Publication Date Title
JP6272934B2 (ja) エピタキシャル堆積プロセス及び装置
EP0464515B1 (en) Method of manufacturing silicon nitride film
JP4994551B2 (ja) 薄膜を成長させる、改良された装置および方法
US6150265A (en) Apparatus for forming materials
US5254505A (en) Process of forming capacitive insulating film
JP2752235B2 (ja) 半導体基板の製造方法
JPH06293595A (ja) 均一性が向上した堆積ポリシリコン膜と、そのための装置
US5225378A (en) Method of forming a phosphorus doped silicon film
KR20220069931A (ko) 원자 스케일 처리를 위한 초고순도 조건
JPH07321046A (ja) 薄膜形成装置及び薄膜形成方法
US20050069641A1 (en) Method for depositing metal layers using sequential flow deposition
US20220084839A1 (en) Selective Etch Process Using Hydrofluoric Acid and Ozone Gases
JPS61232612A (ja) 気相反応装置
US11031241B2 (en) Method of growing doped group IV materials
JP2005057133A (ja) 半導体デバイスの製造方法及び基板処理装置
US6281122B1 (en) Method for forming materials
JP4059792B2 (ja) 半導体製造方法
JP2723053B2 (ja) 薄膜の形成方法およびその装置
JPS63317675A (ja) プラズマ気相成長装置
US20020012749A1 (en) Method and apparatus for coating and/or treating substrates
JPS5928345A (ja) 半導体装置の製造方法
JPH0732127B2 (ja) プラズマ気相反応装置
JPS62159417A (ja) 光照射による薄膜気相成長法
JP2555969B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
JPH01123411A (ja) 気相成長方法および装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees