KR950004588B1 - 반도체기판의 제조방법 - Google Patents

반도체기판의 제조방법 Download PDF

Info

Publication number
KR950004588B1
KR950004588B1 KR1019910010382A KR910010382A KR950004588B1 KR 950004588 B1 KR950004588 B1 KR 950004588B1 KR 1019910010382 A KR1019910010382 A KR 1019910010382A KR 910010382 A KR910010382 A KR 910010382A KR 950004588 B1 KR950004588 B1 KR 950004588B1
Authority
KR
South Korea
Prior art keywords
reaction tube
gas
film
semiconductor
polycrystalline silicon
Prior art date
Application number
KR1019910010382A
Other languages
English (en)
Other versions
KR920001627A (ko
Inventor
유이치 미카타
카츠노리 이시하라
카츠야 오쿠무라
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시기가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시기가이샤, 다케다이 마사다카 filed Critical 가부시기가이샤 도시바
Publication of KR920001627A publication Critical patent/KR920001627A/ko
Application granted granted Critical
Publication of KR950004588B1 publication Critical patent/KR950004588B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

내용 없음.

Description

반도체기판의 제조방법
제1도는 본 발명의 제1실시예 및 제2실시예에 관한 장치의 개략을 도시한 구성도.
제2도는 반도체막중의 불순물 농도를 나타내는 특성도.
제3도는 본 발명의 제2실시예에 관한 포스핀의 유출 시간에 대한 반도체 막중의 불순물 농도를 나타내는 특성도.
제4도는 본 발명의 제3의 실시예에 관한 장치의 개략을 도시한 구성도.
제5도는 본 발명의 제4의 실시예에 관한 장치의 개략을 도시한 구성도.
제6도는 종래의 장치의 개략을 도시한 구성도.
제7도는 반도체막중의 불순물 농도와 반도체막의 퇴적속도를 나타내는 특성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반응관 2 : 반도체 웨이퍼
3 : 히터 15 : 부반응관
17 : 부히터
본 발명은 반도체기판의 제조방법에 관한 것이다.
잘 알려진 바와 같이 반도체 장치를 형성할 때에 기판위에 반도체막을 형성하는 일이 많이 사용되어지고 특히, 다결정 실리콘막의 반도체막은 전극이나 배선등으로서 이용되고 있다. 그리고 이 반도체막은 현재 가장 널리 사용되고 있는 방법의 하나인 감압 CVD(Chemical Vapor Deposion)법으로 형성된다.
종래에는 반도체막 형성의 최초 공정시 감압 CVD법을 이용하여 불순물이 첨가되지 않은 실리콘막을 기판상에 퇴적하고 그 다음번 공정에서 열확산 혹은 이온 주입법에 의하여 불순물을 첨가하므로써 다결정 실리콘 반도체막이 형성되었다. 그러나 막의 형성공정을 더욱 단순화하기 위하여 감압 CVD법을 사용하여 다결정 실리콘막을 기판상에 퇴적할 때에 동시에 불순물을 첨가하는 다결정 실리콘 반도체막의 퇴적 방법 (in situ doped Polysilicon법)이 행해지고 있었다.
여기서 종래의 다결정 실리콘 반도체막의 형성 방법에 대하여 제6도 및 제7도를 참조하여 설명한다.
제6도는 막형성 장치의 개략을 보이는 구성도이며 제7도는 반도체막중의 불순물농도 및 반도체막의 퇴적속도를 보이는 특성도이다. 도면에서 먼저 막형성의 장치를 설명한다. (1)은 반응용기를 형성하는 종형(縱形)의 반응관이고, 이 내부는 반도체막을 형성하려는 기판, 예컨대 복수의 반도체 웨이퍼(2)를 감압하에서 수용할 수 있도록 형성하고 있고, 또 측벽의 외주면에는 히터(3)를 장착하여 내부를 소정의 온도로 가열할 수 있도록 하고 있다. 또한 반응관(1)의 상부에는 관내부를 배기시켜 소정의 압력으로 감압하는 진공펌프(도시생약됨)가 접속된 배기구(4)가 설치되어 있고 측벽의 하부에는 각각의 편단(片端)이 외측에서 내측을 향해서 관통하여 개구하고 반응관(1)의 내부에 가스를 도입하는 제1의 가스 도입관(5)과 제2의 가스도입관(6)이 설치되어 있다. 또 제1의 가스도입관(5)의 공급구(7)로부터는 원료가스 예컨대 모노실란(SiH4)이, 제2의 가스도입관(6)의 공급부(8)에서는 불순물가스, 예컨대 포스핀(PH3)이 각 가스 도입관의 타단에 설치한 각각의 가스 공급원(도시생략됨)에서 각 가스 도입관의 중간에 설치한 제1 및 제2의 밸브(9),(10)를 통하여 반응관(1)내에 공급된다. 또11은 반응관내에 입설하는 석영 보트(guartz boat)를 지칭하며, 각각의 반도체기판(2)사이에 가스순환용 공간을 형성한채 보트(11)의 복수의 선반부상에 한 장씩 복수의 반도체 웨이퍼(2)를 수평으로 유지한다.
이상과 같이 구성되는 장치에서의 종래의 제1의 방법으로서 이른바 in situ doped polysilicon법에 의한 기판상에의 반도체막의 형성방법에 대하여 설명한다.
보트(11)에 유지된 복수의 반도체 웨이퍼(2)를 반응관(1)내에 수납하고 반응관(1)내부를 진공펌프로 배기시켜 소정의 압력으로 하고 또 히터(3)에 의하여 소정 온도로 유지한다. 이어서 진공 펌프로 반응관(1)내부를 배기시키는 동안 닫혀있던 제1밸브(9) 및, 제2밸브(10)를 열고, 제1가스 도입관(5)에 모노실란, 제2가스도입관(6)에 포스핀을 각각의 소정 유량을 가지고 동시에 반응관(1)내부로 도입한다. 그리고 반도체 웨이퍼(2)상에 소정 두께의 다결정 실리콘막을 형성하고 그 다결정 실리콘막에 불순물인 인을 흡착시키고 첨가한다. 그후, 각 밸브를 닫고, 반응관(1)의 진공상태를 파열시켜 대기상태로 만든 후 내부에서 인이 첨가된 다결정 실리콘 막이 형성된 반도체 웨이퍼(2)를 꺼낸다.
이렇게 하여 인이 첨가된 다결정실리콘막을 형성하는 경우에는 다음과 같은 문제가 있다. 그것은 제7도에서 횡축에 가스공급구로부터 웨이퍼(2)까지의 거리, 종축에 반도체 막중의 불순물 농도 및 반도체막의 퇴적속도를 가지고 나타내듯이, 다결정 실리콘막의 불순물농도와 퇴적속도는 반응관(1)내에 있어서의 반도체 웨이퍼(2)의 위치, 즉 제1 및 제2의 가스도입관(5),(6)의 각 일단부의 가스공급구(7),(8)로부터 반도체 웨이퍼(2)까지의 거리에 따라 변한다. 즉 웨이퍼상에 형성되는 막의 두께가 불균일하게 되어 버리는 문제점이 발생하는데 그 이유는 불순물(P)이 반도체막(다결정 실리콘막)의 표면에 흡착하고 있을 경우, 반도체 원자(Si)의 부착확률이 작아지므로써 퇴적속도가 떨어짐은 물론, 반응용기내에 있어서의 불순물(P)을 공급하는 불순물 가스(PH3)의 열분해속도와 반도체막을 형성하는 원료가스(SiH4)의 열분해 속도가 상이하므로 불순물가스(PH3)의 농도분포가 위치에 따라 변하기 때문이다.
다음에 이와 같은 열분해 속도의 차로 생기는 불순물 가스의 농도변화를 없앤 종래의 제2의 반도체 막의 형성 방법에 대하여 설명한다.
그것은 앞서의 제1의 방법과 같은 장치에 의해 아래와 같이 행해진다.
먼저 반응관(1)내에 보트(11)에 간직한 복수의 반도체 웨이퍼(2)를 수납하고 반응관(1) 내부를 배기시켜 소정의 압력으로 하고 또 히터(3)에 의하여 소정온도로 유지한다. 이어서 닫혀있던 제1밸브(9)만을 열고 제1가스도입관(5)의 공급구(7)에서 모노실란을 반응관(1)내에 소정유량을 가지고 도입한다. 이때 제2밸브(10)는 닫혀 있다. 그리고 각각의 반도체 웨이퍼상에 최종의 두께보다 얇은 소정 두께의 다결정 실리콘막을 형성한다. 다음에 제1밸브(9)를 닫고 제2의 밸브(10)를 열어, 제2의 가스도입관(6)의 공급구(8)에 포스핀을 반응관(1)내에 소정유량으로 도입한다. 그리고 반도체 웨이퍼(2)상에 퇴적된 다결정 실리콘막상에 인을 흡착시키고 첨가한다. 또한 상기 수순에 의해 모노실란 및 포스핀을 각각 별도로 반응관(1)내부로 교대로 도입하여 다결정 실리콘막의 퇴적과 인의 흡착 첨가를 반복하여 행함으로써 인이 첨가된 소정의 최종 두께의 다결정 실리콘 막을 형성한다. 그후 각 밸브를 닫고, 반응관(1)의 진공상태를 파열시켜 대기상태로 만든 후 내부에서 인이 첨가된 다결정 실리콘막이 형성된 반도체 웨이퍼(2)를 꺼낸다.
그러나, 이렇게 하여 인이 첨가된 다결정 실리콘막을 형성할 경우에는 다음과 같은 문제점이 발생한다. 이러한 방법에 의하면 각 반도체 웨이퍼(2)상에 형성되는 막의 균일성은 향상되지만 보다 고농도의 인을 함유하는 막두께가 두터운 다결정 실리콘막을 형성하기 위하여는 모노실란 및 포스핀을 별개로 반응관(1)내부에 교대로 도입하는 반복 공정의 빈도수가 많아야되므로 작업시간이 증가하고, 동일한 막두께에서도 인 농도는 반복공정의 빈도수에 의해 소정 값이상으로 증가할 수 없는 문제점이 발생한다. 그 이유는 다결정 실리콘 막중의 인농도는 다결정 실리콘막 상으로의 인의 흡착량과 다결정 실리콘막의 막두께에 의하여 결정되기 때문이다. 즉, 어떤 크기의 다결정 실리콘 막상에의 인의 흡착량은 일정하고, 1회의 막형성에서 막두께가 얇으면 첨가되는 인의 농도를 높일 수 없기 때문이다.
상기와 같은 상황에 비추어 본 발명은 이루어진 것으로서 그 목적하는 바는 기판상에 불순물이 첨가된 반도체막을 형성함에 있어 형성된 반도체막은 막두께가 균일하고 불순물 농도가 균일하고도 고농도의 것이며, 그 형성에 있어서 제조성이 뛰어난 반도체 기판의 제조방법을 제공하는데 있다.
본 발명의 반도체 기판의 제조방법은 감압한 반응용기내에 반도체 막을 형성하는 원료가스를 도입하여 반도체막을 퇴적하고 또 상기 반응용기내에 불순물 가스를 도입하여 소정의 불순물을 상기 반도체막에 첨가하고, 기판상에 불순물이 첨가된 반도체막을 형성함에 있어 상기 반응용기내의 상기 원료가스와 상기 불순물 가스중 그 일부가 적어도 각각 다른 수단에 의하여 독립적으로 가스분해된 것을 특징으로 하는 것이며, 또 불순물 가스를 상기 용기외에서 가스분해한 후에 상기 반응용기내로 도입하는 것을 특징으로 하는 것이며, 나아가서 불순물 가스를 가열, 플라즈마 방전, 광여기의 적어도 하나의 수단을 사용하여 가스분해하는 것을 특징으로 하는 것이다.
상기와 같이 구성된 반도체 기판의 제조방법은 원료가스와 불순물 가스가 동일한 온도·압력의 조건하에서는 가스 분해속도에 차이가 있기 때문에 반도체막의 퇴적과 불순물 농도의 균일화 및 고농도화가 될 수 없으므로, 원료가스를 가수분해하여 반도체 막을 퇴적하는 반응용기와는 다른 반응용기에서 온도 혹은 가수분해 방법을 바꾸어서 불순물 가스를 가스분해한 뒤에, 이것을 원료가스가 가수분해되고 있는 반응용기내로 도입하고 양가스가 충분히 가스 분해하고 있는 상태에서 불순물이 첨가된 반도체막을 기판상에 형성한다. 혹은 반응용기내에서 원료 가스를 가스분해하여 반도체막을 퇴적한 뒤, 동일반응 용기내에서 원료가스와 상이한 가스분해 조건하에서 불순물 가스를 가스분해하고, 퇴적한 반도체막에 불순물을 첨가하며 기판상에 불순물이 첨가된 반도체막을 형성한다. 이와 같은 방법을 취하면 불순물 가스의 가스분해도 충분히 진행되고 반도체막의 퇴적위치에 의한 차가 감소하고 불순물 농도의 균일화 및 고농도화를 행할 수 있다.
(실시예)
이하 본 발명의 실시예를 도면을 참조하여 설명한다. 그리고 설명에 있어서 종래와 동일한 구성요소에는 동일한 부호를 붙여서 설명을 생략하고 상이한 구성요소에 대하여 설명한다.
먼저 본 발명의 제1의 실시예를 제1도와 제2도를 참조하여 설명한다.
제1도는 막형성 장치의 개략을 나타내는 구성도이고 제2도는 반도체막중의 불순물 농도를 나타내는 특성도이다.
도면에서, (15)는 부반응용기를 형성하는 종형의 긴 부반응관으로서 이것은 반응관(1)과는 별도로, 제2밸브(10)와 포스핀의 가스공급원(도시생략)과의 사이의 제2가스도입관(6)의 중간부에 직렬로 삽입되고, 또한 반응관(1)에 가까운 위치에 삽입되어 있다. 또 6a는 제2가스 도입관(6)의 가스공급원과 부반응관(15)과의 사이를 접속하는 제1공급관부이고, 이 중간에는 제3밸브(16)가 설치되어 있다. 또 6b는 제2가스도입관(6)의 부반응관(15)과 반응관(1)사이를 접속하는 제2공급관부이다. 또한 부반응관(15)은 측벽의 외주면에 부히터(17)를 장착하여 내부를 소정의 온도로 가열할 수 있도록 하고 있고, 또 내부에는 가스공급원에서 제1공급관부를 통하여 도입한 가스가 제2공급관부를 통하여 반응관(1)에 직접 배출하지 않도록 바닥면에서 부반응관(15)내의 높이의 중간부까지의 높이의 격벽(18)이 내부를 대략 양분하도록 입설되어 있다.
이상과 같이 구성되는 장치에서 기판상에 반도체막을 형성하는 방법에 대하여 설명한다.
반응 용기의 반응관(1)내의 보트(11)에 간직한 복수의 기판 즉 반도체 웨이퍼(2)를 수납하고 반응관(1)내부를 히터(3)에 의하여 가열하여 580℃의 온도로 유지한다. 똑같이 부반응관(15)내부를 부히터(17)에 의하여 가열하여 700℃의 온도로 유지한다. 다음에 제1밸브(9)와 제3밸브(16)를 닫은 채 제2의 밸브(10)를 열고 배기구(4)에 접속한 도시를 생략한 진공 펌프로 반응관(1)내부를 배기시켜 반응관(1)내부와 부반응관(15)내부를 0.5Torr의 압력으로 한다. 계속하여 진공 펌프로 배기시키면서 닫혀 있던 제1밸브(9), 제3밸브(16)를 열고, 제1가스도입관(5)에서 원료가스의 모노실란을 100SCCM의 유량으로 반응관(1)내부로 도입하고, 동시에 제2가스도입관(6)에서 불순물 가스의 포스핀을 10SCCM의 유량으로 반응관(1)내부로 도입한다. 이때 가스공급원에서 제1공급관부(6a)를 통하여 부반응관(15)내부에 도입된 포스핀은 격벽(18)으로 간막이된 부반응관(15)내를 통류하는 사이에 가열되고 열에 의하여 가수분해된 상태에서 제2공급관부(6b)를 통하여 반응관(1)내부로 도입된다. 그리고 반도체 웨이퍼(2)상에 3000옹스트롬의 두께의 다결정 실리콘막을 형성하면서 이 다결정 실리콘막에 불순물의 인을 흡착시키고 첨가한다. 그후 각 밸브를 닫고 반응관(1)의 진공상태를 파열시켜 대기상태로 만든 후 내부에서 인이 첨가된 다결정 실리콘막이 형성한 반도체 웨이퍼(2)를 꺼낸다.
이렇게 하여 얻어진 반도체 웨이퍼(2)에 대하여 900℃, N2의 분위기중에서 어니일링 처리를 행한 후 인이 첨가된 다결정 실리콘막의 불순물 농도를 조사하였다. 그 결과는 제2도에 횡축은 제2가스도입관(6)의 가스 공급구로부터 반도체 기판까지의 거리를 나타내고 종축은 반도체 막의 불순물 농도를 나타낸 것으로서 가스공급구로부터 반도체 기판까지의 거리에 의한 인농도의 변화는 거의 없고, 균일한 불순물 농도분포로 구성되어 있음이 확인되었다. 또 반도체 웨이퍼에 퇴적된 다 결정 실리콘막의 막두께도 균일하였다. 그 이유는 반도체 웨이퍼가 수납된 반응관(1)내부에 포스핀이 도입되기전에 포스핀을 부반응관(15)내에 도입하여 열에 의하여 가스 분해되기 때문에 반응관(1)내에서의 포스핀의 농도가 높아지고, 종래 반응관(1)중의 동일 온도 조건하에서의 모노실란과 포스핀의 열분해 속도가 상이하고, 포스핀의 농도가 낮은데서 생기는 반도체 웨이퍼 사이의 불순물 농도의 불균일이 없어졌기 때문이다.
또한 상기 실시예외에 반응관내 온도를 300℃~1000℃의 범위로 조정하고 압력을 1mTorr~10Torr의 범위로 조정하여 인이 첨가된 다 결정 실리콘막이 퇴적된 반도체 웨이퍼를 형성한 바 조정범위내에서는 모두 균일하면서도 고농도의 막을 형성할 수 있었다.
다음에 본 발명의 제2실시예를 제1도 및 제3도를 사용하여 설명한다. 또 제3도는 포스핀의 유출시간에 대한 반도체 막중의 불순물 농도를 나타내는 특성도이다.
제2실시예는, 제1실시예와 같은 장치를 사용하여 실시하는 것으로서 원료가스와 불순물 가스를 독립적으로 반응관(1)내에 도입함으로써 기판상에 반도체막의 퇴적을 행하는 것인바 다음과 같이 행한다.
제1의 실시예와 동일한 반응관(1) 및 부반응관(15)의 온도, 압력 조건하에서 반응관(1)내에 반도체 웨이퍼(2)를 수납한다. 그리고 제2밸브(10)를 닫은 상태로 제1밸브(9)를 열고, 모노실란을 100SCCM의 유량으로 반응관(1)내에 도입하고 막두께가 500옹스트롬으로 될때까지 다결정 실리콘막을 각기판(2)상에 퇴적한다. 계속하여 제1밸브(9)를 닫고, 제2밸브(10)와 제3밸브(16)를 열고 포스핀을 부반응관(15)내에서 가스분해하면서 10SCCM유량으로 반응관(1)내로 도입한다. 이때 소망하는 다결정 실리콘막중의 인 농도가 되도록 반응관(1)내에 포스핀을 유출시키는 시간을 설정한다. 포스핀의 소정의 도입이 끝나면 제2밸브(10)를 닫는다. 또 전술한 모노실란, 포스핀을 반응관(1)으로 도입하여 행하는 공정을 6회 반복하고, 막두께가 300옹스트롬이 되도록 소망하는 인농도를 갖는 다결정 실리콘막을 반도체 웨이퍼상에 퇴적한다.
이렇게 하여 얻어진 반도체 웨이퍼(2)에 대하여 900℃, N2의 분위기중에서 어니일링 처리를 행한 후 인이 첨가된 다결정 실리콘 막중의 인 농도를 형광 X선으로 분석하여 조사하였다. 그 결과는 제3도에서 횡축에 반응관(1)에의 포스핀의 유출시간을 취하고 종축에 반도체막중의 불순물 농도를 취하여 보이는 실선 X과 같이 다결정 실리콘 막중의 인농도는 반응관(1)에의 포스핀의 유출시간이 길어질수록 증가함을 알 수 있다. 또 동도면중의 파선 Y는 종래의 방법에 의한 경우를 비교하기 위하여 도시한 것이며 이것에 의하면 1회 유출시간이 10분간 이상이 되면 시간을 들여도 인농도는 증가하지 않음을 알 수 있다.
이와 같이 본 발명의 제2의 실시예에 의하면, 막두께가 균등하고 균일하며 또 매우 고농도인 인농도를 지니는 다결정 실리콘막을 퇴적한 반도체 웨이퍼를 얻을 수 있다.
또한 상기 실시예외에 제1실시예와 동일한 온도범위, 압력범위로 조정하여 막의 퇴적을 실시한 바, 조정범위 내에서는 모두 막두께가 균등하고 균일하며 또 매우 고농도인 인농도의 막을 형성할 수 있었다.
그리고, 본 발명의 제3실시예를 제4도를 이용하여 설명한다.
제4도는 본 발명의 제3실시예에 따라 반도체 기판상에 반도체막을 형성하는 막형성장치의 개락을 보이는 구성도이다. (20) 및 (21)은 각각 방전전극이고, 이들은 수평 방향의 단면이 원호상으로 형성되어 있고 또 반응관(1)의 측벽의 내면에 따라 보트(11)을 사이에 두고 대향하도록 설치되어 있다. 또 각방전전극(20,21)은 도시를 생략한 전원에 스위치를 통하여 접속하고 있고, 스위치를 투입함으로써 반응관(1)의 내부에서 플라즈마 방전을 행하도록 설치되어 있다.
이상과 같이 구성되는 장치에서 기판상에 반도체막을 형성하는 방법에 대하여 설명한다. 먼저 보트(11)에 유지한 복수의 반도체웨이퍼(2)를 반응관(1)내에 수납하고 반응관(1)내부를 진공펌프로 배기시켜 소정의 압력으로 하고 또 히터(3)에 의하여 소정온도로 유지한다. 이어서 진공펌프로 배기시키면서 닫혀 있던 제1밸브(9)만을 열고, 제1가스도 입관(5)의 공급구(7)에서 모노실란을 반응관(1)내로 소정유량으로 도입한다. 이때 제2의 밸브(10)는 닫아둔다. 그리고 반도체 웨이퍼(2)상에 최종의 두께보다 얇은 소정의 두께의 다결정 실리콘막을 형성한다. 다음에 제1의 밸브(9)를 닫고, 스위치를 투입하여 방전 전극(20,21)에 소정의 전압을 인가하고, 반응관(1)내에서 플라즈마 방전을 행하도록 하고, 제2밸브(10)를 열고, 제2가스 도입관(6)의 공급구(8)에서 포스핀을 반응관(1)내로 소정유량으로 도입한다. 그리고 플라즈마 방전으로 포스핀을 플라즈마화함으로써 가스 분해하고 반도체 웨이퍼(2)상에 퇴적한 다결정 실리콘막에 인을 첨가한다. 소정의 인의 첨가가 끝난 후 제2밸브(10)를 닫고, 개폐기를 끊고 플라즈마 방전을 정지한다. 또 상기의 수순으로 모노실란 및 포스핀을 별도로 반응관(1)내에 교대로 도입하여 다결정 실리콘막의 퇴적과 인의 첨가를 반복하여 행하므로써 각각의 반도체 기판상에 인이 첨가된 소정의 최종 두께의 다결정 실리콘막을 형성한다. 그후 스위치를 끊어 각 밸브를 닫고 반응관(1)의 진공상태를 파열시켜 대기상태로 만든 후 내부에서 인이 첨가된 다결정 실리콘 막이 형성된 반도체 웨이퍼(2)를 꺼낸다.
이렇게 하여 얻어진 본 실시예의 반도체 웨이퍼도 본 발명의 제2의 실시예에 의한 것과 같이 막두께가 균등하고, 균일하며 또 매우 고농도인 인농도를 지니는 다결정 실리콘막이 각기판상에 퇴적되었다.
또한 본 발명의 제4의 실시예를 제5도를 이용하여 설명한다.
제5도는 본 발명의 제4실시예에 따라 반도체 기판상에 반도체 막을 형성하는 막형성 장치의 개락을 나타내는 구성도이다. (25)는 종형의 반응관이고, 이 측벽의 하부에는 방사광을 반응관 내부로 공급하는 취입구(26)가 개구하고 있다. 또 이 취입구(26)에는 방상광원 장치(27)로부터 방사광을 도입하는 도입로(28)가 접속되어 있고, 또 개구를 취입구(26)에 대해 기밀(氣密)하게 밀봉되는 동시에 방사광을 투과하는 투과체(29)가 설치되어 있다. 또 방사광원장치(27)의 방사광으로서 자외선을 사용하고, 그 방사광원에는 예컨대 할로겐 램프 혹은 수은램프 등이 사용되고 있다.
이상과 같이 구성되는 장치로서 기판상에 반도체막을 형성하는 방법에 대하여 설명한다. 또 본 실시예는 상술한 제3의 실시예에서 포스핀을 프라즈마 방전에 의하여 가스분해하는 대신에 방사광으로 가수분해하는 것으로서 이하 상이한 부분에 대하여 설명한다.
제3도의 실시예와 같이하여 반도체 웨이퍼(2)상에 최종 두께보다 얇은 소정의 두께의 다결정 실리콘막을 형성한다. 다음에 제1밸브(9)를 닫고 방사광원장치(27)로부터의 방사광을 취입구(26)를 통해 반응관(25)내부에 투사하면서 제2밸브(10)를 열고, 제2가스도입관(6)의 공급구(8)에서 포스핀을 반응관(1)내로 소정유량으로 도입한다. 그리고 방사광에 의하여 포스핀을 광여기함으로써 가스분해하고 반도체 웨이퍼(2)상에 퇴적된 다결정 실리콘막에 인을 첨가한다. 소정의 인의 첨가가 끝난 후에 제2밸브(10)를 폐지하고 방사광원장치(27)로부터의 방상광의 투사를 정지한다.
또한 상기 수순으로 모노실란 및 포스핀을 별도로 반응관(25)내에 교대로 도입하여 다결정 실리콘막의 퇴적과 인의 첨가를 반복하여 행하므로서 각각의 반도체 기판상에 인이 첨가된 소정의 최종두께의 다결정 실리콘막을 형성한다. 그후 방사광의 투사를 정지하고 각 밸브를 닫고 반응관(1)의 진공상태를 파열시켜 대기상태로 만든 후 반응관내부로부터 인이 첨가된 다결정 실리콘막이 형성된 반도체 웨이퍼(2)를 꺼낸다. 이와같이하여 얻어진 본 실시예의 반도체 웨이퍼도 본 발명의 제2,제3의 실시예에 의한 것과 같이 막두께가 균등하고, 균일하며 또 매우 고농도인 인농도를 지니는 다결정 실리콘막이 각 기판상에 퇴적되었다.
또 상기 제3,제4의 실시예에서는 불순물 가스의 플라즈마화, 방사광 여기를 행함에 있어 반응관내에서 가열과 플라즈마 방전 혹은 방사광 투사를 동시에 행하고 있으나 플라즈마 방전 혹은 방사광투사를 각각 단독으로 실시해도 좋고 제1의 실시예와 같이 불순물 가스의 플라즈마화, 방사광여기를 부반응관내에서 행하고, 그후 반응관에 도입해도 된다. 또 방사광도 자외선에 국한하지 않고 가스분해하는 가스에 의하여 불해 효율이 좋은 파장의 방사광을 선정해도 된다. 또 원료가스, 불순물 가스는 상기의 것에 한정되는 것은 아니고 원료가스로서 디클로로실란(SiH2Cl2), 불순물 가스로서 디볼란(B2H6) 혹은 아르신(A8H3)등 요지를 일탈하지 않는 범위내에서 본 발명은 변경하여 실시할 수 있는 것이다.
또한, 본원의 특허청구의 범위의 각 구성요소에 병기한 도면참조번호는 본원 발명의 이해를 용이하게 하기 위한 것으로서 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정하는 의도로 병기한 것은 아니다.
이상 설명으로부터 명백해진 바와 같이 본 발명에 의하면 불순물이 첨가된 반도체막을 반도체 기판상에 형성할 경우, 반응관내의 원료가스와 불순물가스를 상이한 수단에 의해 독립적으로 가스분해하여 기판상에 반도체막을 형성하므로써 균일한 두께 및 균일한 고농도의 불순물 농도를 갖는 반도체막이 제공됨은 물론, 반도체막의 생산성이 향상되는 효과를 얻을 수 있다.

Claims (5)

  1. 반응용기(1)내에 반도체 기판(2)을 배치하는 단계와; 상기 반응용기내에 원료가스(SiH4)를 도입하여 상기 반도체 기판상에 반도체막을 퇴적하는 단계와; 불순물 가스(pH3)를 분해하는 단계와; 상기 반응 용기내에 상기 분해된불순물 가스(PH3)를 도입하여 불순물을 상기 반도체막에 첨가하는 단계를 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
  2. 제1항에 있어서, 상기 반도체막이 소망의 막두께로 될때까지 상기 반도체막을 퇴적하는 단계와 상기 반도체막에 불순물을 첨가하는 단계를 수회 반복하는 것을 특징으로 하는 반도체기판의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 불순물 가스를 분해하는 단계를 부반응용기(15)내에서 수행하는 것을 특징으로 하는 반도체 기판의 제조방법.
  4. 제1항 또는 제2항에 있어서, 상기 불순물 가스를 가열, 플라즈마 방전, 광여기의 적어도 하나의 수단을 이용하여 분해하는 것을 특징으로 하는 반도체 기판의 제조방법.
  5. 제3항에 있어서, 상기 불순물 가스를 가열, 플라즈마 방전, 광여기의 적어도 하나의 수단을 이용하여 분해하는 것을 특징으로 하는 반도체 기판의 제조방법.
KR1019910010382A 1990-06-26 1991-06-22 반도체기판의 제조방법 KR950004588B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2167989A JP2752235B2 (ja) 1990-06-26 1990-06-26 半導体基板の製造方法
JP02-167989 1990-06-26

Publications (2)

Publication Number Publication Date
KR920001627A KR920001627A (ko) 1992-01-30
KR950004588B1 true KR950004588B1 (ko) 1995-05-02

Family

ID=15859740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010382A KR950004588B1 (ko) 1990-06-26 1991-06-22 반도체기판의 제조방법

Country Status (3)

Country Link
US (2) US5250463A (ko)
JP (1) JP2752235B2 (ko)
KR (1) KR950004588B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819073B2 (ja) * 1991-04-25 1998-10-30 東京エレクトロン株式会社 ドープド薄膜の成膜方法
US5966627A (en) * 1996-08-30 1999-10-12 Lucent Technologies Inc. In-situ doped silicon layers
US6496648B1 (en) * 1999-08-19 2002-12-17 Prodeo Technologies, Inc. Apparatus and method for rapid thermal processing
US6448180B2 (en) * 2000-03-09 2002-09-10 Advanced Micro Devices, Inc. Deposition of in-situ doped semiconductor film and undoped semiconductor film in the same reaction chamber
US6410434B1 (en) * 2000-03-09 2002-06-25 Advanced Micro Devices, Inc. Method and apparatus for formation of in-situ doped amorphous semiconductor film
KR100829327B1 (ko) 2002-04-05 2008-05-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반응 용기
KR100441368B1 (ko) * 2002-05-08 2004-07-23 주식회사 엘지이아이 반용융 성형용 고전기전도도 동합금 및 그 제조 방법
US20060024442A1 (en) * 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
US20100183818A1 (en) * 2006-09-06 2010-07-22 Seoul National University Industry Foundation Apparatus and method of depositing films using bias and charging behavior of nanoparticles formed during chemical vapor deposition
JP4746581B2 (ja) * 2007-04-12 2011-08-10 株式会社日立国際電気 基板処理装置
JP7412257B2 (ja) * 2019-12-20 2024-01-12 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348428A (en) * 1980-12-15 1982-09-07 Board Of Regents For Oklahoma Agriculture And Mechanical Colleges Acting For And On Behalf Of Oklahoma State University Of Agriculture And Applied Sciences Method of depositing doped amorphous semiconductor on a substrate
JPS5935426A (ja) * 1982-08-24 1984-02-27 Toshiba Corp 半導体装置の高濃度不純物拡散法
JPS59120240A (ja) * 1982-12-27 1984-07-11 Semiconductor Energy Lab Co Ltd プラズマ気相反応装置
JPS6054443A (ja) * 1983-09-05 1985-03-28 Fujitsu Ltd プラズマ気相成長装置
JPS61114519A (ja) * 1984-11-09 1986-06-02 Nec Corp 気相成長装置
JPH071753B2 (ja) * 1985-08-08 1995-01-11 富士通株式会社 半導体装置の製造方法
JPS63232419A (ja) * 1987-03-20 1988-09-28 Canon Inc 堆積膜形成法
JP2646582B2 (ja) * 1987-10-16 1997-08-27 松下電器産業株式会社 プラズマｃｖｄ装置
JP2737909B2 (ja) * 1988-03-08 1998-04-08 ソニー株式会社 気相成長方法
JPH01296611A (ja) * 1988-05-25 1989-11-30 Canon Inc 半導体薄膜堆積法
US5198387A (en) * 1989-12-01 1993-03-30 Texas Instruments Incorporated Method and apparatus for in-situ doping of deposited silicon

Also Published As

Publication number Publication date
US5250463A (en) 1993-10-05
US5702529A (en) 1997-12-30
JP2752235B2 (ja) 1998-05-18
JPH0456314A (ja) 1992-02-24
KR920001627A (ko) 1992-01-30

Similar Documents

Publication Publication Date Title
US5254505A (en) Process of forming capacitive insulating film
EP0863227B1 (en) Method and apparatus for forming laminated thin films or layers
US4098923A (en) Pyrolytic deposition of silicon dioxide on semiconductors using a shrouded boat
US7955646B2 (en) Elimination of flow and pressure gradients in low utilization processes
US7238616B2 (en) Photo-assisted method for semiconductor fabrication
KR20200102352A (ko) 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
US7374617B2 (en) Atomic layer deposition methods and chemical vapor deposition methods
US6348420B1 (en) Situ dielectric stacks
KR0162165B1 (ko) 실리콘 질화막의 제조방법
WO2019147462A1 (en) Treatment methods for silicon nitride thin films
US4588610A (en) Photo-chemical vapor deposition of silicon nitride film
US20040152254A1 (en) Method of forming a Ta2O5 comprising layer
US20020197890A1 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
KR20050074964A (ko) 산화물막 증착 방법 및 장치
KR950004588B1 (ko) 반도체기판의 제조방법
US5225378A (en) Method of forming a phosphorus doped silicon film
KR20020031384A (ko) 반도체 웨이퍼에 질화 실리콘층을 형성하는 방법
KR20060063188A (ko) 화학기상증착장치 및 그를 이용한 화학기상증착방법
KR100860683B1 (ko) 성막 방법 및 열처리 장치
US6387445B1 (en) Tungsten layer forming method and laminate structure of tungsten layer
US5677235A (en) Method for forming silicon film
JPH10321556A (ja) 成膜方法
US20230002894A1 (en) Shadow ring lift to improve wafer edge performance
KR20010053459A (ko) 비정질 및 다결정 실리콘 게르마늄 합금 박막 형성 방법및 장치
JP3076268B2 (ja) 減圧気相成長装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
G160 Decision to publish patent application
O035 Opposition [patent]: request for opposition
AMND Amendment
E601 Decision to refuse application
O063 Decision on refusal after opposition [patent]: decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

Free format text: TRIAL NUMBER: 1996201002009; APPEAL AGAINST DECISION TO DECLINE REFUSAL