JP2738538B2

JP2738538B2 - データ受信機

Info

Publication number: JP2738538B2
Application number: JP63051791A
Authority: JP
Inventors: ヴイルヘルム・ヘーゲラー
Original assignee: BURAUPUNKUTO UERUKE GmbH
Current assignee: BURAUPUNKUTO UERUKE GmbH
Priority date: 1987-03-06
Filing date: 1988-03-07
Publication date: 1998-04-08
Anticipated expiration: 2013-04-08
Also published as: KR960009135B1; DE3855262D1; ATE137896T1; JPS6453632A; EP0280913A3; DE3707152C2; EP0280913A2; DE3707152A1; KR880012030A; EP0280913B1

Description

【発明の詳細な説明】産業上の利用分野本発明は、受信したデータワードＸから差動復号化に
よりデータワードＹが形成され、該データワードＹおよ
びそれに対応づけられたパリティ検査マトリックスＨと
からシンドロームS_Yが形成され、データワードＸの受信
時に２進の信頼性ワードＱが形成され、該信頼性ワード
Ｑの各ビットはデータワードＹの各ビットに対応づけら
れており、前記信頼性ワードＱにおいて非信頼性を表す
ビットの個数が所定の最大数Ｆを超えていないかぎり、
データワードＹの各ビットを用いることで補正が試行さ
れるように構成されているRDS受信機に関する。

放送電波により伝送されるデータの受信は種々の障害
を受ける可能性がある。そのため伝送誤りの検出および
／または補正方法が公知である。いわゆるラジオデータ
方式（RDS）方式の場合、副搬送波をディジタル符号化
された信号により変調する。この場合にデータは、それ
ぞれ４つのデータワードから成る群で伝送され、その際
に各データワードは、16bitの１つの情報ワードと10bit
の１つの検査ワードから成る。検査ワードはラジオデー
タ方式の場合には、前もつて与えられているアルゴリズ
ムにしたがつて情報ワードから形成されその際に、実際
の検査ワードに更に１つのいわゆるオフセツトワードが
重畳される。オフセツトワードは同期に用いられる。

受信の際に復調後に検査ワードを用いて誤り検査およ
び誤り補正が行なわれる。ラジオデータ方式RDSの詳細
は文献“Specification of the Radio Data System RDS
for VHF/FM Sound Broadcasting"（Tech.3244−E,1984
年３月刊，ヨーロツパ放送連合（EBU））に記載されて
いる。

受信データの検査を含む、ラジオデータ方式と関連し
てこれまでに提案された受信方式は十分に良好には機能
していない。例えば、それぞれの方式に依存して制限さ
れる誤り補正能力は、実質的に発生しない誤りパターン
のためにも使用される。

発明が解決しようとする問題点本発明の課題は、できるかぎり効率の高い誤り補正を
行なう、放送電波により伝送されるデータのデータ受信
機を提供することにある。

問題を解決するための手段本発明によればこの課題は以下の構成により解決され
る。すなわち、補正の試行のため、前記パリティ検査マ
トリックスＨから導出される第２のパリティ検査マトリ
ックスＫが用いられ、該第２のパリティ検査マトリック
スＫは、前記パリティ検査マトリックスＨの最初の行と
最後の行を引き継ぎ、該第２のパリティ検査マトリック
スＫのそのほかの行は、前記パリティ検査マトリックス
Ｈにおける隣り合う行の排他的OR結合により形成され、
前記第２のパリティ検査マトリックスＫの各行は前記信
頼性ワードＱの各ビットならびに先行する信頼性ワード
の最後のビットに対応づけられており、前記信頼性ワー
ドＱにおいて非信頼性を表すＦ個のビットに対応づけら
れている前記第２のパリティ検査マトリックスＫの行S₁
〜S_Fが互いに排他的OR結合され、該排他的OR結合により
形成された組み合わせのうちの１つがゼロを有していれ
ば、前記データワードＹは無効なものとして処理される
ことにより解決される。

ここで信頼性ワードとは１つの信号であって、その信
号のビットにより、差動復号器の出力側から取り出され
る対応のデータワードＹにおける各ビットの信頼性が表
される。この場合に有利であるのは、信頼性ワードを導
出するため、データ信号を形成するための第１の閾値の
ほかに、第１の閾値よりも下に位置する下限閾値と第１
の閾値よりも上に位置する上限閾値とを形成し、復調器
の出力信号が下限閾値よりも下または上限閾値よりも上
に位置する場合には、信頼性信号は第１の値をとり、復
調器の出力信号が下限閾値と上限閾値の間に位置する場
合には信頼性信号が第２の値をとるよう構成することで
ある。

本発明の有利な実施形態によれば、排他的OR結合によ
り形成された組み合わせのいずれも値ゼロを有しておら
ず、かつ各々がS_Yと等しくなくS_Yがゼロでなければ、デ
ータワードＹは補正できないものとして処理される。

さらに本発明の有利な実施形態によれば、いずれの組
み合わせもS_Yもゼロではなく前記組み合わせのうちの１
つがS_Yと等しければ、データワードＹが補正される。

本発明の機器においては、個々の操作を有利にはマイ
クロプロセツサにより実施するにもかかわらず、固定配
線された回路も適している。この場合に例えばメモリ等
の他の必要素子を本発明の機器の要件に整合させること
もできる。その都度に選定された構成に依存して本発明
の機器の他の有利な実施例により回路コストを直接に低
くすることができるかまたは演算時間を短縮しひいては
コストを低くするか補正能力を高めることができる。

このような１つの構成例においてはデータワードは、
データワードの当該ビツトの非信頼性を意味する値を有
する、信頼性ワードのビツトの数が所与の数より大きい
場合には無効とされる。

非信頼性ビツトは実質的に信頼性ワードの発生と同時
に計数することができるので、データワードの受信期間
に所定の数を既に上回つてしまつた場合には引続いての
処理を中止することができる。

これらの有利な構成例のうちの１つにおいては別のシ
ンドロームの組合わせの値が零であるかが検査され、別
のシンドロームの１つの組合わせが零に等しい場合には
当該データワードの処理が中断される。

同様にコスト低減を実現できる別の１つの構成におい
ては別のシンドロームをメモリから読出しその際にメモ
リに、非信頼性ビツトのそれぞれから導出されるアドレ
スを供給する。この有利な実施例においては各非信頼性
ビツトに対して、シンドロームの形成に必要な操作を行
なう必要はない。

この有利な構成により別のシンドロームを有利に引続
いて処理することができる。

本発明の別の１つの有利な構成においては、誤りを有
するデータワードの補正を、別のシンドロームの組合わ
せの値がデータワードのシンドロームに相応しかつ零に
等しくない。別のシンドロームの組合せを表わす２進数
と信頼性ワードとから誤りワードを導出しこの誤りワー
ドをデータワードと論理結合して誤り補正に用いる。

請求項に記載の他の有利な構成においては本発明の機
器におけるメモリの必要性が最適化されている。

本発明の機器の別の１つの構成においては別のシンド
ロームを別の１つのパリテイ検査マトリツクスを用いて
形成しその際に別のシンドロームの第１の行および最後
の行はパリテイ検査行列の第１の行および最後の行にそ
れぞれ相応し別のシンドロームの、第１の行と最後の行
との間に位置する行は、パリテイ検査マトリツクスの隣
接する行を排他的OR結合して形成される。

この有利な構成においては本発明の機器が、差動符号
化されたデータを受信する場合に有利に使用されてい
る。この場合に有利には、先行する信頼性ワードの最後
のビツトを誤り補正の際に使用することができるので有
利である。

別の１つの構成においては、差動符号化されたデータ
における誤り補正は、誤りワードを、データワード補正
に使用する前に1bitだけ右方向にシフトし引続いて誤り
ワードを、1bitだけ右方向へシフトされたワードと排他
的OR結合することにより行なわれる。

実施例次に本発明を実施例に基づいて図を用いて詳しく説明
する。

第１図のブロツク回路図は、本発明の機器の概略を示
しその際に、理解に必要な部分のみが示されている。他
の詳細部分例えば復調および、ワードまたはビツト同期
等は例えばEPUの冒頭に記載の論文等の文献に述べられ
ている。更に分りやすくするために第１図においては、
信号処理における時間的シーケンスは詳しくは考慮され
ていない。これは他の図に関連して詳しく説明されてい
る。

図示されていない復調器の出力信号は入力側１を介し
て6bitカウンタ２のイネーブル入力側ENに供給される。
6bitカウンタ２は信号T₅₇によりクロツク制御される。
信号T₅₇の周波数はこの実施例においては副搬送波周波
数57KHzに相応する。入力側７に供給されたビツトクロ
ツク信号Ｔにより6bitカウンタ２は初期値にセツトされ
る。その都度セツトの前に達した計数状態は、第1a図に
したがつてデータ信号Ｘおよび信頼性信号Ｑを発生す
る。その際に6bitカウンタ２は初期値８にセツトされ55
まですなわち48だけ正方向に計数する、何故ならばRDS
方式の場合に副搬送波周波数はビツト周波数の48倍に相
応するからである。

データ信号Ｘを形成するための閾値は第1a図において
全領域の中央に位置するので計数状態の最高桁ビツト
（MSB）をデータ信号Ｘとして直接に適用することがで
きる。信頼性信号Ｑのための上限閾値と下限閾値との間
にデータ信号Ｘのための閾値が位置する。上限閾値と下
限閾値との間においては各計数状態の第２のビツトおよ
び第３のビツトは互いに等しく上限閾値の上方および下
限閾値の下方においては第２のビツトおよび第３のビツ
トは互いに異なる。したがつて排他的OR回路３を用いて
信頼性信号Ｑを導出することができる。

各ビツト周期の終りにおいて短時間のみ持続する、デ
ータ信号Ｘのビツトは、２つのデータフリツプフロツプ
４および５と排他的OR回路６とから成る差動復号器に供
給される。フリツプフロツプ４および５が、入力側７に
供給されたビツトクロツク信号Ｔによりトリガされる
と、データフリツプフロツプ４および５を介して２進信
号はその都度に１つのクロツク周期分だけ遅延される。
排他的OR回路６は、受信信号の、連続する２つのビツト
が異なる値を有する場合には論理値１を送出する。

ラジオデータ方式の場合には情報はデータワードの形
で送信されその際にそれぞれ４つのデータワードが１つ
の群を形成する。各データワードは、16bitを有する１
つの情報ワードと、10bitを有する１つの検査ワードと
から成るので各データワードの全長は26bitとなる。

差動復号器の出力側から取出されるデータワードＹか
ら公知の方法で８においてシンドロームS_Yが形成英され
る。このシンドロームの値と他のシンドロームの値とに
依存してデータワードＹまたはその情報部分はAND回路
９およびOR回路10を介して出力側11に導びかれ、出力側
11から例えば表示等の引続いての処理のために取出され
るかまたは、不要の場合には保留される。補正可能な限
りの場合にはそのデータワードは排他的OR回路12により
補正され、AND回路13およびOR回路10を介して出力側11
へ導びかれる。

排他的OR回路３の出力側にはデータフリツプフロツプ
14が接続され、データフリツプフロツプ14は同様に、入
力側７に供給されたクロツク信号Ｔによりクロツク制御
される。したがつてデータフリツプフロツプ14の出力側
からデイジタル信頼性信号Ｑが取出され各デイジタル信
頼性信号Ｑにおいては１つのビツトにデータワードＹの
１つのビツトが対応する。信頼性信号Ｑは、差動復号す
る前のデータワードＹの個々の信頼性または非信頼性を
表わす。

信頼性信号を評価する費用は、非信頼性ビツトの数が
増加すると共に著しく増加しそして更に、ラジオデータ
方式のための選定された符号のハミング距離が小さいた
めに多くの誤りを一度に補正することはいずれにしても
できないので、信頼性ワードが余りにも多くの非信頼性
ビツトを含んでいるデータワードの評価は初めから中断
される。したがつて第１図の実施例においては計数およ
び比較回路15において、非信頼性ビツトの数Ｆが所定の
値F_mより大きいかどうかが検出され、その際にF_mの値は
例えば６とすることができる。F_mより大きい場合には計
数および比較回路15は論理値１を送出し論理値１は反転
回路16で反転されて、AND回路に供給されるので、評価
操作の詳細な結果と無関係にAND回路９は、データワー
ドが出力側11へ供給されるのを阻止する。

各非信頼性ビツトに対してマトリツクスＫから１つの
シンドロームが呼出され、メモリ17に格納され、排他的
OR回路18で、累算器19の中の別の１つのシンドロームと
論理結合される。論理結合のうちの１つの値が零である
ことが等価回路21で検出されると、ただちにフリツプフ
ロツプ22がセツトされる。このようにしてフリツプフロ
ツプ22は出力信号を送出し、出力信号はAND回路９を介
して同様に、データワードが出力側11に供給されるのを
阻止する。したがつて別のシンドロームの論理結合のう
ちの１つが論理値零を有する場合にはデータワードは無
効とされる。

別の１つの等価回路23では、別のシンドロームのうち
の１つがデータワードのシンドロームS_Yに相応するかが
検査される。相応する場合にはフリツプフロツプ24がセ
ツトされその非反転出力信号はAND回路25を介して、反
転回路26で反転された。等価回路27の出力信号と論理結
合される。このようにしてAND回路25の出力側からは、
別のシンドロームS_IないしS_Fの論理結合のうちの１つが
データワードＹのシンドロームS_Yに相応する場合そして
この論理結合またはシンドロームS_Yが零ではない場合に
は論理値１が取出される。この場合にはAND回路13は導
通状態となり、補正されたデータワードは出力側11へ導
びかれる。補正のために誤りワード導出回路20で誤りワ
ードが導出され排他的OR回路12に供給されて排他的OR結
合される。

別のシンドロームの論理結合のうちのいずれもデータ
ワードのシンドロームS_Yに等しくない場合にはフリツプ
フロツプ24はセツトされずその反転入力側からは論理値
１が取出されて、AND回路28に供給され、AND回路28の出
力側からは、更にシンドロームS_Yが零に等しくない場合
には信号が取出される。これは、データワードＹが補正
不能であることを意味する。

次の表には第１図に関連して述べられた種々の可能性
がまとめて示されている。

シンドローム形成を説明するために第２図に、前記EB
U刊論文で提案されているパリテイマトリツクスＨおよ
び、データワードＹと、このデータワードおよびマトリ
ツクスＨとから形成されたシンドロームS_Yの１つの例が
示されている。マトリツクスＨは26行10列から成る。デ
ータワードＹのためのシンドロームの計算は、データワ
ードが値１を有する、マトリツクスＨのすべての行が互
いに排他的OR結合されるように行なわれる。このように
多数回にわたる論理結合の結果の値は公知のように、論
理値１の数が奇数の場合には１となり、論理値１の数が
偶数の場合には零となる。

差動符号化により、伝送区間における信号が１つの1b
it誤りを有する場合にはデータワードＹにおいて2bitの
誤りを有することになる。信頼性ワードＱを発生する場
合に伝送区間における誤りの持続時間は拡大されないの
で各非信頼性ビツトは伝送区間における１つの1bit誤り
すなわち、データワードＹにおける2bit誤りに対応す
る。したがつて非信頼性ビツトからのシンドローム形成
は、第２図に部分的に示されマトリツクスＨから、１行目と最後の行はマトリツクスＫの１行目と最後の
行とにそれぞれ相応しこれらの２つの行の間の各行は、
マトリツクスＨの隣接する行をそれぞれ排他的OR結合す
ることにより形成されるようにして導出されるマトリツクスＫを用いて行なわれる。マト
リツクスＫはしたがつて27行を有する。このようにし
て、先行の信頼性ワードの最後のビツトを考慮すること
ができる。

マトリツクスＫを用いてすべての個々の非信頼性ビツ
トのシンドロームが形成されメモリ17（第１図）に記憶
される。シンドロームS₁ないしS_Fの排他的OR結合におけ
る演算費用は、次に第３図に関連して説明する、本発明
の１つの有利な実施例にしたがうと大幅に低減すること
ができる。

この場合に、４つの評価された非信頼性ビツトから出
発する。数ｎは変数でありこの変数からグレー符号にし
たがつて、別のシンドロームS₁ないしS₄のいずれを排他
的OR結合すべきかをその都度指示する数Ｚを求める。簡
単に示すために排他的OR結合は図中、略号XORにより示
されている。この場合に行から行へは常に1bitのみ変化
するグレ符号を使用することにより、各新たな演算ステ
ツプの際にただ１つの新しいシンドロームがメモリ17か
ら排他的OR結合回路18へ供給される。この場合にｎ＝15
においてシンドロームS₄は、論理結合されることなしに
累算器19（第１図）の出力側に導びかれる。ｎ＝14（＝
1110）においてシンドロームS₁とS₄とが互いに論理結合
され、引続いてシンドロームS₂がメモリ17から読出され
シンドロームS₁およびS₄と論理結合される。以下同様。
各組合わせからただ１つの排他的OR結合により新しい組
合わせが生ずる。

第４図は、第３図に関連して説明された、後続のシン
ドロームの論理結合のためのフローチヤートを示す。プ
ログラムが33でスタートした後に34において変数ｎは、
Ｆ個の非信頼性ビツトにおいて可能な論理結合の数にセ
ツトされる。更に累算器ＡにシンドロームS_Fが書込ま
れ、フラグは零にセツトされる。引続いて35において、
累算器Ａの内容すなわち、１回目のプログラムの場合に
はシンドロームS_Fが零であるかどうかが検査される。零
である場合には検査は36において中断される。累算器Ａ
の内容が零でない場合には累算器Ａの内容がシンドロー
ムS_Yと合致するかどうかが検査される。合致する場合に
はフラグは１にセツトされ数ｍは数ｎにセツトされる。
後者の設定動作は、後に検査の終了の際に、Ａ＝S_Yであ
る組合わせを保持するために行なわれる。

39においては、変数ｎが値１に達したかどうかが検査
され、１に達しておりそしてフラグが１にセツトされて
いる場合には40において数ｍはデータワードの補正のた
めに出力される。

ｎが１に達していないかぎりプログラムステツプ41な
いし43のそれぞれで、２進数ｎのビツトn₀ないしn₂（n₀
＝最小桁ビツト）のそれぞれが値１を有するかどうかが
検査される。このようにして、後続プログラムシーケン
スをグレー符号にしたがつて排他的OR結合44ないし47に
分割することが行なわれる。これらの部分プログラムの
それぞれにおいて累算器Ａの内容が、シンドロームS₁な
いしS₄のうちの１つを、先行の累算器内容と排他的OR結
合することにより求められる。引続いて変数ｎは48にお
いて減分され、プログラムは35において続行される。

データワードＹを補正するために使用する誤りワード
の形成方法を次に第５図を用いて説明する。図中、ａに
示されている信頼性ワードの場合に零は非信頼性ビツト
を意味し、値１を有するビツトは、伝送による誤りがほ
ぼありえないことを意味する。３つの非信頼性ビツトが
存在するのでＦ＝３でありしたがつて、第４図のプログ
ラムはｎ＝７で始まる。

ｎ＝４の場合に、累算器Ａの内容がデータワードＹの
シンドロームS_Yに等しいことが検出されるとｍも４にセ
ツトされる。これは２進数0100に相応する。第３図か
ら、この２進数がＺ＝0110に対応しひいてはシンドロー
ムS₂とS₃との排他的OR結合に対応することが分る。した
がつて信頼性ワードＱの１番目の零は誤りを意味せず２
番目および３番目の零は誤りと推論される。したがつ
て、信頼性ワードＱにおける２番目および３番目の非信
頼性ビツトに相応するビツトが値１を有する補正ワード
が形成される。

第５図のｂに示されている誤りワードK_Xはしかし伝送
区間における誤りに基いている。しかし差動符号化によ
り、誤りが２倍になるので、この誤りワードから、ｃに
示されている誤りワードK_Yが形成される。これは簡単に
は、ｂに示されている誤りワードK_Yを１桁だけ右方向シ
フトし、誤りワードK_Yを右方向にシフトされた誤りワー
ドと排他的OR結合することにより行なわれる。第５図の
ｃに示されている誤りワードはデータワードＹと排他的
OR結合されて（第１図の排他的OR回路12）誤り補正に使
用される。

前述のように、簡単に説明するために第１図のブロツ
ク回路図においては個々の操作ステツプの時間的シーケ
ンスは示されていない。別のシンドロームS₁ないしS_Fの
形成および、非信頼性ビツトの数Ｆの検出は確かに、信
頼性ワードＱおよびデートワードＹを書込む間に行なう
ことができるが、しかし後続する評価は26bitワードの
終りに初めて開始される。したがつて緩衝記憶が必要と
なる。この緩衝記憶は、第６図および第７図に関連して
詳しく説明する。第６図の実施例において評価のために
必要なデータすなわち別のシンドロームおよび、非信頼
性ビツトの数は記憶され第７図の実施例においてはデー
タワードおよび信頼性ワードが緩衝記憶される。

第６図の装置において信頼性ワードＱはレジスタ51に
書込まれ、しかもカウンタ52の入力側に供給される。カ
ウンタ52は各零信号（＝非信頼性）毎に増分される。ク
ロツク信号Ｔはカウンタ53に供給され、カウンタ53はワ
ード長に相応して零から26までを計算する。ROM54には
信頼性信号Ｑの個々のビツトのためのシンドロームが格
納される。１番目のクロツクパルスの場合にはROM54か
ら、１つの零と26個の１とから成る１つの信頼性ワード
Ｑに相応するシンドロームが読出され２番目のクロツク
パルスの場合には、１つの信頼性ワード10と25個の１と
に相応するシンドロームが読出される。以下同様。ROM5
4と接続されているRAM55はそのロード入力側およびその
アドレス入力側を介してカウンタ52に接続されている。
この場合に、シンドロームをRAM55に格納するためのア
ドレスはその都度の計数状態に相応しシンドロームは、
信頼性ワードが１つの零を有する場合にのみ書込まれ
る。

信頼性ワードＱの終りにはRAM55において、非信頼性
ビツトに相応するシンドロームが続く。前述の過程は、
後続する信頼性ワードＱの始まりと共に再び繰返される
ので、RAM55に記憶されているシンドロームS₁ないしS_F
は別のRAM56に転送される。シーケンス制御回路57によ
りカウンタ52,53をリセツトし前もつてカウンタ52の計
数状態を、非信頼性ビツトの数のためのメモリ58へ転送
することができる。

RAM56に格納されている他のシンドロームの評価およ
び、レジスタ51に緩衝記憶されている信頼性ワードＱの
評価はしたがつて、第４図および第５図と関連して述べ
た方法により行なわれRAM55には次の信頼性ワードＱの
シンドロームが書込まれる。

第７図の装置の場合にはデータワードＹおよび信頼性
ワードＱはそれぞれ各レジスタ63,64にクロツク信号Ｔ
によりクロツク制御されて書込まれる。更にクロツク信
号Ｔによりクロツク制御されてカウンタ65は零から26ま
で計数する。カウンタ65の出力側に接続されている制御
回路66は主に、別のレジスト68に接続されている切換ス
イツチ67を制御し、レジスタ68には信頼性ワードＱが、
レジスタ63を通過した後に書込まれる。新しい信頼性ワ
ードがレジスタ63に書込まれるのに対して、先行する信
頼性ワードはレジスタ68の出力側から読出されレジスタ
68の入力側に切換スイツチ67を介して帰還される。これ
が行なわれている時間にわたりカウンタ69は非信頼性ビ
ツトを計数し、別のカウンタ70はこの時間の間に発生す
るクロツクパルスを計数する。

第６図の装置に関連して述べたようにカウンタ70の計
数状態から、ROM71から他のシンドロームを読出すため
のアドレスが得られ、カウンタ69の計数状態は、非信頼
性ビツトに相応するシンドロームを書込むためのアドレ
スとして使用される。カウンタ69の内容およびRAM72の
内容は、第４図および第５図に関連て述べたように評価
と誤り補正のために使用される。

第７図の装置の場合にはデータワードＹは同様に別の
レジスタ73に緩衝記憶され引続いてシンドローム形成回
路74において、シンドロームS_Yを形成するために使用さ
れる。

第８図は、シンドロームS_YおよびS₁ないしS_Fを評価す
る装置を示す。この場合にシンドロームS₁ないしS_Fはメ
モリ81に格納される。メモリ81は例えばRAM56（第６
図）またはRAM72（第７図）でもよい。検査すべきまた
は補正すべきデータワードＹはメモリ82に格納され、対
応する信頼性ワードＱはメモリ83に格納されている。

ダウンカウンタ84は初期値n₀にセツトされる。このた
めに非信頼性ビツトの数Ｆはメモリ58（第６図）または
カウンタ59（第７図）から転送されn₀は式ｎ＝2^F−１
により算出される。アドレス発生器85において、第３
図にしたがいグレー符号を使用して、シンドロームS₁な
いしS₇をメモリ81から読出すためのアドレスが得られ
る。

排他的OR回路86は、その都度に自身に供給されるシン
ドロームを、累算器87に記憶されているシンドロームを
論理結合し、得られたシンドロームを累算器87に記憶す
る。累算器87の内容は比較器88において値零と比較され
る。１つのシンドロームまたは、複数のシンドロームの
１つの組合わせが累算器87において値零を有するとただ
ちに比較器88から、操作の中断を意味する信号が送出さ
れる。

累算器87の内容は、シンドローム回路89においてデー
タワードＹから第２図の演算方法により得られたシンド
ロームS_Yと比較される。累算器87の内容とシンドローム
S_Yを比較するために10bit比較器90が設けられ比較器90
の出力側は、フラグおよび数ｍを記憶することのできる
メモリ91と接続される。数ｍは、累算器87の内容がシン
ドロームS_Yに等しい、カウンタ84の計数状態を表わし、
したがつて累算器87の内容ＡとシンドロームS_Yとを等し
くする、非信頼性ビツトの組合わせをマーキングする。

第８図の装置を作動する際の時間的シーケンスはシー
ケンス制御装置92により制御される。シーケンス制御装
置92にはカウンタ92から信号が、計数状態ｎが１に等し
い場合に供給される。このようにして、累算器87の内容
Ａが値０に達せずフラグが零に等しくならずに信号がシ
ーケンス制御装置92に供給されると、シーケンス制御装
置92は２進／グレー符号変換器93を付勢し２進／グレー
符号変換器93は数ｍをグレー符号に変換しこのようにし
て、第５図と関連して述べたように、データワードＹに
おける補正可能なビツトを指示する、信頼性ワードＱに
おけるビツトが検出される。これらのビツトを含む補正
値K_Xが誤りワード形成回路94で形成される。誤りワード
形成回路95においてはK_XがK_Yに変換され補正回路96にお
いてデータワードＹと排他的OR結合され補正回路96はそ
の出力側97を介して、補正されたデータワードY_Kを送出
する。

【図面の簡単な説明】

第１図は本発明の機器のブロツク回路略図である。第1a
図は信号に対する閾値説明図である。第２図は、１つの
シンドロームを導出するためのマトリツクスを示す図で
ある。第３図は、他のシンドロームの組合わせの導出す
る方法を説明した図である。第４図は、他のシンドロー
ムの組合わせを導出し、補正すべきビツトを表わす数を
得るためのフローチヤートを示す図である。第５図は、
誤りワードを導出するための種々のデイジタル信号を示
す図である。第６図は、他のシンドロームを導出するた
めの回路装置のブロツク回路図である。第７図は、他の
シンドロームを導出するための別の１つの回路装置のブ
ロツク回路図である。第８図は、シンドロームを評価し
誤り補正を行なう装置のブロツク回路図である。１……入力側、２……6bitカウンタ、３……排他的OR回
路、4,5……データフリツプフロツプ、６……排他的OR
回路、７……入力側、８……シンドローム形成回路、９
……AND回路、10……OR回路、12……排他的OR回路、13
……AND回路、15……計数および比較回路、16……反転
回路、17……メモリ、18……排他的OR回路、19……累算
器、20……誤りワード導出回路、21……等価回路、22…
…フリツプフロツプ、23……等価回路、24……フリツプ
フロツプ、25……AND回路、26……反転回路、27……等
価回路、28……AND回路、T₅₇……信号、Ｔ……ビツトク
ロツク信号、Ｑ……信頼性信号、S_Y……シンドローム、
51……レジスタ、52……カウンタ、53……カウンタ、54
……ROM、55……RAM、56……RAM、57……シーケンス制
御回路、58……メモリ、63,64……レジスタ、65……カ
ウンタ、66……制御回路、67……切換スイツチ、68……
レジスタ、69……カウンタ、70……カウンタ、71……RO
M、72……RAM、73……レジスタ、74……シンドローム形
成回路、81……メモリ、82……メモリ、83……メモリ、
84……ダウンカウンタ、85……アドレス発生器、86……
排他的OR回路、87……累算器、88……比較器、89……シ
ンドローム回路、90……比較器、91……メモリ、92……
シーケンス制御装置、93……２進／グレー符号変換器、
９……誤りワード形成回路、95……誤りワード形成回
路、96……補正回路

Claims

(57)【特許請求の範囲】

【請求項１】受信したデータワードＸから差動復号化に
よりデータワードＹが形成され、該データワードＹおよ
びそれに対応づけられたパリティ検査マトリックスＨと
からシンドロームS_Yが形成され、データワードＸの受信時に２進の信頼性ワードＱが形成
され、該信頼性ワードＱの各ビットはデータワードＹの
各ビットに対応づけられており、前記信頼性ワードＱにおいて非信頼性を表すビットの個
数が所定の最大数Ｆを超えていないかぎり、データワー
ドＹの各ビットを用いることで補正が試行されるように
構成されているRDS受信機において、補正の試行のため、前記パリティ検査マトリックスＨか
ら導出される第２のパリティ検査マトリックスＫが用い
られ、該第２のパリティ検査マトリックスＫは、前記パリティ
検査マトリックスＨの最初の行と最後の行を引き継ぎ、
該第２のパリティ検査マトリックスＫのそのほかの行
は、前記パリティ検査マトリックスＨにおける隣り合う
行の排他的OR結合により形成され、前記第２のパリティ検査マトリックスＫの各行は前記信
頼性ワードＱの各ビットならびに先行する信頼性ワード
の最後のビットに対応づけられており、前記信頼性ワードＱにおいて非信頼性を表すＦ個のビッ
トに対応づけられている前記第２のパリティ検査マトリ
ックスＫの行S₁〜S_Fが互いに排他的OR結合され、該排他的OR結合により形成された組み合わせのうちの１
つがゼロを有していれば、前記データワードＹは無効な
ものとして処理されることを特徴とする、 RDS受信機。
【請求項２】前記組み合わせのいずれも値ゼロを有して
おらず、かつ各々がS_Yと等しくなくS_Yがゼロでなけれ
ば、データワードＹは補正できないものとして処理され
る、請求項１記載のRDS受信機。
【請求項３】いずれの組み合わせもS_Yもゼロではなく前
記組み合わせのうちの１つがS_Yと等しければ、データワ
ードＹが補正される、請求項１または２記載のRDS受信
機。
【請求項４】パリティ検査マトリックスＫの行S₁〜S_Fの
排他的OR結合は、結合すべき行S₁〜S_Fの選定を表す２進
数が１つの２進桁においてのみ変化するような順序で実
行される、請求項１記載のRDS受信機。
【請求項５】行S₁〜S_Fの組み合わせの検査において、組
み合わせるべきシンドロームをグレー符号に従って選定
するための変数が用いられ、非信頼性ビットの個数から
得られる最大の個数から出発してダウン方向に計数され
る、請求項４記載のRDS受信機。
【請求項６】パリティ検査マトリックスＫの行S₁〜S
_Fは、行S₁〜S_Fに対応づけられたデータワードに続くデ
ータワードの処理が終了するまで記憶される、請求項１
〜５のいずれか１項記載のRDS受信機。
【請求項７】１つのデータワードにおいて、対応づけら
れた行S₁〜S_Fが第１のメモリに書き込まれ、該データワ
ードの終わりに第２のメモリに伝送される、請求項６記
載のRDS受信機。
【請求項８】データワードおよび該データワードに対応
づけられた信頼性ワードは、後続するデータワードの受
信中、一時記憶される、請求項１〜５のいずれか１項記
載のRDS受信機。
【請求項９】データワードおよび非信頼性ビットの位置
は、後続のデータワードの受信中、記憶される、請求項
１〜５のいずれか１項記載のRDS受信機。